CN115565959A - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN115565959A
CN115565959A CN202210943769.1A CN202210943769A CN115565959A CN 115565959 A CN115565959 A CN 115565959A CN 202210943769 A CN202210943769 A CN 202210943769A CN 115565959 A CN115565959 A CN 115565959A
Authority
CN
China
Prior art keywords
package
stiffener
circuit substrate
underfill
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210943769.1A
Other languages
English (en)
Inventor
赖柏辰
游明志
林柏尧
林昱圣
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115565959A publication Critical patent/CN115565959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供了一种封装结构及其形成方法。封装结构包括电路基板和通过接合结构而接合到电路基板的芯片封装。封装结构还包括电路基板上方的加强结构。加强结构部分地围绕芯片封装的转角。封装结构还包括围绕接合结构的底部填充结构。底部填充结构与加强结构直接接触。

Description

封装结构及其形成方法
技术领域
本发明涉及封装结构及其形成方法，特别涉及具有加强结构的封装结构。
背景技术
半导体集成电路(IC)工业经历了快速增长。半导体制造工艺的不断进步导致半导体元件具有更精细的特征及/或更高的集成密度。功能密度(即，每芯片面积的互连元件数量)普遍增加，而特征尺寸(即，可以使用制造工艺创建的最小组件)已减少。这种尺寸缩小化的过程通常通过提高生产效率和降低相关成本来提供好处。
芯片封装不仅可以保护半导体元件免受环境污染物的影响，还可以为封装在其中的半导体元件提供连接界面。已开发出占用较少空间或高度较低的较小封装结构来封装半导体元件。
已经开发出新的封装技术以进一步提高密度和功能。这些形式相对较新的半导体芯片封装技术面临制造挑战。
发明内容
根据一些实施例，提供了一种封装结构。封装结构包括电路基板和通过接合结构而接合至电路基板的芯片封装。封装结构还包括电路基板上方的加强结构。加强结构部分地围绕芯片封装的转角。封装结构还包括围绕接合结构的底部填充结构。底部填充结构与加强结构直接接触。
根据一些实施例，提供了一种封装结构。封装结构包括电路基板和电路基板上方的芯片封装。封装结构还包括通过粘着层而贴附到电路基板的加强结构。加强结构具有较内侧壁和较外侧壁，较内侧壁面向芯片封装的第一侧壁和第二侧壁。封装结构还包括电路基板和芯片封装之间的底部填充结构。底部填充结构邻接粘着层。
根据一些实施例，提供了一种形成封装结构的方法。方法包括在电路基板上设置芯片封装和加强结构。加强结构部分地围绕芯片封装的转角。方法还包括在设置加强结构之后，在电路基板上形成底部填充结构。底部填充结构的第一部分位于芯片封装和电路基板之间。底部填充结构的第二部分横向延伸而超越加强结构的较内侧壁。
附图说明
通过以下的详述配合说明书附图可更加理解本文公开的内容。要强调的是，根据产业上的标准作业，各个部件(feature)并未按照比例绘制，且仅用于说明目的。事实上，为了能清楚地讨论，可能任意地放大或缩小各个部件的尺寸。
图1A-1F是根据一些实施例的用于形成封装结构的一部分的各个阶段工艺剖面图。
图2A-2F是根据一些实施例的用于形成封装结构的一部分的各个阶段工艺剖面图。
图3是根据一些实施例的封装结构的一部分的剖面图。
图4是根据一些实施例的封装结构的一部分的平面图。
图5是根据一些实施例的封装结构的一部分的平面图。
图6是根据一些实施例的封装结构的一部分的平面图。
图7是根据一些实施例的封装结构的一部分的平面图。
图8是根据一些实施例的封装结构的一部分的平面图。
图9A-9C是根据一些实施例的用于形成封装结构的一部分的各个阶段工艺剖面图。
图10A-10B是根据一些实施例的用于形成封装结构的一部分的各个阶段工艺剖面图。
图11是根据一些实施例的封装结构的一部分的平面图。
附图标记说明：
10,10’：芯片封装
20：电路基板
100：载板
101：离型膜
102：重布线结构
104：绝缘层
106：导电部件
108A,108B：芯片结构
110：导电柱
112：导电连结构件
114：底部填充材料
116：保护层
118：载带
120：芯片结构
122：导电柱
124：导电连结构件
126：底部填充材料
200：核心部分
202a,202b：绝缘层
204a,204b：导电部件
206：接合结构
208：接合结构
210：凹陷
214：底部填充结构
214(H1),214(H2),214(H3)：部分
216：粘着层
218：翘曲控制构件
302A,302A1,302A2,302A3,302B,302B1,302B2,302B3,302C,302C1,302C2,302C3,302D,302D1,302D2,302D3,302E,302F：加强结构
304,304’：粘着层
902：接合结构
Dx,Dy：长度
H1,H2,H3：厚度
L1,L2,LL,LS,Lx,Ly：长度
P1,P2：部分
SI,SO：侧壁
Sx,Sy：距离
WL,WS,Wx,Wy：宽度
具体实施方式
以下公开内容提供了许多不同的实施例或范例，用于实施所提供的申请专利的发明的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明的实施例。举例而言，以下叙述中提及第一部件形成于第二部件上或上方，可能包含第一与第二部件直接接触的实施例，也可能包含额外的部件形成于第一与第二部件之间，使得第一与第二部件不直接接触的实施例。此外，本发明实施例在各种范例中可能重复元件符号的数字及/或字母，此重复是为了简化和清楚，并非在讨论的各种实施例及/或组态之间指定其关系。
再者，在此可使用空间相对用词，例如“在……下方”、“在……下”、“低于”、“下方的”、“在……上”、“高于”、“上方的”及类似的用词以助于描述图中所示的其中一个元件或部件相对于另一(些)元件或部件之间的关系。这些空间相对用词用以涵盖附图所描绘的方向以外，使用中或操作中的装置的不同方向。装置可能被转向(旋转90度或其他方向)，且可与其相应地解释在此使用的空间相对描述。
本领域技术人员将理解说明书中的术语“大抵”，例如“大抵平坦”或“大抵共平面”等。在一些实施例中，形容术语大抵可以被移除。在适用的情况下，术语“大抵”还可以包括具有“完全”、“彻底”、“全部”等的实施例。在适用的情况下，术语“大抵”还可以涉及指定内容的90％或更高，例如95％或更高，尤其是99％或更高，包括100％。此外，例如“大抵平行”或“大抵垂直”的术语将被解释为不排除与指定布置的微小偏差并且可以包括例如高达10度的偏差。“大抵”一词不排除“完全”，例如“大抵不含”Y的组合物可能完全不含Y。
与特定距离或尺寸结合的例如“大约”之类的术语将被解释为不排除与特定距离或尺寸的微小偏差，并且可以包括例如高达10％的偏差。与数值x相关的术语“约”可表示x±5％或10％。
描述了本公开的一些实施例。可以在这些实施例中描述的阶段之前、期间及/或之后提供额外的操作。对于不同的实施例，可以替换或消除所描述的一些阶段。可以向半导体元件结构及/或封装结构添加附加特征。对于不同的实施例，下面描述的一些特征可以被替换或消除。尽管一些实施例讨论了以特定顺序执行的操作，但是这些操作可以以另一逻辑顺序执行。
本公开的实施例可以涉及三维(3D)封装或三维集成电路(3D-IC)元件。还可以包括其他特征和过程。例如，可以包括测试结构以辅助3D封装或3D-IC元件的验证测试。测试结构可以包括例如形成在重布线层中或在基板上的测试接垫，其允许测试3D封装或3D-IC、使用探针及/或探针卡等。验证测试可以在中间结构以及最终结构上执行。此外，本文公开的结构和方法可以与结合已知良好芯片(known good dies)的中间验证的测试方法结合使用，以增加产量并降低成本。
图1A-1F是根据一些实施例的用于形成封装结构的工艺的各个阶段的剖面图。如图1A所示，提供或接收载板100。载板100在制造过程中用作支撑基板。在一些实施例中，载板100是临时支撑载体，并且稍后将被移除。
载板100可以由介电材料、半导体材料、一种或多种其他适合的材料、或前述的组合制成或可包括介电材料、半导体材料、一种或多种其他适合的材料、或前述的组合。在一些实施例中，载板100是介电基板，例如玻璃晶圆。在一些其他实施例中，载板100是半导体基板，例如硅晶圆。半导体基板可以由硅、锗、硅锗、一种或多种其他适合的半导体材料、或前述的组合制成或可以包括硅、锗、硅锗、一种或多种其他适合的半导体材料、或前述的组。
如图1A所示，根据一些实施例，在载板100上方形成重布线结构(redistributionstructure)102。重布线结构102可以包括离型膜101、多个绝缘层104和多个导电部件106。离型膜101和载板100可以随后一起被移除。
在一些实施例中，绝缘层104是含高分子层。绝缘层104可以由一种或多种高分子材料制成或包括一种或多种高分子材料。高分子材料可以包括聚苯并恶唑(PBO)、聚酰亚胺(PI)、环氧基树脂、一种或多种其他适合的高分子材料、或前述的组合。在一些实施例中，高分子材料是光敏的。因此，可以使用光刻工艺在绝缘层104中形成具有所需图案的开口。这些开口可以用于容纳一些导电部件106。
导电部件106可以包括导线(conductive lines)、导电通道(conductive vias)及/或导电垫(conductive pads)。导电部件106可以由铜、钴、锡、钛、金、铂、铝、钨、一种或多种其他适合的材料、或前述的组合制成或可以包括铜、钴、锡、钛、金、铂、铝、钨、一种或多种其他适合的材料、或前述的组合。可以使用电镀工艺、化学镀工艺、一种或多种其他适合的工艺、或前述的组合来形成导电部件106。导电部件106的形成可进一步涉及一种或多种蚀刻工艺。
如图1A所示，重布线结构102中的一些导电部件106是导电通道。在一些实施例中，导电通路的上部比导电通路的下部宽，如图1A所示。
在一些实施例中，重布线结构102用作有机中介层(organic interposer)。然而，本公开的实施例不限于此。在一些其他实施例中，使用半导体中介层(semiconductorinterposer)作为重布线结构102。
如图1B所示，根据一些实施例，将多个芯片结构(或包含芯片的结构)108A和108B设置在重布线结构102之上。在一些实施例中，在设置芯片结构108A和108B之前，对重布线结构102进行测试操作，以确保重布线结构102的品质和可靠度。
在一些实施例中，芯片结构108A和108B通过导电连结构件(conductiveconnectors)112而接合到重布线结构102的导电垫上。在一些实施例中，芯片结构108A和108B中的每一个包括具有焊料构件在其上形成的导电柱(或导电垫)110。焊料构件也可以形成在重布线结构102的导电垫上。芯片结构108A和108B被拾取并放置在重布线结构102上。在一些实施例中，将芯片结构108A和108B的焊料构件及/或重布线结构102的导电垫上的焊料构件一起回流(reflowed together)。结果，回流的焊料构件形成导电连结构件112。
芯片结构108A和108B中的每一个可以是单一半导体芯片、系统整合单芯片(system-on-integrated chips，SoIC)及/或包括一个或多个被封装或保护的半导体芯片的封装体。对于系统整合单芯片，可以将多个半导体芯片堆叠并接合在一起以形成这些半导体芯片之间的电性连接。在一些实施例中，半导体芯片是包括多种功能的单芯片系统(system-on-chip，SoC)芯片。在一些实施例中，半导体芯片的背面朝上，而半导体芯片的正面面向重布线结构102。在一些实施例中，一些半导体芯片包括例如高频宽存储器(HBM)元件的存储器元件。在一些实施例中，芯片结构108A和108B是半导体芯片，例如SoC芯片。在一些实施例中，芯片结构108A和108B中的每一个是包括堆叠在一起的多个半导体芯片的系统整合单芯片(SoIC)。在一些其他实施例中，芯片结构108A和108B是其中包括一个或多个半导体芯片的封装体。在一些其他实施例中，芯片结构108A是SoIC芯片，而芯片结构108B包括存储器元件。
如图1C所示，根据一些实施例，形成底部填充材料114以围绕并保护导电连结构件112。底部填充材料114可以由高分子材料制成或可以包括高分子材料，例如其中分散有填料的环氧基树脂。填料可包括纤维(如二氧化硅纤维及/或含碳纤维)、颗粒(如二氧化硅颗粒及/或含碳颗粒)、或及前述的组合。
然后，根据一些实施例，如图1C所示，在重布线结构102上方形成保护层116以围绕并保护芯片结构108A和108B。在一些实施例中，保护层116与重布线结构102直接接触。在一些实施例中，底部填充材料114分隔了保护层116与在芯片结构108A和108B下方的导电连结构件112。
然而，本公开的实施例不限于此。可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，不形成底部填充材料114。在这些情况下，保护层116可以与在芯片结构108A和108B下方的导电连结构件112直接接触。
在一些实施例中，保护层116由绝缘材料制成或包括绝缘材料，绝缘材料例如是封胶材料(molding material)。封胶材料可以包括高分子材料，例如其中分散有填料的环氧基树脂。填料可包括纤维(如二氧化硅纤维及/或含碳纤维)、颗粒(如二氧化硅颗粒及/或含碳颗粒)、或及前述的组合。在一些实施例中，保护层116中填料的分布密度大于底部填充材料114中填料的分布密度。在一些实施例中，保护层116中填料的重量百分比大于底部填充材料114中填料的重量百分比。保护层116和底部填充材料114中填料的轮廓、尺寸及/或材质可以彼此不同。
在一些实施例中，引入或注入封胶材料(例如可流动的封胶材料)以覆盖重布线结构102以及芯片结构108A和108B。在一些实施例中，然后使用热处理来固化可流动的封胶材料并将其转变为保护层116。在一些实施例中，对保护层116执行平坦化工艺以提高保护层116的平坦度。例如，平坦化工艺可以包括研磨工艺、化学机械研磨(CMP)工艺、干式抛光工艺、一种或多种其他适合的工艺、或前述的组合。在一些实施例中，在平坦化工艺之后，露出了芯片结构108A和108B的表面。在一些实施例中，保护层116的顶表面与芯片结构108A和108B的表面大抵等高。
然后，根据一些实施例，将图1C中所示的结构倒置并贴附到载带(carrier tape)118上。然后，根据一些实施例，如图1D所示，移除载板100和离型膜101。如此一来，露出了重布线结构102原先被载板100覆盖的表面。
如图1E所示，根据一些实施例，将一个或多个芯片结构(或包含芯片的结构)120通过导电连结构件124接合到重布线结构102。导电连结构件124的材料及形成方法可与导电连结构件112相同或相似。通过导电连结构件124，在芯片结构120的导电柱(或导电垫)122与重布线结构102的一些导电部件106之间形成电性连接。在一些实施例中，芯片结构120通过重布线结构102的一些导电部件106而在芯片结构108A与108B之间形成电性连接，如图1E所示。
芯片结构120可以是单个半导体芯片、系统整合单芯片(SoIC)及/或包括一个或多个被封装或保护的半导体芯片的封装体。对于系统整合单芯片，多个半导体芯片堆叠并接合在一起以在这些半导体芯片之间形成电性连接。在一些实施例中，半导体芯片是包括多种功能的单芯片系统(SoC)芯片。在一些实施例中，一些半导体芯片包括例如高频宽存储器(HBM)元件的存储器元件。在一些实施例中，芯片结构120是互连芯片(interconnectionchip)，其从芯片结构108A和108B接收及/或传输电信号到芯片结构108A和108B。在一些实施例中，芯片结构120中没有形成主动元件。在其他一些实施例中，芯片结构120包括形成于其中的主动元件和无源元件。在一些其他实施例中，表面安装元件用于代替芯片结构120。表面安装元件(surface mounted device)可以包括例如电阻、电容、绝缘体、一个或多个其他适合的元件、或前述的组合。
如图1E所示，根据一些实施例，在重布线结构102之上形成底部填充材料126以围绕导电连结构件124。底部填充材料126的材料和形成方法可以与底部填充材料114的材料和形成方法相同或相似。可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，不形成底部填充材料126。在其他一些实施例中，不形成芯片结构120。
在一些实施例中，使用切割工艺将图1E所示的结构切割成多个单独的芯片封装。在切割工艺之后，根据一些实施例，如图1F所示，从载带118拾取一个芯片封装10并将其倒置。芯片封装10将与其他构件整合以形成更大的封装结构。
然而，本公开的实施例不限于此。可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，不执行切割工艺以将图1E中的结构分成多个更小的芯片封装。整个封装结构可以直接整合至大型封装结构，无需切割。
图2A-2F是根据一些实施例的用于形成封装结构的一部分的各个阶段工艺剖面图。如图2A所示，接收或提供电路基板(或封装基板)20。在一些实施例中，电路基板20包括核心部分200。电路基板20还可以包括多个绝缘层202a和202b以及多个导电部件204a和204b。
导电部件204a和204b可用于在电路基板20的相对侧之间传递电信号。绝缘层202a和202b可以由一种或多种高分子材料制成或包括一种或多种高分子材料。导电部件204a和204b可以由铜、铝、钴、钨、金、一种或多种其他适合的材料、或前述的组合制成或可以包括铜、铝、钴、钨、金、一种或多种其他适合的材料、或前述的组合。
核心部分200可以包括例如可以容易地层压的材料的有机材料。在一些实施例中，核心部分200可以包括单面或双面覆铜层压板、环氧树脂、树脂、玻璃纤维、封胶化合物、塑料(例如聚氯乙烯(PVC)、丙烯腈、丁二烯和苯乙烯(ABS)、聚丙烯(PP)、聚乙烯(PE)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚苯硫醚(PPS))、一种或多种其他适合的元素、或及前述的组合。导电通道可以延伸穿过核心部分200以提供设置在核心部分200任一侧上的元件之间的电性连接。在一些实施例中，电路基板20还包括接合结构206和208。在一些实施例中，接合结构206和208是焊料凸块。在一些实施例中，接合结构208用于与另一元件例如印刷电路板接合。
在一些实施例中，电路基板20具有多个未形成导电部件的预定区域。可以部分移除预定区域以稍后形成一个或多个凹陷。凹陷可用于容纳其他元件构件(例如半导体芯片)及/或其他构件(例如稍后将形成的翘曲控制构件的凸出部分)。
可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，电路基板20包括两个或更多个核心部分。在一些实施例中，电路基板20包括大量的基板层。
如图2B所示，根据一些实施例，部分移除电路基板20的其中一预定区域以形成凹陷210。在部分移除电路基板20之后，形成出了电路基板20的内侧壁(interiorsidewalls)。电路基板20的内侧壁界定凹陷210的侧壁，如图2B所示。在一些其他实施例中，在电路基板20中形成多个凹陷。
在一些实施例中，凹陷210是使用能量束钻孔工艺形成的。能量束钻孔工艺可包括激光束钻孔工艺、离子束钻孔工艺、电子束钻孔工艺、一种或多种其他适合的工艺、或前述的组合。可以对电路基板20的不同区域进行多次能量束钻孔工艺。从而，形成具有所设计轮廓的凹陷210。在一些其他实施例中，凹陷210是使用机械钻孔工艺形成的。例如，可以使用电脑数控(CNC)雕刻机来形成凹陷210。在一些其他实施例中，使用一种或多种光刻工艺和一种或多种蚀刻工艺来部分地移除电路基板20，从而形成凹陷210。在一些其它实施例中，使用能量束钻孔工艺、机械钻孔工艺、蚀刻工艺、一个或多个其他适用的方法、或及前述的组合来部分地移除电路基板20。
可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，不形成凹陷210。
如图2C所示，接收或提供与图1F所示的芯片封装10相同或相似的芯片封装10’。在一些实施例中，拾取芯片封装10’并放置在电路基板20上。之后，通过接合结构206将芯片封装10’接合至电路基板20。可以使用图1A-1F的实施例中所述的工艺来形成芯片封装10’。或者，可以使用另一种可应用的工艺来形成芯片封装10’。
在一些实施例中，将芯片封装10’设置在电路基板20上方，使得重布线结构102的导电垫与接合结构206直接接触。在一些其他实施例中，在将芯片封装10’设置在电路基板20上之前，可以在重布线结构102的导电垫上形成额外的焊料构件。
之后，使用热回焊工艺及/或热压缩工艺以将芯片封装10’接合到电路基板20。如此，芯片封装10’的部件(例如芯片结构120)进入凹陷210，如图2C所示。凹陷210提供用于部分容纳芯片封装10’的部件的空间。封装结构的总高度因此可以进一步减少。在一些其他实施例中，进入凹陷210的芯片封装的部件是表面安装元件，其包括例如电阻、电容、绝缘体、一个或多个其他适合的元件、或前述的组合。
之后，根据一些实施例，将一个或多个加强结构(reinforcing structures)设置在电路基板20上方。如图2D所示，根据一些实施例，将包括加强结构302A和302B的多个加强结构设置在电路基板20上方。加强结构302A和302B可以用作支撑结构以提高封装结构的结构完整性。加强结构302A和302B也可以用作阻挡结构以限制稍后将形成的底部填充材料的延伸区域。
在一些实施例中，还有两个更多的加强结构302C和302D(图2D中未示出)也设置在电路基板20之上。加强结构302A-302D的俯视轮廓和位置将稍后更详细地于图4说明。
在一些实施例中，加强结构302A-302D是通过粘着层(或粘合构件)304贴附到电路基板20。粘着层304可以由环氧树脂基材料、一种或多种其他适合的材料、或前述的组合制成或可以包括环氧树脂基材料、一种或多种其他适合的材料、或前述的组合。粘着层304的厚度可以在从大约0.05mm到大约0.15mm的范围内。
在一些实施例中，加强结构302A和302B的顶表面位于低于芯片封装10’的顶表面的高度水平，如图2D所示。在一些其他实施例中，加强结构302A和302B的顶表面与芯片封装10’的顶表面大抵齐平。在一些实施例中，加强结构302A和粘着层304的总高度与芯片封装10’的总高度的比率在从大约0.5到大约1的范围内。
加强结构302A-302D可以由半导体材料、金属材料、陶瓷材料、高分子材料、一种或多种其他适合的材料、或前述的组合制成或可以包括半导体材料、金属材料、陶瓷材料、高分子材料、一种或多种其他适合的材料、或前述的组合。例如，加强结构302A-302D由硅制成。加强结构302A-302D的热膨胀系数(CTE)可以在从大约2ppm/摄氏度到大约20ppm/摄氏度的范围内。加强结构302A-302D的杨氏模数(Young’s modulus)可以在范围从大约40GPa到大约200GPa。
在图2C-2D所示的实施例中，芯片封装10’是在加强结构302A和302B之前设置在电路基板20之上。然而，本公开的实施例不限于此。可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，加强结构302A和302B是在芯片封装10’之前设置在电路基板20上方。
之后，根据一些实施例，沿着芯片封装10’的一侧将底部填充材料分配到电路基板20上。底部填充材料可以由高分子材料制成或包括高分子材料，例如具有填料分散在其中的环氧基树脂。填料可以包括纤维(例如二氧化硅纤维及/或含碳纤维)、颗粒(例如二氧化硅颗粒及/或含碳颗粒)、或前述的组合。底部填充材料可以通过毛细作用力而被吸入芯片封装10’和电路基板20之间的空间中以围绕一些接合结构206。
根据一些实施例，通过毛细作用力，底部填充材料进一步被吸入凹陷210中并到达芯片封装10’的另一侧。类似地，根据一些实施例，底部填充材料可以通过毛细作用力进一步被吸入芯片封装10’和加强结构302A-302D之间的间隙中。
在一些实施例中，将底部填充材料加热并固化以形成底部填充结构214。结果，形成围绕接合结构206并填充凹陷210的底部填充结构214，如图2E所示。在一些实施例中，底部填充结构214与电路基板20的内侧壁直接接触。在一些实施例中，底部填充结构214与加强结构302A和302B直接接触，如图2E所示。在一些实施例中，底部填充结构214与粘着层304相邻接。在一些实施例中，底部填充结构214与粘着层304直接接触。在一些实施例中，底部填充结构214直接接触加强结构302A和302B的较内侧壁与芯片封装10’的侧壁，如图2E所示。
在一些实施例中，位于加强结构302A、302B和芯片封装10’的侧壁之间的底部填充结构214的较上表面的顶部大抵上与加强结构302A和302B的较上表面齐平，如图2E所示。在一些其他实施例中，底部填充结构214的较上表面的顶部可以高于或低于加强结构302A和302B的较上表面。
如图2F所示，根据一些实施例，将翘曲控制构件218设置在电路基板20上方。在一些实施例中，翘曲控制构件218通过粘着层216而贴附到电路基板20。粘着层216可以由环氧树脂基材料、一种或多种其他适合的材料、或前述的组合制成或可以包括环氧树脂基材料、一种或多种其他适合的材料、或前述的组合。翘曲控制构件218可以帮助减少电路基板20在后续的形成工艺及/或可靠度测试过程中的翘曲。
在一些实施例中，翘曲控制构件218的较外侧壁与载板20的边缘大抵对齐。在一些实施例中，翘曲控制构件218的较外侧壁和载板20的边缘大致上共平面并且共同形成封装结构的侧壁(例如是垂直侧壁)。
在一些实施例中，翘曲控制构件218由金属材料制成或包括金属材料。金属材料可以包括铝、铜、钢、金、一种或多种其他适合的材料、或前述的组合。在一些其他实施例中，翘曲控制构件218由半导体材料、陶瓷材料、高分子材料、金属材料、一种或多种其他适合的材料、或前述的组合制成或包括半导体材料、陶瓷材料、高分子材料、金属材料、一种或多种其他适合的材料、或前述的组合。在一些实施例中，翘曲控制构件218具有类似于电路基板20的热膨胀系数。
在一些实施例中，翘曲控制构件218与芯片封装10’分隔一距离。在一些实施例中，翘曲控制构件218与芯片封装10’分隔而不与芯片封装10’直接接触。在一些实施例中，翘曲控制构件218与底部填充结构214分离，而不与底部填充结构214直接接触。在一些实施例中，翘曲控制构件218与加强结构302A和302B分离，而不与加强结构302A和302B直接接触，如图2F所示。
可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，不形成翘曲控制构件218和粘着层216。
图3是根据一些实施例的封装结构的一部分的剖面图。图4是根据一些实施例的封装结构的一部分的平面图。在一些实施例中，图4显示出了图2F和图3所示结构的平面图。在一些实施例中，图2F显示出了沿图4中的线2F-2F截取的封装结构的剖面图。在一些实施例中，图3显示出了沿图4中的线3-3截取的封装结构的剖面图。
在一些实施例中，翘曲控制构件218包括环形结构，或者是一环形结构，如图4所示。翘曲控制构件218围绕电路基板20的芯片封装10’所处的区域。翘曲控制构件218具有暴露电路基板20的该区域的开口。在一些实施例中，翘曲控制构件218围绕芯片封装10’和加强结构302A-302D。在一些实施例中，翘曲控制构件218连续地围绕芯片封装10’和加强结构302A-302D，如图4所示。
在一些实施例中，加强结构302A、302B、302C和302D分别部分地围绕芯片封装10’的第一、第二、第三和第四转角。在一些实施例中，加强结构302A、302B、302C和302D彼此分离，如图2F和4所示。在一些实施例中，加强结构302A至302D中的每一个具有L形或类L形的俯视图轮廓。
可以对本公开的实施例进行许多变化及/或修改。加强结构302A至302D的俯视图轮廓可以具有其他形状。例如，加强结构302A至302D中的每一个可以具有正方形俯视图轮廓、长方形俯视图轮廓、圆形俯视图轮廓、卵形俯视图轮廓、C形俯视图轮廓、类C形俯视图轮廓，或其他适合的俯视图轮廓。
由于电路基板20和芯片封装10’之间的热膨胀系数(CTE)不匹配，在芯片封装10’的转角附近可能会产生高应力。因此，在可靠度测试及/或未来操作期间，芯片封装10’的转角(即，保护层116的位于转角处的部分)可能暴露于高破裂风险中，尤其是对于大型封装模块而言。在一些实施例中，加强结构302A-302D对保护层116在邻近芯片封装10’的转角的部分提供额外的支撑。加强结构302A-302D用于确保芯片封装10’的良好结构完整性。保护层116的破裂风险显著降低。封装结构的性能和可靠度大大提高。
如图4所示，加强结构302A-302D中的每一个都具有较内侧壁SI和较外侧壁SO。较内侧壁SI位于较外侧壁SO和芯片封装10’之间。较内侧壁SI面向芯片封装10’。如图4所示，芯片封装10’具有第一侧壁和第二侧壁，它们在加强结构302A所部分围绕的转角处相交。在一些实施例中，加强结构302A的较内侧壁SI面向芯片封装10’的第一侧壁和第二侧壁，如图4所示。
如图2F和4所示，底部填充结构214具有第一部分214(H1)，其厚度为H1。第一部分214(H1)在芯片封装10’和加强结构302A之间。第一部分214(H1)填充加强结构302A和芯片封装10’之间的间隙。在一些实施例中，加强结构302A或302B的较内侧壁SI完全被底部填充结构214覆盖。在一些实施例中，第一部分214(H1)的顶表面与加强结构302A的顶表面大抵齐平。在这些情况下，第一部分214(H1)的厚度H1大抵等于加强结构302A和粘着层304的总高度。厚度H1可以在从大约0.25mm到大约大约0.75mm的范围内。
可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，底部填充结构214延伸越过加强结构302A和302B的顶表面。在这些情况下，第一部分214(H1)高于加强结构302A的顶表面。
如图3和4所示，底部填充结构214具有第二部分214(H2)，其具有厚度H2。第二部分214(H2)与芯片封装10’的侧壁邻接。厚度H2可以在从大约0.25mm到大约0.75mm的范围内。在一些实施例中，第一部分214(H1)比第二部分214(H2)厚。在这些情况下，厚度H2可以在从大约0.15mm到大约0.65mm的范围内。
如图2F和4所示，底部填充结构214具有具有厚度H3的第三部分214(H3)。第三部分214(H3)邻接加强结构302A的较外侧壁SO。在一些实施例中，第二部分214(H2)比第三部分214(H3)厚。
如图4所示，根据一些实施例，底部填充结构214横向延伸而超越(或延伸超过)加强结构302A-302D的较内侧壁SI。在一些实施例中，底部填充结构214横向延伸而超越加强结构302A-302D的较内侧壁SI和较外侧壁SO，如图4所示。
如图2F和4所示，根据一些实施例，加强结构302A-302D的较外侧壁SO被底部填充结构214部分覆盖。在一些实施例中，较外侧壁SO的第一部分被底部填充结构214的第三部分214(H3)覆盖。在一些实施例中，较外侧壁SO的第二部分未被底部填充结构214触及，如图4所示。
如图4所示，芯片封装10’具有沿第一方向(例如水平方向)延伸的第一侧边和沿第二方向(例如垂直方向)延伸的第二侧边。第一侧边的长度为L1，而第二侧边的长度为L2。在一些实施例中，第一侧边长于第二侧边。
如图4所示，翘曲控制构件218具有沿第一方向(例如水平方向)延伸的第一部分。如图4所示，翘曲控制构件218的第一部分具有长度LL和宽度WL。翘曲控制构件218具有沿第二方向延伸的第二部分(例如垂直方向)。翘曲控制构件218的第二部分具有长度LS和宽度WS。在一些实施例中，第一方向大抵垂直于第二方向。在一些实施例中，长度LL大于长度LS。在一些实施例中，宽度WL大于宽度WS。
由于芯片封装10’的第一侧边长于芯片封装10’的第二侧边，因此电路基板20在第一方向上的应力可能相对较高。翘曲控制构件218的较宽的第一部分可以具有更大的强度以减少整个封装结构的翘曲。
图5是根据一些实施例的封装结构的一部分的平面图。在一些实施例中，图5是放大平面图，其显示加强结构302A和芯片封装10’的相邻加强结构302A的一部分的俯视图。
如图5所示，加强结构302A具有沿第一方向(例如x方向)延伸的第一部分P1和沿第二方向(例如y方向)延伸的第二部分P2。第一部分P1具有长度Lx，而第二部分P2具有长度Ly。在一些实施例中，第一部分P1大致上与第二部分P2一样长。长度Lx大致上等于长度Ly。在一些其他实施例中，第一部分P1和第二部分P2的长度Lx和Ly彼此不同。长度Lx和Ly中的每一个可以在从大约4mm到大约10mm的范围内。
如图5所示，加强结构302A的第一部分P1具有宽度Wy，而加强结构302A的第二部分P2具有宽度Wx。在一些实施例中，第一部分P1大致上与第二部分P2一样宽。宽度Wx大致上等于宽度Wy。在一些其他实施例中，宽度Wx和Wy彼此不同。宽度W x和Wy中的每一个可以在从大约2mm到大约5mm的范围内。
如图5所示，第一部分P1与芯片封装10’隔开距离Sy，而第二部分P2与芯片封装10’隔开距离Sx。在一些实施例中，距离Sx大致上等于距离Sy。在一些其他实施例中，距离Sx和Sy彼此不同。距离Sx和Sy中的每一个可以在从大约0.1mm到大约0.25mm的范围内。
如图5所示，加强结构302A的第一部分P1延伸超越芯片结构108A的边缘并且横向重叠芯片结构108A的一部分。如图5所示，第一部分P1与芯片结构108A重叠的部分具有长度Dx。如图5所示，加强结构302A的第二部分P2延伸超越芯片结构108A的另一边缘且横向重叠芯片结构108A的另一部分。。如图5所示，第二部分P2与芯片结构108A重叠的部分具有长度Dy。在一些实施例中，长度Dx大致上等于长度Dy。在一些其他实施例中，长度Dx和Dy彼此不同。长度Dx和Dy中的每一个可以在从大约1mm到大约2mm的范围内。
可以对本公开的实施例进行许多变化及/或修改。图6是根据一些实施例的封装结构的一部分的平面图。类似于图4所示的实施例，加强结构302A-302D部分地围绕芯片封装10’的转角。在一些实施例中，有额外的加强结构302E和302F设置在电路基板20的绝缘层202a之上。在一些实施例中，加强结构302E和302F中的每一个横向延伸越过芯片结构108A和108B之间的间隙。如图6所示，加强结构302E和302F中的每一个在平面图中横向延伸越过芯片结构108A和108B的相对侧。由于加强结构302E和302F的支撑，保护层116的位于芯片结构108A和108B间的间隙中的部分的破裂风险可以显著降低。
在图4和6所示的实施例中，芯片封装10’的各转角皆受到一加强结构部分地围绕。然而，本公开的实施例不限于此。可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，两个或更多个加强结构共同用以部分地围绕芯片封装10’的各个转角。
图7是根据一些实施例的封装结构的一部分的平面图。在一些实施例中，将加强结构302A1和302A2设置在电路基板20的绝缘层202a之上。加强结构302A1和302A2一起部分地围绕芯片封装10’的第一转角。在一些实施例中，加强结构302A1和302A2的尺寸及/或俯视轮廓彼此不同。然而，本公开的实施例不限于此。在一些其他实施例中，加强结构302A1和302A2的尺寸或俯视轮廓大抵相同。
在一些实施例中，将加强结构302B1、302B2、302C1、302C2、302D1和302D2设置在电路基板20的绝缘层202a之上，如图7所示。加强结构302B1和302B2一起部分地围绕芯片封装10’的第二转角。加强结构302C1和302C2一起部分地围绕芯片封装10’的第三转角。加强结构302D1和302D2一起部分地围绕芯片封装10’的第四转角。
302A1、302A2、302B1、302B2、302C1、302C2、302D1和302D2的尺寸及/或俯视轮廓彼此不同。然而，本公开的实施例不限于此。在一些其他实施例中，加强结构302A1、302A2、302B1、302B2、302C1、302C2、302D1和302D2的尺寸或俯视轮廓大抵相同。
可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，三个或更多个加强结构一起用于部分地围绕芯片封装10’的各转角。图8是根据一些实施例的封装结构的一部分的平面图。
在一些实施例中，将加强结构302A1、302A2和302A3设置在电路基板20的绝缘层202a之上，如图8所示。加强结构302A1至302A3一起部分地围绕芯片封装10’的第一转角。。在一些实施例中，加强结构302A1至302A3的尺寸及/或俯视轮廓彼此不同。然而，本公开的实施例不限于此。在一些其他实施例中，加强结构302A1至302A3的尺寸或俯视轮廓大抵相同。在一些实施例中，加强结构302A1至302A3中的两个的尺寸及/或俯视轮廓大抵相同。
在一些实施例中，将加强结构302B1、302B2、302B3、302C1、302C2、302C3、302D1、302D2和302D3设置在电路基板20的绝缘层202a之上，如图8所示。加强结构302B1至302B3一起部分地围绕芯片封装10’的第二转角。加强结构302C1至302C3一起部分地围绕芯片封装10’的第三转角。加强结构302D1至302D3一起部分地围绕芯片封装10’的第四转角。
在一些实施例中，加强结构302A1、302A2、302A3、302B1、302B2、302B3、302C1、302C2、302C3、302D1、302D2和302D3的尺寸及/或俯视轮廓彼此不同。然而，本公开的实施例不限于此。在一些其他实施例中，加强结构302A1、302A2、302A3、302B1、302B2、302B3、302C1、302C2、302C3、302D1、302D2和302D3的尺寸或俯视轮廓大抵相同。在一些其他实施例中，一些加强结构302A1、302A2、302A3、302B1、302B2、302B3、302C1、302C2、302C3、302D1、302D2、和302D3的尺寸或俯视轮廓大抵相同。
在图2A-2F所示的实施例中，加强结构通过粘着层304贴附于电路基板20。然而，本发明的实施例不限于此。可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，加强结构通过例如是焊料凸块的接合结构(bonding structures)而接合到电路基板20。
图9A-9C是根据一些实施例的用于形成封装结构的一部分的各个阶段工艺剖面图。在一些实施例中，形成或获得与图2C所示结构相同或相似的结构。之后，根据一些实施例，如图9A所示，将包括加强结构302A和302B的多个加强结构通过接合结构902而接合到电路基板20。在一些实施例中，每一个加强结构302A和302B是通过一个接合结构902而接合到电路基板20。在一些其他实施例中，每一个加强结构302A和302B通过两个或更多个接合结构902而接合到电路基板20。
在一些实施例中，接合结构902包括焊料凸块。在一些实施例中，接合结构902是含锡焊料凸块。含锡焊料凸块还可以包括铜、银、金、铝、铅、一种或多种其他适合的材料、或前述的组合。在一些其他实施例中，接合结构902是无铅的。在一些实施例中，在将加强结构302A和302B放置在电路基板20上之前，将焊料材料设置在加强结构302A和302B的底部及/或一些导电部件204a的顶表面之上。之后，将加强结构302A和302B放置在电路基板20上方，并执行热回流工艺。结果，焊料材料被回流以形成接合结构902，如图9A所示。
如图9B所示，根据一些实施例，类似于图2E所示的实施例，形成底部填充结构214。在一些实施例中，底部填充结构214围绕接合结构902和206，如图9B所示。
如图9C所示，类似于图2F和3所示的实施例，根据一些实施例，将翘曲控制构件218通过粘着层216而贴附到电路基板20。在一些实施例中，翘曲控制构件218是环形结构。在一些实施例中，翘曲控制构件218连续地围绕芯片封装10’、接合结构902及加强结构302A和302B。
在图2F、4、6、7、8和9C所示的实施例中，底部填充结构214延伸到加强结构和芯片封装10’之间的间隙中。然而，本公开的实施例不限于此。可以对本公开的实施例进行许多变化及/或修改。在一些其他实施例中，底部填充结构214不延伸到加强结构和芯片封装10’之间的间隙中。
图10A-10B是根据一些实施例的用于形成封装结构的一部分的各个阶段工艺剖面图。如图10A所示，类似于图2D所示的实施例，加强结构302A和302B通过粘着层(或黏着构件)304’而贴附到电路基板20。在一些实施例中，粘着层304’沿着加强结构302A和302B的底面和较内侧壁SI延伸。
在一些实施例中，粘着层304’与加强结构302A和302B的较内侧壁SI直接接触。在一些实施例中，粘着层304’进一步与芯片封装10’直接接触，如图10A所示。在一些实施例中，粘着层304’与保护层116和芯片封装10’的重布线结构102直接接触。在一些实施例中，粘着层304’完全填充芯片封装10’与加强结构302A和302B之间的间隙。
如图10B所示，根据一些实施例，类似于图2E所示的实施例，形成底部填充结构214。在一些实施例中，底部填充结构214围绕接合结构206并填充凹陷210，如图10B所示。
之后，类似于图2F、3和9C图所示的实施例，根据一些实施例，将翘曲控制构件218通过粘着层216而贴附到电路基板20，如图10B所示。在一些实施例中，翘曲控制构件218是环形结构。在一些实施例中，翘曲控制构件218连续地围绕芯片封装10’以及加强结构302A和302B。
图11是根据一些实施例的封装结构的一部分的平面图。在一些实施例中，图11示出了图10B所示结构的平面图。在一些实施例中，图10B示出了沿图11中的线10B-10B截取的封装结构的剖面图。
在一些实施例中，芯片封装10与加强结构302A至302D之间的间隙为粘着层304’所占据，如图11和10B所示。。底部填充结构214不延伸到芯片封装10’和加强结构302A至302D之间的间隙中。在一些实施例中，底部填充结构214与粘着层304’相邻接，如图10B和11所示。在一些实施例中，底部填充结构214与粘着层304’直接接触。
在一些实施例中，底部填充结构214延伸超越加强结构302A至302D的较内侧壁SI，如图11所示。在一些实施例中，底部填充结构214进一步延伸超越加强结构302A到302D的较外侧壁SO，如图11所示。在一些实施例中，底部填充结构214没有触及加强结构302A到302D的较外侧壁SO，如图11所示。加强件的较外侧壁SO结构302A至302D不与底部填充结构214直接接触。
本发明的实施例形成具有一个或多个加强结构的封装结构。加强结构设置在设置有芯片封装的电路基板上。各加强结构部分地围绕芯片封装的相应高应力区域(例如相应转角)。加强结构为芯片封装的转角部分提供支撑，以确保芯片封装的良好结构完整性。转角部分附近芯片封装的破裂风险显著降低。封装结构的性能和可靠度大大提高。
根据一些实施例，提供了一种封装结构。封装结构包括电路基板和通过接合结构而接合至电路基板的芯片封装。封装结构还包括电路基板上方的加强结构。加强结构部分地围绕芯片封装的转角。封装结构还包括围绕接合结构的底部填充结构。底部填充结构与加强结构直接接触。
根据一些实施例，提供了一种封装结构。封装结构包括电路基板和电路基板上方的芯片封装。封装结构还包括通过粘着层而贴附到电路基板的加强结构。加强结构具有较内侧壁和较外侧壁，较内侧壁面向芯片封装的第一侧壁和第二侧壁。封装结构还包括电路基板和芯片封装之间的底部填充结构。底部填充结构邻接粘着层。
根据一些实施例，提供了一种形成封装结构的方法。方法包括在电路基板上设置芯片封装和加强结构。加强结构部分地围绕芯片封装的转角。方法还包括在设置加强结构之后，在电路基板上形成底部填充结构。底部填充结构的第一部分位于芯片封装和电路基板之间。底部填充结构的第二部分横向延伸而超越加强结构的较内侧壁。
根据一些实施例，提供了一种封装结构。封装结构包括一电路基板；一芯片封装，通过接合结构而接合到该电路基板；一加强结构，位于该电路基板上方，其中该加强结构部分地围绕该芯片封装的一转角；以及一底部填充结构，围绕该接合结构，其中该底部填充结构与该加强结构直接接触。
在一些实施例中，该底部填充结构具有一第一部分，位于该芯片封装与该加强结构之间，该底部填充结构具有一第二部分，邻接该芯片封装的一侧壁，且该第一部分厚于该第二部分。
在一些实施例中，该加强结构具有一较内侧壁与一较外侧壁，该较内侧壁位于该较外侧壁与该芯片封装之间，且该较内侧壁完全被该底部填充结构所覆盖。
在一些实施例中，该加强结构的该较外侧壁被该底部填充结构部分覆盖。
在一些实施例中，该底部填充结构具有一第三部分，邻接该加强结构的该较外侧壁，且该第二部分比该第三部分厚。
在一些实施例中，该加强结构包括一半导体材料、一金属材料、一陶瓷材料、一高分子材料、或前述的组合。
在一些实施例中，还包括一第二加强结构，位于该电路基板上方，其中该第二加强结构部分地围绕该芯片封装的一第二转角，且该第二加强结构与该加强结构分离。
在一些实施例中，还包括一第二加强结构，位于该电路基板上方，其中该第二加强结构与该加强结构共同部分地围绕该芯片封装的该转角。
在一些实施例中，该芯片封装具有一第一半导体芯片结构与一第二半导体芯片结构，且该封装结构还包括一第二加强结构于该电路基板上方，其中在一平面图中，该第二加强结构横向延伸而超越该第一半导体芯片结构和该第二半导体芯片结构的相对侧。
在一些实施例中，该加强结构通过一粘着层或一焊料凸块而与该电路基板接合。
在一些实施例中，还包括一翘曲控制构件，位于该电路基板上方，其中该翘曲控制构件围绕该加强结构与该芯片封装。
根据一些实施例，提供了一种封装结构。封装结构包括一电路基板；一芯片封装，位于该电路基板之上；一加强结构，通过一粘着层而贴附于该电路基板，其中该加强结构具有一较内侧壁和一较外侧壁，该较内侧壁面向该芯片封装的一第一侧壁和一第二侧壁；以及一底部填充结构，位于电路基板与芯片封装之间，其中该底部填充结构邻接该粘着层。
在一些实施例中，还包括一翘曲控制环结构，位于该电路基板上方，其中该翘曲控制环结构围绕该加强结构和该芯片封装。
在一些实施例中，该粘着层直接接触该加强结构的该较内侧壁及该芯片封装。
在一些实施例中，该底部填充结构横向延伸超过该加强结构的该较内侧壁和该较外侧壁。
在一些实施例中，该底部填充结构横向延伸而超越该加强结构的该较内侧壁。
提供一种形成封装结构的方法。方法包括于一电路基板上设置一芯片封装及一加强结构，其中该加强结构部分地围绕该芯片封装的一转角；以及在设置该加强结构后，在该电路基板上形成一底部填充结构，其中该底部填充结构的一第一部分位于该芯片封装和该电路基板之间，且该底部填充结构的一第二部分横向延伸而超越该加强结构的一较内侧壁。
在一些实施例中，还包括在形成该底部填充结构之后，在该电路基板上设置一翘曲控制构件，其中该翘曲控制构件围绕该芯片封装和该加强结构。
在一些实施例中，还包括通过一粘着层而将该加强结构贴附于该电路基板，其中该粘着层与该底部填充结构直接接触。
在一些实施例中，还包括在形成该底部填充结构之前，设置一第二加强结构以部分地围绕该芯片封装的一第二转角。
前述内文概述了许多实施例的特征，使所属技术领域中技术人员可以从各个方面更佳地了解本发明实施例。所属技术领域中技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。所属技术领域中技术人员也应了解这些均等的结构并未背离本发明实施例的发明构思与范围。在不背离本发明实施例的发明构思与范围的前提下，可对本发明实施例进行各种改变、置换或修改。

Claims (10)

1.一种封装结构，包括：
一电路基板；
一芯片封装，通过接合结构而接合到该电路基板；
一加强结构，位于该电路基板上方，其中该加强结构部分地围绕该芯片封装的一转角；以及
一底部填充结构，围绕该接合结构，其中该底部填充结构与该加强结构直接接触。
2.如权利要求1所述的封装结构，其中该底部填充结构具有一第一部分，位于该芯片封装与该加强结构之间，该底部填充结构具有一第二部分，邻接该芯片封装的一侧壁，且该第一部分厚于该第二部分。
3.如权利要求2所述的封装结构，其中该加强结构具有一较内侧壁与一较外侧壁，该较内侧壁位于该较外侧壁与该芯片封装之间，且该较内侧壁完全被该底部填充结构所覆盖。
4.如权利要求3所述的封装结构，其中该加强结构的该较外侧壁被该底部填充结构部分覆盖。
5.如权利要求4所述的封装结构，其中该底部填充结构具有一第三部分，邻接该加强结构的该较外侧壁，且该第二部分比该第三部分厚。
6.如权利要求1所述的封装结构，还包括一第二加强结构，位于该电路基板上方，其中该第二加强结构部分地围绕该芯片封装的一第二转角，且该第二加强结构与该加强结构分离。
7.如权利要求1所述的封装结构，还包括一第二加强结构，位于该电路基板上方，其中该第二加强结构与该加强结构共同部分地围绕该芯片封装的该转角。
8.如权利要求1所述的封装结构，其中该芯片封装具有一第一半导体芯片结构与一第二半导体芯片结构，且该封装结构还包括一第二加强结构于该电路基板上方，其中在一平面图中，该第二加强结构横向延伸而超越该第一半导体芯片结构和该第二半导体芯片结构的相对侧。
9.一种封装结构，包括：
一电路基板；
一芯片封装，位于该电路基板之上；
一加强结构，通过一粘着层而贴附于该电路基板，其中该加强结构具有一较内侧壁和一较外侧壁，该较内侧壁面向该芯片封装的一第一侧壁和一第二侧壁；以及
一底部填充结构，位于电路基板与芯片封装之间，其中该底部填充结构邻接该粘着层。
10.一种形成封装结构的方法，包括：
于一电路基板上设置一芯片封装及一加强结构，其中该加强结构部分地围绕该芯片封装的一转角；以及
在设置该加强结构后，在该电路基板上形成一底部填充结构，其中该底部填充结构的一第一部分位于该芯片封装和该电路基板之间，且该底部填充结构的一第二部分横向延伸而超越该加强结构的一较内侧壁。
CN202210943769.1A 2021-08-30 2022-08-08 封装结构及其形成方法 Pending CN115565959A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,391 US12040285B2 (en) 2021-08-30 2021-08-30 Structure and formation method of chip package with reinforcing structures
US17/461,391 2021-08-30

Publications (1)

Publication Number Publication Date
CN115565959A true CN115565959A (zh) 2023-01-03

Family

ID=84738178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210943769.1A Pending CN115565959A (zh) 2021-08-30 2022-08-08 封装结构及其形成方法

Country Status (2)

Country Link
US (2) US12040285B2 (zh)
CN (1) CN115565959A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220199480A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Microelectronic structures including bridges
US12046530B2 (en) * 2021-12-21 2024-07-23 Qualcomm Incorporated Thermal bridge interposer structure

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720100A (en) * 1995-12-29 1998-02-24 Motorola, Inc. Assembly having a frame embedded in a polymeric encapsulant and method for forming same
US6570259B2 (en) 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
TWI315094B (en) 2003-04-25 2009-09-21 Advanced Semiconductor Eng Flip chip package
CN100550354C (zh) 2007-10-30 2009-10-14 日月光半导体制造股份有限公司 加强型封装构造及其加强件
US8415809B2 (en) * 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9887144B2 (en) * 2011-09-08 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structure for chip packaging
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US20140091461A1 (en) * 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
US9312193B2 (en) 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
US20140167243A1 (en) * 2012-12-13 2014-06-19 Yuci Shen Semiconductor packages using a chip constraint means
KR101963722B1 (ko) 2012-12-28 2019-07-31 에스케이하이닉스 주식회사 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조방법
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9287194B2 (en) 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
JP6728363B2 (ja) * 2016-01-07 2020-07-22 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 改良された補剛材を有する積層シリコンパッケージアセンブリ
US10879194B2 (en) 2017-05-25 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device package and method of manufacturing the same
US11342320B2 (en) * 2017-12-29 2022-05-24 Intel Corporation Microelectronic assemblies
US10529637B1 (en) 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
CN113316842B (zh) 2019-05-23 2023-12-29 华为技术有限公司 一种电路板组件、电子设备
US11652014B2 (en) * 2020-09-30 2023-05-16 Advanced Semiconductor Engineering, Inc. Electronic package and method of manufacturing the same
EP4250349A4 (en) * 2020-12-16 2024-04-10 Huawei Technologies Co., Ltd. CHIP PACKAGE AND ASSOCIATED PREPARATION METHOD
TWI778560B (zh) * 2021-03-30 2022-09-21 力成科技股份有限公司 封裝結構及其製造方法
US11784130B2 (en) * 2021-08-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with underfill

Also Published As

Publication number Publication date
US20240332214A1 (en) 2024-10-03
US12040285B2 (en) 2024-07-16
US20230064277A1 (en) 2023-03-02
TW202324670A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
CN101499445B (zh) 半导体器件及其制造方法
TWI431735B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之堆疊式半導體組體
CN115910814A (zh) 形成封装结构的方法
TWI626717B (zh) 半導體封裝結構
CN115565959A (zh) 封装结构及其形成方法
US11784130B2 (en) Structure and formation method of package with underfill
US12087705B2 (en) Package structure with warpage-control element
US11764118B2 (en) Structure and formation method of chip package with protective lid
US20230361052A1 (en) Package structure and manufacturing method thereof
WO2022203788A1 (en) Embedded bridge architecture with thinned surface
US20240250055A1 (en) Package structure with protective lid
US20240250069A1 (en) Package structure containing chip structure with inclined sidewalls
US20220108953A1 (en) Package structure and manufacturing method thereof
US11605600B2 (en) Package structure with reinforced element and formation method thereof
US11404394B2 (en) Chip package structure with integrated device integrated beneath the semiconductor chip
TWI854216B (zh) 封裝結構及其形成方法
TWI757864B (zh) 封裝結構及其形成方法
US11133283B2 (en) Integrated fan-out device
US20240258193A1 (en) Method for forming semiconductor package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination