CN111834237B - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN111834237B
CN111834237B CN202010082221.3A CN202010082221A CN111834237B CN 111834237 B CN111834237 B CN 111834237B CN 202010082221 A CN202010082221 A CN 202010082221A CN 111834237 B CN111834237 B CN 111834237B
Authority
CN
China
Prior art keywords
filler
semiconductor die
protective film
underfill
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010082221.3A
Other languages
English (en)
Other versions
CN111834237A (zh
Inventor
蔡承轩
蔡宗甫
林士庭
卢思维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111834237A publication Critical patent/CN111834237A/zh
Application granted granted Critical
Publication of CN111834237B publication Critical patent/CN111834237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

提供封装结构及其形成方法。此方法包含在基底上方设置半导体晶粒结构。此方法也包含在基底上方设置保护膜。保护膜具有暴露出半导体晶粒结构的开口，且开口的侧壁围绕半导体晶粒结构。此方法更包含将底部填充材料分配于开口中以围绕半导体晶粒结构。

Description

封装结构及其形成方法
技术领域
本发明实施例涉及封装技术，且特别是涉及封装结构及其形成方法。
背景技术
半导体集成电路(integrated circuit，IC)工业已经历了快速成长。半导体制造过程的持续进步使得半导体装置有着更好的功能及更高的集成度。功能密度(即每一晶片区互连的装置数目)增加，同时部件尺寸(即制造过程中所产生的最小的组件)缩小。此元件尺寸微缩化的制程一般来说具有增加生产效率与降低相关费用的益处。
晶片封装不仅保护半导体装置免受环境污染，且也为封装于其中的半导体装置提供连接界面。目前已经开发出使用较小面积或较低高度的较小封装结构来封装半导体装置。
目前已经开发出新的封装技术以进一步改善半导体晶粒的密度和功能。这些相对新型的半导体晶粒的封装技术面临制造上的挑战。
发明内容
在一些实施例中，提供封装结构的形成方法，此方法包含在基底上方设置半导体晶粒结构；在基底上方设置保护膜，其中保护膜具有暴露出半导体晶粒结构的开口，且开口的侧壁围绕半导体晶粒结构；以及将底部填充材料分配于开口中以围绕半导体晶粒结构。
在一些其他实施例中，提供封装结构的形成方法，此方法包含在基底上方设置第一半导体晶粒结构和第二半导体晶粒结构；在基底上方设置保护膜，其中保护膜具有两个开口分别暴露出第一半导体晶粒结构和第二半导体晶粒结构，且开口的侧壁分别围绕第一半导体晶粒结构和第二半导体晶粒结构；将含聚合物液体分别分配于开口中，以围绕第一半导体晶粒结构和第二半导体晶粒结构；以及将含聚合物液体固化，以形成第一保护元件和第二保护元件分别围绕第一半导体晶粒结构和第二半导体晶粒结构。
在另外一些实施例中，提供封装结构，封装结构包含基底；半导体晶粒结构，位于基底上方；底部填充元件，围绕半导体晶粒结构；以及保护膜，围绕底部填充元件并覆盖底部填充元件的侧壁表面。
附图说明
根据以下的详细说明并配合附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，附图中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1A-图1D为依据一些实施例的形成封装结构的制程的各种阶段的透视图。
图2A-图2E为依据一些实施例的形成封装结构的制程的各种阶段的剖面示意图。
图3为依据一些实施例的形成封装结构的制程的中间阶段的上视图。
图4为依据一些实施例的形成封装结构的制程的中间阶段的透视图。
图5A-图5C为依据一些实施例的形成封装结构的制程的各种阶段的透视图。
图6为依据一些实施例的封装结构的剖面示意图。
其中，附图标记说明如下：
20 半导体晶粒结构
100 基底
102 保护膜
104、104’ 开口
106、106’ 含聚合物液体
108 底部填充材料
110 底部填充元件
190、190’ 分配器
202A-202G、204 半导体晶粒
206 接合结构
208、210 贯穿基底导通孔
S1、S1’ 第一侧壁
S2、S2’ 第二侧壁
W1、W1’ 第一距离
W2、W2’ 第二距离
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本发明。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字系为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述图式中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。举例来说，如果图中的装置被翻转，被描述为在其他元件或部件“下方”或“之下”的元件将被定位在其他元件或部件“上方”。因此，示例性术语“下方”可以涵盖上方和下方的方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
[11]本发明所属技术领域中具通常知识者将理解说明书中的术语“大致”，例如“大致平坦”或“大致共平面”等。在一些实施例中，可省略形容词“大致”。在适用的情况下，术语“大致”也可包含有着“全部地”、“完全地”、“全部”等的实施例。在适用的情况下，术语“大致”也可意指90％或更高，例如95％或更高，特别为99％或更高，包含100％。再者，术语例如“大致平行”或“大致垂直”被解释为不排除与特定配置的微小偏差，且可包含例如上至10°的偏差。字词“大致”不排除“完全地”，例如组成“大致不含”Y可为完全地不含Y。
术语例如“约”与特定距离或尺寸的结合被解释为不排除与特定距离或尺寸的微小偏差，且可包含例如上至10％的偏差。术语“约”用于数值x可表示x±5％或10％。
说明书描述了本发明一些实施例。可在这些实施例描述的阶段之前、期间及/或之后提供额外的操作。对于不同的实施例，可取代或消除描述的一些阶段。可将额外的部件添加至半导体装置结构。对于不同的实施例，可取代或消除以下所描述的一些部件。虽然将一些实施例描述为按照特定的顺序进行操作，但这些操作也可以其他逻辑顺序来进行。
本发明实施例可有关于3D封装或3D集成电路装置。也可包含其他部件和制程。举例来说，可包含测试结构以协助进行3D封装或3D集成电路装置的验证测试。测试结构可包含例如形成于重布线层中或基底上进行3D封装或3D集成电路装置的测试的测试垫、探针及/或探针卡的使用和类似物。可对中间结构和最终结构进行验证测试。此外，本文描述的结构和方法可与包含已知良好晶粒的中间验证的测试方法结合使用，以增加产率并降低成本。
图1A-图1D为依据一些实施例的形成封装结构的制程的各种阶段的透视图。图2A-图2E为依据一些实施例的形成封装结构的制程的各种阶段的剖面示意图。在一些实施例中，图2A为沿图1A的线2-2截取的剖面示意图。
依据一些实施例，如图1A和图2A所示，接收或提供基底100。基底100可由半导体材料、陶瓷材料、一种或多种其他合适的材料或前述的组合制成，或包含前述材料。在一些实施例中，基底100为半导体晶圆，例如硅晶圆。在一些其他实施例中，基底100为玻璃晶圆。在一些其他实施例中，基底100为有着类似于硅晶圆的轮廓的含聚合物基底。
依据一些实施例，如图1A所示，多个半导体晶粒结构20设置于基底100上方。依据一些实施例，如图2A所示，一个半导体晶粒结构20接合至基底100上。在一些实施例中，每个半导体晶粒结构20包含多个半导体晶粒202A-202G的堆叠物。多个半导体晶粒的堆叠物可包含四到十二个(或更多的)半导体晶粒。在一些实施例中，半导体晶粒202A-202G用于提供相同或相似功能。在一些实施例中，半导体晶粒202A-202G为记忆体晶粒。在一些实施例中，每个半导体晶粒结构20更包含半导体晶粒204。半导体晶粒204可用于向半导体晶粒202A-202G及/或从半导体晶粒202A-202G传送电子讯号。
依据一些实施例，如图2A所示，接合结构206形成于半导体晶粒202A-202G和204之间。如图2A所示，半导体晶粒结构20也可通过使用接合结构206接合至基底100上。在一些实施例中，接合结构206包含导电柱和焊料元件。
在一些实施例中，如图2A所示，贯穿基底导通孔(through substrate vias，TSVs)208形成于半导体晶粒202A-202G中。贯穿基底导通孔208可用以形成堆叠的半导体晶粒202A-202G和204之间的电性连接。在一些实施例中，其他贯穿基底导通孔(TSVs)210形成于基底100中。
在一些实施例中，如图2A所示，半导体晶粒202A-202G在基底100的第一位置通过接合结构206一个接一个地堆叠在一起。之后，如图2A所示，其他半导体晶粒202A-202G在第二位置通过接合结构206再次地一个接一个地堆叠在一起。重复进行堆叠制程以将半导体晶粒结构20接合至基底100上，如图1A所示。
在一些实施例中，半导体晶粒结构20更包含半导体晶粒204。半导体晶粒204的堆叠可在不同半导体晶粒结构20的所有其他半导体晶粒202A-202G堆叠之后进行。在一些实施例中，对接合结构206的焊料元件进行热回流(thermal reflow)制程。因此，增强了接合结构206的接合强度。
依据一些实施例，如图1B所示，提供保护膜102并准备将保护膜102贴合至基底100上。在一些实施例中，保护膜102为绝缘膜。保护膜102可由环氧基树脂制成或包含环氧基树脂。在一些实施例中，保护膜102包含分散于环氧基树脂中的填充物。填充物可包含纤维(例如二氧化硅纤维)、粒子(例如二氧化硅粒子)或前述的组合。在一些实施例中，面对基底100的保护膜102的下表面有粘着性。因此，保护膜102在后续的贴合制程中可像胶带附接至基底100。
依据一些实施例，如图1B所示，多个开口104形成于保护膜102中。开口104可完全穿透保护膜102。如果之后将保护膜102贴合至基底100上，每个开口104具有足够大的尺寸以暴露出整个对应的半导体晶粒结构20。在一些实施例中，每个开口104具有轮廓相似于半导体晶粒结构20的轮廓。
开口104可通过使用能量束钻孔制程、机械钻孔制程、光微影制程、一种或多种其他可应用的制程或前述的组合形成。举例来说，用于能量束钻孔制程中的能量束包含激光光束、电子束、离子束、等离子体束、一种或多种其他合适的射束或前述的组合。
依据一些实施例，如图1C和图2B所示，保护膜102设置于基底100上。在设置保护膜102之后，保护膜102的开口104暴露出半导体晶粒结构20。在一些实施例中，如图1C和图2B所示，开口104的侧壁围绕半导体晶粒结构20。在一些实施例中，如图2B所示，开口104的侧壁为大致垂直侧壁。
如图1C和图2B所示，由于开口104比半导体晶粒结构20更宽，因此开口104也可暴露出基底100的一部分。一个或多个滚轮可用以辅助保护膜102的附接。
图3为依据一些实施例的形成封装结构的制程的中间阶段的上视图。在一些实施例中，图3为图2B所示的结构的一部分的上视图。在一些实施例中，开口104的侧壁连续地围绕半导体晶粒结构20。
如图2B和图3所示，半导体晶粒结构20与开口104的第一侧壁S1隔开第一距离W1。半导体晶粒结构20与开口104的第二侧壁S2隔开第二距离W2。如图2B所示，第一侧壁S1和第二侧壁S2可为开口104的两侧侧壁。在一些实施例中，第一距离W1大于第二距离W2。第一距离W1可在约200μm至约400μm的范围中。第二距离W2可在约50μm至约250μm的范围中。
然而，本发明实施例不限于此。可对本发明实施例作许多变化及/或修改。在一些其他实施例中，第一距离W1大致等于第二距离W2。
依据一些实施例，如图2C所示，将底部填充材料108分配或引入开口104中。在一些实施例中，底部填充材料108为有着流动性的含聚合物液体。当将底部填充材料108分配至开口104中时，底部填充材料108处于液态。在一些实施例中，将含聚合物液体106的液滴分配至开口104中，以提供适量的底部填充材料108。
底部填充材料108可由环氧基树脂制成或包含环氧基树脂。在一些实施例中，底部填充材料108包含分散于环氧基树脂中的填充物。填充物可包含纤维(例如二氧化硅纤维)、粒子(例如二氧化硅粒子)或前述的组合。
依据一些实施例，如图2C所示，将底部填充材料108从开口104较靠近第一侧壁S1而较远离第二侧壁S2的位置分配。如图2C所示，含聚合物液体106的液滴较靠近开口104的第一侧壁S1而较远离第二侧壁S2。
如上所述，在一些实施例中，第一距离W1大于第二距离W2。第一距离W1可在约200μm至约400μm的范围中。第二距离W2可在约50μm至约250μm的范围中。由于第一距离W1大于第二距离W2，因此将底部填充材料108从较靠近第一侧壁S1的位置分配比将底部填充材料108从较靠近第二侧壁S2的位置分配更容易。
在一些情况中，如果第一距离W1小于约200μm，由于间距太小，因此难以将底部填充材料108(或含聚合物液体106的液滴)分配至开口104中。在一些其他情况中，如果第一距离W1大于约400μm，底部填充材料108可占据基底100的太大面积。生产量可受到负面影响。
在一些情况中，如果第二距离W2小于约50μm，半导体晶粒结构20可能会太靠近第二侧壁S2。由于半导体晶粒结构20与第二侧壁S2之间没有足够量的底部填充材料，因此在后续的热制程期间可产生高热应力。在一些其他情况中，如果第二距离W2大于约250μm，底部填充材料108可占据基底100的太大面积。生产量可受到负面影响。
在一些实施例中，如图2C所示，底部填充材料108的一部分流入半导体晶粒202A-202G和204之间的空间中。由于毛细现象，因此底部填充材料108可被吸入至半导体晶粒202A-202G和204之间的空间中。在一些实施例中，底部填充材料108围绕半导体晶粒202A-202G和204之间的接合结构206。在一些实施例中，底部填充材料108直接接触接合结构206。
依据一些实施例，如图1D和图2D所示，接着将大致填充开口104的底部填充材料108固化，以在开口104中形成底部填充元件(或保护膜或保护元件)110。由于保护膜102的限制，因此底部填充元件110形成于预定位置而不会占据基底100的太大面积。因此，可改善生产量。依据一些实施例，如图1D所示，保护膜102围绕底部填充元件110并覆盖底部填充元件110的侧壁表面。在一些实施例中，保护膜102环绕底部填充元件110并覆盖底部填充元件110的全部侧壁表面。
依据一些实施例，可进行热固化制程以将底部填充材料108固化，以形成底部填充元件110。热固化制程可在温度约100℃至约250℃的范围中进行约30分钟至约12小时。在热固化制程之后，底部填充材料108可收缩并变成底部填充元件110。
相似于底部填充材料108，底部填充元件110具有相似的组成。底部填充元件110可由环氧基树脂制成或包含环氧基树脂。在一些实施例中，底部填充元件110包含分散于环氧基树脂中的填充物。填充物可包含纤维(例如二氧化硅纤维)、粒子(例如二氧化硅粒子)或前述的组合。
如上所述，在一些实施例中，保护膜102由环氧基树脂制成或包含环氧基树脂，环氧基树脂有着填充物分散于其中。填充物可包含纤维(例如二氧化硅纤维)、粒子(例如二氧化硅粒子)或前述的组合。在一些实施例中，保护膜102具有比底部填充元件110更大的填充物的重量百分比。在一些实施例中，保护膜102中的填充物具有比底部填充元件110中的填充物更大的平均尺寸。
由于保护膜102的限制，因此底部填充元件110彼此隔开。每个底部填充元件110具有预定面积。因此，降低了形成底部填充元件110所产生的热应力。显著地降低了热固化制程之后基底100的翘曲，其有助于后续的封装制程。使用较少量的底部填充材料来形成底部填充元件110。可缩短制程时间并降低制程成本。
在不形成保护膜102来限制底部填充材料108的一些其他情况中，可配置较大量的底部填充材料以达到足够高水平面来覆盖半导体晶粒204与202G之间的接合结构206。因此，底部填充材料可延伸至基底100的整个表面上方。延伸至大面积上方的底部填充材料在热固化制程期间可导致高热应力，并导致基底100的高度翘曲。基底100的翘曲可负面影响后续的封装制程。较大量的底部填充材料也可能增加其制程成本以及后续的清洁制程的成本。
依据一些实施例，如图2E所示，使用平坦化制程以部分地移除保护膜102和底部填充元件110。因此，图2E或图1D所示的结构的顶表面可大致共平面，其有助于后续的封装制程。在一些实施例中，在平坦化制程期间也将半导体晶粒204的一部分薄化。平坦化制程可包含研磨制程、化学机械研磨(chemical mechanical polishing，CMP)制程、干研磨制程、蚀刻制程、一种或多种其他可应用的制程或前述的组合。
在一些实施例中，如图1D所示，使用分配器190以分配用于形成底部填充元件110的底部填充材料。在一些实施例中，使用分配器190以分别将含聚合物液体106一个接一个地分配至开口104(如图1C所示)中。
然而，本发明实施例不限于此。可对本发明实施例作许多变化及/或修改。在一些其他实施例中，使用两个或更多个分配器来分配底部填充材料。
图4为依据一些实施例的形成封装结构的制程的中间阶段的透视图。如图4所示，使用两个分配器190和190’以将含聚合物液体106和106’分配至开口104(如图1C所示)中。在一些实施例中，使用分配器190和190’以分别将含聚合物液体106和106’一个接一个地分配至开口104(如图1C所示)中。在一些实施例中，分配器190和190’不用于同时将含聚合物液体分配至相同的开口104中。在一些实施例中，使用分配器190和190’以分别将含聚合物液体分配至不同的开口104中。
在一些实施例中，因为分配器190和190’不将含聚合物液体分配至相同的开口104中，因此含聚合物液体的流向可控制在合适的方向中。可防止空隙形成于半导体晶粒202A-202G和204之间的空间中。在一些其他情况中，如果两个分配器用于将含聚合物液体分配至相同的开口中，则含聚合物液体可从不同位置流入半导体晶粒202A-202G和204之间的空间中。因此，空间的中间部分可能无法填充含聚合物液体，其可导致空隙的形成。空隙可负面影响封装结构的可靠性和效能。
在图1B-图1D显示的一些实施例中，保护膜102的每个开口104具有矩形的上视轮廓。然而，本发明实施例不限于此。可对本发明实施例作许多变化及/或修改。在一些其他实施例中，开口104具有除了矩形轮廓以外的上视轮廓。
图5A-图5C为依据一些实施例的形成封装结构的制程的各种阶段的透视图。依据一些实施例，如图5A所示，相似于图1B显示的实施例，提供保护膜102并准备将保护膜102贴合至基底100上。依据一些实施例，如图5A所示，多个开口104’形成于保护膜102中。开口104’可完全穿透保护膜102。如果之后将保护膜102贴合至基底100上，每个开口104’具有足够大的尺寸以暴露出整个对应的半导体晶粒结构20。在一些实施例中，每个开口104’具有圆形轮廓或椭圆形轮廓。
有着圆形轮廓或椭圆形轮廓的开口104’可通过使用能量束钻孔制程、机械钻孔制程、光微影制程、一种或多种其他可应用的制程或前述的组合形成。举例来说，用于能量束钻孔制程中的能量束包含激光光束、电子束、离子束、等离子体束、一种或多种其他合适的射束或前述的组合。
依据一些实施例，如图5B所示，保护膜102设置于基底100上。在设置保护膜102之后，保护膜102的开口104’暴露出半导体晶粒结构20。在一些实施例中，如图5B所示，开口104’的侧壁围绕半导体晶粒结构20。
如图5B所示，由于开口104’比半导体晶粒结构20更宽，因此开口104’也可暴露出基底100的一部分。一个或多个滚轮可用以辅助保护膜102的附接。
如图5C所示，相似于图1D或图4显示的实施例，使用一个或多个分配器190以将含聚合物液体分配至开口104’中。在一些实施例中，接着使用热固化制程以将聚合物液体固化为底部填充元件110。由于底部填充元件110为圆形轮廓，因此可降低应力。
在一些实施例中，保护膜102的开口104或104’具有大致垂直侧壁。然而，本发明实施例不限于此。可对本发明实施例作许多变化及/或修改。
图6为依据一些实施例的封装结构的剖面示意图。在一些实施例中，如图6所示，保护膜102具有不规则侧壁而非垂直侧壁。如图6所示，保护膜102具有第一侧壁S1’和第二侧壁S2’。不同于图2E所示的第一侧壁S1和第二侧壁S2，第一侧壁S1’和第二侧壁S2’具有不规则或非平面轮廓。
如图6所示，半导体晶粒结构20的顶部与保护膜102的第一侧壁S1’的顶部横向隔开第一距离W1’。半导体晶粒结构20的顶部与保护膜102的第二侧壁S2’的顶部横向隔开第二距离W2’。第一侧壁S1’和第二侧壁S2’可为保护膜102的两侧侧壁。在一些实施例中，第一距离W1’大于第二距离W2’。第一距离W1’可在约200μm至约400μm的范围中。第二距离W2’可在约50μm至约250μm的范围中。
在一些实施例中，将用于形成底部填充元件110的含聚合物液体从较靠近第一侧壁S1’而较远离第二侧壁S2’的位置配置。因为第一侧壁S1’与半导体晶粒结构20隔开较大距离，因此较容易进行含聚合物液体的分配。改善了底部填充元件110的品质和可靠性。
在一些实施例中，每个半导体晶粒结构20包含多个半导体晶粒的堆叠物。然而，本发明实施例不限于此。可对本发明实施例作许多变化及/或修改。在一些其他实施例中，一些或全部的半导体晶粒结构20并非多个半导体晶粒的堆叠物。每个半导体晶粒结构20可仅包含一个半导体晶粒。
本发明实施例通过将有着开口的保护元件附接至基底上来形成封装结构。每个开口围绕或环绕半导体晶粒结构。接着，将底部填充材料液体分配至开口中，并接着将底部填充材料液体固化以形成底部填充元件，底部填充元件围绕并保护半导体晶粒结构的接合结构。由于保护膜的限制，因此底部填充元件形成于预定位置而不占据太大面积。可降低制程成本并缩短制程时间。由于底部填充材料液体仅占据限制的面积，因此可显著地降低用于形成底部填充元件的固化制程所导致的基底的翘曲。因此，改善了封装结构的效能和可靠性。
依据一些实施例，提供封装结构的形成方法，此方法包含在基底上方设置半导体晶粒结构。此方法也包含在基底上方设置保护膜。保护膜具有暴露出半导体晶粒结构的开口，且开口的侧壁围绕半导体晶粒结构。此方法更包含将底部填充材料分配于开口中以围绕半导体晶粒结构。
在一些其他实施例中，其中半导体晶粒结构包含多个半导体晶粒的堆叠物。
在一些其他实施例中，其中底部填充材料的一部分流入半导体晶粒之间的空间，以围绕半导体晶粒之间的多个接合结构。
在一些其他实施例中，上述方法更包含将底部填充材料固化，以形成围绕半导体晶粒结构的底部填充元件。
在一些其他实施例中，其中保护膜包含第一填充物，底部填充元件包含第二填充物，且保护膜的第一填充物具有比底部填充元件的第二填充物更大的重量百分比。
在一些其他实施例中，其中第一填充物具有比第二填充物更大的平均尺寸。
在一些其他实施例中，其中半导体晶粒结构与开口的第一侧壁隔开第一距离，且与开口的第二侧壁隔开第二距离。
在一些其他实施例中，其中第一距离大于第二距离，且将底部填充材料从较靠近第一侧壁而较远离第二侧壁的位置分配。
在一些其他实施例中，其中当将底部填充材料分配至开口中时，底部填充材料为液态。
在一些其他实施例中，上述方法更包含使用平坦化制程以部分移除保护膜和底部填充材料。
依据一些实施例，提供封装结构的形成方法，此方法包含在基底上方设置第一半导体晶粒结构和第二半导体晶粒结构。此方法也包含在基底上方设置保护膜。保护膜具有两个开口分别暴露出第一半导体晶粒结构和第二半导体晶粒结构。开口的侧壁分别围绕第一半导体晶粒结构和第二半导体晶粒结构。此方法更包含将含聚合物液体分别分配于开口中，以围绕第一半导体晶粒结构和第二半导体晶粒结构。此外，此方法包含将含聚合物液体固化，以形成第一保护元件和第二保护元件分别围绕第一半导体晶粒结构和第二半导体晶粒结构。
在一些其他实施例中，其中使用分配器以分别将含聚合物液体一个接一个地分配至开口中。
在一些其他实施例中，其中使用第一分配器和第二分配器分别将含聚合物液体分配至开口中。
在一些其他实施例中，其中第一分配器和第二分配器不用于同时将含聚合物液体分配至相同的开口中。
在一些其他实施例中，其中第一半导体晶粒结构与开口的第一侧壁隔开第一距离且与开口的第二侧壁隔开第二距离，第一距离大于第二距离，且将含聚合物液体从较靠近第一侧壁而较远离第二侧壁的位置分配。
依据一些实施例，提供封装结构，封装结构包含基底以及半导体晶粒结构位于基底上方。封装结构也包含底部填充元件围绕半导体晶粒结构。封装结构更包含保护膜围绕底部填充元件并覆盖底部填充元件的侧壁表面。
在一些其他实施例中，其中半导体晶粒结构包含多个半导体晶粒的堆叠物。
在一些其他实施例中，其中底部填充元件的一部分延伸至半导体晶粒之间的空间中，以围绕半导体晶粒之间的多个接合结构。
在一些其他实施例中，其中保护膜包含第一填充物，底部填充元件包含第二填充物，且保护膜的第一填充物具有比底部填充元件的第二填充物更大的重量百分比。
在一些其他实施例中，其中保护膜包含第一填充物，底部填充元件包含第二填充物，且第一填充物具有比第二填充物更大的平均尺寸。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更加了解本发明实施例。本技术领域中技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本发明的发明精神与范围。在不背离本发明的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改。

Claims (17)

1.一种封装结构的形成方法，包括:
在一基底上方设置一半导体晶粒结构；
在该基底上方设置一保护膜，其中该保护膜具有暴露出该半导体晶粒结构的一开口，且该开口的侧壁围绕该半导体晶粒结构；
将一底部填充材料分配于该开口中以围绕该半导体晶粒结构；以及
将该底部填充材料固化，以形成围绕该半导体晶粒结构的一底部填充元件，其中该保护膜包括一第一填充物，该底部填充元件包括一第二填充物，且该保护膜的该第一填充物具有比该底部填充元件的该第二填充物更大的重量百分比。
2.如权利要求1所述的封装结构的形成方法，其中该半导体晶粒结构包括多个半导体晶粒的一堆叠物。
3.如权利要求2所述的封装结构的形成方法，其中该底部填充材料的一部分流入所述半导体晶粒之间的一空间，以围绕所述半导体晶粒之间的多个接合结构。
4.如权利要求1所述的封装结构的形成方法，其中该第一填充物具有比该第二填充物更大的平均尺寸。
5.如权利要求1所述的封装结构的形成方法，其中该半导体晶粒结构与该开口的一第一侧壁隔开一第一距离，且与该开口的一第二侧壁隔开一第二距离。
6.如权利要求5所述的封装结构的形成方法，其中该第一距离大于该第二距离，且将该底部填充材料从较靠近该第一侧壁而较远离该第二侧壁的位置分配。
7.如权利要求1所述的封装结构的形成方法，其中当将该底部填充材料分配至该开口中时，该底部填充材料为液态。
8.如权利要求1所述的封装结构的形成方法，还包括使用一平坦化制程以部分移除该保护膜和该底部填充材料。
9.一种封装结构的形成方法，包括:
在一基底上方设置一第一半导体晶粒结构和一第二半导体晶粒结构；
在该基底上方设置一保护膜，其中该保护膜具有两个开口分别暴露出该第一半导体晶粒结构和该第二半导体晶粒结构，且所述开口的侧壁分别围绕该第一半导体晶粒结构和该第二半导体晶粒结构；
将一含聚合物液体分别分配于所述开口中，以围绕该第一半导体晶粒结构和该第二半导体晶粒结构；以及
将该含聚合物液体固化，以形成一第一保护元件和一第二保护元件分别围绕该第一半导体晶粒结构和该第二半导体晶粒结构，其中该保护膜包括一第一填充物，该第一保护元件包括一第二填充物，且该保护膜的该第一填充物具有比该第一保护元件的该第二填充物更大的重量百分比。
10.如权利要求9所述的封装结构的形成方法，其中使用一分配器以分别将该含聚合物液体一个接一个地分配至所述开口中。
11.如权利要求9所述的封装结构的形成方法，其中使用一第一分配器和一第二分配器分别将该含聚合物液体分配至所述开口中。
12.如权利要求11所述的封装结构的形成方法，其中该第一分配器和该第二分配器不用于同时将该含聚合物液体分配至一相同的开口中。
13.如权利要求9所述的封装结构的形成方法，其中该第一半导体晶粒结构与所述开口的一第一侧壁隔开一第一距离且与所述开口的一第二侧壁隔开一第二距离，该第一距离大于该第二距离，且将该含聚合物液体从较靠近该第一侧壁而较远离该第二侧壁的位置分配。
14.一种封装结构，包括:
一基底；
一半导体晶粒结构，位于该基底上方；
一底部填充元件，围绕该半导体晶粒结构；以及
一保护膜，围绕该底部填充元件并覆盖该底部填充元件的侧壁表面，其中该保护膜包括一第一填充物，该底部填充元件包括一第二填充物，且该保护膜的该第一填充物具有比该底部填充元件的该第二填充物更大的重量百分比。
15.如权利要求14所述的封装结构，其中该半导体晶粒结构包括多个半导体晶粒的一堆叠物。
16.如权利要求15所述的封装结构，其中该底部填充元件的一部分延伸至所述半导体晶粒之间的一空间中，以围绕所述半导体晶粒之间的多个接合结构。
17.如权利要求14所述的封装结构，其中该保护膜包括一第一填充物，该底部填充元件包括一第二填充物，且该第一填充物具有比该第二填充物更大的平均尺寸。
CN202010082221.3A 2019-04-15 2020-02-07 封装结构及其形成方法 Active CN111834237B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/383,929 US10985140B2 (en) 2019-04-15 2019-04-15 Structure and formation method of package structure with underfill
US16/383,929 2019-04-15

Publications (2)

Publication Number Publication Date
CN111834237A CN111834237A (zh) 2020-10-27
CN111834237B true CN111834237B (zh) 2022-05-24

Family

ID=72748183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010082221.3A Active CN111834237B (zh) 2019-04-15 2020-02-07 封装结构及其形成方法

Country Status (3)

Country Link
US (3) US10985140B2 (zh)
CN (1) CN111834237B (zh)
TW (1) TWI727666B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985140B2 (en) * 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US11842944B2 (en) * 2019-12-26 2023-12-12 Intel Corporation IC assemblies including die perimeter frames suitable for containing thermal interface materials
US11637072B2 (en) 2020-11-06 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
WO2012133818A1 (ja) 2011-03-31 2012-10-04 三菱化学株式会社 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
US9111912B2 (en) 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9449943B2 (en) * 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
US9356009B2 (en) 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
US9379032B2 (en) 2014-09-15 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging having warpage control and methods of forming same
KR102579876B1 (ko) 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
US10008395B2 (en) * 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
KR20180112394A (ko) 2017-04-03 2018-10-12 에스케이하이닉스 주식회사 반도체 패키지 제조 방법 및 반도체 패키지
CN110024139B (zh) * 2017-07-06 2022-03-04 欧司朗光电半导体有限公司 用于制造光电子部件的方法及光电子部件
US10985140B2 (en) * 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill

Also Published As

Publication number Publication date
US11817425B2 (en) 2023-11-14
US10985140B2 (en) 2021-04-20
TWI727666B (zh) 2021-05-11
US20200328185A1 (en) 2020-10-15
CN111834237A (zh) 2020-10-27
US20210242177A1 (en) 2021-08-05
US20240055410A1 (en) 2024-02-15
TW202040770A (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
US11676939B2 (en) Discrete polymer in fan-out packages
US11901302B2 (en) InFO-POP structures with TIVs having cavities
KR101816870B1 (ko) 적층 비아들을 갖는 재배선 라인들
CN111834237B (zh) 封装结构及其形成方法
US9899288B2 (en) Interconnect structures for wafer level package and methods of forming same
TW201715681A (zh) 積體扇出型封裝體的形成方法
CN112563218A (zh) 半导体结构及其制造方法
CN110660686B (zh) 形成rdl的方法和由其形成的结构
CN109817587B (zh) 形成半导体结构的方法及封装件
US20210288040A1 (en) Die Stacking Structure and Method Forming Same
US20240021529A1 (en) Package structure with underfill
US20220359488A1 (en) Die Stacking Structure and Method Forming Same
TWI818498B (zh) 封裝結構及其形成方法
US20240136298A1 (en) InFO-POP Structures with TIVs Having Cavities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant