TW202040770A - 封裝結構及其形成方法 - Google Patents

封裝結構及其形成方法 Download PDF

Info

Publication number
TW202040770A
TW202040770A TW109105261A TW109105261A TW202040770A TW 202040770 A TW202040770 A TW 202040770A TW 109105261 A TW109105261 A TW 109105261A TW 109105261 A TW109105261 A TW 109105261A TW 202040770 A TW202040770 A TW 202040770A
Authority
TW
Taiwan
Prior art keywords
protective film
filler
underfill
forming
semiconductor
Prior art date
Application number
TW109105261A
Other languages
English (en)
Other versions
TWI727666B (zh
Inventor
蔡承軒
蔡宗甫
林士庭
盧思維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202040770A publication Critical patent/TW202040770A/zh
Application granted granted Critical
Publication of TWI727666B publication Critical patent/TWI727666B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

提供封裝結構及其形成方法。此方法包含在基底上方設置半導體晶粒結構。此方法也包含在基底上方設置保護膜。保護膜具有暴露出半導體晶粒結構的開口，且開口的側壁圍繞半導體晶粒結構。此方法更包含將底部填充材料分配於開口中以圍繞半導體晶粒結構。

Description

封裝結構及其形成方法
本發明實施例係有關於封裝技術，且特別是有關於封裝結構及其形成方法。
半導體積體電路(integrated circuit，IC)工業已經歷了快速成長。半導體製造過程的持續進步使得半導體裝置有著更好的功能及更高的集成度。功能密度(即每一晶片區互連的裝置數目)增加，同時部件尺寸(即製造過程中所產生的最小的組件)縮小。此元件尺寸微縮化的製程一般來說具有增加生產效率與降低相關費用的益處。
晶片封裝不僅保護半導體裝置免受環境汙染，且也為封裝於其中的半導體裝置提供連接界面。目前已經開發出使用較小面積或較低高度的較小封裝結構來封裝半導體裝置。
目前已經開發出新的封裝技術以進一步改善半導體晶粒的密度和功能。這些相對新型的半導體晶粒的封裝技術面臨製造上的挑戰。
在一些實施例中，提供封裝結構的形成方法，此方法包含在基底上方設置半導體晶粒結構；在基底上方設置保護膜，其中保護膜具有暴露出半導體晶粒結構的開口，且開口的側壁圍繞半導體晶粒結構；以及將底部填充材料分配於開口中以圍繞半導體晶粒結構。
在一些其他實施例中，提供封裝結構的形成方法，此方法包含在基底上方設置第一半導體晶粒結構和第二半導體晶粒結構；在基底上方設置保護膜，其中保護膜具有兩個開口分別暴露出第一半導體晶粒結構和第二半導體晶粒結構，且開口的側壁分別圍繞第一半導體晶粒結構和第二半導體晶粒結構；將含聚合物液體分別分配於開口中，以圍繞第一半導體晶粒結構和第二半導體晶粒結構；以及將含聚合物液體固化，以形成第一保護元件和第二保護元件分別圍繞第一半導體晶粒結構和第二半導體晶粒結構。
在另外一些實施例中，提供封裝結構，封裝結構包含基底；半導體晶粒結構，位於基底上方；底部填充元件，圍繞半導體晶粒結構；以及保護膜，圍繞底部填充元件並覆蓋底部填充元件的側壁表面。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。舉例來說，如果圖中的裝置被翻轉，被描述為在其他元件或部件“下方”或“之下”的元件將被定位在其他元件或部件“上方”。 因此，示例性術語“下方”可以涵蓋上方和下方的方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
本發明所屬技術領域中具通常知識者將理解說明書中的術語“大致”，例如“大致平坦”或“大致共平面”等。在一些實施例中，可省略形容詞“大致”。在適用的情況下，術語“大致”也可包含有著“全部地”、“完全地”、“全部”等的實施例。在適用的情況下，術語“大致”也可意指90%或更高，例如95%或更高，特別為99%或更高，包含100%。再者，術語例如“大致平行”或“大致垂直”被解釋為不排除與特定配置的微小偏差，且可包含例如上至10°的偏差。字詞“大致”不排除“完全地”，例如組成“大致不含”Y可為完全地不含Y。
術語例如“約”與特定距離或尺寸的結合被解釋為不排除與特定距離或尺寸的微小偏差，且可包含例如上至10%的偏差。術語“約”用於數值x可表示x±5%或10%。
說明書描述了本發明一些實施例。可在這些實施例描述的階段之前、期間及/或之後提供額外的操作。對於不同的實施例，可取代或消除描述的一些階段。可將額外的部件添加至半導體裝置結構。對於不同的實施例，可取代或消除以下所描述的一些部件。雖然將一些實施例描述為按照特定的順序進行操作，但這些操作也可以其他邏輯順序來進行。
本發明實施例可有關於3D封裝或3D積體電路裝置。也可包含其他部件和製程。舉例來說，可包含測試結構以協助進行3D封裝或3D積體電路裝置的驗證測試。測試結構可包含例如形成於重佈線層中或基底上進行3D封裝或3D積體電路裝置的測試的測試墊、探針及/或探針卡的使用和類似物。可對中間結構和最終結構進行驗證測試。此外，本文描述的結構和方法可與包含已知良好晶粒的中間驗證的測試方法結合使用，以增加產率並降低成本。
第1A-1D圖為依據一些實施例之形成封裝結構的製程的各種階段的透視圖。第2A-2E圖為依據一些實施例之形成封裝結構的製程的各種階段的剖面示意圖。在一些實施例中，第2A圖為沿第1A圖的線2-2截取的剖面示意圖。
依據一些實施例，如第1A和2A圖所示，接收或提供基底100。基底100可由半導體材料、陶瓷材料、一種或多種其他合適的材料或前述之組合製成，或包含前述材料。在一些實施例中，基底100為半導體晶圓，例如矽晶圓。在一些其他實施例中，基底100為玻璃晶圓。在一些其他實施例中，基底100為有著類似於矽晶圓的輪廓的含聚合物基底。
依據一些實施例，如第1A圖所示，多個半導體晶粒結構20設置於基底100上方。依據一些實施例，如第2A圖所示，一個半導體晶粒結構20接合至基底100上。在一些實施例中，每個半導體晶粒結構20包含多個半導體晶粒202A-202G的堆疊物。多個半導體晶粒的堆疊物可包含四到十二個(或更多的)半導體晶粒。在一些實施例中，半導體晶粒202A-202G用於提供相同或相似功能。在一些實施例中，半導體晶粒202A-202G為記憶體晶粒。在一些實施例中，每個半導體晶粒結構20更包含半導體晶粒204。半導體晶粒204可用於向半導體晶粒202A-202G及/或從半導體晶粒202A-202G傳送電子訊號。
依據一些實施例，如第2A圖所示，接合結構206形成於半導體晶粒202A-202G和204之間。如第2A圖所示，半導體晶粒結構20也可透過使用接合結構206接合至基底100上。在一些實施例中，接合結構206包含導電柱和焊料元件。
在一些實施例中，如第2A圖所示，貫穿基底導通孔(through substrate vias，TSVs)208形成於半導體晶粒202A-202G中。貫穿基底導通孔208可用以形成堆疊的半導體晶粒202A-202G和204之間的電性連接。在一些實施例中，其他貫穿基底導通孔(TSVs)210形成於基底100中。
在一些實施例中，如第2A圖所示，半導體晶粒202A-202G在基底100的第一位置透過接合結構206一個接一個地堆疊在一起。之後，如第2A圖所示，其他半導體晶粒202A-202G在第二位置透過接合結構206再次地一個接一個地堆疊在一起。重複進行堆疊製程以將半導體晶粒結構20接合至基底100上，如第1A圖所示。
在一些實施例中，半導體晶粒結構20更包含半導體晶粒204。半導體晶粒204的堆疊可在不同半導體晶粒結構20的所有其他半導體晶粒202A-202G堆疊之後進行。在一些實施例中，對接合結構206的焊料元件進行熱回流(thermal reflow)製程。因此，增強了接合結構206的接合強度。
依據一些實施例，如第1B圖所示，提供保護膜102並準備將保護膜102貼合至基底100上。在一些實施例中，保護膜102為絕緣膜。保護膜102可由環氧基樹脂製成或包含環氧基樹脂。在一些實施例中，保護膜102包含分散於環氧基樹脂中的填充物。填充物可包含纖維(例如二氧化矽纖維)、粒子(例如二氧化矽粒子)或前述之組合。在一些實施例中，面對基底100之保護膜102的下表面有黏著性。因此，保護膜102在後續的貼合製程中可像膠帶附接至基底100。
依據一些實施例，如第1B圖所示，多個開口104形成於保護膜102中。開口104可完全穿透保護膜102。如果之後將保護膜102貼合至基底100上，每個開口104具有足夠大的尺寸以暴露出整個對應的半導體晶粒結構20。在一些實施例中，每個開口104具有輪廓相似於半導體晶粒結構20的輪廓。
開口104可透過使用能量束鑽孔製程、機械鑽孔製程、光微影製程、一種或多種其他可應用的製程或前述之組合形成。舉例來說，用於能量束鑽孔製程中的能量束包含雷射光束、電子束、離子束、電漿束、一種或多種其他合適的射束或前述之組合。
依據一些實施例，如第1C和2B圖所示，保護膜102設置於基底100上。在設置保護膜102之後，保護膜102的開口104暴露出半導體晶粒結構20。在一些實施例中，如第1C和2B圖所示，開口104的側壁圍繞半導體晶粒結構20。在一些實施例中，如第2B圖所示，開口104的側壁為大致垂直側壁。
如第1C和2B圖所示，由於開口104比半導體晶粒結構20更寬，因此開口104也可暴露出基底100的一部分。一個或多個滾輪可用以輔助保護膜102的附接。
第3圖為依據一些實施例之形成封裝結構的製程的中間階段的上視圖。在一些實施例中，第3圖為第2B圖所示的結構的一部分的上視圖。在一些實施例中，開口104的側壁連續地圍繞半導體晶粒結構20。
如第2B和3圖所示，半導體晶粒結構20與開口104的第一側壁S1 隔開第一距離W1 。半導體晶粒結構20與開口104的第二側壁S2 隔開第二距離W2 。如第2B圖所示，第一側壁S1 和第二側壁S2 可為開口104的兩側側壁。在一些實施例中，第一距離W1 大於第二距離W2 。第一距離W1 可在約200µm至約400µm的範圍中。第二距離W2 可在約50µm至約250µm的範圍中。
然而，本發明實施例不限於此。可對本發明實施例作許多變化及/或修改。在一些其他實施例中，第一距離W1 大致等於第二距離W2 。
依據一些實施例，如第2C圖所示，將底部填充材料108分配或引入開口104中。在一些實施例中，底部填充材料108為有著流動性的含聚合物液體。當將底部填充材料108分配至開口104中時，底部填充材料108處於液態。在一些實施例中，將含聚合物液體106的液滴分配至開口104中，以提供適量的底部填充材料108。
底部填充材料108可由環氧基樹脂製成或包含環氧基樹脂。在一些實施例中，底部填充材料108包含分散於環氧基樹脂中的填充物。填充物可包含纖維(例如二氧化矽纖維)、粒子(例如二氧化矽粒子)或前述之組合。
依據一些實施例，如第2C圖所示，將底部填充材料108從開口104較靠近第一側壁S1 而較遠離第二側壁S2 的位置分配。如第2C圖所示，含聚合物液體106的液滴較靠近開口104的第一側壁S1 而較遠離第二側壁S2 。
如上所述，在一些實施例中，第一距離W1 大於第二距離W2 。第一距離W1 可在約200µm至約400µm的範圍中。第二距離W2 可在約50µm至約250µm的範圍中。由於第一距離W1 大於第二距離W2 ，因此將底部填充材料108從較靠近第一側壁S1 的位置分配比將底部填充材料108從較靠近第二側壁S2 的位置分配更容易。
在一些情況中，如果第一距離W1 小於約200µm，由於間距太小，因此難以將底部填充材料108(或含聚合物液體106的液滴)分配至開口104中。在一些其他情況中，如果第一距離W1 大於約400µm，底部填充材料108可佔據基底100的太大面積。生產量可受到負面影響。
在一些情況中，如果第二距離W2 小於約50µm，半導體晶粒結構20可能會太靠近第二側壁S2 。由於半導體晶粒結構20與第二側壁S2 之間沒有足夠量的底部填充材料，因此在後續的熱製程期間可產生高熱應力。在一些其他情況中，如果第二距離W2 大於約250µm，底部填充材料108可佔據基底100的太大面積。生產量可受到負面影響。
在一些實施例中，如第2C圖所示，底部填充材料108的一部分流入半導體晶粒202A-202G和204之間的空間中。由於毛細現象，因此底部填充材料108可被吸入至半導體晶粒202A-202G和204之間的空間中。在一些實施例中，底部填充材料108圍繞半導體晶粒202A-202G和204之間的接合結構206。在一些實施例中，底部填充材料108直接接觸接合結構206。
依據一些實施例，如第1D和2D圖所示，接著將大致填充開口104的底部填充材料108固化，以在開口104中形成底部填充元件(或保護膜或保護元件)110。由於保護膜102的限制，因此底部填充元件110形成於預定位置而不會佔據基底100的太大面積。因此，可改善生產量。依據一些實施例，如第1D圖所示，保護膜102圍繞底部填充元件110並覆蓋底部填充元件110的側壁表面。在一些實施例中，保護膜102環繞底部填充元件110並覆蓋底部填充元件110的全部側壁表面。
依據一些實施例，可進行熱固化製程以將底部填充材料108固化，以形成底部填充元件110。熱固化製程可在溫度約100°C至約250°C的範圍中進行約30分鐘至約12小時。在熱固化製程之後，底部填充材料108可收縮並變成底部填充元件110。
相似於底部填充材料108，底部填充元件110具有相似的組成。底部填充元件110可由環氧基樹脂製成或包含環氧基樹脂。在一些實施例中，底部填充元件110包含分散於環氧基樹脂中的填充物。填充物可包含纖維(例如二氧化矽纖維)、粒子(例如二氧化矽粒子)或前述之組合。
如上所述，在一些實施例中，保護膜102由環氧基樹脂製成或包含環氧基樹脂，環氧基樹脂有著填充物分散於其中。填充物可包含纖維(例如二氧化矽纖維)、粒子(例如二氧化矽粒子)或前述之組合。在一些實施例中，保護膜102具有比底部填充元件110更大的填充物的重量百分比。在一些實施例中，保護膜102中的填充物具有比底部填充元件110中的填充物更大的平均尺寸。
由於保護膜102的限制，因此底部填充元件110彼此隔開。每個底部填充元件110具有預定面積。因此，降低了形成底部填充元件110所產生的熱應力。顯著地降低了熱固化製程之後基底100的翹曲，其有助於後續的封裝製程。使用較少量的底部填充材料來形成底部填充元件110。可縮短製程時間並降低製程成本。
在不形成保護膜102來限制底部填充材料108的一些其他情況中，可配置較大量的底部填充材料以達到足夠高水平面來覆蓋半導體晶粒204與202G之間的接合結構206。因此，底部填充材料可延伸至基底100的整個表面上方。延伸至大面積上方的底部填充材料在熱固化製程期間可導致高熱應力，並導致基底100的高度翹曲。基底100的翹曲可負面影響後續的封裝製程。較大量的底部填充材料也可能增加其製程成本以及後續的清潔製程的成本。
依據一些實施例，如第2E圖所示，使用平坦化製程以部分地移除保護膜102和底部填充元件110。因此，第2E或1D圖所示的結構的頂表面可大致共平面，其有助於後續的封裝製程。在一些實施例中，在平坦化製程期間也將半導體晶粒204的一部分薄化。平坦化製程可包含研磨製程、化學機械研磨(chemical mechanical polishing，CMP)製程、乾研磨製程、蝕刻製程、一種或多種其他可應用的製程或前述之組合。
在一些實施例中，如第1D圖所示，使用分配器190以分配用於形成底部填充元件110的底部填充材料。在一些實施例中，使用分配器190以分別將含聚合物液體106一個接一個地分配至開口104(如第1C圖所示)中。
然而，本發明實施例不限於此。可對本發明實施例作許多變化及/或修改。在一些其他實施例中，使用兩個或更多個分配器來分配底部填充材料。
第4圖為依據一些實施例之形成封裝結構的製程的中間階段的透視圖。如第4圖所示，使用兩個分配器190和190’以將含聚合物液體106和106’分配至開口104(如第1C圖所示)中。在一些實施例中，使用分配器190和190’以分別將含聚合物液體106和106’一個接一個地分配至開口104(如第1C圖所示)中。在一些實施例中，分配器190和190’不用於同時將含聚合物液體分配至相同的開口104中。在一些實施例中，使用分配器190和190’以分別將含聚合物液體分配至不同的開口104中。
在一些實施例中，因為分配器190和190’不將含聚合物液體分配至相同的開口104中，因此含聚合物液體的流向可控制在合適的方向中。可防止空隙形成於半導體晶粒202A-202G和204之間的空間中。在一些其他情況中，如果兩個分配器用於將含聚合物液體分配至相同的開口中，則含聚合物液體可從不同位置流入半導體晶粒202A-202G和204之間的空間中。因此，空間的中間部分可能無法填充含聚合物液體，其可導致空隙的形成。空隙可負面影響封裝結構的可靠性和效能。
在第1B-1D圖顯示的一些實施例中，保護膜102的每個開口104具有矩形的上視輪廓。然而，本發明實施例不限於此。可對本發明實施例作許多變化及/或修改。在一些其他實施例中，開口104具有除了矩形輪廓以外的上視輪廓。
第5A-5C圖為依據一些實施例之形成封裝結構的製程的各種階段的透視圖。依據一些實施例，如第5A圖所示，相似於第1B圖顯示的實施例，提供保護膜102並準備將保護膜102貼合至基底100上。依據一些實施例，如第5A圖所示，多個開口104’形成於保護膜102中。開口104’可完全穿透保護膜102。如果之後將保護膜102貼合至基底100上，每個開口104’具有足夠大的尺寸以暴露出整個對應的半導體晶粒結構20。在一些實施例中，每個開口104’具有圓形輪廓或橢圓形輪廓。
有著圓形輪廓或橢圓形輪廓的開口104’可透過使用能量束鑽孔製程、機械鑽孔製程、光微影製程、一種或多種其他可應用的製程或前述之組合形成。舉例來說，用於能量束鑽孔製程中的能量束包含雷射光束、電子束、離子束、電漿束、一種或多種其他合適的射束或前述之組合。
依據一些實施例，如第5B圖所示，保護膜102設置於基底100上。在設置保護膜102之後，保護膜102的開口104’暴露出半導體晶粒結構20。在一些實施例中，如第5B圖所示，開口104’的側壁圍繞半導體晶粒結構20。
如第5B圖所示，由於開口104’比半導體晶粒結構20更寬，因此開口104’也可暴露出基底100的一部分。一個或多個滾輪可用以輔助保護膜102的附接。
如第5C圖所示，相似於第1D或4圖顯示的實施例，使用一個或多個分配器190以將含聚合物液體分配至開口104’中。在一些實施例中，接著使用熱固化製程以將聚合物液體固化為底部填充元件110。由於底部填充元件110為圓形輪廓，因此可降低應力。
在一些實施例中，保護膜102的開口104或104’具有大致垂直側壁。然而，本發明實施例不限於此。可對本發明實施例作許多變化及/或修改。
第6圖為依據一些實施例之封裝結構的剖面示意圖。在一些實施例中，如第6圖所示，保護膜102具有不規則側壁而非垂直側壁。如第6圖所示，保護膜102具有第一側壁S1 ’和第二側壁S2 ’。不同於第2E圖所示的第一側壁S1 和第二側壁S2 ，第一側壁S1 ’和第二側壁S2 ’具有不規則或非平面輪廓。
如第6圖所示，半導體晶粒結構20的頂部與保護膜102的第一側壁S1 ’的頂部橫向隔開第一距離W1 ’。半導體晶粒結構20的頂部與保護膜102的第二側壁S2 ’的頂部橫向隔開第二距離W2 ’。第一側壁S1 ’和第二側壁S2 ’可為保護膜102的兩側側壁。在一些實施例中，第一距離W1 ’大於第二距離W2 ’。第一距離W1 ’可在約200µm至約400µm的範圍中。第二距離W2 ’可在約50µm至約250µm的範圍中。
在一些實施例中，將用於形成底部填充元件110的含聚合物液體從較靠近第一側壁S1 ’而較遠離第二側壁S2 ’的位置配置。因為第一側壁S1 ’與半導體晶粒結構20隔開較大距離，因此較容易進行含聚合物液體的分配。改善了底部填充元件110的品質和可靠性。
在一些實施例中，每個半導體晶粒結構20包含多個半導體晶粒的堆疊物。然而，本發明實施例不限於此。可對本發明實施例作許多變化及/或修改。在一些其他實施例中，一些或全部的半導體晶粒結構20並非多個半導體晶粒的堆疊物。每個半導體晶粒結構20可僅包含一個半導體晶粒。
本發明實施例透過將有著開口的保護元件附接至基底上來形成封裝結構。每個開口圍繞或環繞半導體晶粒結構。接著，將底部填充材料液體分配至開口中，並接著將底部填充材料液體固化以形成底部填充元件，底部填充元件圍繞並保護半導體晶粒結構的接合結構。由於保護膜的限制，因此底部填充元件形成於預定位置而不佔據太大面積。可降低製程成本並縮短製程時間。由於底部填充材料液體僅佔據限制的面積，因此可顯著地降低用於形成底部填充元件的固化製程所導致的基底的翹曲。因此，改善了封裝結構的效能和可靠性。
依據一些實施例，提供封裝結構的形成方法，此方法包含在基底上方設置半導體晶粒結構。此方法也包含在基底上方設置保護膜。保護膜具有暴露出半導體晶粒結構的開口，且開口的側壁圍繞半導體晶粒結構。此方法更包含將底部填充材料分配於開口中以圍繞半導體晶粒結構。
在一些其他實施例中，其中半導體晶粒結構包含複數個半導體晶粒的堆疊物。
在一些其他實施例中，其中底部填充材料的一部分流入半導體晶粒之間的空間，以圍繞半導體晶粒之間的複數個接合結構。
在一些其他實施例中，上述方法更包含將底部填充材料固化，以形成圍繞半導體晶粒結構的底部填充元件。
在一些其他實施例中，其中保護膜包含第一填充物，底部填充元件包含第二填充物，且保護膜的第一填充物具有比底部填充元件的第二填充物更大的重量百分比。
在一些其他實施例中，其中第一填充物具有比第二填充物更大的平均尺寸。
在一些其他實施例中，其中半導體晶粒結構與開口的第一側壁隔開第一距離，且與開口的第二側壁隔開第二距離。
在一些其他實施例中，其中第一距離大於第二距離，且將底部填充材料從較靠近第一側壁而較遠離第二側壁的位置分配。
在一些其他實施例中，其中當將底部填充材料分配至開口中時，底部填充材料為液態。
在一些其他實施例中，上述方法更包含使用平坦化製程以部分移除保護膜和底部填充材料。
依據一些實施例，提供封裝結構的形成方法，此方法包含在基底上方設置第一半導體晶粒結構和第二半導體晶粒結構。此方法也包含在基底上方設置保護膜。保護膜具有兩個開口分別暴露出第一半導體晶粒結構和第二半導體晶粒結構。開口的側壁分別圍繞第一半導體晶粒結構和第二半導體晶粒結構。此方法更包含將含聚合物液體分別分配於開口中，以圍繞第一半導體晶粒結構和第二半導體晶粒結構。此外，此方法包含將含聚合物液體固化，以形成第一保護元件和第二保護元件分別圍繞第一半導體晶粒結構和第二半導體晶粒結構。
在一些其他實施例中，其中使用分配器以分別將含聚合物液體一個接一個地分配至開口中。
在一些其他實施例中，其中使用第一分配器和第二分配器分別將含聚合物液體分配至開口中。
在一些其他實施例中，其中第一分配器和第二分配器不用於同時將含聚合物液體分配至相同的開口中。
在一些其他實施例中，其中第一半導體晶粒結構與開口的第一側壁隔開第一距離且與開口的第二側壁隔開第二距離，第一距離大於第二距離，且將含聚合物液體從較靠近第一側壁而較遠離第二側壁的位置分配。
依據一些實施例，提供封裝結構，封裝結構包含基底以及半導體晶粒結構位於基底上方。封裝結構也包含底部填充元件圍繞半導體晶粒結構。封裝結構更包含保護膜圍繞底部填充元件並覆蓋底部填充元件的側壁表面。
在一些其他實施例中，其中半導體晶粒結構包含複數個半導體晶粒的堆疊物。
在一些其他實施例中，其中底部填充元件的一部分延伸至半導體晶粒之間的空間中，以圍繞半導體晶粒之間的複數個接合結構。
在一些其他實施例中，其中保護膜包含第一填充物，底部填充元件包含第二填充物，且保護膜的第一填充物具有比底部填充元件的第二填充物更大的重量百分比。
在一些其他實施例中，其中保護膜包含第一填充物，底部填充元件包含第二填充物，且第一填充物具有比第二填充物更大的平均尺寸。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
20:半導體晶粒結構 100:基底 102:保護膜 104、104’:開口 106、106’:含聚合物液體 108:底部填充材料 110:底部填充元件 190、190’:分配器 202A-202G、204:半導體晶粒 206:接合結構 208、210:貫穿基底導通孔 S1、S1’:第一側壁 S2、S2’:第二側壁 W1、W1’:第一距離 W2、W2’:第二距離
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1A-1D圖為依據一些實施例之形成封裝結構的製程的各種階段的透視圖。 第2A-2E圖為依據一些實施例之形成封裝結構的製程的各種階段的剖面示意圖。 第3圖為依據一些實施例之形成封裝結構的製程的中間階段的上視圖。 第4圖為依據一些實施例之形成封裝結構的製程的中間階段的透視圖。 第5A-5C圖為依據一些實施例之形成封裝結構的製程的各種階段的透視圖。 第6圖為依據一些實施例之封裝結構的剖面示意圖。
20:半導體晶粒結構
100:基底
102:保護膜
110:底部填充元件
S1:第一側壁
S2:第二側壁
W1:第一距離
W2:第二距離

Claims (20)

  1. 一種封裝結構的形成方法，包括: 在一基底上方設置一半導體晶粒結構； 在該基底上方設置一保護膜，其中該保護膜具有暴露出該半導體晶粒結構的一開口，且該開口的側壁圍繞該半導體晶粒結構；以及 將一底部填充材料分配於該開口中以圍繞該半導體晶粒結構。
  2. 如申請專利範圍第1項所述之封裝結構的形成方法，其中該半導體晶粒結構包括複數個半導體晶粒的一堆疊物。
  3. 如申請專利範圍第2項所述之封裝結構的形成方法，其中該底部填充材料的一部分流入該些半導體晶粒之間的一空間，以圍繞該些半導體晶粒之間的複數個接合結構。
  4. 如申請專利範圍第1項所述之封裝結構的形成方法，更包括將該底部填充材料固化，以形成圍繞該半導體晶粒結構的一底部填充元件。
  5. 如申請專利範圍第4項所述之封裝結構的形成方法，其中該保護膜包括一第一填充物，該底部填充元件包括一第二填充物，且該保護膜的該第一填充物具有比該底部填充元件的該第二填充物更大的重量百分比。
  6. 如申請專利範圍第5項所述之封裝結構的形成方法，其中該第一填充物具有比該第二填充物更大的平均尺寸。
  7. 如申請專利範圍第1項所述之封裝結構的形成方法，其中該半導體晶粒結構與該開口的一第一側壁隔開一第一距離，且與該開口的一第二側壁隔開一第二距離。
  8. 如申請專利範圍第7項所述之封裝結構的形成方法，其中該第一距離大於該第二距離，且將該底部填充材料從較靠近該第一側壁而較遠離該第二側壁的位置分配。
  9. 如申請專利範圍第1項所述之封裝結構的形成方法，其中當將該底部填充材料分配至該開口中時，該底部填充材料為液態。
  10. 如申請專利範圍第1項所述之封裝結構的形成方法，更包括使用一平坦化製程以部分移除該保護膜和該底部填充材料。
  11. 一種封裝結構的形成方法，包括: 在一基底上方設置一第一半導體晶粒結構和一第二半導體晶粒結構； 在該基底上方設置一保護膜，其中該保護膜具有兩個開口分別暴露出該第一半導體晶粒結構和該第二半導體晶粒結構，且該些開口的側壁分別圍繞該第一半導體晶粒結構和該第二半導體晶粒結構； 將一含聚合物液體分別分配於該些開口中，以圍繞該第一半導體晶粒結構和該第二半導體晶粒結構；以及 將該含聚合物液體固化，以形成一第一保護元件和一第二保護元件分別圍繞該第一半導體晶粒結構和該第二半導體晶粒結構。
  12. 如申請專利範圍第11項所述之封裝結構的形成方法，其中使用一分配器以分別將該含聚合物液體一個接一個地分配至該些開口中。
  13. 如申請專利範圍第11項所述之封裝結構的形成方法，其中使用一第一分配器和一第二分配器分別將該含聚合物液體分配至該些開口中。
  14. 如申請專利範圍第13項所述之封裝結構的形成方法，其中該第一分配器和該第二分配器不用於同時將該含聚合物液體分配至一相同的開口中。
  15. 如申請專利範圍第11項所述之封裝結構的形成方法，其中該第一半導體晶粒結構與該些開口的一第一側壁隔開一第一距離且與該些開口的一第二側壁隔開一第二距離，該第一距離大於該第二距離，且將該含聚合物液體從較靠近該第一側壁而較遠離該第二側壁的位置分配。
  16. 一種封裝結構，包括: 一基底； 一半導體晶粒結構，位於該基底上方； 一底部填充元件，圍繞該半導體晶粒結構；以及 一保護膜，圍繞該底部填充元件並覆蓋該底部填充元件的側壁表面。
  17. 如申請專利範圍第16項所述之封裝結構，其中該半導體晶粒結構包括複數個半導體晶粒的一堆疊物。
  18. 如申請專利範圍第17項所述之封裝結構，其中該底部填充元件的一部分延伸至該些半導體晶粒之間的一空間中，以圍繞該些半導體晶粒之間的複數個接合結構。
  19. 如申請專利範圍第16項所述之封裝結構，其中該保護膜包括一第一填充物，該底部填充元件包括一第二填充物，且該保護膜的該第一填充物具有比該底部填充元件的該第二填充物更大的重量百分比。
  20. 如申請專利範圍第16項所述之封裝結構，其中該保護膜包括一第一填充物，該底部填充元件包括一第二填充物，且該第一填充物具有比該第二填充物更大的平均尺寸。
TW109105261A 2019-04-15 2020-02-19 封裝結構及其形成方法 TWI727666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/383,929 US10985140B2 (en) 2019-04-15 2019-04-15 Structure and formation method of package structure with underfill
US16/383,929 2019-04-15

Publications (2)

Publication Number Publication Date
TW202040770A true TW202040770A (zh) 2020-11-01
TWI727666B TWI727666B (zh) 2021-05-11

Family

ID=72748183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105261A TWI727666B (zh) 2019-04-15 2020-02-19 封裝結構及其形成方法

Country Status (3)

Country Link
US (3) US10985140B2 (zh)
CN (1) CN111834237B (zh)
TW (1) TWI727666B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637072B2 (en) 2020-11-06 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985140B2 (en) * 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US11842944B2 (en) * 2019-12-26 2023-12-12 Intel Corporation IC assemblies including die perimeter frames suitable for containing thermal interface materials

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
WO2012133818A1 (ja) 2011-03-31 2012-10-04 三菱化学株式会社 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
US9111912B2 (en) 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9449943B2 (en) * 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
US9356009B2 (en) 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
US9379032B2 (en) 2014-09-15 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging having warpage control and methods of forming same
KR102579876B1 (ko) 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
US10008395B2 (en) * 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
KR20180112394A (ko) 2017-04-03 2018-10-12 에스케이하이닉스 주식회사 반도체 패키지 제조 방법 및 반도체 패키지
CN110024139B (zh) * 2017-07-06 2022-03-04 欧司朗光电半导体有限公司 用于制造光电子部件的方法及光电子部件
US10985140B2 (en) * 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637072B2 (en) 2020-11-06 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
TWI806048B (zh) * 2020-11-06 2023-06-21 台灣積體電路製造股份有限公司 半導體封裝體及其製造方法

Also Published As

Publication number Publication date
CN111834237B (zh) 2022-05-24
US11817425B2 (en) 2023-11-14
US10985140B2 (en) 2021-04-20
TWI727666B (zh) 2021-05-11
US20200328185A1 (en) 2020-10-15
CN111834237A (zh) 2020-10-27
US20210242177A1 (en) 2021-08-05
US20240055410A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US11676939B2 (en) Discrete polymer in fan-out packages
TWI614850B (zh) 半導體封裝結構及其形成方法
TWI611525B (zh) 半導體構裝及其方法
KR101816870B1 (ko) 적층 비아들을 갖는 재배선 라인들
TWI616980B (zh) 堆疊封裝構件及其製作方法
CN109585388B (zh) 具有带有腔体的TIV的InFO-POP结构
TWI727666B (zh) 封裝結構及其形成方法
TW201721771A (zh) 整合式扇出封裝及製造方法
TWI689068B (zh) 具有多個共面中介元件的半導體封裝及其製造方法
TW202101728A (zh) 半導體結構及其製造方法
TW201906127A (zh) 半導體封裝及其製造方法
TW202113997A (zh) 半導體結構及其製造方法
KR102290153B1 (ko) Info 구조물 및 그 형성 방법
TWI818498B (zh) 封裝結構及其形成方法
TWI770786B (zh) 晶粒堆疊結構及其形成方法
US20240136298A1 (en) InFO-POP Structures with TIVs Having Cavities
KR20230165146A (ko) 반도체 패키지 및 그 형성 방법
KR20210142527A (ko) 집적 회로 패키지에 대한 재배선 구조체 및 그 형성 방법