TW201715681A - 積體扇出型封裝體的形成方法 - Google Patents

積體扇出型封裝體的形成方法 Download PDF

Info

Publication number
TW201715681A
TW201715681A TW105133833A TW105133833A TW201715681A TW 201715681 A TW201715681 A TW 201715681A TW 105133833 A TW105133833 A TW 105133833A TW 105133833 A TW105133833 A TW 105133833A TW 201715681 A TW201715681 A TW 201715681A
Authority
TW
Taiwan
Prior art keywords
die
molding compound
carrier
recess
package
Prior art date
Application number
TW105133833A
Other languages
English (en)
Inventor
黃章斌
余振華
楊慶榮
劉重希
杜賢明
郭鴻毅
蔡豪益
梁世緯
賴昱嘉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201715681A publication Critical patent/TW201715681A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種實施例方法包括：提供具有凹槽的載板，並且將晶粒貼合至載板，其中晶粒至少局部地安置於凹槽中。上述方法更包括：在載板上及晶粒的至少一部分周圍形成模製化合物；在所述模製化合物上形成扇出型重佈線層，扇出型重佈線層電性連接至晶粒；以及移除載板。

Description

積體扇出型封裝體的形成方法
本發明的實施例是有關於一種積體扇出型封裝體及其形成方法。
在例如積體扇出型（integrated fan-out，InFO）晶圓級封裝（wafer level packaging，WLP）等傳統封裝技術的態樣中，可在晶粒上形成重佈線層（redistribution layer，RDL），重佈線層電性連接至晶粒中的主動元件。可接著形成外部輸入/輸出（input/output，I/O）焊墊（例如，凸塊下金屬（under-bump metallurgy，UBM）上的焊球），以經由重佈線層而電性連接至晶粒。此種封裝技術的有益特徵是可能形成扇出型封裝體。因而，晶粒上的輸入/輸出焊墊可被重佈成覆蓋較晶粒為大的區域，且因此包裝於晶粒的表面上的輸入/輸出焊墊的數目可增大。
在此種封裝技術中，可在晶粒周圍形成模製化合物，以提供表面區域來支撐扇出型內連線結構(interconnect structure)。舉例而言，重佈線層通常包括形成於晶粒及模製化合物上的一或多個聚合物層。在聚合物層中形成導電特徵（例如，導線及/或導通孔），導電特徵經由重佈線層而將晶粒上的輸入/輸出焊墊電性連接至外部輸入/輸出焊墊。外部輸入/輸出焊墊可安置於晶粒與模製化合物二者上。
本發明的實施例提出一種積體扇出型封裝體的形成方法包括：提供具有凹槽的載板及將晶粒貼合至所述載板，其中所述晶粒至少局部地安置於所述凹槽中。所述方法更包括：在所述載板上及所述晶粒的至少一部分周圍形成模製化合物；在所述模製化合物上形成扇出型重佈線層，所述扇出型重佈線層電性連接至所述晶粒；以及移除所述載板。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉90度或在其他定向），而本文所用的空間相對術語相應地作出解釋。
各種實施例包括在形成封裝體特徵（例如，模製化合物及扇出型重佈線層）的同時使用圖案化載板來支撐半導體元件晶粒。圖案化載板包括用於在各個處理步驟（例如，模製）期間固定元件晶粒的多個凹槽。每一凹槽的大小是基於放置於凹槽內的元件晶粒的大小。在封裝體的各種特徵形成之後，可移除載板，且晶粒的底表面可延伸超過(extend past)模製化合物的底表面。使用圖案化載板及所得的封裝體結構可提供各種非限制的優點。舉例而言，圖案化載板中的每一凹槽可在平面圖中具有與元件晶粒相似的尺寸。在模製期間，藉由凹槽的使用來幫助維持元件晶粒的位置，可減少在模製製程期間的晶粒位移（die shifting）。由此，晶粒與隨後形成的重佈線層之間的對準可得到改善，此設計可減少製造缺陷，並且能夠達成具有較小的緩衝區域及較精細的節距(finer pitch)的重佈線層設計。另外，可藉由較少的模製化合物來形成元件封裝體，此設計能夠減少封裝體中的熱膨脹係數（coefficient of thermal expansion，CTE）不匹配及翹曲（warpage）問題。此外，藉由使晶粒的底表面延伸超過模製化合物的底表面，可使所得封裝元件的散熱特性獲得改善。
圖1繪示出晶粒102的剖視圖。每一晶粒102可包括半導體基板、主動元件以及內連線結構（圖中未各別示出）。基板可包括例如塊體矽（bulk silicon）、經摻雜或未經摻雜的基板，或絕緣體上有半導體（semiconductor-on-insulator，SOI）基板的主動層。一般而言，絕緣體上有半導體（SOI）基板包括形成於絕緣層上的半導體材料層（例如，矽層）。絕緣層例如可為埋入式氧化物（buried oxide，BOX）層或氧化矽層。絕緣層設置於例如矽基板或玻璃基板等基板上。在其他實施例中，基板可包括：另一元素半導體，例如鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦以及/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP以及/或GaInAsP；或者其組合。亦可使用例如多層式基板（multi-layered substrate）或梯度基板（gradient substrate）等其他基板。
可在基板的頂表面處形成例如電晶體、電容器、電阻器、二極體、光二極體（photo-diode）、熔線（fuse）等主動元件。可在主動元件及基板上形成內連線結構。內連線結構可包括層間介電（inter-layer dielectric，ILD）層及/或金屬間介電（inter-metal dielectric，IMD）層，層間介電層及/或金屬間介電層包括使用任何適合的方法而形成的導電特徵（例如，包括銅、鋁、鎢、其組合等的導線及導通孔）。層間介電層及金屬間介電層可包括安置於此種導電特徵之間的低k介電材料，低k介電材料具有例如低於約4.0或甚至2.0的k值（介電常數值）。在某些實施例中，層間介電層及金屬間介電層可由例如藉由任何適合的方法（例如，旋塗（spinning）、化學氣相沉積（chemical vapor deposition，CVD）以及電漿增強化學氣相沉積（plasma-enhanced CVD，PECVD））而形成的磷矽酸玻璃（phosphosilicate glass，PSG）、硼矽酸玻璃（borophosphosilicate glass，BPSG）、氟矽酸玻璃（fluorosilicate glass，FSG）、SiOx Yy 、旋塗玻璃（Spin-On-Glass）、旋塗聚合物（Spin-On-Polymer）、矽碳材料、其化合物、其組成物、其組合等製成。內連線結構將各種主動元件電性連接，以在晶粒102內形成功能電路（functional circuits）。由此種電路提供的功能可包括記憶體結構、處理結構、感測器、放大器、功率分佈、輸入/輸出電路系統等。此項技術中具有通常知識者應知，提供以上實例僅是出於對本發明的應用予以進一步闡釋的說明性目的，而非旨在以任何方式限制本發明。可使用適合於給定應用（given application）的其他電路系統。
可在內連線結構上形成輸入/輸出（I/O）特徵及鈍化特徵。舉例而言，可在內連線結構上形成接觸墊104，接觸墊104可經由內連線結構中的各種導電特徵而電性連接至主動元件。接觸墊104可包括例如鋁、銅等導電材料。此外，可在內連線結構及接觸墊104上形成鈍化層106。在某些實施例中，鈍化層106可由例如氧化矽、未經摻雜的矽酸鹽玻璃、氮氧化矽等非有機材料形成。亦可使用其他適合的鈍化材料。鈍化層106的一部分可覆蓋接觸墊104的邊緣部分。
亦可視需要在接觸墊104上形成額外的內連特徵（例如，額外的鈍化層、導電柱以及/或凸塊下金屬（UBM）層）。舉例而言，如由圖1所示，可在接觸墊104上形成導電柱108，而導電柱108電性連接至接觸墊104，且可在導電柱108周圍形成介電層110。晶粒102的各種特徵可藉由任何適合的方法來形成，且在本文中不對其予以更詳細的闡述。此外，上述晶粒102的一般特徵及配置僅為一個示例性實施例，晶粒102可包括任何數量的上述特徵的任何組合以及其他特徵。
在示例性實施例中，晶粒102具有約450微米（µm）的厚度T1（例如，自頂表面至底表面測得）以及約5毫米（mm）的寬度W1（例如，自左側壁至右側壁測得）。舉例而言，每一晶粒102可被配置成在俯視圖中呈5毫米´5毫米的矩形（參照圖4B至圖4C）。在其他實施例中，晶粒102可具有不同的尺寸及/或不同的形狀。
儘管在通篇中被闡述為晶粒102，然而此項技術中具有通常知識者將易於理解，當晶粒102是較大的基板（例如圖1所繪示的晶圓150）的一部分時，可對晶粒102進行某些處理。在形成之後，可例如沿著切割道（scribe line）152自晶圓中的其他結構（例如，其他晶粒102）單體化出晶粒102。
在單體化之後，將晶粒102貼合至載板170以便進行進一步處理，以形成元件封裝體100的各種特徵（參見圖8）。圖2繪示出載板170的剖視圖。一般而言，在後續處理步驟期間，載板170對晶粒102提供暫時的機械性及結構性支撐。以此種方式，會減小或防止對晶粒102的損壞。本實施例中的載板170具有約550微米的總厚度T2，在其他實施例中，亦可使用具有另一厚度的載板。載板170例如包括玻璃、氧化矽、氧化鋁等，且載板170可被圖案化成包括凹槽172，此設計可幫助固定晶粒102並且減少後續處理（例如，形成模製化合物，參見圖4A至圖4C）期間的晶粒位移。可在貼合晶粒102之前，使用任何適合的製程（例如，蝕刻、雷射燒蝕（laser ablation）等）將凹槽172圖案化至載板170中。
在各種實施例中，可根據由凹槽172固定的晶粒102的大小（例如，佔用面積（footprint））來決定每一凹槽172的大小。在俯視圖中，凹槽172的底表面172A需足夠大，以在所有方向上相對於晶粒102的側壁延伸超出寬度W2。在某些實施例中，寬度W2為約5微米或小於5微米。舉例而言，在晶粒102具有約5毫米的寬度W1的實施例中，凹槽172的底表面172A的寬度W3可為約5.001毫米。此外，在晶粒102為5毫米´5毫米的矩形的實施例中，凹槽172的底表面172A可同樣被配置成5.001毫米´5.001毫米的矩形。在晶粒102具有不同大小及/或形狀的其他實施例中，亦可對相應地改變凹槽172的大小及形狀。此外，圖2說明具有相同大小的晶粒102安置於具有相同大小的凹槽172內。然而，在其他實施例中，可將具有不同大小/形狀的多個晶粒貼合至同一載板上，且載板內的凹槽亦可根據晶粒的大小而具有不同的大小/形狀。因此，載板170可被配置成用於特定的封裝體/晶粒配置，且可使用不同的載板來處理具有不同配置的封裝體/晶粒。
藉由提供具有基於晶粒102的配置的大小及形狀的凹槽172，每一凹槽172可在後續處理期間幫助固定對應的晶粒102，並且有益地減少晶粒102的側向位移。此外，凹槽172形成有如上所述（例如，具有以上尺寸）的緩衝區域（例如，凹槽的側壁與晶粒102之間的空間），使得晶粒102易於被放置在凹槽172內，且在後續處理期間減少晶粒的側向位移。包括緩衝區域的設計亦可減小可因放置錯誤而導致對晶粒102所造成損壞（例如，剝落（chipping））的風險。
凹槽172可延伸至載板170中達深度T3，深度T3可用以衡量載板170的上表面170A與凹槽172的底表面172A之間的距離。在實施例中，深度T3可為晶粒102的厚度T1（參見圖1）的約20%至約50%。舉例而言，在晶粒102具有約450微米的厚度的實施例中，凹槽172可具有約100微米的深度T3。在此實施例中，晶粒102可相對於載板170的頂表面170A延伸高出厚度T4，而厚度T4可為約350微米。
如由箭頭114所示，使用拾取及放置（pick-and-place）工具的接合頭174將晶粒102放置於凹槽172內。在本實施例中，可使用晶粒貼附膜（die attach film，DAF）112將晶粒102固定至凹槽172的底表面172A。晶粒貼附膜112可為任何適合的黏合劑，例如當暴露至紫外光時會失去黏性的紫外光（ultra-violet，UV）膠。在自晶圓150（參見圖1）的其他特徵進行單體化之前或之後，可將晶粒貼附膜112施加至每一晶粒102。此外，可令凹槽172的側壁172B的至少上部分（upper portion）傾斜以利於使晶粒102對準至凹槽172中，下文中將更詳細地對此予以闡釋。在某些實施例中，側壁172B的角度q（例如，凹槽172的側壁172B與底表面172A之間的角度）可為約45°，以利於使晶粒102自對準（self-alignment）至凹槽172中。在其他實施例中，側壁172B可以不同的角度傾斜或實質上垂直於底表面172A。
圖3A至圖3B根據實施例說明將晶粒102放置至凹槽172中的細節圖。在圖3A中，接合頭174朝向載板170的凹槽172以移動晶粒102（如由箭頭114A所示）。可藉由使用任何適合機制（mechanism）的接合頭174來固定晶粒102，上述機制例如是由安置於接合頭174內的真空機（圖中未明確示出）所施加的真空壓力）。在其他實例中，可藉由具有機械手機構（robot-hand mechanism）的機械拾取及放置工具將晶粒102定位在凹槽172上，機械手機構在移動期間會接觸並且固定晶粒102的側壁。其他可用於定位晶粒102的機構亦可被使用。
一旦晶粒102與凹槽172對準，接合頭174便可將晶粒102下落至凹槽172中（如由圖3B中的箭頭114B所示）。然而，接合頭174的控制可能並不精準，且晶粒102可能會稍微地無法對準於凹槽172的底表面172A。舉例而言，當接合頭174將晶粒102下落時，可將晶粒102的側壁定位成超過底表面172A（如圖3C所示）。然而，由於凹槽172的側壁172B是傾斜的，因此晶粒102可沿著側向滑動至凹槽172的底表面172A上（如由箭頭114C所示）。舉例而言，如以上所論述，側壁172B可被設置成相對於凹槽172的底表面172A具有45°的角度。藉由凹槽172的側壁172B可使晶粒102以自對準的方式定位至底表面172A上，此設計使得晶粒102能夠以較低的定位精度而定位於凹槽172上。圖3D繪示出晶粒102被完全安置於凹槽172內，且藉由晶粒貼附膜112而固定至載板170。在將晶粒102放置於載板170上之後，可移除接合頭174。
在將晶粒102定位於凹槽172中之後，可在晶粒102周圍形成模製化合物116（如由圖4A所示）。模製化合物116可包括任何適合的材料，例如環氧樹脂、酚（phenol）樹脂、熱固性樹脂等。除了這些材料以外，模製化合物116可或可不包括各種添加劑填料，例如氧化矽、氧化鋁、氮化硼或其他類似物。用於形成模製化合物116的方法可包括壓縮模製（compressive molding）、轉移模製（transfer molding）、液態封模（liquid encapsulant molding）等。舉例而言，使用模製工具（圖中未示出）對模製化合物116進行塑形或模製，當模製工具使用時，其具有用於容置模製化合物116的邊界或其他特徵。在使用期間，可藉由凹槽172來固定晶粒102，以減少晶粒102的側向位移。模製工具用以在晶粒102周圍分配（dispense）模製化合物116，以迫使模製化合物116進入開口及凹槽中，進而消除氣穴（air pocket）等。模製化合物116可以液態形式分配於晶粒102周圍。隨後，執行固化製程（curing process）以將模製化合物116固體化。
圖4B繪示出在轉移模製製程期間的載板170及晶粒102的俯視圖。在圖4B所示的實施例中，可在載板170的一個邊緣處分配模製化合物116，且可使用適當的工具（例如，真空機）橫跨載板170來拉動模製化合物116（如由箭頭117所示）。圖4C繪示出在壓縮模製製程期間的載板170及晶粒102的俯視圖。在圖4C所示的實施例中，可在載板170的中心處分配模製化合物116，且可使用適當的工具（例如，模槽（mold chase））向模製化合物116施加壓力，以迫使模製化合物116到達載板170的邊緣（如由箭頭119所示）。
請參照圖4A，凹槽172包括緩衝區域（例如，凹槽172的側壁172B與晶粒102之間的區域）。在本實施例中，模製化合物116的一部分（例如，部分116A）亦可沿晶粒102的側壁而局部地延伸至凹槽172中（例如，延伸至該些緩衝區域中）。然而，由於這些緩衝區域的尺寸相對小，因此，在本實施例中，模製化合物116可能無法完全填充於這些緩衝區域或延伸至晶粒102的底表面。舉例而言，在模製化合物包括添加劑填料的實施例中，填料的大小可大於凹槽172的緩衝區域。因此，這些填料可防止模製化合物116填充於緩衝區域。如圖4A所進一步繪示出，凹槽172的側壁172B是傾斜的，且模製化合物116的部分116A亦可具有傾斜的或彎曲的側壁。模製化合物116的傾斜/彎曲的側壁可連接至模製化合物116的底表面。在另一實施例中，模製化合物116可不延伸至凹槽172中。
起初，所形成的模製化合物116可延伸於晶粒102的頂表面上且覆蓋晶粒102的頂表面。接下來，在圖5中，可採用平坦化製程（例如，機械研磨（mechanical grinding）、化學機械研磨（chemical mechanical polish，CMP）或其他回蝕（etch back）技術）來移除模製化合物116位於晶粒102上方的多餘部分。在平坦化之後，晶粒102的連接端子（例如，導電柱108）會被暴露出，且模製化合物116的頂表面與晶粒102的頂表面可實質上等高。
圖6繪示出在模製化合物116及晶粒102上形成重佈線層118。重佈線層118可在模製化合物116的頂表面上沿著側向延伸超過晶粒102的邊緣。重佈線層118可包括形成於一或多個聚合物層122中的導電特徵120。聚合物層122可使用例如旋轉塗佈（spin-on-coating）技術、疊層（lamination）等任何適合的方法，並且由任何適合的材料（例如，聚醯亞胺（polyimide，PI）、聚苯並噁唑（polybenzoxazole，PBO）、苯環丁烷（benzocyclobuten，BCB）、環氧樹脂（epoxy）、矽酮、丙烯酸酯、經奈米填充酚樹脂（nano-filled phenol resin）、矽氧烷、氟化聚合物、聚降冰片烯（polynorbornene）等）所形成。
可在聚合物層122中形成導電特徵120（例如，導線120A及/或導通孔120B），導電特徵120電性連接至晶粒102（例如，經由導電柱108）。導電特徵120的形成可包括將聚合物層122圖案化（例如，使用微影（photolithography）製程與蝕刻製程的組合）以及在圖案化的聚合物層上及圖案化的聚合物層中形成導電特徵。形成導電特徵120可包括例如沉積晶種層（圖中未示出）、使用具有各種開口的罩幕層（圖中未示出）來界定導電特徵120的形狀、以及使用電化學電鍍製程（electro-chemical plating process）來填充罩幕層中的開口。接著，可移除罩幕層以及晶種層的多餘部分。因此，可在晶粒102及模製化合物116上形成重佈線層118。重佈線層118中的聚合物層以及導電特徵的數目並非僅限於圖6所示的實施例。舉例而言，重佈線層118可包括多個位於聚合物層中的導電特徵，且相互堆疊與電性連接的導電特徵可為任何數量。在模製期間，由於晶粒102藉由凹槽172而固定於載板170中，因此晶粒102的側向位移得以減少。據此，導電特徵120與晶粒102的連接端子（例如，導電柱108）之間的對準可獲得改善。經改善的對準亦可使得導電特徵120之間具有更精細的節距（finer pitched）。
在圖7中，可在重佈線層118上形成額外的封裝體特徵，例如外部連接端子126（例如，球柵陣列（ball grid array，BGA）球、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊等）。連接端子126可安置於凸塊下金屬124上，凸塊下金屬124亦可形成於重佈線層118上。連接端子126可藉由重佈線層118而電性連接至晶粒102。連接端子126可用於將封裝體100與其他封裝體組件（例如，另一元件晶粒、插入型載板（interposer）、封裝體基板、印刷電路板、母板等）之間的電性連接。隨後，可移除載板170，並且可使用適合的晶粒切割（die saw）技術沿著切割道128將每一封裝體100（包括晶粒102、重佈線層118的對應部分、凸塊下金屬124以及連接端子126）單體化。舉例而言，在晶粒貼附膜112為紫外光膠的實施例中，可藉由將晶粒貼附膜112暴露至紫外光的方式來移除載板170。
圖8繪示出單體化之後製作完成的封裝體100。封裝體100包括晶粒102、環繞晶粒102的一部分的模製化合物116、電性連接至晶粒102的扇出型重佈線層118以及外部連接端子126。在移除載板170之後，晶粒102相對於模製化合物116的底部側向表面116B延伸超出厚度T5。在某些實施例中，厚度T5可為晶粒102的總厚度T1的約20%至約50%。舉例而言，在本實施例中，晶粒102延伸超出模製化合物116的部分102A可具有約100微米的厚度，而晶粒102被模製化合物116所環繞的部分102B可具有約350微米的厚度。晶粒102的部分102A可對應於晶粒102先前被安置於載板170的凹槽172內的一部分。從圖8可觀察到，當晶粒102延伸超出模製化合物116的部分102A的尺寸落在上述的範圍中時，封裝體100中的散熱特性可獲得改善。此外，由於模製化合物116未形成於晶粒102的底部部分102A的周圍，因此可在封裝體100中使用較少的模製化合物。據此，可有益地減少封裝體100中的熱膨脹係數不匹配及翹曲的問題。
圖9根據各種實施例繪示出用於形成元件封裝體的製程流程200。在步驟202中，至少局部地在載板（例如，載板170）的凹槽（例如，凹槽172）內安置晶粒（例如，晶粒102）。可基於晶粒的尺寸來配置凹槽的尺寸。舉例而言，在俯視圖中，凹槽需足夠大，以在所有方向上相對於晶粒延伸超出約5微米或5微米以下。在步驟204中，在晶粒周圍形成模製化合物（例如，模製化合物116）。可使用載板中的凹槽以在模製製程期間固定晶粒，進而減少晶粒的非預期性(undesired)的側向位移。模製化合物可沿晶粒的側壁延伸，且在某些實施例中，模製化合物甚至可延伸至凹槽中。然而，由於凹槽的佔用面積與晶粒的佔用面積相似，因此模製化合物可僅局部地延伸至凹槽中，且晶粒的底表面可仍低於模製化合物的底表面。在步驟206中，可在模製化合物及晶粒上形成各種扇出型重佈線層（例如，重佈線層118）。扇出型重佈線層可電性連接至晶粒，且模製化合物可提供橫向延伸表面(lateral surface)來支撐延伸超出晶粒邊緣的部分扇出型重佈線層。在模製期間，由於晶粒被凹槽固定，因此扇出型重佈線層與晶粒之間的對準可有益地獲得改善。在步驟208中，移除載板。在所形成的封裝體中，晶粒可延伸超過模製化合物的底表面。舉例而言，晶粒的總厚度的約20%至約50%可延伸超過模製化合物的底部側向表面。藉由使晶粒的一部分延伸超過模製化合物，可使所得元件中的散熱特性獲得改善。此外，在封裝體中使用較少的模製化合物能夠減少熱膨脹係數不匹配且減少翹曲等問題。
在形成封裝體特徵的同時，上述各種實施例包括使用具有凹槽的載板來支撐半導體元件晶粒。在處理期間，每一晶粒被安置於凹槽內且藉由凹槽而固定，凹槽可基於晶粒的尺寸來進行配置。使用圖案化載板及所形成的封裝體結構可提供各種非限制優點。舉例而言，圖案化載板中的每一凹槽可在平面圖中具有與元件晶粒相似的尺寸。在模製期間，藉由凹槽的使用來幫助維持元件晶粒的位置，可減少在模製製程期間的晶粒位移。由此，晶粒與隨後形成的重佈線層之間的對準可獲得改善，此設計可減少製造缺陷，並且能夠達成具有較小的緩衝區域及較精細的節距的重佈線層設計。另外，可藉由較少的模製化合物來形成元件封裝體，此設計能夠減少所形成的封裝體中的熱膨脹係數（CTE）不匹配及翹曲問題。此外，藉由使晶粒的底表面延伸超過模製化合物的底表面，可使所得封裝元件的散熱特性獲得改善。
根據實施例，一種積體扇出型封裝體的形成方法包括：提供具有凹槽的載板及將晶粒貼合至所述載板，其中所述晶粒至少局部地安置於所述凹槽中；在所述載板上及所述晶粒的至少一部分周圍形成模製化合物；在所述模製化合物上形成扇出型重佈線層，所述扇出型重佈線層電性連接至所述晶粒；以及移除所述載板。
在上述方法中，將所述晶粒貼合至所述載板包括使用晶粒貼附膜將所述晶粒的底表面貼合至所述凹槽的底表面。
在上述方法中，所述凹槽的大小與所述晶粒的大小一致。
在上述方法中，在俯視圖的所有方向上，所述凹槽的所述大小均較所述晶粒的所述大小大出約5微米或5微米以下。
在上述方法中，所述凹槽的側壁是傾斜的，且其中將所述晶粒貼合至所述載板包括自對準製程。
在上述方法中，形成所述模製化合物包括在所述凹槽中形成所述模製化合物的一部分。
在上述方法中，形成所述模製化合物包括轉移模製製程、壓縮模製製程、其組合或類似製程。
在上述方法中，形成所述模製化合物包括在形成所述模製化合物的同時將所述晶粒固定於所述凹槽中。
根據另一實施例，一種積體扇出型封裝體的形成方法包括：將晶粒貼合至載板內的凹槽的底表面；以及在將所述晶粒貼合至所述凹槽的所述底表面的同時，形成沿所述晶粒的側壁延伸的模製化合物。所述凹槽的大小與所述晶粒的大小一致。所述方法更包括：在所述晶粒上及所述模製化合物上形成扇出型重佈線層；在所述扇出型重佈線層上形成外部連接端子；以及移除所述載板。所述扇出型重佈線層將所述外部連接端子電性連接至所述晶粒。
在上述方法中，所述凹槽的所述底表面的寬度與所述晶粒的寬度之差為約10微米或小於10微米。
在上述方法中，所述凹槽的深度為所述晶粒的厚度的約20%至約50%。
在上述方法中，所述凹槽的側壁是傾斜的，且其中將所述晶粒貼合至所述凹槽的所述底表面包括：使用接合頭將所述晶粒定位於所述凹槽上；將所述晶粒下落至所述凹槽中；以及使用自對準製程將所述晶粒沿側向滑動至所述凹槽的所述底表面上。
在上述方法中，由所述凹槽的所述側壁與所述凹槽的所述底表面界定的角度為約45°。
上述方法更包括使用蝕刻、雷射燒蝕或其組合將所述載板圖案化以形成所述凹槽。
根據實施例，一種積體扇出型封裝體包括：晶粒及環繞所述晶粒的第一部分的模製化合物。所述晶粒的第二部分延伸超過所述模製化合物的底表面。所述封裝體更包括：扇出型重佈線層（RDL），位於所述晶粒上及所述模製化合物的頂表面上；以及外部連接端子，位於所述扇出型重佈線層上。所述外部連接端子藉由所述扇出型重佈線層電性連接至所述晶粒。
在上述的封裝體中，所述晶粒的所述第二部分的厚度為所述晶粒的總厚度的約20%至約50%。
在上述的封裝體中，所述模製化合物的至少一部分包括傾斜的或彎曲的側壁。
在上述的封裝體中，所述傾斜的或彎曲的側壁連接至所述模製化合物的所述底表面。
在上述的封裝體中，所述模製化合物包括環氧樹脂、酚樹脂、熱固性樹脂或其組合。
在上述的封裝體中，所述模製化合物更包括添加劑填料。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本發明的各個態樣。熟習此項技術者應知，他們可容易地使用本發明作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替以及變更。
100‧‧‧元件封裝體/封裝體
102‧‧‧晶粒
102A‧‧‧部分/底部部分
102B‧‧‧部分
104‧‧‧接觸墊
106‧‧‧鈍化層
108‧‧‧導電柱
110‧‧‧介電層
112‧‧‧晶粒貼附膜
114、114A、114B、114C、117、119‧‧‧箭頭
116‧‧‧模製化合物
116A‧‧‧部分
116B‧‧‧底部側向表面
118‧‧‧重佈線層
120‧‧‧導電特徵
120A‧‧‧導線
120B‧‧‧導通孔
122‧‧‧聚合物層
124‧‧‧凸塊下金屬
126‧‧‧連接端子
128、152‧‧‧切割道
150‧‧‧晶圓
170‧‧‧載板
170A‧‧‧上表面/頂表面
172‧‧‧凹槽
172A‧‧‧底表面
172B‧‧‧側壁
174‧‧‧接合頭
200‧‧‧流程
202、204、206、208‧‧‧步驟
T1‧‧‧厚度/總厚度
T2‧‧‧總厚度
T3‧‧‧深度
T4、T5‧‧‧厚度
W1、W2、W3‧‧‧寬度
q‧‧‧角
結合附圖閱讀以下詳細說明，會最好地理解本發明的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1至圖8根據某些實施例說明製造半導體元件的各個中間階段。
圖9根據某些實施例說明用於製造半導體元件的製程流程。
202、204、206、208‧‧‧步驟

Claims (1)

  1. 一種積體扇出型封裝體的形成方法，包括： 提供載板，所述載板包括凹槽； 將晶粒貼合至所述載板，其中所述晶粒至少局部地安置於所述凹槽中； 在所述載板上及所述晶粒的至少一部分周圍形成模製化合物； 在所述模製化合物上形成扇出型重佈線層，所述扇出型重佈線層電性連接至所述晶粒；以及 移除所述載板。
TW105133833A 2015-10-20 2016-10-20 積體扇出型封裝體的形成方法 TW201715681A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/918,256 US9640498B1 (en) 2015-10-20 2015-10-20 Integrated fan-out (InFO) package structures and methods of forming same

Publications (1)

Publication Number Publication Date
TW201715681A true TW201715681A (zh) 2017-05-01

Family

ID=58524258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133833A TW201715681A (zh) 2015-10-20 2016-10-20 積體扇出型封裝體的形成方法

Country Status (3)

Country Link
US (1) US9640498B1 (zh)
CN (1) CN106601633A (zh)
TW (1) TW201715681A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676258B (zh) * 2017-09-27 2019-11-01 台灣積體電路製造股份有限公司 製造半導體元件的方法及其半導體元件
TWI677035B (zh) * 2017-06-23 2019-11-11 力成科技股份有限公司 半導體封裝及半導體封裝的製程方法
US10504847B2 (en) 2017-11-09 2019-12-10 Shanghai Zhaoxin Semiconductor Co., Ltd. Chip package structure and chip package structure array
US10756077B2 (en) 2017-11-09 2020-08-25 Shanghai Zhaoxin Semiconductor Co., Ltd. Chip packaging method
TWI739198B (zh) * 2018-11-27 2021-09-11 台灣積體電路製造股份有限公司 半導體裝置封裝體以及用於半導體封裝之裝置
TWI739579B (zh) * 2019-09-09 2021-09-11 台灣積體電路製造股份有限公司 封裝結構及其形成方法
TWI752225B (zh) * 2017-11-15 2022-01-11 台灣積體電路製造股份有限公司 半導體結構的形成方法
TWI765762B (zh) * 2020-12-25 2022-05-21 梭特科技股份有限公司 角落或側邊接觸的無衝擊力固晶方法
TWI782616B (zh) * 2020-07-17 2022-11-01 台灣積體電路製造股份有限公司 偏心接合結構及其製造方法
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US11749644B2 (en) 2020-04-27 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with curved conductive lines and method of forming the same
US11810830B2 (en) 2019-09-09 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with cavity in interposer

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177021B2 (en) * 2016-01-13 2019-01-08 Nxp B.V. Integrated circuits and methods therefor
US11189576B2 (en) * 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10541218B2 (en) * 2016-11-29 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layer structure and fabrication method therefor
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11410918B2 (en) 2017-11-15 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier
US10504841B2 (en) 2018-01-21 2019-12-10 Shun-Ping Huang Semiconductor package and method of forming the same
CN112530863B (zh) * 2019-10-12 2023-10-10 长江存储科技有限责任公司 用于裸片对裸片进行键合的方法和结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8119454B2 (en) * 2008-12-08 2012-02-21 Stmicroelectronics Asia Pacific Pte Ltd. Manufacturing fan-out wafer level packaging
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
CN102299083B (zh) * 2010-06-23 2015-11-25 飞思卡尔半导体公司 薄半导体封装及其制造方法
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9257393B1 (en) * 2014-09-29 2016-02-09 Freescale Semiconductor Inc. Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677035B (zh) * 2017-06-23 2019-11-11 力成科技股份有限公司 半導體封裝及半導體封裝的製程方法
TWI676258B (zh) * 2017-09-27 2019-11-01 台灣積體電路製造股份有限公司 製造半導體元件的方法及其半導體元件
US10629540B2 (en) 2017-09-27 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11488908B2 (en) 2017-09-27 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10504847B2 (en) 2017-11-09 2019-12-10 Shanghai Zhaoxin Semiconductor Co., Ltd. Chip package structure and chip package structure array
US10756077B2 (en) 2017-11-09 2020-08-25 Shanghai Zhaoxin Semiconductor Co., Ltd. Chip packaging method
TWI752225B (zh) * 2017-11-15 2022-01-11 台灣積體電路製造股份有限公司 半導體結構的形成方法
TWI739198B (zh) * 2018-11-27 2021-09-11 台灣積體電路製造股份有限公司 半導體裝置封裝體以及用於半導體封裝之裝置
TWI739579B (zh) * 2019-09-09 2021-09-11 台灣積體電路製造股份有限公司 封裝結構及其形成方法
US11810830B2 (en) 2019-09-09 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with cavity in interposer
US11443993B2 (en) 2019-09-09 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with cavity in interposer
US11749644B2 (en) 2020-04-27 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with curved conductive lines and method of forming the same
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
TWI782616B (zh) * 2020-07-17 2022-11-01 台灣積體電路製造股份有限公司 偏心接合結構及其製造方法
US11855008B2 (en) 2020-07-17 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
TWI765762B (zh) * 2020-12-25 2022-05-21 梭特科技股份有限公司 角落或側邊接觸的無衝擊力固晶方法

Also Published As

Publication number Publication date
US9640498B1 (en) 2017-05-02
CN106601633A (zh) 2017-04-26
US20170110425A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
TW201715681A (zh) 積體扇出型封裝體的形成方法
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10867960B2 (en) Device package including molding compound having non-planar top surface around a die and method of forming same
KR101786217B1 (ko) 팬-아웃 패키지 및 그 형성 방법
US9589932B2 (en) Interconnect structures for wafer level package and methods of forming same
TWI720094B (zh) 整合式扇出型堆疊式封裝及其形成方法
TWI713179B (zh) 晶片封裝件及其製造方法
TWI597810B (zh) 封裝
US9685411B2 (en) Integrated circuit dies having alignment marks and methods of forming same
US9786514B2 (en) Semiconductor package with sidewall-protected RDL interposer
US9899288B2 (en) Interconnect structures for wafer level package and methods of forming same
US9570322B2 (en) Integrated circuit packages and methods of forming same
US20200312816A1 (en) Integrated circuit package and method of forming same
US9484285B2 (en) Interconnect structures for wafer level package and methods of forming same
CN112018065B (zh) 集成电路器件及其形成方法
US11164824B2 (en) Package structure and method of fabricating the same
TWI769530B (zh) 封裝結構及其形成方法
US20230378019A1 (en) Package structure and method of fabricating the same
TW202243150A (zh) 半導體封裝及製造半導體封裝的方法