TWI782616B - 偏心接合結構及其製造方法 - Google Patents

偏心接合結構及其製造方法 Download PDF

Info

Publication number
TWI782616B
TWI782616B TW110125124A TW110125124A TWI782616B TW I782616 B TWI782616 B TW I782616B TW 110125124 A TW110125124 A TW 110125124A TW 110125124 A TW110125124 A TW 110125124A TW I782616 B TWI782616 B TW I782616B
Authority
TW
Taiwan
Prior art keywords
conductive
via hole
dielectric layer
eccentric
conductive bump
Prior art date
Application number
TW110125124A
Other languages
English (en)
Other versions
TW202205582A (zh
Inventor
葉書伸
楊哲嘉
許佳桂
林柏堯
鄭心圃
林嘉祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202205582A publication Critical patent/TW202205582A/zh
Application granted granted Critical
Publication of TWI782616B publication Critical patent/TWI782616B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本揭露實施例提供一種偏心接合結構的製造方法，包括形成第一介電層。形成第一重分佈線路，第一重分佈線路包括延伸到第一介電層中的第一導通孔及在第一介電層上方的第一跡線。形成覆蓋第一重分佈線路的第二介電層。圖案化第二介電層以形成導通孔開口。第一重分佈線路通過導通孔開口露出。此方法更包括在導通孔開口中沉積導電金屬，以在第二介電層中形成第二導通孔。在第二導通孔上方形成導電焊墊，且導電焊墊與第二導通孔接觸。在導電焊墊上方形成導電凸塊。導電焊墊大於導電凸塊，且第二導通孔相對導電凸塊的一中心線偏移。

Description

偏心接合結構及其製造方法
本發明實施例係關於一種半導體製造技術，特別係有關於一種封裝結構中的偏心接合結構（eccentric bonding structure）及其形成方法。
隨著半導體技術的發展，半導體晶片/晶粒變得越來越小。同時，需要將更多功能整合到半導體晶粒中。因此，半導體晶粒需要越來越多的輸入/輸出焊墊（I/O pads）封裝到較小的區域中，並且輸入/輸出焊墊的密度隨著時間快速地增加。結果，半導體晶粒的封裝變得更加困難，此不利地影響封裝的產出。
一種典型的接合（bonding）結構包括凸塊下金屬層（Under-Bump-Metallurgy，UBM），其為金屬焊墊，以及在凸塊下金屬層上的金屬柱。焊料區域可用於將金屬柱接合到另一個封裝部件的另一個電連接器。
根據本揭露一些實施例，提供一種製造一偏心接合結構（eccentric bonding structure）的方法，包括：形成一第一介電層；形成一第一重分佈線路，第一重分佈線路包括延伸到第一介電層中的一第一導通孔、以及在第一介電層上方的一第一跡線（trace）；形成覆蓋第一重分佈線路的一第二介電層；圖案化第二介電層，以形成一導通孔開口，其中第一重分佈線路通過導通孔開口露出；在導通孔開口中沉積一導電金屬，以在第二介電層中形成一第二導通孔，以及在第二導通孔上方形成一導電焊墊，且導電焊墊與第二導通孔接觸；以及在導電焊墊上方形成一導電凸塊，其中導電焊墊大於導電凸塊，且第二導通孔相對導電凸塊的一中心線偏移（offset）。
根據本揭露另一些實施例，提供一種偏心接合結構，包括：一第一介電層；一第一導通孔，延伸到第一介電層中；一導電跡線，在第一介電層上方，其中導電跡線在第一導通孔上方並與第一導通孔連接；一第二介電層，覆蓋導電跡線；一第二導通孔，在第二介電層中；一導電焊墊，在第二導通孔上方並接觸第二導通孔；以及一導電凸塊，在導電焊墊上方並接觸導電焊墊，其中導電焊墊橫向地延伸超出導電凸塊的邊緣，且其中第二導通孔和導電凸塊係偏心的。
根據本揭露又另一些實施例，提供一種偏心接合結構，包括：複數個介電層；複數個重分佈線路，在介電層中，其中重分佈線路中的每一者包括一導通孔、以及在導通孔上方並與導通孔接觸的一跡線，且重分佈線路的導通孔彼此堆疊，而形成一導通孔堆疊，其中導通孔垂直地對準；一頂部導通孔，在重分佈線路中的一頂部重分佈線路的一頂部跡線上方，並與頂部跡線接觸；一導電焊墊，在頂部導通孔上方，並與頂部導通孔接觸；以及一導電凸塊，在導電焊墊上方，並與導電焊墊連接，其中導電焊墊共用共同的一中心線，且頂部導通孔相對共同的中心線偏移，且至少一部份的頂部導通孔與導電凸塊重疊。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然，這些實施例僅作為範例，而不該以此限定本揭露的範圍。例如，在說明書中敘述了一第一特徵形成於一第二特徵之上或上方，其可能包含第一特徵與第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於第一特徵與第二特徵之間，而使得第一特徵與第二特徵可能未直接接觸的實施例。另外，在本揭露不同範例中可能使用重複的參考符號及/或標記，此重複係為了簡化與清晰的目的，並非用以限定所討論的各個實施例及/或結構之間有特定的關係。
再者，空間相關用語，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用語，係為了便於描述圖示中一個元件或特徵與另一個（些）元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位（旋轉90度或其他方位），則在此使用的空間相關詞也可依此相同解釋。
本揭露實施例提供一種包括偏心接合結構（eccentric bonding structure）的封裝結構及其形成方法。根據本揭露的一些實施例，形成導電凸塊（conductive bump）（可以是金屬柱），並且在導電凸塊下方形成導電焊墊，其中導電焊墊大於導電凸塊。第一導通孔（via）位於導電焊墊下方並與導電焊墊連接。第一導通孔在垂直方向上相對在上方的導電凸塊的中心偏移（offset）。複數個第二導通孔位於第一導通孔下方並與第一導通孔電性連接，並且第二導通孔也相對第一導通孔偏移。偏移配置可以避免具有高熱膨脹係數（Coefficient of Thermal Extension，CTE）值的導通孔垂直地對準，從而降低應力。本文中討論的實施例係提供示例以使得本揭露的標的能夠被製造或使用，並且本領域的普通技術人員將容易理解，在不同的實施例的預期範圍內可以進行的修改。在各種視圖和說明性實施例中，相似的參考符號用來表示相似的元件。儘管所討論的方法實施例可以特定的順序進行，但是其他方法實施例也可以任何邏輯順序來進行。
第1圖至第12圖示出根據本揭露一些實施例的形成包括偏心接合結構的互連部件（interconnect component）的中間階段的剖視圖。相應的製程也示意地顯示在第20圖所示的製程流程中。應理解的是，儘管包括偏心接合結構的互連部件是從載體（carrier）開始形成，但是它也可以從其他部件例如裝置晶粒的扇出（fan-out）互連結構、裝置晶粒的部分或中介層基板（interposer）等開始形成。
第1圖示出載體20和形成在載體20上的離型膜（release film）22。載體20可以是玻璃載體、矽晶圓、有機載體等。根據一些實施例，載體20可以具有圓形的俯視圖形狀。離型膜22可以由聚合物基（polymer-based）材料（例如，光熱轉換（Light-To-Heat-Conversion，LTHC）材料）形成，其能夠在輻射（例如，雷射光束）下分解，從而可以將載體20與將在後續製程中形成的上方的結構剝離。根據本揭露一些實施例，離型膜22由環氧樹脂基熱釋放材料（thermal-release material）所形成，其被塗布到載體20上。
如第1圖至第4圖所示，在離型膜22上方形成多個介電層和多個重分佈線路。相應的製程顯示如第20圖所示的製程流程200中的製程202。參閱第1圖，首先在離型膜22上形成介電層24。根據本揭露一些實施例，介電層24由聚合物形成，此聚合物也可以是光敏材料（photo-sensitive material），例如聚苯噁唑（polybenzoxazole，PBO）、聚醯亞胺（polyimide）、苯並環丁烯（benzocyclobutene，BCB）等，其可以使用光微影製程輕易地圖案化。
根據一些實施例，在介電層24上方形成多個重分佈線路（redistribution lines，RDLs）26。重分佈線路26的形成可以包括在介電層24上方形成晶種層（seed layer）（未示出）、在晶種層上方形成例如光阻的圖案化遮罩（未示出）、然後在露出的晶種層上進行金屬鍍覆（metal plating）製程。接著去除圖案化遮罩和由圖案化遮罩覆蓋的晶種層的部分，而留下如第1圖所示的重分佈線路26。根據本揭露一些實施例，晶種層包括鈦層和在鈦層上方的銅層。可以使用例如物理氣相沉積（Physical Vapor Deposition，PVD）或類似的製程來形成晶種層。可以使用例如化學鍍覆（electro-less plating）來進行鍍覆製程。
進一步參閱第1圖，在重分佈線路26上形成介電層28。介電層28的底表面與重分佈線路26和介電層24的頂表面接觸。根據本揭露一些實施例，介電層28由聚合物形成，其可以是光敏材料，例如聚苯噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）等。或者，介電層28可以包括非有機介電材料，例如氧化矽（silicon oxide）、氮化矽（silicon nitride）、碳化矽（silicon carbide）、氮氧化矽（silicon oxynitride）等。然後對介電層28圖案化，以在其中形成開口30。因此，重分佈線路26的一些部分通過介電層28中的開口30露出。
接下來，參閱第2圖，形成重分佈線路32，以連接重分佈線路26。重分佈線路32包括在介電層28上方的金屬跡線（metal traces）（金屬線路（metal lines））。重分佈線路32還包括延伸到介電層28中的開口30中的導通孔（vias）。重分佈線路32也可以通過鍍覆製程形成，其中每個重分佈線路32包括晶種層（未示出）和在晶種層上方的鍍覆金屬材料。根據一些實施例，重分佈線路32的形成包括沉積延伸到導通孔開口30中的毯狀（blanket）金屬晶種層，並且形成和圖案化鍍覆遮罩（例如，光阻），使其在導通孔開口30上方直接形成開口。然後進行鍍覆製程，以鍍覆金屬材料，此金屬材料完全填充導通孔開口30，並且具有比介電層28的頂表面高的一些部分。然後去除鍍覆遮罩，隨後進行蝕刻製程，以去除金屬晶種層的露出部分（其原先由鍍覆遮罩所覆蓋）。金屬晶種層和鍍覆金屬材料的剩餘部分為重分佈線路32。
金屬晶種層和鍍覆金屬材料可以由相同材料或不同材料形成。重分佈線路32中的金屬材料可以包括金屬或金屬合金（例如，銅、鋁、鎢或其合金）。重分佈線路32包括線路部分（也稱為跡線（traces）或跡線部分）32L和導通孔部分（也稱為導通孔）32V，其中跡線部分32L形成在介電層28上方，而導通孔部分32V形成在介電層28中。由於跡線部分32L和導通孔部分32V是在相同的鍍覆製程中形成，因此在導通孔部分32V和相應的上方的跡線部分32L之間沒有可區分的界面（distinguishable interface）。而且，每個導通孔部分32V可以具有錐形輪廓（tapered profile），其上方部分比相應的下方部分寬。
參閱第3圖，在重分佈線路32和介電層28上方形成介電層34。介電層34可以使用聚合物形成，此聚合物可以選自與介電層28相同的候選材料組。舉例來說，介電層34可以由聚苯噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）等形成。或者，介電層34可以包括非有機介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽等。
第3圖還示出重分佈線路36的形成，其電性連接到重分佈線路32。重分佈線路36的形成可以採用類似於形成重分佈線路32的方法和材料。重分佈線路36包括跡線部分（線路部分）36L和導通孔部分（導通孔）36V，其中跡線部分36L形成在介電層34上方，而導通孔部分36V延伸到介電層34中。而且，每個導通孔部分36V可以具有錐形輪廓，其上方部分比相應的下方部分寬。
第4圖示出介電層38、介電層42、重分佈線路40和重分佈線路44的形成。根據本揭露一些實施例，介電層38和介電層42由選自用於形成介電層34和介電層28的同一組候選材料中的材料形成，並且可以包括有機材料或無機材料，如上所述。應理解的是，儘管在所示的示例實施例中，有四個介電層28、34、38和42以及形成在其中的各個重分佈線路32、36、40和44作為示例被討論，但是根據佈線（routing）需求也可以採用更少或更多的介電層和重分佈線路層。
第5圖至第10圖示出根據一些實施例的導通孔56、導電焊墊58和導電凸塊60（第10圖）的形成。參閱第5圖，形成介電層46。相應的製程顯示如第20圖所示的製程流程200中的製程204。根據一些實施例，介電層46由聚合物形成，其可以是光敏材料，例如聚苯噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）等。圖案化介電層46以形成導通孔開口48，使得在下方的重分佈線路44L的焊墊部分被露出。相應的製程顯示如第20圖所示的製程流程200中的製程206。根據一些實施例，導通孔開口48橫向地相對相應的下方的導通孔部分44V偏移（offset）。如第5圖所示，一些導通孔部分44V（例如導通孔部分44V-1）可以對準上方的重分佈線路44L（例如44L-1）。一些其他的導通孔部分44V可以從相應的上方的重分佈線路44L的中心偏移。舉例來說，導通孔部分44V-2相對重分佈線路44L-2的中間朝右側偏移。
參閱第6圖，沉積金屬晶種層51。相應的製程顯示如第20圖所示的製程流程200中的製程208。根據一些實施例，金屬晶種層51包括鈦層和在鈦層上方的銅層。根據一些替代實施例，金屬晶種層51包括單一銅層，其與介電層46物理地接觸。然後形成鍍覆遮罩50並對鍍覆遮罩50圖案化，以在鍍覆遮罩50中形成開口52。相應的製程顯示如第20圖所示的製程流程200中的製程210。導通孔開口48位於開口52下方並與之連接。開口52的俯視圖形狀可以包括圓形或多邊形形狀，例如六邊形形狀、八邊型形狀等。
參閱第7圖，通過鍍覆製程沉積金屬材料54。相應的製程顯示如第20圖所示的製程流程200中的製程212。此鍍覆製程可以包括電化學鍍覆（electrochemical plating）、化學鍍覆（electroless plating）等。根據一些實施例，金屬材料54包括銅或銅合金。可以調整製程條件，使得鍍覆金屬材料54的頂表面為平坦的。根據一些替代實施例，金屬材料的頂表面的一些部分可以具有凹部（recesses）（如虛線53所示），此些凹部是由於填充導通孔開口48而形成（第7圖）。
在隨後的製程中，例如通過灰化（ashing）製程以去除可以是光阻的鍍覆遮罩50。相應的製程顯示如第20圖所示的製程流程200中的製程214。因此，在下方的金屬晶種層51的部分被露出。
參閱第8圖，在未去除金屬晶種層51的情況下，在金屬晶種層51和鍍覆材料54上形成鍍覆遮罩57，且形成有開口52’以顯露鍍覆材料54。相應的製程顯示如第20圖所示的製程流程200中的製程216。接下來，通過鍍覆製程形成導電凸塊60，此鍍覆製程例如可以是電化學鍍覆製程（electrochemical plating process）或化學鍍覆製程（electroless plating process）。相應的製程顯示如第20圖所示的製程流程200中的製程218。導電凸塊60的整體可以由例如銅或銅合金的均質材料形成。導電凸塊60和下方的鍍覆金屬材料54可以在它們之間具有可區分的界面，或者可以彼此融合（merged）（例如，當兩者均由銅形成時）而在兩者之間沒有可區分的界面。導電凸塊60由於其形狀也被稱為金屬柱（metal pillars）或金屬棒（metal rods）。例如，第19圖示出示例性的導電凸塊60，其具有圓形的俯視圖形狀，然而取決於開口52的俯視圖形狀，也可以採用例如六邊形、八邊形等的其他形狀。第9圖進一步示出根據一些實施例的焊料區域62的沉積，其也可通過鍍覆製程來沉積。焊料區域62可以由AgSn、AgSnCu、SnPb等所形成、或包括AgSn、AgSnCu、SnPb等，例如。根據一些替代實施例，沒有形成焊料區域62。
在隨後的製程中，例如通過灰化製程以去除鍍覆遮罩57。相應的製程顯示如第20圖所示的製程流程200中的製程220。接下來，進行蝕刻製程（可以是濕式蝕刻製程或乾式蝕刻製程）以去除金屬晶種層51的露出部分。相應的製程顯示如第20圖所示的製程流程200中的製程222。金屬晶種層51的直接在鍍覆金屬材料54下方的部分被留下。在整篇說明書中，金屬材料54和下方的金屬晶種層51的剩餘部分統稱為導通孔56（也稱為頂部導通孔）和導電焊墊58。所得的結構如第10圖所示。導通孔56是在介電層46中的部分，而導電焊墊58是在介電層46上方的部分。導通孔56和導電焊墊58中的每一者可以包括金屬晶種層51的剩餘部分和一部分的鍍覆金屬材料54。導電凸塊60直接在導電焊墊58上方，並且從導電焊墊58的邊緣橫向地凹入（recessed）。或者說，導電焊墊58比導電凸塊60更大。
在整篇說明書中，在離型膜22上方的結構被稱為互連部件（interconnect component）64。在隨後的製程中，可以將互連部件64放置在支架（未示出）上，並使得焊料區域62黏附到支架中的膠帶上。然後，使互連部件64從載體20上脫離（de-bonded），例如通過將紫外線或雷射光束投射在離型膜22上，使得離型膜22在紫外線或雷射光束的熱量下分解。相應的製程顯示如第20圖所示的製程流程200中的製程224。因此，從載體20上分離互連部件64。所得的互連部件64如第11圖所示。在所得的結構中，介電層24可以被露出。焊料區域62（如果有形成）可以進行回焊（reflowed）以具有圓形表面。
進一步參閱第11圖，形成電連接器66以電性連接到重分佈線路26。根據一些實施例，電連接器66是凸塊下金屬層（UBMs），其形成過程可以包括圖案化介電層24以形成開口、沉積金屬晶種層（可以包括鈦層和在鈦層上的銅層）、形成和圖案化鍍覆遮罩、鍍覆導電材料、去除鍍覆遮罩、以及蝕刻金屬晶種層。根據一些其他實施例，電連接器66是焊料區域，且其形成過程可以包括圖案化介電層24（例如，通過雷射鑽孔）以形成開口、將焊球放入開口中、以及進行回焊製程以回焊焊料區域。
在隨後的製程中，互連部件64在分割製程中被切開以形成多個相同的互連部件64’（也稱為封裝部件64’）。可以通過沿著切割線68切開互連部件64來進行分割製程。
互連部件64’可以用於形成封裝結構。第12圖示出一示例性封裝結構的部分，其包括接合到封裝部件70的互連部件64’。根據一些實施例，在封裝部件70的表面上的電連接器72可以通過焊料區域74接合到互連部件64’。焊料區域74可以包括如第11圖所示的焊料區域62。電連接器72可以是凸塊下金屬層（UBMs）、金屬柱、接合焊墊等。根據一些替代實施例，電連接器72為金屬柱，並且通過直接金屬對金屬的接合方式（direct metal-to-metal bonding）而接合到導電凸塊60。在這些實施例中，沒有形成焊料區域62（第11圖），並且導電凸塊60物理地連接到電連接器72。根據一些實施例，分配底部填充劑76到封裝部件70和互連部件64’之間的間隙中。底部填充劑76與導電焊墊58的延伸部分的頂表面和側壁接觸，其中所述延伸部分橫向地延伸超出上方的導電凸塊60的邊緣。分配密封劑78，其可以包括或由模塑料形成。可以執行平坦化製程以使封裝部件70的頂表面與密封劑78的頂表面齊平。
第13圖示出互連部件64’的一應用。第12圖所示的結構也可以是第13圖所示的結構的一部分。每個互連部件64’接合到一或多個封裝部件70（作為示例，包括封裝部件70A和封裝部件70B）。並未詳細顯示某些結構（例如，偏心接合結構）的細節，可以參考第11圖和第12圖及第14圖至第16圖來找到這些細節。根據一些實施例，封裝部件70包括邏輯晶粒，其可以是中央處理單元（Central Processing Unit，CPU）晶粒、圖形處理單元（Graphic Processing Unit，GPU）晶粒、行動應用（mobile application）晶粒、微控制單元（Micro Control Unit，MCU）晶粒、輸入輸出（input-output，IO）晶粒、基頻（BaseBand，BB）晶粒、應用處理器（Application processor，AP）晶粒等。封裝部件70也可以包括記憶體晶粒，例如動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）晶粒、靜態隨機存取記憶體（Static Random Access Memory，SRAM）晶粒等。記憶體晶粒可以是分開的記憶體晶粒，或者可以是包括多個堆疊的記憶體晶粒的晶粒堆疊（die stack）形式。封裝部件70也可以包括晶片上系統（System-on-Chip，SOC）晶粒。
根據一些實施例，封裝部件70包括封裝部件70A，其可以是邏輯晶粒或晶片上系統（SOC）晶粒。根據一些實施例，封裝部件70A包括半導體基板71和積體電路裝置（未示出，例如包括電晶體）。封裝部件70可以進一步包括封裝部件70B，其可以是記憶體晶粒或記憶體堆疊。圖中還示出了底部填充劑76和密封劑78。
互連部件64’進一步接合到封裝部件80。根據一些實施例，封裝部件80是或者包括中介層基板、封裝基板、印刷電路板等。可以通過焊料區域82來實現接合。底部填充劑84被分配在互連部件64’和封裝部件80之間。
第14圖和第15圖分別示出根據一些實施例之偏心接合結構的部分的剖視圖和俯視圖。所示部分是在第12圖中的區域84A中。根據一些實施例，導電凸塊60和導電焊墊58具有對稱結構。舉例來說，第15圖示出導電凸塊60和導電焊墊58可以具有圓形的俯視圖形狀。導電凸塊60和導電焊墊58可以具有共同的中心線60C，且導電凸塊60和導電焊墊58二者相對中心線60C為對稱的。根據一些其他實施例，導電凸塊60和導電焊墊58其他對稱的俯視圖形狀，包括但不限於六邊形、八邊形等，其也對稱於中心線60C。導通孔56相對中心線60C偏移。舉例來說，在第14圖中，導通孔56向左偏移。另一方面，導通孔部分44V也相對導通孔56偏移。導通孔部分40V、36V和32V可以與導通孔部分44V垂直地對準，或者可以相對導通孔部分44V偏移。在整篇說明書中，由於導通孔56和導電凸塊60的中心線未垂直對準，因此相應的接合結構被稱為偏心接合結構。
在傳統結構中，導通孔56會與中心線60C對準。然而，這會產生問題。舉例來說，導電凸塊60、導電焊墊58c以及導通孔部分44V、40V和36V是由金屬形成，其具有比周圍材料例如介電層46、42和38、底部填充劑76和分配密封劑78的熱膨脹係數（Coefficient of Thermal Expansion，CTE）大得多的熱膨脹係數（CTE）值。當導通孔56和導通孔部分44V（以及可能的導通孔部分40V和36V）也對準中心線60C時，在所得結構中將存在大的應力，此可能導致分層（delamination）和跡線斷裂。如果導通孔部分44V橫向地移動（同時導通孔56對準中心線60C）以相對導電焊墊58偏移以減小應力，則所得結構將佔據較大的晶片區域。在本揭露中，導通孔56相對中心線60C偏移，使得導通孔部分44V可以相對導通孔56偏移，而不會引起面積損失（area penalty），同時可以減小應力。舉例來說，當溫度升高時，由於重分佈線路44L的柔韌性（flexibility），導通孔56向重分佈線路44L的下方部分施加了向下的力，此力不會傳遞到導通孔部分44V（或至少傳遞了衰減的力（attenuated force）），因此此力（如果有的話）將不會由於導通孔部分44V以及下方的重分佈線路和導通孔的膨脹（expansion），而與產生的力相結合。
第18圖和第19圖示出了兩個結構，在其上面進行了模擬。第18圖所示的結構代表傳統結構，其具有垂直對準的導電凸塊60’、導電焊墊58’、導通孔56’、重分佈線路44L’、和導通孔部份44V’。第19圖所示的結構表示根據本揭露的一些實施例所形成的結構，其具有導電凸塊60、導電焊墊58、導通孔56，重分佈線路44L和導通孔部份44V。導通孔56相對導電凸塊60和導電焊墊58的中心線偏移。導通孔部份44V相對導通孔56偏移。模擬結果揭示當施加到重分佈線路40L'（第18圖）的應力的歸一化大小（normalized magnitude）為1.0時，施加到重分佈線路40L（第19圖）的應力具有0.9的歸一化大小，這意味著與傳統結構相比，本揭露的實施例的應力減小了10%。
回到第14圖，根據一些實施例，導通孔56相對導電凸塊60的中心線60C偏移間距S1。偏移間距S1可以等於或大於約8.5μm，並且可以在大約8.5μm和大約20μm之間的範圍內。此外，希望導通孔56至少部分地與導電凸塊60重疊。例如，第14圖示出導通孔56的右側部分與導電凸塊60重疊，而導通孔56的左側部分延伸超出導電凸塊60的左側邊緣。導電凸塊60的（至少部分）重疊有利於允許導通孔56支撐導電焊墊58和導電凸塊60兩者，並從導電焊墊58充分傳遞導通孔56所接收的應力到重分佈線路44L。這允許重分佈線路44L吸收足夠量的應力。根據一些替代實施例，如第15圖所示，導通孔56可以稍微地向右移動到位置55，而使得整個導通孔56與導電凸塊60重疊。例如，在一些實施例中，導通孔56的左側邊緣可以與導電凸塊60的左側邊緣對準。從第15圖可以了解到，將導電焊墊58的尺寸增加到大於導電凸塊60的尺寸允許導通孔56位移期望的距離。
如第14圖所示，根據本揭露的一些實施例，導通孔部份44V相對中心線60C和導通孔56二者偏移。導通孔部份44V和導通孔56也可以相對於中心線60C朝相反的方向偏移。根據一些實施例，導通孔56和導通孔部分44V在中心線60C的兩側，且導通孔56和導通孔部分44V都沒有任何部分被中心線60C穿過。從中心線60C朝相反方向偏移導通孔56和導通孔部分44V可以使導通孔56和導通孔部分44V之間的距離增加，以及使重分佈線路44L的連接導通孔56和導通孔部分44V的部分的長度增加。這還可以增加重分佈線路44L吸收應力的能力。根據一些實施例，導通孔部分40V、36V及/或32V垂直地對準導通孔部分44V。根據一些替代實施例，每個或所有的導通孔部分40V、36V及/或32V可以相對導通孔部分44V橫向地向左或向右偏移。
根據替代的實施例，導通孔部分44V的中心線44VC仍然相對中心線60C偏移小偏移量，而導通孔部分44V仍然被中心線60C所穿過。導通孔部分44V朝與導通孔56相反的方向偏移，但仍然導致導通孔56和導通孔部分44V之間的橫向間隔，並改善了重分佈線路44L的應力吸收。另一方面，導通孔部分44V可以與導電焊墊58和導電凸塊60重疊，使得導通孔部分44V將不佔用額外的晶片面積（除非出於訊號重新佈線（signal re-routing）的原因而需要），因為其佔用的晶片面積與導電焊墊58和導電凸塊60佔用的晶片面積相同。
再回到第15圖，一些尺寸被標記。根據一些實施例，從俯視圖來看，中心線60C與導通孔56的邊緣之間的橫向間距S2可以在大約4μm和大約12μm之間的範圍內。導電焊墊58的直徑Dia58可以在大約30μm和大約50μm之間的範圍內。導電凸塊60的直徑Dia60可以在大約20μm和大約40μm之間的範圍內。直徑Dia56和Dia44V可以在大約30μm的範圍內。在一些實施例中，直徑Dia56和Dia44V可以在大約7μm和大約20μm之間的範圍內。
第16圖和第17圖分別示出根據一些替代實施例之偏心接合結構的部分的剖視圖和俯視圖。所示部分是在第12圖中的區域84B中。這些實施例類似於第14圖和第15圖中所示的實施例，除了導通孔部分44V的中心（線）44VC對準導電凸塊60的中心（線）60C之外。每個或所有的導通孔部分40V、36V及/或32V可以垂直地對準導通孔部分44V，或者可以相對導通孔部分44V橫向地向左或向右偏移。當導通孔56和導通孔部分44V之間的間距足夠大，以通過焊墊及跡線部分44L提供足夠的應力吸收時，例如，當應力的減小接近飽和時，且當進一步增大間距不會導致應力顯著減小時，可以採用這些實施例。與第14圖所示的結構相比，在導通孔部分44V（以及導通孔部分40V和36V）向左移動的情況下，晶片區域的右側可以被提供用於其他重分佈線路（例如，重分佈線路44A、重分佈線路40A和重分佈線路36A等）的佈線。
取決於導通孔56和導通孔部分44V的大小，導通孔部分44V的一小部分可以與導通孔56重疊、或者替代地，整個導通孔部分44V相對導通孔56偏移。相應地導通孔56和導通孔部分44V係表示為虛線（第17圖），並且分別標示為導通孔56’’和導通孔部分44V’。
在如上所述的示例性實施例中，偏心接合結構形成於增層（build-up）基板中。根據一些替代實施例，偏心接合結構可以形成於中介層基板中，其可以包括半導體基板和半導體基板中的貫通孔。例如，當在背側拋光以露出貫通孔後為中介層基板形成重分佈線路時，偏心結合結構可以形成為中介層基板的重分佈線路結構的部分。根據又一些替代實施例，偏心結合結構可以形成於基板上晶圓上晶片（Chip-on-Wafer-on-Substrate，CoWoS）封裝結構中，其中偏心結合結構可以形成於晶圓和封裝基板中的一者或兩者中。根據又一些替代實施例，偏心結合結構可以形成於扇出（fan-out）封裝結構中，其中偏心結合結構可以形成於扇出重分佈線路結構中，其是在裝置晶粒的模製（molding）之後形成。
在以上說明的實施例中，根據本揭露的一些實施例討論了形成三維（three-dimensional，3D）封裝結構的一些製程和特徵。也可以包括其他特徵和製程。例如，可以包括測試結構以幫助對3D封裝或3DIC裝置進行驗證測試。測試結構可以包括例如形成在重分佈層中或在基板上的測試墊，其允許對3D封裝或3DIC裝置進行測試、探針及/或探針卡等的使用。可以對中間結構以及最終結構執行驗證測試。另外，本文中所揭露的結構以及方法可以與結合已知良好的晶粒的中間驗證的測試方法一起使用，從而提高產率並降低成本。
本揭露實施例具有一些有利的特徵。通過形成偏心接合結構，減小了接合結構和周圍特徵的應力。應力的減小不會導致製造成本的增加，也不會導致晶片區域損失。
根據本揭露一些實施例，提供一種製造一偏心接合結構的方法，包括：形成一第一介電層；形成一第一重分佈線路，第一重分佈線路包括延伸到第一介電層中的一第一導通孔、以及在第一介電層上方的一第一跡線；形成覆蓋第一重分佈線路的一第二介電層；圖案化第二介電層，以形成一導通孔開口，其中第一重分佈線路通過導通孔開口露出；在導通孔開口中沉積一導電金屬，以在第二介電層中形成一第二導通孔，以及在第二導通孔上方形成一導電焊墊，且導電焊墊與第二導通孔接觸；以及在導電焊墊上方形成一導電凸塊，其中導電焊墊大於導電凸塊，且第二導通孔相對導電凸塊的一中心線偏移。
在一些實施例中，第二導通孔和導電焊墊係通過一相同的鍍覆製程形成。在一些實施例中，第二導通孔、導電焊墊和導電凸塊係使用一相同的金屬晶種層形成。在一些實施例中，製造偏心接合結構的方法更包括:在導電凸塊上方接合一封裝部件；以及分配一底部填充劑，其中底部填充劑接觸導電凸塊的一第一側壁，並且底部填充劑進一步接觸導電焊墊的一頂表面和一第二側壁。在一些實施例中，第二導通孔包括一第一部分以及一第二部分，第一部分與導電凸塊重疊，第二部分延伸超出導電凸塊的一相應的邊緣。在一些實施例中，第一導通孔更相對導電凸塊的中心線偏移，且第一導通孔和第二導通孔在導電凸塊的中心線的兩側。在一些實施例中，第一導通孔包括與導電凸塊重疊的至少一部分。在一些實施例中，第一導通孔對準導電凸塊的中心線。
根據本揭露另一些實施例，提供一種偏心接合結構，包括：一第一介電層；一第一導通孔，延伸到第一介電層中；一導電跡線，在第一介電層上方，其中導電跡線在第一導通孔上方並與第一導通孔連接；一第二介電層，覆蓋導電跡線；一第二導通孔，在第二介電層中；一導電焊墊，在第二導通孔上方並接觸第二導通孔；以及一導電凸塊，在導電焊墊上方並接觸導電焊墊，其中導電焊墊橫向地延伸超出導電凸塊的邊緣，且其中第二導通孔和導電凸塊係偏心的。
在一些實施例中，導電凸塊及導電焊墊具有圓形的俯視圖形狀。在一些實施例中，第二導通孔具有與導電凸塊重疊的一第一部分。在一些實施例中，第二導通孔更包括延伸超出導電凸塊的邊緣的一第二部分。在一些實施例中，第一導通孔對準導電凸塊的一中心線。在一些實施例中，第一導通孔相對導電凸塊的一中心線偏移。在一些實施例中，第一導通孔和第二導通孔在導電凸塊的中心線的兩側，且第二導通孔更與導電凸塊部分重疊。
根據本揭露又另一些實施例，提供一種偏心接合結構，包括：複數個介電層；複數個重分佈線路，在介電層中，其中重分佈線路中的每一者包括一導通孔、以及在導通孔上方並與導通孔接觸的一跡線，且重分佈線路的導通孔彼此堆疊，而形成一導通孔堆疊，其中導通孔垂直地對準；一頂部導通孔，在重分佈線路中的一頂部重分佈線路的一頂部跡線上方，並與頂部跡線接觸；一導電焊墊，在頂部導通孔上方，並與頂部導通孔接觸；以及一導電凸塊，在導電焊墊上方，並與導電焊墊連接，其中導電焊墊共用共同的一中心線，且頂部導通孔相對共同的中心線偏移，且至少一部份的頂部導通孔與導電凸塊重疊。
在一些實施例中，共同的中心線沒有穿過頂部導通孔。在一些實施例中，頂部導通孔與導電凸塊完全重疊。在一些實施例中，導電導通孔與導電凸塊部分地重疊。在一些實施例中，偏心接合結構更包括一底部填充劑，接觸導電凸塊的第一側壁及導電焊墊的第二側壁和一頂表面。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
20:載體 22:離型膜 24:介電層 26:重分佈線路 28:介電層 30:開口 32:重分佈線路 32L:線路部分 32V:導通孔部分 34:介電層 36:重分佈線路 36A:重分佈線路 36L:跡線部分 36V:導通孔部分 38:介電層 40:重分佈線路 40A:重分佈線路 40L:重分佈線路 40L':重分佈線路 40V:導通孔部分 42:介電層 44:重分佈線路 44A:重分佈線路 44L:重分佈線路 44L':重分佈線路 44L-1:重分佈線路 44L-2:重分佈線路 44V:導通孔部分 44V':導通孔部份 44V-1:導通孔部分 44V-2:導通孔部分 44VC:中心線 46:介電層 48:導通孔開口 50:鍍覆遮罩 51:金屬晶種層 52:開口 52':開口 53:虛線 54:鍍覆材料 56:導通孔 56':導通孔 56'':導通孔部分 57:鍍覆遮罩 58:導電焊墊 58':導電焊墊 60:導電凸塊 60':導電凸塊 60C:中心線 62:焊料區域 64:互連部件 64':互連部件 66:電連接器 68:切割線 70:封裝部件 70A:封裝部件 70B:封裝部件 71:半導體基板 72:電連接器 74:焊料區域 76:底部填充劑 78:密封劑 80:封裝部件 82:焊料區域 84:底部填充劑 84A:區域 84B:區域 200:流程 202:製程 204:製程 206:製程 208:製程 210:製程 212:製程 214:製程 216:製程 218:製程 220:製程 222:製程 224:製程 Dia44V:直徑 Dia56:直徑 Dia58:直徑 Dia60:直徑 S1:間距 S2:間距
當結合附圖閱讀時，根據以下實施方式可以最好地理解本揭露的各方面。應注意的是，根據業界中的標準實踐，各種特徵未必依照比例繪製。實際上，為了討論的清晰性，各種特徵的尺寸可以任意增加或減小。 第1圖至第12圖示出根據一些實施例的形成包括偏心接合結構（eccentric bonding structure）的互連部件（interconnect component）的中間階段的剖視圖。 第13圖示出根據一些實施例的包括偏心接合結構的封裝結構。 第14圖示出根據一些實施例的偏心接合結構的剖視圖。 第15圖示出根據一些實施例的偏心接合結構的俯視圖。 第16圖示出根據一些實施例的偏心接合結構的剖視圖。 第17圖示出根據一些實施例的偏心接合結構的俯視圖。 第18圖和第19圖示出根據一些實施例模擬的結構。 第20圖示出根據一些實施例的用於形成包括偏心接合結構的互連部件的製程流程。
40L:重分佈線路
44L:重分佈線路
44V:導通孔部分
56:導通孔
58:導電焊墊
60:導電凸塊

Claims (15)

  1. 一種製造偏心接合結構的方法，包括：形成一第一介電層；形成一第一重分佈線路，該第一重分佈線路包括延伸到該第一介電層中的一第一導通孔、以及在該第一介電層上方的一第一跡線；形成覆蓋該第一重分佈線路的一第二介電層；圖案化該第二介電層，以形成一導通孔開口，其中該第一重分佈線路通過該導通孔開口露出；在該導通孔開口中沉積一導電金屬，以在該第二介電層中形成一第二導通孔，以及在該第二導通孔上方形成一導電焊墊，且該導電焊墊與該第二導通孔接觸；以及在該導電焊墊上方形成一導電凸塊，其中該導電焊墊大於該導電凸塊，且該第二導通孔相對該導電焊墊與該導電凸塊所共用的共同的一中心線偏移。
  2. 如請求項1之製造偏心接合結構的方法，其中該第二導通孔包括一第一部分以及一第二部分，該第一部分與該導電凸塊重疊，該第二部分延伸超出該導電凸塊的相應的一邊緣。
  3. 如請求項1之製造偏心接合結構的方法，其中該第一導通孔更相對該導電焊墊與該導電凸塊所共用的共同的該中心線偏移，且該第一導通孔和該第二導通孔在該導電焊墊與該導電凸塊所共用的共同的該中心線的兩側。
  4. 如請求項1之製造偏心接合結構的方法，其中該第一導通孔包括與該導電凸塊重疊的至少一部分。
  5. 如請求項4之製造偏心接合結構的方法，其中該第一導通孔對準 該導電焊墊與該導電凸塊所共用的共同的該中心線。
  6. 一種偏心接合結構，包括：一第一介電層；一第一導通孔，延伸到該第一介電層中；一導電跡線，在該第一介電層上方，其中該導電跡線在該第一導通孔上方，並與該第一導通孔連接；一第二介電層，覆蓋該導電跡線；一第二導通孔，在該第二介電層中；一導電焊墊，在該第二導通孔上方，並接觸該第二導通孔；以及一導電凸塊，在該導電焊墊上方，並接觸該導電焊墊，其中該導電焊墊橫向地延伸超出該導電凸塊的邊緣，且其中該第二導通孔相對該導電焊墊與該導電凸塊所共用的共同的一中心線係偏心的。
  7. 如請求項6之偏心接合結構，其中該導電凸塊及該導電焊墊具有圓形的俯視圖形狀。
  8. 如請求項6之偏心接合結構，其中該第二導通孔具有與該導電凸塊重疊的一第一部分。
  9. 如請求項8之偏心接合結構，其中該第二導通孔更包括延伸超出該導電凸塊的邊緣的一第二部分。
  10. 如請求項6之偏心接合結構，其中該第一導通孔對準該導電焊墊與該導電凸塊所共用的共同的該中心線。
  11. 如請求項6之偏心接合結構，其中該第一導通孔和該第二導通孔在該導電焊墊與該導電凸塊所共用的共同的該中心線的兩側，且該第二導通 孔更與該導電凸塊部分重疊。
  12. 一種偏心接合結構，包括：複數個介電層；複數個重分佈線路，在該等介電層中，其中該等重分佈線路中的每一者包括一導通孔、以及在該導通孔上方並與該導通孔接觸的一跡線，且該等重分佈線路的該等導通孔彼此堆疊，而形成一導通孔堆疊，其中該等導通孔垂直地對準；一頂部導通孔，在該等重分佈線路中的一頂部重分佈線路的一頂部跡線上方，並與該頂部跡線接觸；一導電焊墊，在該頂部導通孔上方，並與該頂部導通孔接觸；以及一導電凸塊，在該導電焊墊上方，並與該導電焊墊連接，其中該導電焊墊與該導電凸塊共用共同的一中心線，且該頂部導通孔相對共同的該中心線偏移，且至少一部份的該頂部導通孔與該導電凸塊重疊。
  13. 如請求項12之偏心接合結構，其中共同的該中心線沒有穿過該頂部導通孔。
  14. 如請求項12之偏心接合結構，其中該頂部導通孔與該導電凸塊完全重疊。
  15. 如請求項12之偏心接合結構，更包括一底部填充劑，接觸該導電凸塊的第一側壁及該導電焊墊的第二側壁和一頂表面。
TW110125124A 2020-07-17 2021-07-08 偏心接合結構及其製造方法 TWI782616B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063053317P 2020-07-17 2020-07-17
US63/053,317 2020-07-17
US17/126,881 2020-12-18
US17/126,881 US20220020693A1 (en) 2020-07-17 2020-12-18 Eccentric Via Structures for Stress Reduction

Publications (2)

Publication Number Publication Date
TW202205582A TW202205582A (zh) 2022-02-01
TWI782616B true TWI782616B (zh) 2022-11-01

Family

ID=77249669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125124A TWI782616B (zh) 2020-07-17 2021-07-08 偏心接合結構及其製造方法

Country Status (5)

Country Link
US (1) US20220020693A1 (zh)
EP (1) EP3940754A1 (zh)
JP (1) JP2022019675A (zh)
CN (1) CN113594045A (zh)
TW (1) TWI782616B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201715681A (zh) * 2015-10-20 2017-05-01 台灣積體電路製造股份有限公司 積體扇出型封裝體的形成方法
TW201729364A (zh) * 2015-11-30 2017-08-16 台灣積體電路製造股份有限公司 積體晶片及其製造方法
TW201916304A (zh) * 2017-09-29 2019-04-16 台灣積體電路製造股份有限公司 半導體封裝

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5205066B2 (ja) * 2008-01-18 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8390119B2 (en) * 2010-08-06 2013-03-05 Mediatek Inc. Flip chip package utilizing trace bump trace interconnection
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
KR101867961B1 (ko) * 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US9773732B2 (en) * 2013-03-06 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for packaging pad structure
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US20150228594A1 (en) * 2014-02-13 2015-08-13 Qualcomm Incorporated Via under the interconnect structures for semiconductor devices
KR20160080965A (ko) * 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9818711B2 (en) * 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods thereof
US9953892B2 (en) * 2015-11-04 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer based-semiconductor structure with cavity
US9812414B1 (en) * 2016-06-17 2017-11-07 Nanya Technology Corporation Chip package and a manufacturing method thereof
US10515889B2 (en) * 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10784222B2 (en) * 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201715681A (zh) * 2015-10-20 2017-05-01 台灣積體電路製造股份有限公司 積體扇出型封裝體的形成方法
TW201729364A (zh) * 2015-11-30 2017-08-16 台灣積體電路製造股份有限公司 積體晶片及其製造方法
TW201916304A (zh) * 2017-09-29 2019-04-16 台灣積體電路製造股份有限公司 半導體封裝

Also Published As

Publication number Publication date
TW202205582A (zh) 2022-02-01
EP3940754A1 (en) 2022-01-19
JP2022019675A (ja) 2022-01-27
US20220020693A1 (en) 2022-01-20
CN113594045A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
US20210384120A1 (en) Semiconductor packages and methods of forming same
US20200303332A1 (en) Integrated Fan-Out Structure and Method of Forming
US20190333893A1 (en) Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same
KR101822233B1 (ko) 집적 회로 패키지 패드 및 그 형성 방법
US10049986B2 (en) Package structures and methods of making the same
US9653443B2 (en) Thermal performance structure for semiconductor packages and method of forming same
TWI618209B (zh) 封裝體
TWI741538B (zh) 半導體元件及其形成方法
TWI821704B (zh) 偏心接合結構及其製造方法
CN110416095B (zh) 封装件及其形成方法
KR20200136489A (ko) 오프셋 3d 구조를 갖는 멀티-칩 패키지
US11145633B2 (en) Semiconductor package and manufacturing method thereof
KR102425696B1 (ko) 강화 패치를 사용한 강화 패키지 및 이를 제조하는 방법
TW201921526A (zh) 封裝體及其製造方法
US20230317661A1 (en) Multi-Bump Connection to Interconnect Structure and Manufacturing Method Thereof
TWI782616B (zh) 偏心接合結構及其製造方法
US20190326132A1 (en) Semiconductor Structure and Method of Forming
US11955455B2 (en) Embedded stress absorber in package
US20240063208A1 (en) Semiconductor package and method
TW202349512A (zh) 形成半導體封裝的方法
TW202349613A (zh) 接合組裝