JP2022019675A - 応力低減用偏心ビア構造 - Google Patents

応力低減用偏心ビア構造 Download PDF

Info

Publication number
JP2022019675A
JP2022019675A JP2021117635A JP2021117635A JP2022019675A JP 2022019675 A JP2022019675 A JP 2022019675A JP 2021117635 A JP2021117635 A JP 2021117635A JP 2021117635 A JP2021117635 A JP 2021117635A JP 2022019675 A JP2022019675 A JP 2022019675A
Authority
JP
Japan
Prior art keywords
conductive
conductive bump
dielectric layer
bump
conductive pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021117635A
Other languages
English (en)
Inventor
書伸 葉
Shu Shen Ye
哲嘉 楊
Zhe Jia Yang
佳桂 許
Jia Gui Xu
柏堯 林
Bai Yao Lin
心圃 鄭
Shin-Puu Jeng
嘉祥 林
jia xiang Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022019675A publication Critical patent/JP2022019675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Abstract

【課題】半導体ダイには、より多くの機能を集積する必要があり、半導体ダイでは、より多くのＩ／Ｏパッドをより小さなエリアにパックする必要がある。【解決手段】方法は、第１の誘電体層に延在する第１のビアを含む第１の再分配線を形成する第１の誘電体層と、第１の再分配線を覆う第２の誘電体層を形成し、第２の誘電体層をパターニングしてビア開口部を形成する第１の誘電体層上の第１のトレースと、を含む。第１の再分配線は、ビア開口部を介して露出している。方法はさらに、導電性材料をビア開口部に堆積させて第２の誘電体層に第２のビアを形成し、導電性パッドを第２のビアの上に配置して接触させ、導電性パッド上に導電性バンプを形成する。導電性パッドは導、電性バンプよりも大きい。第２のビアは、導電性バンプの中心線からオフセットされている。【選択図】図２０

Description

優先権主張及び相互参照
この出願は、２０２０年７月１７日に出願され、「ファンアウト構造の応力低減用のスタッキングビアの新規な偏心構造」と題された米国特許出願第６３／０５３、３１７号明細書の利益を請求している。
半導体技術の発展に伴い、半導体チップ／ダイの小型化が進んでいる。ところで、半導体ダイには、より多くの機能を集積する必要がある。したがって、半導体ダイでは、より多くのＩ／０パッドをより小さなエリアにパックする必要があり、Ｉ／Ｏパッドの密度が時間の経過とともに急速に上昇している。その結果、半導体ダイのパッケージングがより困難となり、パッケージングの歩留まりに悪影響を及ぼす。
典型的な接合構造は、金属パッドであるアンダー・バンプ金属（ＵＢＭ）、及びＵＢＭ上の金属ピラーを含み得る。半田領域は、金属ピラーを別のパッケージ部品の別の電気コネクタに接合するために用いられる。
本発明の態様は、添付図面を参照しながら、以下の詳細な説明から最もよく理解される。業界の標準的技法に従って、様々なフィーチャが一定のスケールで描かれていないことに注意すべきである。実際、様々なフィーチャの寸法は、説明を明確にするために任意に増減できる。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による偏心接合構造を含むパッケージを示している。 いくつかの実施形態による偏心接合構造の断面図を示している。 いくつかの実施形態による偏心接合構造の上面図を示している。 いくつかの実施形態による偏心接合構造の断面図を示している。 いくつかの実施形態による偏心接合構造の上面図を示している。 いくつかの実施形態によるシミュレーションされた構造を示している。 いくつかの実施形態によるシミュレーションされた構造を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品を形成するためのプロセスフローを示している。
以下の開示は、本発明の異なる特徴部を実施するための多くの異なる実施形態又は実施例を提供する。本開示を簡略化するために、構成要素及び配置の特定の実施例を以下に説明する。もちろん、これらは単なる実施例であり、限定することを意図したものではない。例えば、以下に続く説明における第２の特徴の上方又は上の第１の特徴部の形成は、第１と第２の特徴部が直接接触して形成される実施形態を含み得、また、第１と第２の特徴部が直接接触しないように、付加的な特徴部が第１と第２の特徴の間に形成される実施形態を含み得る。さらに、本開示は、さまざまな実施例において参照符号及び／又は文字を繰り返す場合がある。この繰り返しは、単純さと明快さを目的としており、それ自体では、説明した様々な実施形態及び／又は構成の間の関係を示すものではない。
さらに、図に示されているように、１つの素子又は特徴と別の素子又は特徴との関係を説明しやすくするために、「下」、「下方」、「下部」、「上」、「上部」などのような空間的に相対的な用語を本明細書で使用することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用中又は動作中の装置の異なる方向を包含することを意図している。装置は、他の方向に配向してもよく（９０度又は他の配向に回転されてもよい）、本明細書で使用される空間的に相対的な記述子は、同様にそれに応じて解釈され得る。
偏心接合構造を有するパッケージ及びその形成方法を提供する。本開示のいくつかの実施形態によれば、導電性バンプ（金属ピラーでもよい）は形成され、導電性パッドは導電性バンプの下に形成され、導電性パッドは導電性パッドよりも大きい。第１のビアは、導電性パッドには下地結合されている。第１のビアは、上地導電性バンプの中心から垂直方向にオフセットされている。第１のビアに下地及び電気的に接続される複数の第２のビアも、第１のビアからオフセットされている。オフセットは、高い熱膨張係数（ＣＴＥ）値を持つビアとパッドが垂直に位置合わせされるのを妨げる可能性があり、したがって応力を低減する可能性がある。本明細書で論じられる実施形態は、本開示の主題を作成又は使用することを可能にする例を提供するものであり、当業者は、異なる実施形態の企図された範囲内に留まりながら行うことができる修正を容易に理解する。様々な図及び例示的な実施形態を通して、同様の参照番号は、同様の要素を指定するために使用される。方法の実施形態は、特定の順序で実行されるものとして説明され得るが、他の方法の実施形態は、任意の論理的な順序で実行され得る。
図１～１２は、本開示のいくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。対応するプロセスは、図２０に示すプロセスフローにも概略的に反映されている。偏心接合構造を含む相互接続部品は、キャリアを起点として形成されるが、デバイスダイのファンアウト相互接続構造、デバイスダイの一部、又はインターポーザなどの他の部品を起点として形成されてもよいことが理解される。
図１は、キャリア２０及びキャリア２０上に形成された剥離フィルム２２を示している。キャリア２０は、ガラスキャリア、シリコンウェーハ、有機キャリアなどであり得る。キャリア２０は、いくつかの実施形態による、円形の上面視形状を有し得る。剥離フィルム２２は、レーザービームなどの放射線下で分解することができるポリマー系材料（光熱変換（ＬＴＨＣ）材料など）で形成することができ、したがって、キャリア２０は、後続のプロセスで形成されるであろう上地構造から剥離され得る。本開示のいくつかの実施形態によれば、剥離フィルム２２は、エポキシ系の熱剥離材から形成され、キャリア２０上にコーティングされている。
図１から図４に示すように、複数の誘電体層及び複数のＲＤＬは、剥離フィルム２２上に形成される。それぞれのプロセスは、図２０に示すように、プロセスフロー２００においてプロセス２０２として示されている。図１を参照すると、誘電体層２４が最初に剥離フィルム２２上に形成される。本開示のいくつかの実施形態によれば、誘電体層２４は、フォトリソグラフィープロセスを使用して容易にパターニングされ得る、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド、ベンゾシクロブテン（ＢＣＢ）などの感光材料であり得るポリマーから形成される。
いくつかの実施形態によれば、再分配線（ＲＤＬ）２６は、誘電体層２４上に形成される。ＲＤＬ２６の形成は、誘電体層２４上にシード層（図示せず）を形成し、シード層上にフォトレジストなどのパターニングされたマスク（図示せず）を形成し、次いで露出シード層上に金属めっきプロセスを実行することを含み得る。次に、パターニングされたマスクと、パターニングされたマスクで覆われたシード層の部分は除去され、図１のようにＲＤＬ２６が残る。本開示のいくつかの実施形態によれば、シード層は、チタン層及びチタン層上の銅層を含む。シード層は、例えば、物理気相成長（ＰＶＤ）又は同様のプロセスを使用して形成され得る。めっきは、例えば無電解めっきを用いて行われる。
さらに図１を参照すると、誘電体層２８はＲＤＬ２６上に形成される。誘電体層２８の底面は、ＲＤＬ２６及び誘電体層２４の上表面と接触する。本開示のいくつかの実施形態によれば、誘電体層２８は、ＰＢＯ、ポリイミド、ＢＣＢなどの感光材料であり得るポリマーから形成される。あるいは、誘電体層２８は、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸窒化ケイ素などの非有機誘電体材料を含み得る。次に、誘電体層２８はパターニングされて、その中に開口部３０を形成する。したがって、ＲＤＬ２６のいくつかの部分は、誘電体層２８の開口部３０を通して露出されている。
次に、図２を参照すると、ＲＤＬ２６に接続するためにＲＤＬ３２が形成される。ＲＤＬ３２は、誘電体層２８上の金属トレース（金属線）を含む。ＲＤＬ３２はまた、誘電体層２８の開口部３０に延在するビアを含む。ＲＤＬ３２はまた、めっきプロセスを介して形成することができ、ＲＤＬ３２のそれぞれは、シード層（図示せず）及びシード層上にめっきされた金属材料を含む。いくつかの実施形態では、ＲＤＬ３２の形成は、ビア開口部内に延在するブランケット金属シード層を堆積し、及びビア開口部の真上に形成された開口部を備えためっきマスク（フォトレジストなど）の形成しパターニングすることを含み得る。次に、めっきプロセスを行うことによって、ビア開口部３０を完全に充填し、誘電体層２８の上表面よりも高い部分を有する金属材料をめっきする。その後、めっきマスクを除去した後、エッチングプロセスを行うことによって、めっきマスクに覆われていた金属シード層の露出部分を除去する。金属シード層及びめっき金属材料の残りの部分は、ＲＤＬ３２である。
金属シード層及びめっき材料は、同じ材料又は異なる材料で形成され得る。ＲＤＬ３２の金属材料は、金属又は銅、アルミニウム、タングステン、又はそれらの合金を含む金属合金を含み得る。ＲＤＬ３２は、ＲＤＬ線（トレース又はトレース部分とも呼ばれる）３２Ｌ及びビア部分（ビアとも呼ばれる）３２Ｖを含み、トレース部分３２Ｌは誘電体層２８上にあり、ビア部分３２Ｖは誘電体層２８内にある。トレース部分３２Ｌ及びビア部分（ビアとも呼ばれる）３２Ｖは同じめっきプロセスで形成されるので、ビア３２Ｖ及びそれに対応する上地トレース部分３２Ｌとの間に区別可能なインタフェースがない。また、ビア３２Ｖのそれぞれは、対応する下部よりも上部が広いテーパー形状の輪郭を有することができる。
図３を参照すると、誘電体層３４は、ＲＤＬ３２及び誘電体層２８の上に形成されている。誘電体層３４は、誘電体層２８のものと同じ候補材料のグループから選択され得るポリマーを使用して形成され得る。例えば、誘電体層３４は、ＰＢＯ、ポリイミド、ＢＣＢなどから形成され得る。あるいは、誘電体層３４は、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸窒化ケイ素などの非有機誘電体材料を含んでもよい。
図３は、ＲＤＬ３２に電気的に接続されたＲＤＬ３６の形成をさらに示している。ＲＤＬ３６の形成は、ＲＤＬ３２を形成するためのものと同様の方法及び材料を採用することができる。ＲＤＬ３６は、トレース部分（ＲＤＬ線）３６Ｌ及びビア部分（ビア）３６Ｖを含み、トレース部分３６Ｌは誘電体層３４上にあり、ビア部分３６Ｖは誘電体層３４内に延在する。また、ビア３６Ｖのそれぞれは、対応する下部よりも上部が広いテーパー形状の輪郭を有することができる。
図４は、誘電体層３８と４２、及びＲＤＬ４０と４４の形成を示している。本開示のいくつかの実施形態によれば、誘電体層３８及び４２は、誘電体層３４及び２８を形成するための候補材料の同じグループから選択される材料から形成され、前述のように、有機材料又は無機材料を含み得る。なお、図示の実施形態では、４つの誘電体層２８、３４、３８、４２、及びその中で形成されたそれぞれのＲＤＬ３２、３６、４０、４４は、例として論じられているが、より少ない又はより多くの誘電体層とＲＤＬ層は、ルーティング要件に応じて、採用され得る。
図５から１０は、いくつかの実施形態による、ビア５６、導電性パッド５８、及び導電性バンプ６０（図１０）の形成を示している。図５を参照すると、誘電体層４６は形成されている。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２０４として示されている。いくつかの実施形態では、誘電体層４６は、ＰＢＯ、ポリイミド、ＢＣＢなどの感光材料であり得るポリマーで形成されている。誘電体層４６は、ビア開口部４８を形成するようにパターニングされ、その結果、ＲＤＬ線４４Ｌの下地パッド部分が露出する。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２０６として示されている。いくつかの実施形態によれば、ビア開口部４８は、それぞれの下地ビア４４Ｖから横方向にオフセットされている。図５に示すように、一部のビア４４Ｖ（ビア４４Ｖ－１など）は、上地ＲＤＬ線４４Ｌ（４４Ｌ１など）の中心に位置合わせされる。他の一部のビア４４Ｖは、それぞれの上地ＲＤＬ線４４Ｌの中心からオフセットされ得る。例えば、ビア４４Ｖ－２は、ＲＤＬ線４４Ｌ－２の中央から右側にオフセットされる。
図６を参照すると、金属シード層５１が堆積されている。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２０８として示されている。いくつかの実施形態によれば、金属シード層５１は、チタン層及びチタン層上の銅層を含む。代替の実施形態によれば、金属シード層５１は、誘電体層４６と物理的に接触している単一の銅層を含む。次に、めっきマスク５０は形成され、パターニングされ、開口部５２はめっきマスク５０に形成される。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２１０として示されている。ビア開口部４８は、開口部５２の下にあり、開口部５２と結合される。開口部５２の上面視形状は、円形であってもよいし、六角形、八角形等の多角形であってもよい。
図７を参照すると、めっきプロセスにより金属材料５４が堆積される。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２１２として示されている。めっきプロセスは、電気化学めっき、無電解めっきなどを含み得る。いくつかの実施形態によれば、金属材料５４は、銅又は銅合金を含む。めっき材料５４の上表面が平面になるように、プロセス条件を調整することができる。代替の実施形態によれば、金属材料５４の上表面の部分は、破線５３によって示されるように、凹部を有することができ、この凹部は、ビア開口部４８（図７）の充填によって形成される。
後続のプロセスでは、フォトレジストであり得るめっきマスク５０は、例えば、アッシングプロセスによって除去される。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２１４として示されている。したがって、金属シード層５１の下地部分が露出している。
図８を参照すると、金属シード層５１を除去せずに、めっきマスク５７は金属シード層５１及びめっき材料５４上に形成され、開口部５２’はめっき材料５４を露出させるために形成されている。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００のプロセス２１６として示されている。次に、導電性バンプ６０は、例えば、電気化学めっきプロセス又は無電解めっきプロセスであり得るめっきプロセスによって形成される。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２１８として示されている。導電性バンプ６０の全体は、銅又は銅合金などの均質な材料で形成され得る。導電性バンプ６０と下地めっき材料５４は、間に識別可能な界面があり得て、又は間に識別可能な界面なしに（例えば、両方が銅で形成されている場合）互いに融合され得る。導電性バンプ６０は、その形状から、金属ピラー又は金属ロッドとも呼ばれる。例えば、図１９は、円形の上面視形状を有する例示的な導電性バンプ６０を示し、開口部５２’の上面視形状に応じて、六角形、八角形などの他の形状も採用することができる。図９は、いくつかの実施形態による半田領域６２の堆積をさらに示しており、これもめっきによって堆積される。半田領域６２は、ＡｇＳｎ、ＡｇＳｎＣｕ、ＳｎＰｂなどから形成されるか、又はそれらを含み得る。代替の実施形態によれば、半田領域６２は形成されない。
後続のプロセスでは、めっきマスク５７は、例えば、アッシングによって除去される。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２２０として示されている。次に、ウェットエッチングプロセス又はドライエッチングプロセスであり得るエッチングプロセスを実行することによって、金属シード層５１の露出部分を除去する。それぞれのプロセスは、図２０に示されるように、プロセスフロー２００においてプロセス２２２として示されている。めっき金属材料５４の真下の金属シード層５１の部分が残されている。説明全体を通して、金属材料５４及び金属シード層５１の下地の残りの部分は、まとめてビア５６（最上層のビアとも呼ばれる）及び導電性パッド５８と呼ばれる。得られた構造は、図１０に示される。ビア５６は誘電体層４６内の部分であり、導電性パッド５８は誘電体層４６上の部分である。ビア５６及び導電性パッド５８のそれぞれは、金属シード層５１の残りの部分、及びめっき材料５４の一部を含み得る。導電性バンプ６０は、導電性パッド５８の真上にあり、導電性パッド５８の端部から横方向に凹んでいる。あるいは、導電性パッド５８は、導電性バンプ６０よりも大きい。
説明全体を通して、剥離フィルム２２上の構造は、相互接続部品６４と呼ばれる。後続のプロセスでは、相互接続部品６４は、半田領域６２がフレーム内のテープに接着された状態で、フレーム（図示せず）上に配置され得る。次に、相互接続部品６４は、例えば、ＵＶ光又はレーザービームを剥離フィルム２２に投射することによってキャリア２０から剥離され、その結果、剥離フィルム２２は、ＵＶ光又はレーザービームの熱の下で分解される。それぞれのプロセスは、図２０に示すように、プロセスフロー２００のプロセス２２４として示されている。したがって、相互接続部品６４は、キャリア２０から剥離される。得られた相互接続部品６４は、図１１に示される。得られた構造では、誘電体層２４が露出してもよい。半田領域６２は、形成された場合、表面が丸くなるようにリフローされ得る。
さらに図１１を参照すると、電気コネクタ６６は、ＲＤＬ２６に電気的に接続するように形成されている。いくつかの実施形態によれば、電気コネクタ６６はＵＢＭである。また、ＵＢＭ６６の形成プロセスは、誘電体層２４をパターニングして開口部を形成するステップと、チタン層上に、チタン層及び銅層を含む金属シード層を堆積するステップと、めっきマスクを形成してパターニングするステップ、導電性材料をめっきするステップと、めっきマスクを除去するステップと、金属シード層をエッチングするステップとを含んでもよい。他の実施形態であれば、電気コネクタ６６は半田領域であり、形成プロセスは、開口部を形成するために（例えば、レーザー穴あけを通して）誘電体層２４をパターニングするステップと、開口部への半田ボールを配置するステップと、半田領域をリフローするためのリフロープロセスを実行するステップと、を含み得る。
後続のプロセスでは、相互接続部品６４は、個片化プロセスにおいて切り離されて、複数の同一の相互接続部品６４’（パッケージ部品６４’とも呼ばれる）を形成する。個片化プロセスは、スクライブライン６８に沿って相互接続部品６４を鋸で切ることによって実行され得る。
相互接続部品６４’は、パッケージを形成するために用いられる。図１２は、パッケージ部品７０に接合された相互接続部品６４’を含む例示的な構造の一部を示している。いくつかの実施形態によれば、パッケージ部品７０の表面上にある電気コネクタ７２は、半田領域７４を介して相互接続部品６４’に接合され得る。図１１に示すように、半田領域７４は、半田領域６２を含み得る。電気コネクタ７２は、ＵＢＭ、金属ピラー、接合パッドなどであり得る。他の実施形態であれば、電気コネクタ７２は金属ピラーであり、直接の金属間接合を介して導電性バンプ６０に接合されている。これらの実施形態によれば、半田領域６２（図１１）は形成されず、導電性バンプ６０は導電性バンプ７２に物理的に結合されている。いくつかの実施形態によれば、アンダーフィル７６は、パッケージ部品７０と相互接続部品６４’との間のギャップに分配される。アンダーフィル７６は、導電性パッド５８の延長部分の上表面及び側壁と接触しており、延長部分は、上地導電性バンプ６０の端部を越えて横方向に延在している。モールド化合物で形成されているか、又はモールド化合物を含み得る封止材７８は、分配される。パッケージ部品７０の上表面を封止材７８の上表面と水平にするために、平坦化プロセスを実行することができる。
図１３は、相互接続部品６４’の用途を示している。図１２に示されている構造は、図１３に示されている構造の一部であり得る。各相互接続部品６４’は、一つ又は複数のパッケージ部品７０（例として、７０Ａ及び７０Ｂを含む）に接合されている。偏心接合構造などのいくつかの構造の詳細は詳細に示されていない。詳細は、図１１及び１２、並びに図１４～１６を参照して見つかる。いくつかの実施形態によれば、パッケージ部品７０は、中央処理装置（ＣＰＵ）ダイ、グラフィック処理ユニット（ＧＰＵ）ダイ、モバイルアプリケーションダイ、マイクロコントロールユニット（ＭＣＵ）ダイ、入出力（ＩＯ）ダイ、ベースバンド（ＢＢ）ダイ、アプリケーションプロセッサ（ＡＰ）ダイなどのロジックダイを含む。パッケージ部品７０はまた、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ダイ、スタティックランダムアクセスメモリ（ＳＲＡＭ）ダイなどのようなメモリダイを含み得る。メモリダイは、ディスクリートメモリダイであり得るか、又は複数の積み重ねられたメモリダイを含むダイスタックの形態であり得る。パッケージ部品７０はまた、システムオンチップ（ＳＯＣ）ダイを含み得る。
いくつかの実施形態によれば、パッケージ部品７０は、ロジックダイ又はＳＯＣダイであり得るパッケージ部品７０Ａを含む。いくつかの実施形態によれば、パッケージ部品７０Ａは、半導体基板７１及び集積回路装置（例えば、トランジスタを含み、図示せず）を含む。パッケージ部品７０は、メモリダイ又はメモリスタックであり得るパッケージ部品７０Ｂをさらに含み得る。アンダーフィル７６及びモールド化合物７８も示されている。
相互接続部品６４’は、パッケージ部品８０にさらに接合されている。いくつかの実施形態によれば、パッケージ部品８０は、インターポーザ、パッケージ基板、プリント回路基板などであるか、又はそれらを含む。接合は、半田領域８２を介して実現され得る。アンダーフィル８４は、相互接続部品６４’とパッケージ部品８０との間に分配される。
図１４及び１５は、いくつかの実施形態による、偏心構造の一部の断面図及び上面図をそれぞれ示している。図示されている一部は、図１２の領域８４Ａにある。いくつかの実施形態によれば、導電性バンプ６０と導電性パッド５８の両方は対称構造を有する。例えば、図１５は、導電性バンプ６０及び導電性パッド５８が円形の上面視形状を有し得ることを示している。導電性バンプ６０及び導電性パッド５８は、共通の中心線６０Ｃを有し得て、導電性バンプ６０及び導電性パッド５８の両方は、中心線６０Ｃに対して対称である。他の実施形態によれば、導電性バンプ６０及び導電性パッド５８は、中心線６０Ｃに対しても、六角形、八角形などを含むが、これらに限定されない、他の対称的な上面視形状を有し得る。ビア５６は中心線６０Ｃからオフセットされている。例えば、図１４ではビア５６は左にシフトされている。一方、ビア４４Ｖはビア５６からオフセットされている。ビア４０Ｖ、３６Ｖ、３２Ｖは、ビア４４Ｖに対して垂直に位置合わせされてもよいし、オフセットされてもよい。説明全体を通して、対応する接合構造は、ビア５６及び導電性バンプ６０の中心線が垂直方向にずれているため、偏心接合構造と呼ばれる。
従来の構造では、ビア５６は中心線６０Ｃに位置合わせされていた。ただし、これにより問題が発生する。例えば、導電性バンプ６０、導電性パッド５８、及びビア４４Ｖ、４０Ｖ、３６Ｖは、誘電体層４６、４２、３８、アンダーフィル７６、封止材７８などの周囲の材料のＣＴＥよりも熱膨張係数（ＣＴＥ）値が著しく大きい金属で形成される。ビア５６、４４Ｖ（及び場合によってはビア４０Ｖ及び３６Ｖ）も中心線６０Ｃに位置合わせされると、得られた構造に高い応力がかかり、剥離及びトレースの破損につながる可能性がある。応力を低減するためにビア４４Ｖが横方向に移動され（ビア５６が中心線６０Ｃに位置合わせされている間）、導電性パッド５８からオフセットされる場合、得られた構造は、より大きなチップエリアを占めるであろう。本開示では、ビア５６は中心線６０Ｃからオフセットされているので、ビア４４Ｖは、エリアペナルティを被ることなくビア５６からオフセットされ得るが、応力は低減され得る。例えば、温度が上昇し、ＲＤＬ線４４Ｌの柔軟性により、ビア５６がＲＤＬ線４４Ｌの下地部分に下向きの力を加えると、力はビア４４Ｖに伝達されず（又は少なくとも減衰した力が伝達され）、したがって，力は、もしあれば、ビア４４Ｖと下地ＲＤＬ線及びビアの拡張によって生成された力と複合されない。
図１８及び１９は、シミュレーションを実行する２つの構造を示している。図１８に示す構造は、導電性バンプ６０’、ビア５６’、ＲＤＬパッド４４Ｌ’、及びビア４４Ｖ’が垂直に位置合わせされる従来の構造を表している。図１９に示される構造は、本開示のいくつかの実施形態に従って形成された構造を表し、構造は導電性バンプ６０、導電性パッド５８、ビア５６、ＲＤＬ線４４Ｌ、及びビア４４Ｖを有する。ビア５６は、導電性バンプ６０及び導電性パッド５８の中心線からオフセットされている。ビア４４Ｖはビア５６からオフセットされている。シミュレーションの結果、ＲＤＬ線４０Ｌ’（図１８）に印加される応力が規格化された大きさ１．０の場合、ＲＤＬ線４０Ｌ（図１９）に印加される応力が規格化された大きさ０．９となり、これは、本開示の実施形態が、従来の構造と比較して１０パーセント減少した応力を有することを意味する。
図１４に戻ると、いくつかの実施形態によれば、ビア５６は、間隔Ｓ１によって導電性バンプ６０の中心線６０Ｃからオフセットされている。オフセット間隔Ｓ１は、約８．５μｍ以上であり得て、約８．５μｍから約２０μｍの間の範囲であり得る。さらに、ビア５６は、導電性バンプ６０によって少なくとも部分的に重なっていることが望ましい。例えば、図１４は、ビア５６の右側部分が導電性バンプ６０と重なっており、一方、ビア５６の左側部分が導電性バンプ６０の左端を超えて延在することを示している。導電性バンプ６０の（少なくとも部分的な）重なりは、ビア５６が導電性パッド５８と導電性バンプ６０の両方を支持し、ビア５６が受けた応力を導電性パッド５８からＲＤＬ線４４Ｌに適切に通過させるのに有利である。これにより、ＲＤＬ線４４Ｌが適切な量の応力を吸収できるようになる。他の実施形態によれば、図１５に示すように、ビア５６は、５５として示される位置まで僅かに右にシフトされ得て、その結果、ビア５６全体は導電性バンプ６０と重なる。例えば、いくつかの実施形態によれば、ビア５６の左端は、導電性バンプ６０の左端に位置合わせされる。図１５から理解され得るように、導電性パッド５８のサイズを導電性バンプ６０のサイズよりも大きくすることにより、ビア５６が所望の距離だけシフトすることが可能になる。
図１４に示されるように、本開示のいくつかの実施形態によれば、ビア４４Ｖは、中心線６０Ｃ及びビア５６の両方からオフセットされている。ビア４４Ｖ及びビア５６はまた、中心線６０Ｃに対して反対方向にオフセットされる。いくつかの実施形態によれば、ビア５６及び４４Ｖは、中心線６０Ｃの反対側にあり、ビア５６もビア４４Ｖも、中心線６０Ｃを通過する部分を有するビア５６でもビア４４Ｖでもない。ビア５６及び４４を中心線６０Ｃから反対方向にオフセットすると、ビア５６と４４Ｖとの間の距離が増加し、ビア５６及び４４Ｖを相互接続するＲＤＬ線４４Ｌの部分の長さが増加する可能性がある。これにより、ＲＤＬ線４４Ｌが応力を吸収する能力も向上する可能性がある。いくつかの実施形態によれば、ビア４０Ｖ、３６Ｖ、及び／又は３２Ｖは、ビア４４Ｖに垂直に位置合わせされる。代替の実施形態によれば、ビア４０Ｖ、３６Ｖ、及び／又は３２Ｖのそれぞれ又はすべては、ビア４４Ｖから左又は右のいずれかに向かって横方向にオフセットされ得る。
代替の実施形態によれば、ビア４４Ｖｉｓの中心線４４ＶＣは、僅かなオフセット量で中心線６０Ｃから依然としてオフセットされているが、ビア４４Ｖは依然として中心線６０Ｃによって通過されている。ビア４４Ｖをビア５６とは反対方向にオフセットさせることで、ビア５６とビア４４Ｖとの横方向の間隔が広がり、ＲＤＬ線４４Ｌによる応力吸収が向上する。他方、ビア４４Ｖは、導電性パッド５８及び導電性バンプ６０によって重なってもよく、そのため、ビア４４Ｖは、導電性パッド５８及び導電性バンプ６０によって占められるのと同じチップエリアを占めるので、（信号の再ルーティングの理由のために必要でない限り）追加のチップエリアを占めることはない。
再び図１５を参照すると、いくつかの寸法がマークされている。いくつかの実施形態によれば、上面図から、中心線６０Ｃとビア５６の端部との間の横方向の間隔Ｓ２は、約４μｍから約１２μｍの間の範囲にあり得る。導電性パッド５８のビア５８の直径は、約３０μｍから５０μｍの間の範囲であり得る。導電性バンプ６０のビア６０の直径は、約２０μｍから４０μｍの間の範囲であり得る。ビア５６及びビア４４Ｖの直径は、３０μｍ以内の範囲内であり得る。いくつかの実施形態では、ビア５６及びビア４４Ｖの直径は、約７μｍから約２０μｍの間の範囲であり得る。
図１６及び１７は、代替の実施形態による、偏心構造の一部の断面図及び上面図をそれぞれ示している。図示される一部は、図１２の領域８４Ｂにある。これらの実施形態は、ビア４４Ｖが導電性バンプ６０の中心線６０Ｃに位置合わせされることを除いて、図１４及び１５に示される実施形態と同様である。ビア４０Ｖ、３６Ｖ、及び３２Ｖのそれぞれ又はすべては、左又は右のいずれかに向かって、ビア４４Ｖに垂直に位置合わせされるか、又はビア４４Ｖから横方向にオフセットされ得る。これらの実施形態は、ビア５６とビア４４Ｖとの間隔が、パッドアンドトレース部分４４Ｌによる適切な応力吸収を提供するのに十分な大きさである場合、例えば、減少が飽和に近い場合、及び間隔の更なる拡大が、応力の大幅な低減にはならない場合に採用され得る。図１４に示す構造と比較すると、ビア４４Ｖ（及びビア４０Ｖと３６Ｖ）は左にシフトされているため、チップエリアの右側は、他のＲＤＬ（ＲＤＬ線４４Ａ、４０Ａ、３６Ａなど）のルーティング用に提供される。
ビア５６及びビア４４Ｖのサイズに応じて、ビア４４Ｖの僅かな一部がビア５６と重なる場合があり、或いは、ビア４４Ｖの全体がビア５６からオフセットされる場合がある。対応するビア５６及び４４Ｖは破線で示され（図１７）、それぞれビア５６”及び４４Ｖ’としてマークされている。
上記の例示的な実施形態では、偏心接合構造は、ビルドアップ基板内に形成される。代替の実施形態によれば、偏心接合構造は、半導体基板及び半導体基板内の貫通ビアを含み得るインターポーザ内に形成され得る。例えば、貫通ビアを露出させるための裏面研磨後にＲＤＬがインターポーザに形成される場合には、偏心接合構造はインターポーザのＲＤＬ構造の一部として形成されてもよい。さらに別の実施形態によれば、偏心接合構造は、チップ・オン・ウェ－ハ・オン・基板（ＣｏＷｏＳ）パッケージで形成され得て、偏心接合構造は、ウェーハとパッケージ基板のいずれか又は両方で形成され得る。さらに別の実施形態によれば、偏心接合構造は、ファンアウトパッケージで形成され得て、偏心接合構造は、デバイスダイの成形後に形成されるファンアウトＲＤＬで形成され得る。
上記の実施形態では、３次元（３Ｄ）パッケージを形成するために、本開示のいくつかの実施形態に従って、いくつかのプロセス及び特徴が説明されている。他の特徴及びプロセスも含まれる場合がある。例えば、３Ｄパッケージ又は３ＤＩＣデバイスの検証試験を支援するために試験構造が含まれる場合がある。試験構造は、例えば、再分配層又は基板上に形成された試験パッドを含み得て、これにより、３Ｄパッケージング又は３ＤＩＣの試験、プローブ及び／又はプローブカードの使用などが可能になる。検証試験は、最終構造だけでなく中間構造でも実行され得る。さらに、本明細書に開示される構造及び方法は、歩留まりを向上させ、コストを削減するために、既知の良好なダイの中間検証を組み込んだ試験方法と組み合わせて使用され得る。
本開示の実施形態は、いくつかの有利な特徴を有する。偏心接合構造を形成することにより、接合構造及び周囲の特徴の応力が低減される。応力の低減は、製造コストの増大を招くことなく、チップエリアペナルティを招くこともない。
本開示のいくつかの実施形態によれば、方法は、第１の誘電体層を形成するステップと、前記第１の誘電体層内に延在する第１のビアと、前記第１の誘電体層上の第１のトレースとを含む第１の再分配線を形成するステップと、前記第１の再分配線を覆う第２の誘電体層を形成するステップと、前記第２の誘電体層をパターニングしてビア開口部を形成するステップであって、前記第１の再分配線は前記ビア開口部を介して露出するステップと、前記ビア開口部内に導電性材料を堆積して、前記第２の誘電体層に第２のビアを形成すると共に、導電性パッドを前記第２のビアの上に配置して接触させるステップと、導電性パッド上に導電性バンプを形成するステップであって、導電性パッドは導電性バンプよりも大きく、第２のビアは導電性バンプの中心線からオフセットされているステップと、を含む。一実施形態によれば、第２のビア及び導電性パッドは、共通のめっきプロセスによって形成される。一実施形態によれば、第２のビア、導電性パッド、及び導電性バンプは、同じ金属シード層を使用して形成される。一実施形態によれば、方法は、前記導電性バンプ上にパッケージ部品を接合するステップと、アンダーフィルを分配するステップであって、前記アンダーフィルは導電性バンプの第１の側壁に接触し、前記アンダーフィルはさらに導電性パッドの上表面及び第２の側壁に接触するステップと、をさらに含む。一実施形態によれば、第２のビアは、導電性バンプと重なる第１の部分と、導電性バンプの対応する端部を超えて延在する第２の部分とを備える。一実施形態によれば、第１のビアは、導電性バンプの中心線からさらにオフセットされており、第１のビア及び第２のビアは、導電性バンプの中心線の反対側にある。一実施形態によれば、第１のビアは、導電性バンプによって重なる少なくとも一部を含む。一実施形態によれば、第１のビアは、導電性バンプの中心線に位置合わせされる。
本開示のいくつかの実施形態によれば、構造は、第１の誘電体層と、前記第１の誘電体層内に延在する第１のビアと、第１の誘電体層上の導電性トレースであって、導電性トレースが第１のビア上にあり、第１のビアに結合されるものと、前記導電性トレースを覆う第２の誘電体層と、第２の誘電体層上の第２のビアと、前記第２のビア上に配置され、前記第２のビアに接触する導電性パッドと、前記導電性パッド上に配置され、前記導電性パッドに接触する導電性バンプであって、前記導電性パッドは前記導電性バンプの端部よりも側方に延在し、前記第２のビアと前記導電性バンプとは偏心しているものと、を含む。一実施形態によれば、導電性バンプ及び導電性パッドは、円形の上面視形状を有する。一実施形態によれば、第２のビアは、第１の部分が導電性バンプと重なっている。一実施形態によれば、第２のビアは、導電性バンプの端部を越えて延在する第２の部分をさらに含む。一実施形態によれば、第１のビアは、導電性バンプの中心線に位置合わせされる。一実施形態によれば、第１のビアは、導電性バンプの中心線からオフセットされている。一実施形態によれば、第１のビアと第２のビアは、導電性バンプの中心線の反対側にあり、第２のビアは、さらに導電性バンプと部分的に重なっている。
本開示のいくつかの実施形態によれば、構造は、複数の誘電体層と、前記複数の誘電体層内の複数の再分配線であって、前記複数の再分配線の各々は、ビアと、前記ビア上に配置されて接触するトレースとを有し、前記複数の再分配線内の前記ビアは、積み重ねられてビアスタックを形成し、ビアは垂直に位置合わせされるものと、前記複数の再分配線のうちの最上層の再分配線における最上層のトレース上に配置され、接触する最上層のビアと、前記最上層のビア上に配置され、前記最上層のビアに接触する導電性パッドと、前記導電性パッド上に配置され、結合された導電性バンプであって、前記導電パッドと前記導電性バンプとは共通の中心線を共有し、前記最上層のビアは前記共通の中心線からオフセットされており、前記最上層のビアの少なくとも一部は前記導電性バンプに重なっているものと、含む。一実施形態によれば、前記共通の中心線は前記最上層のビアを通過しない。一実施形態によれば、前記最上層のビアは前記導電性バンプと完全に重なっている。一実施形態によれば、前記最上層のビアは、前記導電性バンプと部分的に重なっている。一実施形態によれば、前記構造は、前記導電性バンプの第１の側壁、及び前記導電性パッドの第２の側壁及び上表面に接触するアンダーフィルをさらに含む。
前述は、当業者が本開示の態様をよりよく理解できるように、いくつかの実施形態の特徴を概説している。当業者であれば、本明細書に開示された実施形態と同様の目的及び／又は効果を奏する他の工程及び構造を設計又は変更するための基礎として、本開示を容易に用いることができることは、当業者には理解されるところである。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例、置換例及び修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。

Claims (20)

  1. 第１の誘電体層を形成するステップと、
    前記第１の誘電体層内に延在する第１のビアと、前記第１の誘電体層上の第１のトレースとを含む第１の再分配線を形成するステップと、
    前記第１の再分配線を覆う第２の誘電体層を形成するステップと、
    前記第２の誘電体層をパターニングしてビア開口部を形成するステップであって、前記第１の再分配線は前記ビア開口部を介して露出するステップと、
    前記ビア開口部内に導電性材料を堆積して、前記第２の誘電体層に第２のビアを形成すると共に、導電性パッドを前記第２のビアの上に配置して接触させるステップと、
    導電性パッド上に導電性バンプを形成するステップであって、導電性パッドは導電性バンプよりも大きく、第２のビアは導電性バンプの中心線からオフセットされているステップと、を含む方法。
  2. 前記第２のビア及び導電性パッドは、共通のめっきプロセスによって形成される、請求項１に記載の方法。
  3. 前記第２のビア、導電性パッド、及び導電性バンプは、同じ金属シード層を使用して形成される、請求項１に記載の方法。
  4. 前記導電性バンプ上にパッケージ部品を接合するステップと、
    アンダーフィルを分配するステップであって、前記アンダーフィルは導電性バンプの第１の側壁に接触し、前記アンダーフィルはさらに導電性パッドの上表面及び第２の側壁に接触するステップと、をさらに含む請求項１に記載の方法。
  5. 第２のビアは、導電性バンプと重なる第１の部分と、導電性バンプの対応する端部を超えて延在する第２の部分とを備える、請求項１に記載の方法。
  6. 第１のビアは、導電性バンプの中心線からさらにオフセットされており、第１のビア及び第２のビアは、導電性バンプの中心線の反対側にある、請求項１に記載の方法。
  7. 第１のビアは、導電性バンプによって重なる少なくとも一部を含む請求項１に記載の方法。
  8. 第１のビアは、導電性バンプの中心線に位置合わせされる、請求項１に記載の方法。
  9. 第１の誘電体層と；
    前記第１の誘電体層内に延在する第１のビアと、
    第１の誘電体層上の導電性トレースであって、導電性トレースが第１のビア上にあり、第１のビアに結合されるものと、
    前記導電性トレースを覆う第２の誘電体層と、
    第２の誘電体層上の第２のビアと、
    前記第２のビア上に配置され、前記第２のビアに接触する導電性パッドと、
    前記導電性パッド上に配置され、前記導電性パッドに接触する導電性バンプであって、前記導電性パッドは前記導電性バンプの端部よりも側方に延在し、前記第２のビアと前記導電性バンプとは偏心しているものと、を含む構造。
  10. 前記導電性バンプ及び前記導電性パッドは、円形の上面視形状を有する、請求項９に記載の構造。
  11. 前記第２のビアは、第１の部分が前記導電性バンプと重なっている、請求項９に記載の構造。
  12. 前記第２のビアは、前記導電性バンプの端部を越えて延在する第２の部分をさらに含む請求項１１に記載の構造。
  13. 前記第１のビアは、前記導電性バンプの中心線に位置合わせされる、請求項９に記載の構造。
  14. 前記第１のビアは、前記導電性バンプの中心線からオフセットされている、請求項９に記載の構造。
  15. 前記第１のビアと前記第２のビアは、前記導電性バンプの中心線の反対側にあり、前記第２のビアは、さらに前記導電性バンプと部分的に重なっている、請求項１４に記載の構造。
  16. 複数の誘電体層と、
    前記複数の誘電体層内の複数の再分配線であって、前記複数の再分配線の各々は、ビアと、前記ビア上に配置されて接触するトレースとを有し、前記複数の再分配線内の前記ビアは、積み重ねられてビアスタックを形成し、ビアは垂直に位置合わせされるものと、
    前記複数の再分配線のうちの最上層の再分配線における最上層のトレース上に配置され、接触する最上層のビアと、
    前記最上層のビア上に配置され、前記最上層のビアに接触する導電性パッドと、
    前記導電性パッド上に配置され、結合された導電性バンプであって、前記導電パッドと前記導電性バンプとは共通の中心線を共有し、前記最上層のビアは前記共通の中心線からオフセットされており、前記最上層のビアの少なくとも一部は前記導電性バンプに重なっているものと、含む構造。
  17. 前記共通の中心線は前記最上層のビアを通過しない、請求項１６に記載の構造。
  18. 前記最上層のビアは前記導電性バンプと完全に重なっている、請求項１６に記載の構造。
  19. 前記最上層のビアは、導電性バンプと部分的に重なっている、請求項１６に記載の構造。
  20. 前記導電性バンプの第１の側壁、及び前記導電性パッドの第２の側壁及び上表面に接触するアンダーフィルをさらに含む請求項１６に記載の構造。
JP2021117635A 2020-07-17 2021-07-16 応力低減用偏心ビア構造 Pending JP2022019675A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063053317P 2020-07-17 2020-07-17
US63/053,317 2020-07-17
US17/126,881 2020-12-18
US17/126,881 US12094828B2 (en) 2020-07-17 2020-12-18 Eccentric via structures for stress reduction

Publications (1)

Publication Number Publication Date
JP2022019675A true JP2022019675A (ja) 2022-01-27

Family

ID=77249669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021117635A Pending JP2022019675A (ja) 2020-07-17 2021-07-16 応力低減用偏心ビア構造

Country Status (5)

Country Link
US (1) US12094828B2 (ja)
EP (1) EP3940754A1 (ja)
JP (1) JP2022019675A (ja)
CN (1) CN113594045A (ja)
TW (1) TWI782616B (ja)

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146976C (zh) 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US20040040855A1 (en) 2002-08-28 2004-03-04 Victor Batinovich Method for low-cost redistribution and under-bump metallization for flip-chip and wafer-level BGA silicon device packages
TWI221336B (en) * 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
JP4748161B2 (ja) 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
KR100869741B1 (ko) 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 나선형 인덕터
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP5205066B2 (ja) 2008-01-18 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20090278263A1 (en) 2008-05-09 2009-11-12 Texas Instruments Incorporated Reliability wcsp layouts
WO2011125277A1 (ja) 2010-04-07 2011-10-13 株式会社島津製作所 放射線検出器およびそれを製造する方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9620469B2 (en) 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8390119B2 (en) * 2010-08-06 2013-03-05 Mediatek Inc. Flip chip package utilizing trace bump trace interconnection
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8735273B2 (en) 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
KR101867961B1 (ko) * 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8710656B2 (en) 2012-07-20 2014-04-29 International Business Machines Corporation Redistribution layer (RDL) with variable offset bumps
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9773732B2 (en) * 2013-03-06 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for packaging pad structure
US9362236B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9269688B2 (en) 2013-11-06 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace design for enlarge bump-to-trace distance
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US20150228594A1 (en) 2014-02-13 2015-08-13 Qualcomm Incorporated Via under the interconnect structures for semiconductor devices
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9401313B2 (en) 2014-11-19 2016-07-26 Deca Technologies, Inc. Automated optical inspection of unit specific patterning
US9899248B2 (en) 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
EP3038150B1 (en) 2014-12-23 2020-06-03 IMEC vzw Chip scale package with flexible interconnect
KR20160080965A (ko) * 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9818711B2 (en) 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods thereof
US9640498B1 (en) 2015-10-20 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (InFO) package structures and methods of forming same
US9953892B2 (en) 2015-11-04 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer based-semiconductor structure with cavity
KR101933408B1 (ko) 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10147682B2 (en) 2015-11-30 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for stacked logic performance improvement
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9812414B1 (en) * 2016-06-17 2017-11-07 Nanya Technology Corporation Chip package and a manufacturing method thereof
US10141198B2 (en) * 2016-07-08 2018-11-27 Dyi-chung Hu Electronic package and manufacturing method thereof
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10304801B2 (en) 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US9773753B1 (en) 2016-11-18 2017-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor devices and methods of manufacturing the same
US10756040B2 (en) 2017-02-13 2020-08-25 Mediatek Inc. Semiconductor package with rigid under bump metallurgy (UBM) stack
US10181449B1 (en) 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11101209B2 (en) 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US10157871B1 (en) 2017-10-12 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US10515889B2 (en) 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10607941B2 (en) 2018-04-30 2020-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device
US11049805B2 (en) 2018-06-29 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11004812B2 (en) 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10790162B2 (en) 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10522488B1 (en) 2018-10-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning polymer layer to reduce stress
US10784222B2 (en) 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
US12100678B2 (en) 2019-10-30 2024-09-24 Texas Instruments Incorporated Conductive members for die attach in flip chip packages
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines

Also Published As

Publication number Publication date
TWI782616B (zh) 2022-11-01
US12094828B2 (en) 2024-09-17
US20220020693A1 (en) 2022-01-20
TW202205582A (zh) 2022-02-01
CN113594045A (zh) 2021-11-02
EP3940754A1 (en) 2022-01-19

Similar Documents

Publication Publication Date Title
US11031352B2 (en) Routing design of dummy metal cap and redistribution line
KR102093303B1 (ko) 반도체 패키지 및 그 형성 방법
US12021051B2 (en) Semiconductor package and method of forming the same
KR20200136489A (ko) 오프셋 3d 구조를 갖는 멀티-칩 패키지
TWI821704B (zh) 偏心接合結構及其製造方法
KR20200002556A (ko) 휨 감소를 위한 인포 패키지 지지
KR102425696B1 (ko) 강화 패치를 사용한 강화 패키지 및 이를 제조하는 방법
TW201635461A (zh) 封裝體
TWI737054B (zh) 半導體結構、封裝結構及形成半導體結構的方法
KR102582488B1 (ko) 상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법
TW201911508A (zh) 電子封裝件
KR102279469B1 (ko) 반도체 패키지 및 그 형성 방법
JP2022019675A (ja) 応力低減用偏心ビア構造
CN205582891U (zh) 一种集成封装的芯片测试结构
US20240234302A1 (en) Semiconductor packages and methods of forming same
KR20230033450A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TW202349613A (zh) 接合組裝