JP2022019675A - 応力低減用偏心ビア構造 - Google Patents
応力低減用偏心ビア構造 Download PDFInfo
- Publication number
- JP2022019675A JP2022019675A JP2021117635A JP2021117635A JP2022019675A JP 2022019675 A JP2022019675 A JP 2022019675A JP 2021117635 A JP2021117635 A JP 2021117635A JP 2021117635 A JP2021117635 A JP 2021117635A JP 2022019675 A JP2022019675 A JP 2022019675A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive bump
- dielectric layer
- bump
- conductive pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009467 reduction Effects 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 89
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 72
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000007747 plating Methods 0.000 claims description 30
- 238000005304 joining Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000006870 function Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000007769 metal material Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 229920002577 polybenzoxazole Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910017750 AgSn Inorganic materials 0.000 description 1
- -1 AgSnCu Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Piezo-Electric Transducers For Audible Bands (AREA)
Abstract
【課題】半導体ダイには、より多くの機能を集積する必要があり、半導体ダイでは、より多くのI/Oパッドをより小さなエリアにパックする必要がある。【解決手段】方法は、第1の誘電体層に延在する第1のビアを含む第1の再分配線を形成する第1の誘電体層と、第1の再分配線を覆う第2の誘電体層を形成し、第2の誘電体層をパターニングしてビア開口部を形成する第1の誘電体層上の第1のトレースと、を含む。第1の再分配線は、ビア開口部を介して露出している。方法はさらに、導電性材料をビア開口部に堆積させて第2の誘電体層に第2のビアを形成し、導電性パッドを第2のビアの上に配置して接触させ、導電性パッド上に導電性バンプを形成する。導電性パッドは導、電性バンプよりも大きい。第2のビアは、導電性バンプの中心線からオフセットされている。【選択図】図20
Description
優先権主張及び相互参照
この出願は、2020年7月17日に出願され、「ファンアウト構造の応力低減用のスタッキングビアの新規な偏心構造」と題された米国特許出願第63/053、317号明細書の利益を請求している。
この出願は、2020年7月17日に出願され、「ファンアウト構造の応力低減用のスタッキングビアの新規な偏心構造」と題された米国特許出願第63/053、317号明細書の利益を請求している。
半導体技術の発展に伴い、半導体チップ/ダイの小型化が進んでいる。ところで、半導体ダイには、より多くの機能を集積する必要がある。したがって、半導体ダイでは、より多くのI/0パッドをより小さなエリアにパックする必要があり、I/Oパッドの密度が時間の経過とともに急速に上昇している。その結果、半導体ダイのパッケージングがより困難となり、パッケージングの歩留まりに悪影響を及ぼす。
典型的な接合構造は、金属パッドであるアンダー・バンプ金属(UBM)、及びUBM上の金属ピラーを含み得る。半田領域は、金属ピラーを別のパッケージ部品の別の電気コネクタに接合するために用いられる。
典型的な接合構造は、金属パッドであるアンダー・バンプ金属(UBM)、及びUBM上の金属ピラーを含み得る。半田領域は、金属ピラーを別のパッケージ部品の別の電気コネクタに接合するために用いられる。
本発明の態様は、添付図面を参照しながら、以下の詳細な説明から最もよく理解される。業界の標準的技法に従って、様々なフィーチャが一定のスケールで描かれていないことに注意すべきである。実際、様々なフィーチャの寸法は、説明を明確にするために任意に増減できる。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。
いくつかの実施形態による偏心接合構造を含むパッケージを示している。
いくつかの実施形態による偏心接合構造の断面図を示している。
いくつかの実施形態による偏心接合構造の上面図を示している。
いくつかの実施形態による偏心接合構造の断面図を示している。
いくつかの実施形態による偏心接合構造の上面図を示している。
いくつかの実施形態によるシミュレーションされた構造を示している。
いくつかの実施形態によるシミュレーションされた構造を示している。
いくつかの実施形態による、偏心接合構造を含む相互接続部品を形成するためのプロセスフローを示している。
以下の開示は、本発明の異なる特徴部を実施するための多くの異なる実施形態又は実施例を提供する。本開示を簡略化するために、構成要素及び配置の特定の実施例を以下に説明する。もちろん、これらは単なる実施例であり、限定することを意図したものではない。例えば、以下に続く説明における第2の特徴の上方又は上の第1の特徴部の形成は、第1と第2の特徴部が直接接触して形成される実施形態を含み得、また、第1と第2の特徴部が直接接触しないように、付加的な特徴部が第1と第2の特徴の間に形成される実施形態を含み得る。さらに、本開示は、さまざまな実施例において参照符号及び/又は文字を繰り返す場合がある。この繰り返しは、単純さと明快さを目的としており、それ自体では、説明した様々な実施形態及び/又は構成の間の関係を示すものではない。
さらに、図に示されているように、1つの素子又は特徴と別の素子又は特徴との関係を説明しやすくするために、「下」、「下方」、「下部」、「上」、「上部」などのような空間的に相対的な用語を本明細書で使用することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用中又は動作中の装置の異なる方向を包含することを意図している。装置は、他の方向に配向してもよく(90度又は他の配向に回転されてもよい)、本明細書で使用される空間的に相対的な記述子は、同様にそれに応じて解釈され得る。
偏心接合構造を有するパッケージ及びその形成方法を提供する。本開示のいくつかの実施形態によれば、導電性バンプ(金属ピラーでもよい)は形成され、導電性パッドは導電性バンプの下に形成され、導電性パッドは導電性パッドよりも大きい。第1のビアは、導電性パッドには下地結合されている。第1のビアは、上地導電性バンプの中心から垂直方向にオフセットされている。第1のビアに下地及び電気的に接続される複数の第2のビアも、第1のビアからオフセットされている。オフセットは、高い熱膨張係数(CTE)値を持つビアとパッドが垂直に位置合わせされるのを妨げる可能性があり、したがって応力を低減する可能性がある。本明細書で論じられる実施形態は、本開示の主題を作成又は使用することを可能にする例を提供するものであり、当業者は、異なる実施形態の企図された範囲内に留まりながら行うことができる修正を容易に理解する。様々な図及び例示的な実施形態を通して、同様の参照番号は、同様の要素を指定するために使用される。方法の実施形態は、特定の順序で実行されるものとして説明され得るが、他の方法の実施形態は、任意の論理的な順序で実行され得る。
図1~12は、本開示のいくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。対応するプロセスは、図20に示すプロセスフローにも概略的に反映されている。偏心接合構造を含む相互接続部品は、キャリアを起点として形成されるが、デバイスダイのファンアウト相互接続構造、デバイスダイの一部、又はインターポーザなどの他の部品を起点として形成されてもよいことが理解される。
図1は、キャリア20及びキャリア20上に形成された剥離フィルム22を示している。キャリア20は、ガラスキャリア、シリコンウェーハ、有機キャリアなどであり得る。キャリア20は、いくつかの実施形態による、円形の上面視形状を有し得る。剥離フィルム22は、レーザービームなどの放射線下で分解することができるポリマー系材料(光熱変換(LTHC)材料など)で形成することができ、したがって、キャリア20は、後続のプロセスで形成されるであろう上地構造から剥離され得る。本開示のいくつかの実施形態によれば、剥離フィルム22は、エポキシ系の熱剥離材から形成され、キャリア20上にコーティングされている。
図1から図4に示すように、複数の誘電体層及び複数のRDLは、剥離フィルム22上に形成される。それぞれのプロセスは、図20に示すように、プロセスフロー200においてプロセス202として示されている。図1を参照すると、誘電体層24が最初に剥離フィルム22上に形成される。本開示のいくつかの実施形態によれば、誘電体層24は、フォトリソグラフィープロセスを使用して容易にパターニングされ得る、ポリベンゾオキサゾール(PBO)、ポリイミド、ベンゾシクロブテン(BCB)などの感光材料であり得るポリマーから形成される。
いくつかの実施形態によれば、再分配線(RDL)26は、誘電体層24上に形成される。RDL26の形成は、誘電体層24上にシード層(図示せず)を形成し、シード層上にフォトレジストなどのパターニングされたマスク(図示せず)を形成し、次いで露出シード層上に金属めっきプロセスを実行することを含み得る。次に、パターニングされたマスクと、パターニングされたマスクで覆われたシード層の部分は除去され、図1のようにRDL26が残る。本開示のいくつかの実施形態によれば、シード層は、チタン層及びチタン層上の銅層を含む。シード層は、例えば、物理気相成長(PVD)又は同様のプロセスを使用して形成され得る。めっきは、例えば無電解めっきを用いて行われる。
さらに図1を参照すると、誘電体層28はRDL26上に形成される。誘電体層28の底面は、RDL26及び誘電体層24の上表面と接触する。本開示のいくつかの実施形態によれば、誘電体層28は、PBO、ポリイミド、BCBなどの感光材料であり得るポリマーから形成される。あるいは、誘電体層28は、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸窒化ケイ素などの非有機誘電体材料を含み得る。次に、誘電体層28はパターニングされて、その中に開口部30を形成する。したがって、RDL26のいくつかの部分は、誘電体層28の開口部30を通して露出されている。
次に、図2を参照すると、RDL26に接続するためにRDL32が形成される。RDL32は、誘電体層28上の金属トレース(金属線)を含む。RDL32はまた、誘電体層28の開口部30に延在するビアを含む。RDL32はまた、めっきプロセスを介して形成することができ、RDL32のそれぞれは、シード層(図示せず)及びシード層上にめっきされた金属材料を含む。いくつかの実施形態では、RDL32の形成は、ビア開口部内に延在するブランケット金属シード層を堆積し、及びビア開口部の真上に形成された開口部を備えためっきマスク(フォトレジストなど)の形成しパターニングすることを含み得る。次に、めっきプロセスを行うことによって、ビア開口部30を完全に充填し、誘電体層28の上表面よりも高い部分を有する金属材料をめっきする。その後、めっきマスクを除去した後、エッチングプロセスを行うことによって、めっきマスクに覆われていた金属シード層の露出部分を除去する。金属シード層及びめっき金属材料の残りの部分は、RDL32である。
金属シード層及びめっき材料は、同じ材料又は異なる材料で形成され得る。RDL32の金属材料は、金属又は銅、アルミニウム、タングステン、又はそれらの合金を含む金属合金を含み得る。RDL32は、RDL線(トレース又はトレース部分とも呼ばれる)32L及びビア部分(ビアとも呼ばれる)32Vを含み、トレース部分32Lは誘電体層28上にあり、ビア部分32Vは誘電体層28内にある。トレース部分32L及びビア部分(ビアとも呼ばれる)32Vは同じめっきプロセスで形成されるので、ビア32V及びそれに対応する上地トレース部分32Lとの間に区別可能なインタフェースがない。また、ビア32Vのそれぞれは、対応する下部よりも上部が広いテーパー形状の輪郭を有することができる。
図3を参照すると、誘電体層34は、RDL32及び誘電体層28の上に形成されている。誘電体層34は、誘電体層28のものと同じ候補材料のグループから選択され得るポリマーを使用して形成され得る。例えば、誘電体層34は、PBO、ポリイミド、BCBなどから形成され得る。あるいは、誘電体層34は、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸窒化ケイ素などの非有機誘電体材料を含んでもよい。
図3は、RDL32に電気的に接続されたRDL36の形成をさらに示している。RDL36の形成は、RDL32を形成するためのものと同様の方法及び材料を採用することができる。RDL36は、トレース部分(RDL線)36L及びビア部分(ビア)36Vを含み、トレース部分36Lは誘電体層34上にあり、ビア部分36Vは誘電体層34内に延在する。また、ビア36Vのそれぞれは、対応する下部よりも上部が広いテーパー形状の輪郭を有することができる。
図4は、誘電体層38と42、及びRDL40と44の形成を示している。本開示のいくつかの実施形態によれば、誘電体層38及び42は、誘電体層34及び28を形成するための候補材料の同じグループから選択される材料から形成され、前述のように、有機材料又は無機材料を含み得る。なお、図示の実施形態では、4つの誘電体層28、34、38、42、及びその中で形成されたそれぞれのRDL32、36、40、44は、例として論じられているが、より少ない又はより多くの誘電体層とRDL層は、ルーティング要件に応じて、採用され得る。
図5から10は、いくつかの実施形態による、ビア56、導電性パッド58、及び導電性バンプ60(図10)の形成を示している。図5を参照すると、誘電体層46は形成されている。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス204として示されている。いくつかの実施形態では、誘電体層46は、PBO、ポリイミド、BCBなどの感光材料であり得るポリマーで形成されている。誘電体層46は、ビア開口部48を形成するようにパターニングされ、その結果、RDL線44Lの下地パッド部分が露出する。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス206として示されている。いくつかの実施形態によれば、ビア開口部48は、それぞれの下地ビア44Vから横方向にオフセットされている。図5に示すように、一部のビア44V(ビア44V-1など)は、上地RDL線44L(44L1など)の中心に位置合わせされる。他の一部のビア44Vは、それぞれの上地RDL線44Lの中心からオフセットされ得る。例えば、ビア44V-2は、RDL線44L-2の中央から右側にオフセットされる。
図6を参照すると、金属シード層51が堆積されている。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス208として示されている。いくつかの実施形態によれば、金属シード層51は、チタン層及びチタン層上の銅層を含む。代替の実施形態によれば、金属シード層51は、誘電体層46と物理的に接触している単一の銅層を含む。次に、めっきマスク50は形成され、パターニングされ、開口部52はめっきマスク50に形成される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス210として示されている。ビア開口部48は、開口部52の下にあり、開口部52と結合される。開口部52の上面視形状は、円形であってもよいし、六角形、八角形等の多角形であってもよい。
図7を参照すると、めっきプロセスにより金属材料54が堆積される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス212として示されている。めっきプロセスは、電気化学めっき、無電解めっきなどを含み得る。いくつかの実施形態によれば、金属材料54は、銅又は銅合金を含む。めっき材料54の上表面が平面になるように、プロセス条件を調整することができる。代替の実施形態によれば、金属材料54の上表面の部分は、破線53によって示されるように、凹部を有することができ、この凹部は、ビア開口部48(図7)の充填によって形成される。
後続のプロセスでは、フォトレジストであり得るめっきマスク50は、例えば、アッシングプロセスによって除去される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス214として示されている。したがって、金属シード層51の下地部分が露出している。
図8を参照すると、金属シード層51を除去せずに、めっきマスク57は金属シード層51及びめっき材料54上に形成され、開口部52’はめっき材料54を露出させるために形成されている。それぞれのプロセスは、図20に示されるように、プロセスフロー200のプロセス216として示されている。次に、導電性バンプ60は、例えば、電気化学めっきプロセス又は無電解めっきプロセスであり得るめっきプロセスによって形成される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス218として示されている。導電性バンプ60の全体は、銅又は銅合金などの均質な材料で形成され得る。導電性バンプ60と下地めっき材料54は、間に識別可能な界面があり得て、又は間に識別可能な界面なしに(例えば、両方が銅で形成されている場合)互いに融合され得る。導電性バンプ60は、その形状から、金属ピラー又は金属ロッドとも呼ばれる。例えば、図19は、円形の上面視形状を有する例示的な導電性バンプ60を示し、開口部52’の上面視形状に応じて、六角形、八角形などの他の形状も採用することができる。図9は、いくつかの実施形態による半田領域62の堆積をさらに示しており、これもめっきによって堆積される。半田領域62は、AgSn、AgSnCu、SnPbなどから形成されるか、又はそれらを含み得る。代替の実施形態によれば、半田領域62は形成されない。
後続のプロセスでは、めっきマスク57は、例えば、アッシングによって除去される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス220として示されている。次に、ウェットエッチングプロセス又はドライエッチングプロセスであり得るエッチングプロセスを実行することによって、金属シード層51の露出部分を除去する。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス222として示されている。めっき金属材料54の真下の金属シード層51の部分が残されている。説明全体を通して、金属材料54及び金属シード層51の下地の残りの部分は、まとめてビア56(最上層のビアとも呼ばれる)及び導電性パッド58と呼ばれる。得られた構造は、図10に示される。ビア56は誘電体層46内の部分であり、導電性パッド58は誘電体層46上の部分である。ビア56及び導電性パッド58のそれぞれは、金属シード層51の残りの部分、及びめっき材料54の一部を含み得る。導電性バンプ60は、導電性パッド58の真上にあり、導電性パッド58の端部から横方向に凹んでいる。あるいは、導電性パッド58は、導電性バンプ60よりも大きい。
説明全体を通して、剥離フィルム22上の構造は、相互接続部品64と呼ばれる。後続のプロセスでは、相互接続部品64は、半田領域62がフレーム内のテープに接着された状態で、フレーム(図示せず)上に配置され得る。次に、相互接続部品64は、例えば、UV光又はレーザービームを剥離フィルム22に投射することによってキャリア20から剥離され、その結果、剥離フィルム22は、UV光又はレーザービームの熱の下で分解される。それぞれのプロセスは、図20に示すように、プロセスフロー200のプロセス224として示されている。したがって、相互接続部品64は、キャリア20から剥離される。得られた相互接続部品64は、図11に示される。得られた構造では、誘電体層24が露出してもよい。半田領域62は、形成された場合、表面が丸くなるようにリフローされ得る。
さらに図11を参照すると、電気コネクタ66は、RDL26に電気的に接続するように形成されている。いくつかの実施形態によれば、電気コネクタ66はUBMである。また、UBM66の形成プロセスは、誘電体層24をパターニングして開口部を形成するステップと、チタン層上に、チタン層及び銅層を含む金属シード層を堆積するステップと、めっきマスクを形成してパターニングするステップ、導電性材料をめっきするステップと、めっきマスクを除去するステップと、金属シード層をエッチングするステップとを含んでもよい。他の実施形態であれば、電気コネクタ66は半田領域であり、形成プロセスは、開口部を形成するために(例えば、レーザー穴あけを通して)誘電体層24をパターニングするステップと、開口部への半田ボールを配置するステップと、半田領域をリフローするためのリフロープロセスを実行するステップと、を含み得る。
後続のプロセスでは、相互接続部品64は、個片化プロセスにおいて切り離されて、複数の同一の相互接続部品64’(パッケージ部品64’とも呼ばれる)を形成する。個片化プロセスは、スクライブライン68に沿って相互接続部品64を鋸で切ることによって実行され得る。
相互接続部品64’は、パッケージを形成するために用いられる。図12は、パッケージ部品70に接合された相互接続部品64’を含む例示的な構造の一部を示している。いくつかの実施形態によれば、パッケージ部品70の表面上にある電気コネクタ72は、半田領域74を介して相互接続部品64’に接合され得る。図11に示すように、半田領域74は、半田領域62を含み得る。電気コネクタ72は、UBM、金属ピラー、接合パッドなどであり得る。他の実施形態であれば、電気コネクタ72は金属ピラーであり、直接の金属間接合を介して導電性バンプ60に接合されている。これらの実施形態によれば、半田領域62(図11)は形成されず、導電性バンプ60は導電性バンプ72に物理的に結合されている。いくつかの実施形態によれば、アンダーフィル76は、パッケージ部品70と相互接続部品64’との間のギャップに分配される。アンダーフィル76は、導電性パッド58の延長部分の上表面及び側壁と接触しており、延長部分は、上地導電性バンプ60の端部を越えて横方向に延在している。モールド化合物で形成されているか、又はモールド化合物を含み得る封止材78は、分配される。パッケージ部品70の上表面を封止材78の上表面と水平にするために、平坦化プロセスを実行することができる。
図13は、相互接続部品64’の用途を示している。図12に示されている構造は、図13に示されている構造の一部であり得る。各相互接続部品64’は、一つ又は複数のパッケージ部品70(例として、70A及び70Bを含む)に接合されている。偏心接合構造などのいくつかの構造の詳細は詳細に示されていない。詳細は、図11及び12、並びに図14~16を参照して見つかる。いくつかの実施形態によれば、パッケージ部品70は、中央処理装置(CPU)ダイ、グラフィック処理ユニット(GPU)ダイ、モバイルアプリケーションダイ、マイクロコントロールユニット(MCU)ダイ、入出力(IO)ダイ、ベースバンド(BB)ダイ、アプリケーションプロセッサ(AP)ダイなどのロジックダイを含む。パッケージ部品70はまた、ダイナミックランダムアクセスメモリ(DRAM)ダイ、スタティックランダムアクセスメモリ(SRAM)ダイなどのようなメモリダイを含み得る。メモリダイは、ディスクリートメモリダイであり得るか、又は複数の積み重ねられたメモリダイを含むダイスタックの形態であり得る。パッケージ部品70はまた、システムオンチップ(SOC)ダイを含み得る。
いくつかの実施形態によれば、パッケージ部品70は、ロジックダイ又はSOCダイであり得るパッケージ部品70Aを含む。いくつかの実施形態によれば、パッケージ部品70Aは、半導体基板71及び集積回路装置(例えば、トランジスタを含み、図示せず)を含む。パッケージ部品70は、メモリダイ又はメモリスタックであり得るパッケージ部品70Bをさらに含み得る。アンダーフィル76及びモールド化合物78も示されている。
相互接続部品64’は、パッケージ部品80にさらに接合されている。いくつかの実施形態によれば、パッケージ部品80は、インターポーザ、パッケージ基板、プリント回路基板などであるか、又はそれらを含む。接合は、半田領域82を介して実現され得る。アンダーフィル84は、相互接続部品64’とパッケージ部品80との間に分配される。
図14及び15は、いくつかの実施形態による、偏心構造の一部の断面図及び上面図をそれぞれ示している。図示されている一部は、図12の領域84Aにある。いくつかの実施形態によれば、導電性バンプ60と導電性パッド58の両方は対称構造を有する。例えば、図15は、導電性バンプ60及び導電性パッド58が円形の上面視形状を有し得ることを示している。導電性バンプ60及び導電性パッド58は、共通の中心線60Cを有し得て、導電性バンプ60及び導電性パッド58の両方は、中心線60Cに対して対称である。他の実施形態によれば、導電性バンプ60及び導電性パッド58は、中心線60Cに対しても、六角形、八角形などを含むが、これらに限定されない、他の対称的な上面視形状を有し得る。ビア56は中心線60Cからオフセットされている。例えば、図14ではビア56は左にシフトされている。一方、ビア44Vはビア56からオフセットされている。ビア40V、36V、32Vは、ビア44Vに対して垂直に位置合わせされてもよいし、オフセットされてもよい。説明全体を通して、対応する接合構造は、ビア56及び導電性バンプ60の中心線が垂直方向にずれているため、偏心接合構造と呼ばれる。
従来の構造では、ビア56は中心線60Cに位置合わせされていた。ただし、これにより問題が発生する。例えば、導電性バンプ60、導電性パッド58、及びビア44V、40V、36Vは、誘電体層46、42、38、アンダーフィル76、封止材78などの周囲の材料のCTEよりも熱膨張係数(CTE)値が著しく大きい金属で形成される。ビア56、44V(及び場合によってはビア40V及び36V)も中心線60Cに位置合わせされると、得られた構造に高い応力がかかり、剥離及びトレースの破損につながる可能性がある。応力を低減するためにビア44Vが横方向に移動され(ビア56が中心線60Cに位置合わせされている間)、導電性パッド58からオフセットされる場合、得られた構造は、より大きなチップエリアを占めるであろう。本開示では、ビア56は中心線60Cからオフセットされているので、ビア44Vは、エリアペナルティを被ることなくビア56からオフセットされ得るが、応力は低減され得る。例えば、温度が上昇し、RDL線44Lの柔軟性により、ビア56がRDL線44Lの下地部分に下向きの力を加えると、力はビア44Vに伝達されず(又は少なくとも減衰した力が伝達され)、したがって,力は、もしあれば、ビア44Vと下地RDL線及びビアの拡張によって生成された力と複合されない。
図18及び19は、シミュレーションを実行する2つの構造を示している。図18に示す構造は、導電性バンプ60’、ビア56’、RDLパッド44L’、及びビア44V’が垂直に位置合わせされる従来の構造を表している。図19に示される構造は、本開示のいくつかの実施形態に従って形成された構造を表し、構造は導電性バンプ60、導電性パッド58、ビア56、RDL線44L、及びビア44Vを有する。ビア56は、導電性バンプ60及び導電性パッド58の中心線からオフセットされている。ビア44Vはビア56からオフセットされている。シミュレーションの結果、RDL線40L’(図18)に印加される応力が規格化された大きさ1.0の場合、RDL線40L(図19)に印加される応力が規格化された大きさ0.9となり、これは、本開示の実施形態が、従来の構造と比較して10パーセント減少した応力を有することを意味する。
図14に戻ると、いくつかの実施形態によれば、ビア56は、間隔S1によって導電性バンプ60の中心線60Cからオフセットされている。オフセット間隔S1は、約8.5μm以上であり得て、約8.5μmから約20μmの間の範囲であり得る。さらに、ビア56は、導電性バンプ60によって少なくとも部分的に重なっていることが望ましい。例えば、図14は、ビア56の右側部分が導電性バンプ60と重なっており、一方、ビア56の左側部分が導電性バンプ60の左端を超えて延在することを示している。導電性バンプ60の(少なくとも部分的な)重なりは、ビア56が導電性パッド58と導電性バンプ60の両方を支持し、ビア56が受けた応力を導電性パッド58からRDL線44Lに適切に通過させるのに有利である。これにより、RDL線44Lが適切な量の応力を吸収できるようになる。他の実施形態によれば、図15に示すように、ビア56は、55として示される位置まで僅かに右にシフトされ得て、その結果、ビア56全体は導電性バンプ60と重なる。例えば、いくつかの実施形態によれば、ビア56の左端は、導電性バンプ60の左端に位置合わせされる。図15から理解され得るように、導電性パッド58のサイズを導電性バンプ60のサイズよりも大きくすることにより、ビア56が所望の距離だけシフトすることが可能になる。
図14に示されるように、本開示のいくつかの実施形態によれば、ビア44Vは、中心線60C及びビア56の両方からオフセットされている。ビア44V及びビア56はまた、中心線60Cに対して反対方向にオフセットされる。いくつかの実施形態によれば、ビア56及び44Vは、中心線60Cの反対側にあり、ビア56もビア44Vも、中心線60Cを通過する部分を有するビア56でもビア44Vでもない。ビア56及び44を中心線60Cから反対方向にオフセットすると、ビア56と44Vとの間の距離が増加し、ビア56及び44Vを相互接続するRDL線44Lの部分の長さが増加する可能性がある。これにより、RDL線44Lが応力を吸収する能力も向上する可能性がある。いくつかの実施形態によれば、ビア40V、36V、及び/又は32Vは、ビア44Vに垂直に位置合わせされる。代替の実施形態によれば、ビア40V、36V、及び/又は32Vのそれぞれ又はすべては、ビア44Vから左又は右のいずれかに向かって横方向にオフセットされ得る。
代替の実施形態によれば、ビア44Visの中心線44VCは、僅かなオフセット量で中心線60Cから依然としてオフセットされているが、ビア44Vは依然として中心線60Cによって通過されている。ビア44Vをビア56とは反対方向にオフセットさせることで、ビア56とビア44Vとの横方向の間隔が広がり、RDL線44Lによる応力吸収が向上する。他方、ビア44Vは、導電性パッド58及び導電性バンプ60によって重なってもよく、そのため、ビア44Vは、導電性パッド58及び導電性バンプ60によって占められるのと同じチップエリアを占めるので、(信号の再ルーティングの理由のために必要でない限り)追加のチップエリアを占めることはない。
再び図15を参照すると、いくつかの寸法がマークされている。いくつかの実施形態によれば、上面図から、中心線60Cとビア56の端部との間の横方向の間隔S2は、約4μmから約12μmの間の範囲にあり得る。導電性パッド58のビア58の直径は、約30μmから50μmの間の範囲であり得る。導電性バンプ60のビア60の直径は、約20μmから40μmの間の範囲であり得る。ビア56及びビア44Vの直径は、30μm以内の範囲内であり得る。いくつかの実施形態では、ビア56及びビア44Vの直径は、約7μmから約20μmの間の範囲であり得る。
図16及び17は、代替の実施形態による、偏心構造の一部の断面図及び上面図をそれぞれ示している。図示される一部は、図12の領域84Bにある。これらの実施形態は、ビア44Vが導電性バンプ60の中心線60Cに位置合わせされることを除いて、図14及び15に示される実施形態と同様である。ビア40V、36V、及び32Vのそれぞれ又はすべては、左又は右のいずれかに向かって、ビア44Vに垂直に位置合わせされるか、又はビア44Vから横方向にオフセットされ得る。これらの実施形態は、ビア56とビア44Vとの間隔が、パッドアンドトレース部分44Lによる適切な応力吸収を提供するのに十分な大きさである場合、例えば、減少が飽和に近い場合、及び間隔の更なる拡大が、応力の大幅な低減にはならない場合に採用され得る。図14に示す構造と比較すると、ビア44V(及びビア40Vと36V)は左にシフトされているため、チップエリアの右側は、他のRDL(RDL線44A、40A、36Aなど)のルーティング用に提供される。
ビア56及びビア44Vのサイズに応じて、ビア44Vの僅かな一部がビア56と重なる場合があり、或いは、ビア44Vの全体がビア56からオフセットされる場合がある。対応するビア56及び44Vは破線で示され(図17)、それぞれビア56”及び44V’としてマークされている。
上記の例示的な実施形態では、偏心接合構造は、ビルドアップ基板内に形成される。代替の実施形態によれば、偏心接合構造は、半導体基板及び半導体基板内の貫通ビアを含み得るインターポーザ内に形成され得る。例えば、貫通ビアを露出させるための裏面研磨後にRDLがインターポーザに形成される場合には、偏心接合構造はインターポーザのRDL構造の一部として形成されてもよい。さらに別の実施形態によれば、偏心接合構造は、チップ・オン・ウェ-ハ・オン・基板(CoWoS)パッケージで形成され得て、偏心接合構造は、ウェーハとパッケージ基板のいずれか又は両方で形成され得る。さらに別の実施形態によれば、偏心接合構造は、ファンアウトパッケージで形成され得て、偏心接合構造は、デバイスダイの成形後に形成されるファンアウトRDLで形成され得る。
上記の実施形態では、3次元(3D)パッケージを形成するために、本開示のいくつかの実施形態に従って、いくつかのプロセス及び特徴が説明されている。他の特徴及びプロセスも含まれる場合がある。例えば、3Dパッケージ又は3DICデバイスの検証試験を支援するために試験構造が含まれる場合がある。試験構造は、例えば、再分配層又は基板上に形成された試験パッドを含み得て、これにより、3Dパッケージング又は3DICの試験、プローブ及び/又はプローブカードの使用などが可能になる。検証試験は、最終構造だけでなく中間構造でも実行され得る。さらに、本明細書に開示される構造及び方法は、歩留まりを向上させ、コストを削減するために、既知の良好なダイの中間検証を組み込んだ試験方法と組み合わせて使用され得る。
本開示の実施形態は、いくつかの有利な特徴を有する。偏心接合構造を形成することにより、接合構造及び周囲の特徴の応力が低減される。応力の低減は、製造コストの増大を招くことなく、チップエリアペナルティを招くこともない。
本開示のいくつかの実施形態によれば、方法は、第1の誘電体層を形成するステップと、前記第1の誘電体層内に延在する第1のビアと、前記第1の誘電体層上の第1のトレースとを含む第1の再分配線を形成するステップと、前記第1の再分配線を覆う第2の誘電体層を形成するステップと、前記第2の誘電体層をパターニングしてビア開口部を形成するステップであって、前記第1の再分配線は前記ビア開口部を介して露出するステップと、前記ビア開口部内に導電性材料を堆積して、前記第2の誘電体層に第2のビアを形成すると共に、導電性パッドを前記第2のビアの上に配置して接触させるステップと、導電性パッド上に導電性バンプを形成するステップであって、導電性パッドは導電性バンプよりも大きく、第2のビアは導電性バンプの中心線からオフセットされているステップと、を含む。一実施形態によれば、第2のビア及び導電性パッドは、共通のめっきプロセスによって形成される。一実施形態によれば、第2のビア、導電性パッド、及び導電性バンプは、同じ金属シード層を使用して形成される。一実施形態によれば、方法は、前記導電性バンプ上にパッケージ部品を接合するステップと、アンダーフィルを分配するステップであって、前記アンダーフィルは導電性バンプの第1の側壁に接触し、前記アンダーフィルはさらに導電性パッドの上表面及び第2の側壁に接触するステップと、をさらに含む。一実施形態によれば、第2のビアは、導電性バンプと重なる第1の部分と、導電性バンプの対応する端部を超えて延在する第2の部分とを備える。一実施形態によれば、第1のビアは、導電性バンプの中心線からさらにオフセットされており、第1のビア及び第2のビアは、導電性バンプの中心線の反対側にある。一実施形態によれば、第1のビアは、導電性バンプによって重なる少なくとも一部を含む。一実施形態によれば、第1のビアは、導電性バンプの中心線に位置合わせされる。
本開示のいくつかの実施形態によれば、構造は、第1の誘電体層と、前記第1の誘電体層内に延在する第1のビアと、第1の誘電体層上の導電性トレースであって、導電性トレースが第1のビア上にあり、第1のビアに結合されるものと、前記導電性トレースを覆う第2の誘電体層と、第2の誘電体層上の第2のビアと、前記第2のビア上に配置され、前記第2のビアに接触する導電性パッドと、前記導電性パッド上に配置され、前記導電性パッドに接触する導電性バンプであって、前記導電性パッドは前記導電性バンプの端部よりも側方に延在し、前記第2のビアと前記導電性バンプとは偏心しているものと、を含む。一実施形態によれば、導電性バンプ及び導電性パッドは、円形の上面視形状を有する。一実施形態によれば、第2のビアは、第1の部分が導電性バンプと重なっている。一実施形態によれば、第2のビアは、導電性バンプの端部を越えて延在する第2の部分をさらに含む。一実施形態によれば、第1のビアは、導電性バンプの中心線に位置合わせされる。一実施形態によれば、第1のビアは、導電性バンプの中心線からオフセットされている。一実施形態によれば、第1のビアと第2のビアは、導電性バンプの中心線の反対側にあり、第2のビアは、さらに導電性バンプと部分的に重なっている。
本開示のいくつかの実施形態によれば、構造は、複数の誘電体層と、前記複数の誘電体層内の複数の再分配線であって、前記複数の再分配線の各々は、ビアと、前記ビア上に配置されて接触するトレースとを有し、前記複数の再分配線内の前記ビアは、積み重ねられてビアスタックを形成し、ビアは垂直に位置合わせされるものと、前記複数の再分配線のうちの最上層の再分配線における最上層のトレース上に配置され、接触する最上層のビアと、前記最上層のビア上に配置され、前記最上層のビアに接触する導電性パッドと、前記導電性パッド上に配置され、結合された導電性バンプであって、前記導電パッドと前記導電性バンプとは共通の中心線を共有し、前記最上層のビアは前記共通の中心線からオフセットされており、前記最上層のビアの少なくとも一部は前記導電性バンプに重なっているものと、含む。一実施形態によれば、前記共通の中心線は前記最上層のビアを通過しない。一実施形態によれば、前記最上層のビアは前記導電性バンプと完全に重なっている。一実施形態によれば、前記最上層のビアは、前記導電性バンプと部分的に重なっている。一実施形態によれば、前記構造は、前記導電性バンプの第1の側壁、及び前記導電性パッドの第2の側壁及び上表面に接触するアンダーフィルをさらに含む。
前述は、当業者が本開示の態様をよりよく理解できるように、いくつかの実施形態の特徴を概説している。当業者であれば、本明細書に開示された実施形態と同様の目的及び/又は効果を奏する他の工程及び構造を設計又は変更するための基礎として、本開示を容易に用いることができることは、当業者には理解されるところである。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例、置換例及び修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。
さらに、図に示されているように、1つの素子又は特徴と別の素子又は特徴との関係を説明しやすくするために、「下」、「下方」、「下部」、「上」、「上部」などのような空間的に相対的な用語を本明細書で使用することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用中又は動作中の装置の異なる方向を包含することを意図している。装置は、他の方向に配向してもよく(90度又は他の配向に回転されてもよい)、本明細書で使用される空間的に相対的な記述子は、同様にそれに応じて解釈され得る。
偏心接合構造を有するパッケージ及びその形成方法を提供する。本開示のいくつかの実施形態によれば、導電性バンプ(金属ピラーでもよい)は形成され、導電性パッドは導電性バンプの下に形成され、導電性パッドは導電性パッドよりも大きい。第1のビアは、導電性パッドには下地結合されている。第1のビアは、上地導電性バンプの中心から垂直方向にオフセットされている。第1のビアに下地及び電気的に接続される複数の第2のビアも、第1のビアからオフセットされている。オフセットは、高い熱膨張係数(CTE)値を持つビアとパッドが垂直に位置合わせされるのを妨げる可能性があり、したがって応力を低減する可能性がある。本明細書で論じられる実施形態は、本開示の主題を作成又は使用することを可能にする例を提供するものであり、当業者は、異なる実施形態の企図された範囲内に留まりながら行うことができる修正を容易に理解する。様々な図及び例示的な実施形態を通して、同様の参照番号は、同様の要素を指定するために使用される。方法の実施形態は、特定の順序で実行されるものとして説明され得るが、他の方法の実施形態は、任意の論理的な順序で実行され得る。
図1~12は、本開示のいくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。対応するプロセスは、図20に示すプロセスフローにも概略的に反映されている。偏心接合構造を含む相互接続部品は、キャリアを起点として形成されるが、デバイスダイのファンアウト相互接続構造、デバイスダイの一部、又はインターポーザなどの他の部品を起点として形成されてもよいことが理解される。
図1は、キャリア20及びキャリア20上に形成された剥離フィルム22を示している。キャリア20は、ガラスキャリア、シリコンウェーハ、有機キャリアなどであり得る。キャリア20は、いくつかの実施形態による、円形の上面視形状を有し得る。剥離フィルム22は、レーザービームなどの放射線下で分解することができるポリマー系材料(光熱変換(LTHC)材料など)で形成することができ、したがって、キャリア20は、後続のプロセスで形成されるであろう上地構造から剥離され得る。本開示のいくつかの実施形態によれば、剥離フィルム22は、エポキシ系の熱剥離材から形成され、キャリア20上にコーティングされている。
図1から図4に示すように、複数の誘電体層及び複数のRDLは、剥離フィルム22上に形成される。それぞれのプロセスは、図20に示すように、プロセスフロー200においてプロセス202として示されている。図1を参照すると、誘電体層24が最初に剥離フィルム22上に形成される。本開示のいくつかの実施形態によれば、誘電体層24は、フォトリソグラフィープロセスを使用して容易にパターニングされ得る、ポリベンゾオキサゾール(PBO)、ポリイミド、ベンゾシクロブテン(BCB)などの感光材料であり得るポリマーから形成される。
いくつかの実施形態によれば、再分配線(RDL)26は、誘電体層24上に形成される。RDL26の形成は、誘電体層24上にシード層(図示せず)を形成し、シード層上にフォトレジストなどのパターニングされたマスク(図示せず)を形成し、次いで露出シード層上に金属めっきプロセスを実行することを含み得る。次に、パターニングされたマスクと、パターニングされたマスクで覆われたシード層の部分は除去され、図1のようにRDL26が残る。本開示のいくつかの実施形態によれば、シード層は、チタン層及びチタン層上の銅層を含む。シード層は、例えば、物理気相成長(PVD)又は同様のプロセスを使用して形成され得る。めっきは、例えば無電解めっきを用いて行われる。
さらに図1を参照すると、誘電体層28はRDL26上に形成される。誘電体層28の底面は、RDL26及び誘電体層24の上表面と接触する。本開示のいくつかの実施形態によれば、誘電体層28は、PBO、ポリイミド、BCBなどの感光材料であり得るポリマーから形成される。あるいは、誘電体層28は、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸窒化ケイ素などの非有機誘電体材料を含み得る。次に、誘電体層28はパターニングされて、その中に開口部30を形成する。したがって、RDL26のいくつかの部分は、誘電体層28の開口部30を通して露出されている。
次に、図2を参照すると、RDL26に接続するためにRDL32が形成される。RDL32は、誘電体層28上の金属トレース(金属線)を含む。RDL32はまた、誘電体層28の開口部30に延在するビアを含む。RDL32はまた、めっきプロセスを介して形成することができ、RDL32のそれぞれは、シード層(図示せず)及びシード層上にめっきされた金属材料を含む。いくつかの実施形態では、RDL32の形成は、ビア開口部内に延在するブランケット金属シード層を堆積し、及びビア開口部の真上に形成された開口部を備えためっきマスク(フォトレジストなど)の形成しパターニングすることを含み得る。次に、めっきプロセスを行うことによって、ビア開口部30を完全に充填し、誘電体層28の上表面よりも高い部分を有する金属材料をめっきする。その後、めっきマスクを除去した後、エッチングプロセスを行うことによって、めっきマスクに覆われていた金属シード層の露出部分を除去する。金属シード層及びめっき金属材料の残りの部分は、RDL32である。
金属シード層及びめっき材料は、同じ材料又は異なる材料で形成され得る。RDL32の金属材料は、金属又は銅、アルミニウム、タングステン、又はそれらの合金を含む金属合金を含み得る。RDL32は、RDL線(トレース又はトレース部分とも呼ばれる)32L及びビア部分(ビアとも呼ばれる)32Vを含み、トレース部分32Lは誘電体層28上にあり、ビア部分32Vは誘電体層28内にある。トレース部分32L及びビア部分(ビアとも呼ばれる)32Vは同じめっきプロセスで形成されるので、ビア32V及びそれに対応する上地トレース部分32Lとの間に区別可能なインタフェースがない。また、ビア32Vのそれぞれは、対応する下部よりも上部が広いテーパー形状の輪郭を有することができる。
図3を参照すると、誘電体層34は、RDL32及び誘電体層28の上に形成されている。誘電体層34は、誘電体層28のものと同じ候補材料のグループから選択され得るポリマーを使用して形成され得る。例えば、誘電体層34は、PBO、ポリイミド、BCBなどから形成され得る。あるいは、誘電体層34は、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸窒化ケイ素などの非有機誘電体材料を含んでもよい。
図3は、RDL32に電気的に接続されたRDL36の形成をさらに示している。RDL36の形成は、RDL32を形成するためのものと同様の方法及び材料を採用することができる。RDL36は、トレース部分(RDL線)36L及びビア部分(ビア)36Vを含み、トレース部分36Lは誘電体層34上にあり、ビア部分36Vは誘電体層34内に延在する。また、ビア36Vのそれぞれは、対応する下部よりも上部が広いテーパー形状の輪郭を有することができる。
図4は、誘電体層38と42、及びRDL40と44の形成を示している。本開示のいくつかの実施形態によれば、誘電体層38及び42は、誘電体層34及び28を形成するための候補材料の同じグループから選択される材料から形成され、前述のように、有機材料又は無機材料を含み得る。なお、図示の実施形態では、4つの誘電体層28、34、38、42、及びその中で形成されたそれぞれのRDL32、36、40、44は、例として論じられているが、より少ない又はより多くの誘電体層とRDL層は、ルーティング要件に応じて、採用され得る。
図5から10は、いくつかの実施形態による、ビア56、導電性パッド58、及び導電性バンプ60(図10)の形成を示している。図5を参照すると、誘電体層46は形成されている。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス204として示されている。いくつかの実施形態では、誘電体層46は、PBO、ポリイミド、BCBなどの感光材料であり得るポリマーで形成されている。誘電体層46は、ビア開口部48を形成するようにパターニングされ、その結果、RDL線44Lの下地パッド部分が露出する。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス206として示されている。いくつかの実施形態によれば、ビア開口部48は、それぞれの下地ビア44Vから横方向にオフセットされている。図5に示すように、一部のビア44V(ビア44V-1など)は、上地RDL線44L(44L1など)の中心に位置合わせされる。他の一部のビア44Vは、それぞれの上地RDL線44Lの中心からオフセットされ得る。例えば、ビア44V-2は、RDL線44L-2の中央から右側にオフセットされる。
図6を参照すると、金属シード層51が堆積されている。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス208として示されている。いくつかの実施形態によれば、金属シード層51は、チタン層及びチタン層上の銅層を含む。代替の実施形態によれば、金属シード層51は、誘電体層46と物理的に接触している単一の銅層を含む。次に、めっきマスク50は形成され、パターニングされ、開口部52はめっきマスク50に形成される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス210として示されている。ビア開口部48は、開口部52の下にあり、開口部52と結合される。開口部52の上面視形状は、円形であってもよいし、六角形、八角形等の多角形であってもよい。
図7を参照すると、めっきプロセスにより金属材料54が堆積される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス212として示されている。めっきプロセスは、電気化学めっき、無電解めっきなどを含み得る。いくつかの実施形態によれば、金属材料54は、銅又は銅合金を含む。めっき材料54の上表面が平面になるように、プロセス条件を調整することができる。代替の実施形態によれば、金属材料54の上表面の部分は、破線53によって示されるように、凹部を有することができ、この凹部は、ビア開口部48(図7)の充填によって形成される。
後続のプロセスでは、フォトレジストであり得るめっきマスク50は、例えば、アッシングプロセスによって除去される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス214として示されている。したがって、金属シード層51の下地部分が露出している。
図8を参照すると、金属シード層51を除去せずに、めっきマスク57は金属シード層51及びめっき材料54上に形成され、開口部52’はめっき材料54を露出させるために形成されている。それぞれのプロセスは、図20に示されるように、プロセスフロー200のプロセス216として示されている。次に、導電性バンプ60は、例えば、電気化学めっきプロセス又は無電解めっきプロセスであり得るめっきプロセスによって形成される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス218として示されている。導電性バンプ60の全体は、銅又は銅合金などの均質な材料で形成され得る。導電性バンプ60と下地めっき材料54は、間に識別可能な界面があり得て、又は間に識別可能な界面なしに(例えば、両方が銅で形成されている場合)互いに融合され得る。導電性バンプ60は、その形状から、金属ピラー又は金属ロッドとも呼ばれる。例えば、図19は、円形の上面視形状を有する例示的な導電性バンプ60を示し、開口部52’の上面視形状に応じて、六角形、八角形などの他の形状も採用することができる。図9は、いくつかの実施形態による半田領域62の堆積をさらに示しており、これもめっきによって堆積される。半田領域62は、AgSn、AgSnCu、SnPbなどから形成されるか、又はそれらを含み得る。代替の実施形態によれば、半田領域62は形成されない。
後続のプロセスでは、めっきマスク57は、例えば、アッシングによって除去される。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス220として示されている。次に、ウェットエッチングプロセス又はドライエッチングプロセスであり得るエッチングプロセスを実行することによって、金属シード層51の露出部分を除去する。それぞれのプロセスは、図20に示されるように、プロセスフロー200においてプロセス222として示されている。めっき金属材料54の真下の金属シード層51の部分が残されている。説明全体を通して、金属材料54及び金属シード層51の下地の残りの部分は、まとめてビア56(最上層のビアとも呼ばれる)及び導電性パッド58と呼ばれる。得られた構造は、図10に示される。ビア56は誘電体層46内の部分であり、導電性パッド58は誘電体層46上の部分である。ビア56及び導電性パッド58のそれぞれは、金属シード層51の残りの部分、及びめっき材料54の一部を含み得る。導電性バンプ60は、導電性パッド58の真上にあり、導電性パッド58の端部から横方向に凹んでいる。あるいは、導電性パッド58は、導電性バンプ60よりも大きい。
説明全体を通して、剥離フィルム22上の構造は、相互接続部品64と呼ばれる。後続のプロセスでは、相互接続部品64は、半田領域62がフレーム内のテープに接着された状態で、フレーム(図示せず)上に配置され得る。次に、相互接続部品64は、例えば、UV光又はレーザービームを剥離フィルム22に投射することによってキャリア20から剥離され、その結果、剥離フィルム22は、UV光又はレーザービームの熱の下で分解される。それぞれのプロセスは、図20に示すように、プロセスフロー200のプロセス224として示されている。したがって、相互接続部品64は、キャリア20から剥離される。得られた相互接続部品64は、図11に示される。得られた構造では、誘電体層24が露出してもよい。半田領域62は、形成された場合、表面が丸くなるようにリフローされ得る。
さらに図11を参照すると、電気コネクタ66は、RDL26に電気的に接続するように形成されている。いくつかの実施形態によれば、電気コネクタ66はUBMである。また、UBM66の形成プロセスは、誘電体層24をパターニングして開口部を形成するステップと、チタン層上に、チタン層及び銅層を含む金属シード層を堆積するステップと、めっきマスクを形成してパターニングするステップ、導電性材料をめっきするステップと、めっきマスクを除去するステップと、金属シード層をエッチングするステップとを含んでもよい。他の実施形態であれば、電気コネクタ66は半田領域であり、形成プロセスは、開口部を形成するために(例えば、レーザー穴あけを通して)誘電体層24をパターニングするステップと、開口部への半田ボールを配置するステップと、半田領域をリフローするためのリフロープロセスを実行するステップと、を含み得る。
後続のプロセスでは、相互接続部品64は、個片化プロセスにおいて切り離されて、複数の同一の相互接続部品64’(パッケージ部品64’とも呼ばれる)を形成する。個片化プロセスは、スクライブライン68に沿って相互接続部品64を鋸で切ることによって実行され得る。
相互接続部品64’は、パッケージを形成するために用いられる。図12は、パッケージ部品70に接合された相互接続部品64’を含む例示的な構造の一部を示している。いくつかの実施形態によれば、パッケージ部品70の表面上にある電気コネクタ72は、半田領域74を介して相互接続部品64’に接合され得る。図11に示すように、半田領域74は、半田領域62を含み得る。電気コネクタ72は、UBM、金属ピラー、接合パッドなどであり得る。他の実施形態であれば、電気コネクタ72は金属ピラーであり、直接の金属間接合を介して導電性バンプ60に接合されている。これらの実施形態によれば、半田領域62(図11)は形成されず、導電性バンプ60は導電性バンプ72に物理的に結合されている。いくつかの実施形態によれば、アンダーフィル76は、パッケージ部品70と相互接続部品64’との間のギャップに分配される。アンダーフィル76は、導電性パッド58の延長部分の上表面及び側壁と接触しており、延長部分は、上地導電性バンプ60の端部を越えて横方向に延在している。モールド化合物で形成されているか、又はモールド化合物を含み得る封止材78は、分配される。パッケージ部品70の上表面を封止材78の上表面と水平にするために、平坦化プロセスを実行することができる。
図13は、相互接続部品64’の用途を示している。図12に示されている構造は、図13に示されている構造の一部であり得る。各相互接続部品64’は、一つ又は複数のパッケージ部品70(例として、70A及び70Bを含む)に接合されている。偏心接合構造などのいくつかの構造の詳細は詳細に示されていない。詳細は、図11及び12、並びに図14~16を参照して見つかる。いくつかの実施形態によれば、パッケージ部品70は、中央処理装置(CPU)ダイ、グラフィック処理ユニット(GPU)ダイ、モバイルアプリケーションダイ、マイクロコントロールユニット(MCU)ダイ、入出力(IO)ダイ、ベースバンド(BB)ダイ、アプリケーションプロセッサ(AP)ダイなどのロジックダイを含む。パッケージ部品70はまた、ダイナミックランダムアクセスメモリ(DRAM)ダイ、スタティックランダムアクセスメモリ(SRAM)ダイなどのようなメモリダイを含み得る。メモリダイは、ディスクリートメモリダイであり得るか、又は複数の積み重ねられたメモリダイを含むダイスタックの形態であり得る。パッケージ部品70はまた、システムオンチップ(SOC)ダイを含み得る。
いくつかの実施形態によれば、パッケージ部品70は、ロジックダイ又はSOCダイであり得るパッケージ部品70Aを含む。いくつかの実施形態によれば、パッケージ部品70Aは、半導体基板71及び集積回路装置(例えば、トランジスタを含み、図示せず)を含む。パッケージ部品70は、メモリダイ又はメモリスタックであり得るパッケージ部品70Bをさらに含み得る。アンダーフィル76及びモールド化合物78も示されている。
相互接続部品64’は、パッケージ部品80にさらに接合されている。いくつかの実施形態によれば、パッケージ部品80は、インターポーザ、パッケージ基板、プリント回路基板などであるか、又はそれらを含む。接合は、半田領域82を介して実現され得る。アンダーフィル84は、相互接続部品64’とパッケージ部品80との間に分配される。
図14及び15は、いくつかの実施形態による、偏心構造の一部の断面図及び上面図をそれぞれ示している。図示されている一部は、図12の領域84Aにある。いくつかの実施形態によれば、導電性バンプ60と導電性パッド58の両方は対称構造を有する。例えば、図15は、導電性バンプ60及び導電性パッド58が円形の上面視形状を有し得ることを示している。導電性バンプ60及び導電性パッド58は、共通の中心線60Cを有し得て、導電性バンプ60及び導電性パッド58の両方は、中心線60Cに対して対称である。他の実施形態によれば、導電性バンプ60及び導電性パッド58は、中心線60Cに対しても、六角形、八角形などを含むが、これらに限定されない、他の対称的な上面視形状を有し得る。ビア56は中心線60Cからオフセットされている。例えば、図14ではビア56は左にシフトされている。一方、ビア44Vはビア56からオフセットされている。ビア40V、36V、32Vは、ビア44Vに対して垂直に位置合わせされてもよいし、オフセットされてもよい。説明全体を通して、対応する接合構造は、ビア56及び導電性バンプ60の中心線が垂直方向にずれているため、偏心接合構造と呼ばれる。
従来の構造では、ビア56は中心線60Cに位置合わせされていた。ただし、これにより問題が発生する。例えば、導電性バンプ60、導電性パッド58、及びビア44V、40V、36Vは、誘電体層46、42、38、アンダーフィル76、封止材78などの周囲の材料のCTEよりも熱膨張係数(CTE)値が著しく大きい金属で形成される。ビア56、44V(及び場合によってはビア40V及び36V)も中心線60Cに位置合わせされると、得られた構造に高い応力がかかり、剥離及びトレースの破損につながる可能性がある。応力を低減するためにビア44Vが横方向に移動され(ビア56が中心線60Cに位置合わせされている間)、導電性パッド58からオフセットされる場合、得られた構造は、より大きなチップエリアを占めるであろう。本開示では、ビア56は中心線60Cからオフセットされているので、ビア44Vは、エリアペナルティを被ることなくビア56からオフセットされ得るが、応力は低減され得る。例えば、温度が上昇し、RDL線44Lの柔軟性により、ビア56がRDL線44Lの下地部分に下向きの力を加えると、力はビア44Vに伝達されず(又は少なくとも減衰した力が伝達され)、したがって,力は、もしあれば、ビア44Vと下地RDL線及びビアの拡張によって生成された力と複合されない。
図18及び19は、シミュレーションを実行する2つの構造を示している。図18に示す構造は、導電性バンプ60’、ビア56’、RDLパッド44L’、及びビア44V’が垂直に位置合わせされる従来の構造を表している。図19に示される構造は、本開示のいくつかの実施形態に従って形成された構造を表し、構造は導電性バンプ60、導電性パッド58、ビア56、RDL線44L、及びビア44Vを有する。ビア56は、導電性バンプ60及び導電性パッド58の中心線からオフセットされている。ビア44Vはビア56からオフセットされている。シミュレーションの結果、RDL線40L’(図18)に印加される応力が規格化された大きさ1.0の場合、RDL線40L(図19)に印加される応力が規格化された大きさ0.9となり、これは、本開示の実施形態が、従来の構造と比較して10パーセント減少した応力を有することを意味する。
図14に戻ると、いくつかの実施形態によれば、ビア56は、間隔S1によって導電性バンプ60の中心線60Cからオフセットされている。オフセット間隔S1は、約8.5μm以上であり得て、約8.5μmから約20μmの間の範囲であり得る。さらに、ビア56は、導電性バンプ60によって少なくとも部分的に重なっていることが望ましい。例えば、図14は、ビア56の右側部分が導電性バンプ60と重なっており、一方、ビア56の左側部分が導電性バンプ60の左端を超えて延在することを示している。導電性バンプ60の(少なくとも部分的な)重なりは、ビア56が導電性パッド58と導電性バンプ60の両方を支持し、ビア56が受けた応力を導電性パッド58からRDL線44Lに適切に通過させるのに有利である。これにより、RDL線44Lが適切な量の応力を吸収できるようになる。他の実施形態によれば、図15に示すように、ビア56は、55として示される位置まで僅かに右にシフトされ得て、その結果、ビア56全体は導電性バンプ60と重なる。例えば、いくつかの実施形態によれば、ビア56の左端は、導電性バンプ60の左端に位置合わせされる。図15から理解され得るように、導電性パッド58のサイズを導電性バンプ60のサイズよりも大きくすることにより、ビア56が所望の距離だけシフトすることが可能になる。
図14に示されるように、本開示のいくつかの実施形態によれば、ビア44Vは、中心線60C及びビア56の両方からオフセットされている。ビア44V及びビア56はまた、中心線60Cに対して反対方向にオフセットされる。いくつかの実施形態によれば、ビア56及び44Vは、中心線60Cの反対側にあり、ビア56もビア44Vも、中心線60Cを通過する部分を有するビア56でもビア44Vでもない。ビア56及び44を中心線60Cから反対方向にオフセットすると、ビア56と44Vとの間の距離が増加し、ビア56及び44Vを相互接続するRDL線44Lの部分の長さが増加する可能性がある。これにより、RDL線44Lが応力を吸収する能力も向上する可能性がある。いくつかの実施形態によれば、ビア40V、36V、及び/又は32Vは、ビア44Vに垂直に位置合わせされる。代替の実施形態によれば、ビア40V、36V、及び/又は32Vのそれぞれ又はすべては、ビア44Vから左又は右のいずれかに向かって横方向にオフセットされ得る。
代替の実施形態によれば、ビア44Visの中心線44VCは、僅かなオフセット量で中心線60Cから依然としてオフセットされているが、ビア44Vは依然として中心線60Cによって通過されている。ビア44Vをビア56とは反対方向にオフセットさせることで、ビア56とビア44Vとの横方向の間隔が広がり、RDL線44Lによる応力吸収が向上する。他方、ビア44Vは、導電性パッド58及び導電性バンプ60によって重なってもよく、そのため、ビア44Vは、導電性パッド58及び導電性バンプ60によって占められるのと同じチップエリアを占めるので、(信号の再ルーティングの理由のために必要でない限り)追加のチップエリアを占めることはない。
再び図15を参照すると、いくつかの寸法がマークされている。いくつかの実施形態によれば、上面図から、中心線60Cとビア56の端部との間の横方向の間隔S2は、約4μmから約12μmの間の範囲にあり得る。導電性パッド58のビア58の直径は、約30μmから50μmの間の範囲であり得る。導電性バンプ60のビア60の直径は、約20μmから40μmの間の範囲であり得る。ビア56及びビア44Vの直径は、30μm以内の範囲内であり得る。いくつかの実施形態では、ビア56及びビア44Vの直径は、約7μmから約20μmの間の範囲であり得る。
図16及び17は、代替の実施形態による、偏心構造の一部の断面図及び上面図をそれぞれ示している。図示される一部は、図12の領域84Bにある。これらの実施形態は、ビア44Vが導電性バンプ60の中心線60Cに位置合わせされることを除いて、図14及び15に示される実施形態と同様である。ビア40V、36V、及び32Vのそれぞれ又はすべては、左又は右のいずれかに向かって、ビア44Vに垂直に位置合わせされるか、又はビア44Vから横方向にオフセットされ得る。これらの実施形態は、ビア56とビア44Vとの間隔が、パッドアンドトレース部分44Lによる適切な応力吸収を提供するのに十分な大きさである場合、例えば、減少が飽和に近い場合、及び間隔の更なる拡大が、応力の大幅な低減にはならない場合に採用され得る。図14に示す構造と比較すると、ビア44V(及びビア40Vと36V)は左にシフトされているため、チップエリアの右側は、他のRDL(RDL線44A、40A、36Aなど)のルーティング用に提供される。
ビア56及びビア44Vのサイズに応じて、ビア44Vの僅かな一部がビア56と重なる場合があり、或いは、ビア44Vの全体がビア56からオフセットされる場合がある。対応するビア56及び44Vは破線で示され(図17)、それぞれビア56”及び44V’としてマークされている。
上記の例示的な実施形態では、偏心接合構造は、ビルドアップ基板内に形成される。代替の実施形態によれば、偏心接合構造は、半導体基板及び半導体基板内の貫通ビアを含み得るインターポーザ内に形成され得る。例えば、貫通ビアを露出させるための裏面研磨後にRDLがインターポーザに形成される場合には、偏心接合構造はインターポーザのRDL構造の一部として形成されてもよい。さらに別の実施形態によれば、偏心接合構造は、チップ・オン・ウェ-ハ・オン・基板(CoWoS)パッケージで形成され得て、偏心接合構造は、ウェーハとパッケージ基板のいずれか又は両方で形成され得る。さらに別の実施形態によれば、偏心接合構造は、ファンアウトパッケージで形成され得て、偏心接合構造は、デバイスダイの成形後に形成されるファンアウトRDLで形成され得る。
上記の実施形態では、3次元(3D)パッケージを形成するために、本開示のいくつかの実施形態に従って、いくつかのプロセス及び特徴が説明されている。他の特徴及びプロセスも含まれる場合がある。例えば、3Dパッケージ又は3DICデバイスの検証試験を支援するために試験構造が含まれる場合がある。試験構造は、例えば、再分配層又は基板上に形成された試験パッドを含み得て、これにより、3Dパッケージング又は3DICの試験、プローブ及び/又はプローブカードの使用などが可能になる。検証試験は、最終構造だけでなく中間構造でも実行され得る。さらに、本明細書に開示される構造及び方法は、歩留まりを向上させ、コストを削減するために、既知の良好なダイの中間検証を組み込んだ試験方法と組み合わせて使用され得る。
本開示の実施形態は、いくつかの有利な特徴を有する。偏心接合構造を形成することにより、接合構造及び周囲の特徴の応力が低減される。応力の低減は、製造コストの増大を招くことなく、チップエリアペナルティを招くこともない。
本開示のいくつかの実施形態によれば、方法は、第1の誘電体層を形成するステップと、前記第1の誘電体層内に延在する第1のビアと、前記第1の誘電体層上の第1のトレースとを含む第1の再分配線を形成するステップと、前記第1の再分配線を覆う第2の誘電体層を形成するステップと、前記第2の誘電体層をパターニングしてビア開口部を形成するステップであって、前記第1の再分配線は前記ビア開口部を介して露出するステップと、前記ビア開口部内に導電性材料を堆積して、前記第2の誘電体層に第2のビアを形成すると共に、導電性パッドを前記第2のビアの上に配置して接触させるステップと、導電性パッド上に導電性バンプを形成するステップであって、導電性パッドは導電性バンプよりも大きく、第2のビアは導電性バンプの中心線からオフセットされているステップと、を含む。一実施形態によれば、第2のビア及び導電性パッドは、共通のめっきプロセスによって形成される。一実施形態によれば、第2のビア、導電性パッド、及び導電性バンプは、同じ金属シード層を使用して形成される。一実施形態によれば、方法は、前記導電性バンプ上にパッケージ部品を接合するステップと、アンダーフィルを分配するステップであって、前記アンダーフィルは導電性バンプの第1の側壁に接触し、前記アンダーフィルはさらに導電性パッドの上表面及び第2の側壁に接触するステップと、をさらに含む。一実施形態によれば、第2のビアは、導電性バンプと重なる第1の部分と、導電性バンプの対応する端部を超えて延在する第2の部分とを備える。一実施形態によれば、第1のビアは、導電性バンプの中心線からさらにオフセットされており、第1のビア及び第2のビアは、導電性バンプの中心線の反対側にある。一実施形態によれば、第1のビアは、導電性バンプによって重なる少なくとも一部を含む。一実施形態によれば、第1のビアは、導電性バンプの中心線に位置合わせされる。
本開示のいくつかの実施形態によれば、構造は、第1の誘電体層と、前記第1の誘電体層内に延在する第1のビアと、第1の誘電体層上の導電性トレースであって、導電性トレースが第1のビア上にあり、第1のビアに結合されるものと、前記導電性トレースを覆う第2の誘電体層と、第2の誘電体層上の第2のビアと、前記第2のビア上に配置され、前記第2のビアに接触する導電性パッドと、前記導電性パッド上に配置され、前記導電性パッドに接触する導電性バンプであって、前記導電性パッドは前記導電性バンプの端部よりも側方に延在し、前記第2のビアと前記導電性バンプとは偏心しているものと、を含む。一実施形態によれば、導電性バンプ及び導電性パッドは、円形の上面視形状を有する。一実施形態によれば、第2のビアは、第1の部分が導電性バンプと重なっている。一実施形態によれば、第2のビアは、導電性バンプの端部を越えて延在する第2の部分をさらに含む。一実施形態によれば、第1のビアは、導電性バンプの中心線に位置合わせされる。一実施形態によれば、第1のビアは、導電性バンプの中心線からオフセットされている。一実施形態によれば、第1のビアと第2のビアは、導電性バンプの中心線の反対側にあり、第2のビアは、さらに導電性バンプと部分的に重なっている。
本開示のいくつかの実施形態によれば、構造は、複数の誘電体層と、前記複数の誘電体層内の複数の再分配線であって、前記複数の再分配線の各々は、ビアと、前記ビア上に配置されて接触するトレースとを有し、前記複数の再分配線内の前記ビアは、積み重ねられてビアスタックを形成し、ビアは垂直に位置合わせされるものと、前記複数の再分配線のうちの最上層の再分配線における最上層のトレース上に配置され、接触する最上層のビアと、前記最上層のビア上に配置され、前記最上層のビアに接触する導電性パッドと、前記導電性パッド上に配置され、結合された導電性バンプであって、前記導電パッドと前記導電性バンプとは共通の中心線を共有し、前記最上層のビアは前記共通の中心線からオフセットされており、前記最上層のビアの少なくとも一部は前記導電性バンプに重なっているものと、含む。一実施形態によれば、前記共通の中心線は前記最上層のビアを通過しない。一実施形態によれば、前記最上層のビアは前記導電性バンプと完全に重なっている。一実施形態によれば、前記最上層のビアは、前記導電性バンプと部分的に重なっている。一実施形態によれば、前記構造は、前記導電性バンプの第1の側壁、及び前記導電性パッドの第2の側壁及び上表面に接触するアンダーフィルをさらに含む。
前述は、当業者が本開示の態様をよりよく理解できるように、いくつかの実施形態の特徴を概説している。当業者であれば、本明細書に開示された実施形態と同様の目的及び/又は効果を奏する他の工程及び構造を設計又は変更するための基礎として、本開示を容易に用いることができることは、当業者には理解されるところである。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例、置換例及び修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。
Claims (20)
- 第1の誘電体層を形成するステップと、
前記第1の誘電体層内に延在する第1のビアと、前記第1の誘電体層上の第1のトレースとを含む第1の再分配線を形成するステップと、
前記第1の再分配線を覆う第2の誘電体層を形成するステップと、
前記第2の誘電体層をパターニングしてビア開口部を形成するステップであって、前記第1の再分配線は前記ビア開口部を介して露出するステップと、
前記ビア開口部内に導電性材料を堆積して、前記第2の誘電体層に第2のビアを形成すると共に、導電性パッドを前記第2のビアの上に配置して接触させるステップと、
導電性パッド上に導電性バンプを形成するステップであって、導電性パッドは導電性バンプよりも大きく、第2のビアは導電性バンプの中心線からオフセットされているステップと、を含む方法。 - 前記第2のビア及び導電性パッドは、共通のめっきプロセスによって形成される、請求項1に記載の方法。
- 前記第2のビア、導電性パッド、及び導電性バンプは、同じ金属シード層を使用して形成される、請求項1に記載の方法。
- 前記導電性バンプ上にパッケージ部品を接合するステップと、
アンダーフィルを分配するステップであって、前記アンダーフィルは導電性バンプの第1の側壁に接触し、前記アンダーフィルはさらに導電性パッドの上表面及び第2の側壁に接触するステップと、をさらに含む請求項1に記載の方法。 - 第2のビアは、導電性バンプと重なる第1の部分と、導電性バンプの対応する端部を超えて延在する第2の部分とを備える、請求項1に記載の方法。
- 第1のビアは、導電性バンプの中心線からさらにオフセットされており、第1のビア及び第2のビアは、導電性バンプの中心線の反対側にある、請求項1に記載の方法。
- 第1のビアは、導電性バンプによって重なる少なくとも一部を含む請求項1に記載の方法。
- 第1のビアは、導電性バンプの中心線に位置合わせされる、請求項1に記載の方法。
- 第1の誘電体層と;
前記第1の誘電体層内に延在する第1のビアと、
第1の誘電体層上の導電性トレースであって、導電性トレースが第1のビア上にあり、第1のビアに結合されるものと、
前記導電性トレースを覆う第2の誘電体層と、
第2の誘電体層上の第2のビアと、
前記第2のビア上に配置され、前記第2のビアに接触する導電性パッドと、
前記導電性パッド上に配置され、前記導電性パッドに接触する導電性バンプであって、前記導電性パッドは前記導電性バンプの端部よりも側方に延在し、前記第2のビアと前記導電性バンプとは偏心しているものと、を含む構造。 - 前記導電性バンプ及び前記導電性パッドは、円形の上面視形状を有する、請求項9に記載の構造。
- 前記第2のビアは、第1の部分が前記導電性バンプと重なっている、請求項9に記載の構造。
- 前記第2のビアは、前記導電性バンプの端部を越えて延在する第2の部分をさらに含む請求項11に記載の構造。
- 前記第1のビアは、前記導電性バンプの中心線に位置合わせされる、請求項9に記載の構造。
- 前記第1のビアは、前記導電性バンプの中心線からオフセットされている、請求項9に記載の構造。
- 前記第1のビアと前記第2のビアは、前記導電性バンプの中心線の反対側にあり、前記第2のビアは、さらに前記導電性バンプと部分的に重なっている、請求項14に記載の構造。
- 複数の誘電体層と、
前記複数の誘電体層内の複数の再分配線であって、前記複数の再分配線の各々は、ビアと、前記ビア上に配置されて接触するトレースとを有し、前記複数の再分配線内の前記ビアは、積み重ねられてビアスタックを形成し、ビアは垂直に位置合わせされるものと、
前記複数の再分配線のうちの最上層の再分配線における最上層のトレース上に配置され、接触する最上層のビアと、
前記最上層のビア上に配置され、前記最上層のビアに接触する導電性パッドと、
前記導電性パッド上に配置され、結合された導電性バンプであって、前記導電パッドと前記導電性バンプとは共通の中心線を共有し、前記最上層のビアは前記共通の中心線からオフセットされており、前記最上層のビアの少なくとも一部は前記導電性バンプに重なっているものと、含む構造。 - 前記共通の中心線は前記最上層のビアを通過しない、請求項16に記載の構造。
- 前記最上層のビアは前記導電性バンプと完全に重なっている、請求項16に記載の構造。
- 前記最上層のビアは、導電性バンプと部分的に重なっている、請求項16に記載の構造。
- 前記導電性バンプの第1の側壁、及び前記導電性パッドの第2の側壁及び上表面に接触するアンダーフィルをさらに含む請求項16に記載の構造。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063053317P | 2020-07-17 | 2020-07-17 | |
US63/053,317 | 2020-07-17 | ||
US17/126,881 | 2020-12-18 | ||
US17/126,881 US12094828B2 (en) | 2020-07-17 | 2020-12-18 | Eccentric via structures for stress reduction |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022019675A true JP2022019675A (ja) | 2022-01-27 |
Family
ID=77249669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021117635A Pending JP2022019675A (ja) | 2020-07-17 | 2021-07-16 | 応力低減用偏心ビア構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US12094828B2 (ja) |
EP (1) | EP3940754A1 (ja) |
JP (1) | JP2022019675A (ja) |
CN (1) | CN113594045A (ja) |
TW (1) | TWI782616B (ja) |
Family Cites Families (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1146976C (zh) | 1997-10-30 | 2004-04-21 | 株式会社日产制作所 | 半导体装置及其制造方法 |
US7531898B2 (en) | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
US20040040855A1 (en) | 2002-08-28 | 2004-03-04 | Victor Batinovich | Method for low-cost redistribution and under-bump metallization for flip-chip and wafer-level BGA silicon device packages |
TWI221336B (en) * | 2003-08-29 | 2004-09-21 | Advanced Semiconductor Eng | Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same |
JP4748161B2 (ja) | 2005-07-12 | 2011-08-17 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
US7932615B2 (en) | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
KR100869741B1 (ko) | 2006-12-29 | 2008-11-21 | 동부일렉트로닉스 주식회사 | 나선형 인덕터 |
US8759964B2 (en) | 2007-07-17 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level package structure and fabrication methods |
JP5205066B2 (ja) | 2008-01-18 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US20090278263A1 (en) | 2008-05-09 | 2009-11-12 | Texas Instruments Incorporated | Reliability wcsp layouts |
WO2011125277A1 (ja) | 2010-04-07 | 2011-10-13 | 株式会社島津製作所 | 放射線検出器およびそれを製造する方法 |
US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
US9620469B2 (en) | 2013-11-18 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming post-passivation interconnect structure |
US8361842B2 (en) | 2010-07-30 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded wafer-level bonding approaches |
US8390119B2 (en) * | 2010-08-06 | 2013-03-05 | Mediatek Inc. | Flip chip package utilizing trace bump trace interconnection |
US9064879B2 (en) | 2010-10-14 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures using a die attach film |
US8884431B2 (en) | 2011-09-09 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures for semiconductor devices |
US8797057B2 (en) | 2011-02-11 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing of semiconductor chips with microbumps |
US20120286416A1 (en) * | 2011-05-11 | 2012-11-15 | Tessera Research Llc | Semiconductor chip package assembly and method for making same |
US8829676B2 (en) | 2011-06-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for wafer level package |
US8735273B2 (en) | 2011-07-08 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming wafer-level chip scale package structures with reduced number of seed layers |
US8441131B2 (en) * | 2011-09-12 | 2013-05-14 | Globalfoundries Inc. | Strain-compensating fill patterns for controlling semiconductor chip package interactions |
US9000584B2 (en) | 2011-12-28 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor device with a molding compound and a method of forming the same |
US8680647B2 (en) | 2011-12-29 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with passive devices and methods of forming the same |
KR101867961B1 (ko) * | 2012-02-13 | 2018-06-15 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
US9111949B2 (en) | 2012-04-09 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus of wafer level package for heterogeneous integration technology |
US9202714B2 (en) * | 2012-04-24 | 2015-12-01 | Micron Technology, Inc. | Methods for forming semiconductor device packages |
US8703542B2 (en) | 2012-05-18 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level packaging mechanisms |
US9991190B2 (en) | 2012-05-18 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging with interposer frame |
US8809996B2 (en) | 2012-06-29 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with passive devices and method of forming the same |
US8710656B2 (en) | 2012-07-20 | 2014-04-29 | International Business Machines Corporation | Redistribution layer (RDL) with variable offset bumps |
US9799592B2 (en) * | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
US8785299B2 (en) | 2012-11-30 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with a fan-out structure and method of forming the same |
US8803306B1 (en) | 2013-01-18 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package structure and methods for forming the same |
US8778738B1 (en) | 2013-02-19 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices and packaging devices and methods |
US9263511B2 (en) | 2013-02-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
US9048222B2 (en) | 2013-03-06 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating interconnect structure for package-on-package devices |
US9773732B2 (en) * | 2013-03-06 | 2017-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for packaging pad structure |
US9362236B2 (en) | 2013-03-07 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods for forming the same |
US8877554B2 (en) | 2013-03-15 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices |
US9368460B2 (en) | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
US9269688B2 (en) | 2013-11-06 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace design for enlarge bump-to-trace distance |
US9379041B2 (en) * | 2013-12-11 | 2016-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan out package structure |
US9281254B2 (en) | 2014-02-13 | 2016-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming integrated circuit package |
US20150228594A1 (en) | 2014-02-13 | 2015-08-13 | Qualcomm Incorporated | Via under the interconnect structures for semiconductor devices |
US9496189B2 (en) | 2014-06-13 | 2016-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked semiconductor devices and methods of forming same |
TWI554174B (zh) | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
US9401313B2 (en) | 2014-11-19 | 2016-07-26 | Deca Technologies, Inc. | Automated optical inspection of unit specific patterning |
US9899248B2 (en) | 2014-12-03 | 2018-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor packages having through package vias |
EP3038150B1 (en) | 2014-12-23 | 2020-06-03 | IMEC vzw | Chip scale package with flexible interconnect |
KR20160080965A (ko) * | 2014-12-30 | 2016-07-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9818711B2 (en) | 2015-06-30 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure and methods thereof |
US9640498B1 (en) | 2015-10-20 | 2017-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out (InFO) package structures and methods of forming same |
US9953892B2 (en) | 2015-11-04 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polymer based-semiconductor structure with cavity |
KR101933408B1 (ko) | 2015-11-10 | 2018-12-28 | 삼성전기 주식회사 | 전자부품 패키지 및 이를 포함하는 전자기기 |
US10147682B2 (en) | 2015-11-30 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for stacked logic performance improvement |
US10062648B2 (en) | 2016-02-26 | 2018-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of forming the same |
US9812414B1 (en) * | 2016-06-17 | 2017-11-07 | Nanya Technology Corporation | Chip package and a manufacturing method thereof |
US10141198B2 (en) * | 2016-07-08 | 2018-11-27 | Dyi-chung Hu | Electronic package and manufacturing method thereof |
US9741690B1 (en) | 2016-09-09 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution layers in semiconductor packages and methods of forming same |
US11158619B2 (en) | 2016-10-31 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution layers in semiconductor packages and methods of forming same |
US10304801B2 (en) | 2016-10-31 | 2019-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution layers in semiconductor packages and methods of forming same |
US9773753B1 (en) | 2016-11-18 | 2017-09-26 | Advanced Semiconductor Engineering, Inc. | Semiconductor devices and methods of manufacturing the same |
US10756040B2 (en) | 2017-02-13 | 2020-08-25 | Mediatek Inc. | Semiconductor package with rigid under bump metallurgy (UBM) stack |
US10181449B1 (en) | 2017-09-28 | 2019-01-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure |
US11101209B2 (en) | 2017-09-29 | 2021-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution structures in semiconductor packages and methods of forming same |
US10157871B1 (en) | 2017-10-12 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and manufacturing method thereof |
US10515889B2 (en) | 2017-10-13 | 2019-12-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
US10607941B2 (en) | 2018-04-30 | 2020-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor device |
US11049805B2 (en) | 2018-06-29 | 2021-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method |
US11004812B2 (en) | 2018-09-18 | 2021-05-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of forming the same |
US10790162B2 (en) | 2018-09-27 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US10522488B1 (en) | 2018-10-31 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning polymer layer to reduce stress |
US10784222B2 (en) | 2018-10-31 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-bump sidewall protection |
US12100678B2 (en) | 2019-10-30 | 2024-09-24 | Texas Instruments Incorporated | Conductive members for die attach in flip chip packages |
US11264359B2 (en) | 2020-04-27 | 2022-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip bonded to a redistribution structure with curved conductive lines |
-
2020
- 2020-12-18 US US17/126,881 patent/US12094828B2/en active Active
-
2021
- 2021-03-10 CN CN202110259187.7A patent/CN113594045A/zh active Pending
- 2021-07-08 TW TW110125124A patent/TWI782616B/zh active
- 2021-07-16 EP EP21186063.0A patent/EP3940754A1/en not_active Withdrawn
- 2021-07-16 JP JP2021117635A patent/JP2022019675A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI782616B (zh) | 2022-11-01 |
US12094828B2 (en) | 2024-09-17 |
US20220020693A1 (en) | 2022-01-20 |
TW202205582A (zh) | 2022-02-01 |
CN113594045A (zh) | 2021-11-02 |
EP3940754A1 (en) | 2022-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11031352B2 (en) | Routing design of dummy metal cap and redistribution line | |
KR102093303B1 (ko) | 반도체 패키지 및 그 형성 방법 | |
US12021051B2 (en) | Semiconductor package and method of forming the same | |
KR20200136489A (ko) | 오프셋 3d 구조를 갖는 멀티-칩 패키지 | |
TWI821704B (zh) | 偏心接合結構及其製造方法 | |
KR20200002556A (ko) | 휨 감소를 위한 인포 패키지 지지 | |
KR102425696B1 (ko) | 강화 패치를 사용한 강화 패키지 및 이를 제조하는 방법 | |
TW201635461A (zh) | 封裝體 | |
TWI737054B (zh) | 半導體結構、封裝結構及形成半導體結構的方法 | |
KR102582488B1 (ko) | 상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법 | |
TW201911508A (zh) | 電子封裝件 | |
KR102279469B1 (ko) | 반도체 패키지 및 그 형성 방법 | |
JP2022019675A (ja) | 応力低減用偏心ビア構造 | |
CN205582891U (zh) | 一种集成封装的芯片测试结构 | |
US20240234302A1 (en) | Semiconductor packages and methods of forming same | |
KR20230033450A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
TW202349613A (zh) | 接合組裝 |