JP7093859B2 - チップパッケージ及びその製造方法 - Google Patents

チップパッケージ及びその製造方法 Download PDF

Info

Publication number
JP7093859B2
JP7093859B2 JP2021000050A JP2021000050A JP7093859B2 JP 7093859 B2 JP7093859 B2 JP 7093859B2 JP 2021000050 A JP2021000050 A JP 2021000050A JP 2021000050 A JP2021000050 A JP 2021000050A JP 7093859 B2 JP7093859 B2 JP 7093859B2
Authority
JP
Japan
Prior art keywords
layer
side wall
chip package
semiconductor substrate
inclined side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021000050A
Other languages
English (en)
Other versions
JP2021111787A (ja
Inventor
鄭家明
張恕銘
Original Assignee
精材科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股▲ふん▼有限公司 filed Critical 精材科技股▲ふん▼有限公司
Publication of JP2021111787A publication Critical patent/JP2021111787A/ja
Application granted granted Critical
Publication of JP7093859B2 publication Critical patent/JP7093859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Aerials (AREA)

Description

本発明は、チップパッケージ、及びチップパッケージの製造方法に関する。
無線通信装置において、アンテナは、無線電波で無線信号を送受信するための部材として、無線通信装置における重要な構成要素の１つである。無線通信技術の発展につれて、無線通信装置は、小型軽量化の傾向で設計されている。しかしながら、一般的に、アンテナは、回路基板上のチップに外付けで電気的に接続される必要があるため、電子装置（例えば、携帯電話）内の一定の設置スペースを占有する必要があり、微細化の設計に不利である。
本発明の一技術態様は、チップパッケージを提供することである。
本発明の一実施形態によれば、半導体基板と、半導体基板に位置し、且つ半導体基板と反対側にある頂面と頂面に隣接する傾斜側壁を有する第１の光透過性シートと、第１の光透過性シートに位置する第２の光透過性シートと、第１の光透過性シートと第２の光透過性シートとの間に位置する第１のアンテナ層と、第１の光透過性シートの傾斜側壁に位置し、第１のアンテナ層の一方の端に接触する再配線層と、を備える。
本発明の一実施形態において、チップパッケージは、半導体基板と第１の光透過性シートとの間に位置するシールド層を更に備える。
本発明の一実施形態において、第１の光透過性シートは、頂面に対向する底面を有し、シールド層は、底面に接触する。
本発明の一実施形態において、チップパッケージは、シールド層を被覆し、底面と底面に隣接する傾斜側壁を有し、且つその傾斜側壁の傾斜率が第１の光透過性シートの傾斜側壁の傾斜率とほぼ同じである第１の平坦層を更に備える。
本発明の一実施形態において、チップパッケージは、半導体基板と第１の平坦層の底面にある再配線層との間に位置する導電性ピラーを更に備える。
本発明の一実施形態において、チップパッケージは、半導体基板と第１の光透過性シートとの間に位置し、底面と底面に隣接する傾斜側壁を有し、且つ傾斜側壁の傾斜率が第１の光透過性シートの傾斜側壁の傾斜率とほぼ同じである支持部材を更に備える。
本発明の一実施形態において、再配線層は、支持部材の傾斜側壁に位置する。
本発明の一実施形態において、半導体基板の頂面に第１の導電性パッドを有し、且つ第１の導電性パッドの側壁が再配線層に接触する。
本発明の一実施形態において、第１のアンテナ層は、第１の光透過性シートの頂面に接触する。
本発明の一実施形態において、半導体基板は、第１の光透過性シートと反対側にある底面を有し、チップパッケージは、半導体基板の底面を被覆し、底面と底面に隣接する傾斜側壁を有し、且つその傾斜側壁の傾斜率が第１の光透過性シートの傾斜側壁の傾斜率とほぼ同じである第２の平坦層を更に備える。
本発明の一実施形態において、チップパッケージは、半導体基板を取り囲むように、第１の光透過性シートと半導体基板との間に位置し、底面と底面に隣接する傾斜側壁を有し、且つその傾斜側壁の傾斜率が第１の光透過性シートの傾斜側壁の傾斜率とほぼ同じである接合層を更に備える。
本発明の一実施形態において、チップパッケージは、半導体基板の頂面と反対側にある底面に第２の導電性パッドを有し、第２の導電性パッドは、接合層と第２の平坦層との間に位置し、且つその側壁が再配線層に接触する。
本発明の一実施形態において、チップパッケージは、半導体基板を取り囲み、底面と底面に隣接する傾斜側壁を有し、傾斜側壁の傾斜率が第１の光透過性シートの傾斜側壁の傾斜率とほぼ同じであるモールド封止材（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）を更に備える。
本発明の一実施形態において、半導体基板の底面は、第３の導電性パッドを有し、モールド封止材は、開口を有し、第３の導電性パッドが開口内に位置し、且つ再配線層は、開口内の第３の導電性パッドまで伸びる。
本発明の一実施形態において、チップパッケージは、第２の光透過性シートの頂面に位置する第２のアンテナ層を更に備える。
本発明の一実施形態において、チップパッケージは、第２の光透過性シートと第２のアンテナ層を被覆する保護層を更に備える。
本発明の一技術態様は、チップパッケージの製造方法である。
本発明の一実施形態によれば、チップパッケージの製造方法は、第１のアンテナ層を第１の光透過性シートの頂面に形成する工程と、第２の光透過性シートを、第１のアンテナ層が第１の光透過性シートと第２の光透過性シートとの間に位置するように、第１の光透過性シートの頂面に接合する工程と、第１の光透過性シートを半導体基板の頂面に接合する工程と、第１の光透過性シートに傾斜側壁を持たせ、且つ第１のアンテナ層の一方の端を露出させるように、切断工程を実行する工程と、再配線層を、第１のアンテナ層の前記端に接触するように、第１の光透過性シートの傾斜側壁に形成する工程と、を含む。
本発明の一実施形態において、チップパッケージの製造方法は、シールド層を第１の光透過性シートの底面に形成する工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、半導体基板と第１の光透過性シートとの間に位置する支持部材を半導体基板の頂面に形成する工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、第２の平坦層を半導体基板に形成し、切断工程を実行し、それと同時に、傾斜率が第１の光透過性シートの傾斜側壁の傾斜率とほぼ同じである傾斜側壁を第２の平坦層に形成させる工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、接合層を、半導体基板を取り囲むように半導体基板に形成し、切断工程を実行し、それと同時に、傾斜率が第１の光透過性シートの傾斜側壁の傾斜率とほぼ同じである傾斜側壁を接合層に形成させる工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、モールド封止材を、半導体基板を取り囲むように第１の光透過性シートの底面に形成し、切断工程を実行し、それと同時に、傾斜率が第１の光透過性シートの傾斜側壁の傾斜率とほぼ同じである傾斜側壁をモールド封止材に形成させる工程と、開口をモールド封止材内に形成し、半導体基板の第３の導電性パッドを露出させ、再配線層が開口内の第３の導電性パッドまで伸びる工程と、を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、第２のアンテナ層を第２の光透過性シートの頂面に形成する工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、第２のアンテナ層を取り囲む保護層を、第２の光透過性シートに形成する工程を更に含む。
本発明の上記の実施形態において、チップパッケージが第１の光透過性シートと第２の光透過性シートとの間に位置する第１のアンテナ層を含み、且つ第１の光透過性シートが半導体基板と反対側にある頂面と頂面に隣接する傾斜側壁を有するため、再配線層は、第１の光透過性シートの傾斜側壁に形成され、更に第１のアンテナ層の一方の端に接触することができる。このため、アンテナの微細化及びアンテナを内蔵するチップパッケージを達成することができる。
本発明の一実施形態によるチップパッケージを示す断面図である。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 図１のチップパッケージの製造方法の一段階での断面図を示す。 本発明の別の実施形態によるチップパッケージを示す断面図である。 図１２のチップパッケージの製造方法の一段階での断面図を示す。 図１２のチップパッケージの製造方法の一段階での断面図を示す。 図１２のチップパッケージの製造方法の一段階での断面図を示す。 図１２のチップパッケージの製造方法の一段階での断面図を示す。 図１２のチップパッケージの製造方法の一段階での断面図を示す。 図１２のチップパッケージの製造方法の一段階での断面図を示す。 図１２のチップパッケージの製造方法の一段階での断面図を示す。 本発明の別の実施形態によるチップパッケージを示す断面図である。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 図２０のチップパッケージの製造方法の一段階での断面図を示す。 本発明の別の実施形態によるチップパッケージを示す断面図である。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 図３０のチップパッケージの製造方法の一段階での断面図を示す。 本発明の別の実施形態によるチップパッケージを示す断面図である。 本発明の別の実施形態によるチップパッケージを示す断面図である。 本発明の別の実施形態によるチップパッケージを示す断面図である。 本発明の別の実施形態によるチップパッケージを示す断面図である。
以下、図面で本発明の複数の実施形態を掲示し、明らかに説明するために、多くの実際の細部を下記の叙述で合わせて説明する。しかしながら、これらの実際の細部が本発明を制限するためのものではないことは理解すべきである。つまり、本発明の一部の実施形態においては、これらの実際の細部は、必要なものではない。また、図面を簡略化するために、ある従来慣用の構造及び素子は、図面において簡単で模式的に示されている。
図１は、本発明の一実施形態によるチップパッケージ１００を示す断面図である。チップパッケージ１００は、半導体基板１１０と、第１の光透過性シート１２０と、第２の光透過性シート１３０と、アンテナ層１４０と、再配線層１５０と、を備える。第１の光透過性シート１２０は、半導体基板１１０に位置し、且つ半導体基板１１０と反対側にある頂面１２２と頂面１２２に隣接する傾斜側壁１２１を有する。第２の光透過性シート１３０は、第１の光透過性シート１２０に位置する。アンテナ層１４０は、第１の光透過性シート１２０と第２の光透過性シート１３０との間に位置する。再配線層１５０は、第１の光透過性シート１２０の傾斜側壁１２１に位置し、且つアンテナ層１４０の一方の端１４２に接触する。
本実施形態において、チップパッケージ１００は、５Ｇ通信等の高周波信号の伝送に使用されることができる。アンテナ層１４０の送信周波数は、３０ＧＨｚから３００ＧＨｚの範囲にあってよく、且つ半導体基板１１０は無線周波数装置であってよい。なお、半導体基板１１０の材質としては、ケイ素を含んでよい。第１の光透過性シート１２０と第２の光透過性シート１３０とは、同じ材料で構成されてよい。第１の光透過性シート１２０と第２の光透過性シート１３０の材料は、ガラス、溶融シリカ（Ｆｕｓｅｄ ｓｉｌｉｃａ）、クォーツガラス、サファイア又はそれらの組合わせを含んでよい。再配線層１５０の材料としては、銅、銀又はアルミニウムを含んでよいが、アンテナ層１４０の材料としては、銅又は銀を含んでよく、何れも物理的気相成長法（例えば、スパッタリング法）によって形成されることができる。このため、アンテナ層１４０は、第１の光透過性シート１２０の頂面１２２に直接接触するように、第１の光透過性シート１２０の頂面１２２に直接形成されてよい。
本実施形態において、再配線層１５０は、第１の光透過性シート１２０の傾斜側壁１２１に形成されて、更にアンテナ層１４０の一方の端１４２に接触してよい。このため、アンテナの微細化及びアンテナを内蔵するチップパッケージ１００を達成することができる。
いくつかの実施形態において、チップパッケージ１００は、シールド層１６０を更に備える。シールド層１６０は、半導体基板１１０と第１の光透過性シート１２０との間に位置する。第１の光透過性シート１２０は、頂面１２２に対向する底面１２３を有する。シールド層１６０は、物理的気相成長法（例えば、スパッタリング法）によって第１の光透過性シート１２０の底面１２３に形成されてよい。このため、シールド層１６０は、第１の光透過性シート１２０の底面１２３に直接接触してよい。シールド層１６０は、無線周波数信号（ＲＦ）の半導体基板１１０への干渉を避けることができる。
いくつかの実施形態において、半導体基板１１０は、傾斜側壁１１１、頂面１１２及び底面１１３を有し、傾斜側壁１１１が頂面１１２に隣接し、且つ底面１１３が第１の光透過性シート１２０と反対側にある。半導体基板１１０の頂面１１２に第１の導電性パッド１１４を有する。第１の導電性パッド１１４が半導体基板１１０の傾斜側壁１１１から突出するため、再配線層１５０は、第１の導電性パッド１１４に接触することができる。半導体基板１１０の頂面１１２に絶縁層１１６が被覆される。半導体基板１１０は、絶縁層１１６の下方におけるインダクタンスを有してよい。
いくつかの実施形態において、チップパッケージ１００は、支持部材１７０を更に備える。支持部材１７０は、半導体基板１１０と第１の光透過性シート１２０との間に位置する。つまり、支持部材１７０は、半導体基板１１０とシールド層１６０との間に位置する。支持部材１７０は、シールド層１６０の絶縁層１１６の下方におけるインダクタンスに対する干渉やカップリングを避けることができる。支持部材１７０は、底面１７２と底面１７２に隣接する傾斜側壁１７１を有し、且つその傾斜側壁１７１の傾斜率が第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じである。再配線層１５０は、支持部材１７０の傾斜側壁１７１に位置する。いくつかの実施形態において、シールド層１６０と半導体基板１１０との間にキャビティＣを有し、且つ支持部材１７０はこのキャビティＣを取り囲む。シールド層１６０は、一部がキャビティＣに向かい、他方の一部が支持部材１７０に向かう。
いくつかの実施形態において、チップパッケージ１００は、第２の平坦層１８０を更に備える。第２の平坦層１８０は、第１の導電性パッド１１４の底面を被覆する。詳しくは、第２の平坦層１８０は、半導体基板１１０の底面１１３を被覆する。第２の平坦層１８０は、底面１８２と底面１８２に隣接する傾斜側壁１８１を有し、且つその傾斜側壁１８１の傾斜率が第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じである。再配線層１５０は、第２の平坦層１８０の傾斜側壁１８１と底面１８２に位置する。つまり、再配線層１５０は、支持部材１７０の傾斜側壁１７１から第２の平坦層１８０の傾斜側壁１８１を通って第２の平坦層１８０の底面１８２まで伸びることができるため、鈍角θを有する。
いくつかの実施形態において、チップパッケージ１００は、パッシベーション層１９０と導電性構造２００を更に備えてもよい。パッシベーション層１９０は、再配線層１５０と第２の平坦層１８０を被覆する。パッシベーション層１９０は、導電性構造２００を再配線層１５０の底面に設けるように、開口を有してよい。導電性構造２００は、はんだボール又は導電性ピラーであってよいが、本開示を制限するためのものではない。導電性構造２００は、他の電子装置（例えば、回路基板）に電気的に接続されることができる。
いくつかの実施形態において、チップパッケージ１００は、接合層１０２と接合層１０４を更に備える。接合層１０２は、支持部材１７０と第１の光透過性シート１２０とを貼り付けるように、支持部材１７０と第１の光透過性シート１２０との間に位置する。接合層１０４は、第１の光透過性シート１２０と第２の光透過性シート１３０とを貼り付けるように、第１の光透過性シート１２０と第２の光透過性シート１３０との間に位置する。
なお、チップパッケージ１００は、金属層１３２を選択的に備えてもよい。金属層１３２は、第２の光透過性シート１３０の頂面に形成され、アンテナ層１４０の帯域幅を増加することができる。金属層１３２は、設計者の要求に応じて、以下の各実施例の第２の光透過性シート１３０の頂面に選択的に設けられてもよい。
理解すべきなのは、述べられた素子の接続関係、材料及び効果については繰り返して説明しなく、先に説明する。以下の記述では、チップパッケージ１００の製造方法について説明する。
図２～図１１は、図１のチップパッケージ１００の製造方法の各段階での断面図を示す。図２を参照されたく、第１の光透過性シート１２０の頂面１２２にアンテナ層１４０を形成する。アンテナ層１４０を形成する工程は、第１の光透過性シート１２０の頂面１２２全体に最初に導電層を形成（例えば、スパッタリング法）し、次に、この導電層をパターニングし、アンテナ層１４０を形成することを含んでもよい。パターニングの工程は露光、現像及びエッチング等の工程を含んでもよい。
図３と図５を併せて参照されたい。第２の光透過性シート１３０を、アンテナ層１４０が第１の光透過性シート１２０と第２の光透過性シート１３０との間に位置するように、第１の光透過性シート１２０の頂面１２２に接合する。例えば、接合層１０４を使用して第２の光透過性シート１３０を第１の光透過性シート１２０の頂面１２２に接合することができる。次に、第１の光透過性シート１２０の底面１２３を研削する等して、第１の光透過性シート１２０を薄化することができる。第１の光透過性シート１２０の厚さは２００ミクロン（μｍ）未満であってよい。このように、図４の構造を取得することができる。図５に示すように、第１の光透過性シート１２０の底面１２３にシールド層１６０を形成できる。シールド層１６０を形成する工程は、第１の光透過性シート１２０の底面１２３全体に最初に導電層を形成（例えば、スパッタリング法）し、次に、この導電層をパターニングできることによって、シールド層１６０を形成することができる。上記の工程によって、図５の構造を形成することができる。
図６を参照されたく、なお、半導体基板１１０に支持部材１７０を形成できる。詳しくは、半導体基板１１０は、第１の導電性パッド１１４と絶縁層１１６を有してもよく、且つ、支持部材１７０が第１の導電性パッド１１４と絶縁層１１６を被覆する。半導体基板１１０に支持部材１７０を形成する前に、半導体基板１１０に洗浄処理を実行してもよい。図６～図１１の半導体基板１１０は切割されないウェーハレベルサイズ（Ｗａｆｅｒ ｌｅｖｅｌ）であり、図１の半導体基板１１０は図１１の切断工程を経たチップサイズ（Ｃｈｉｐ ｓｃａｌｅ）である。
図７を参照されたく、次に、図５の第１の光透過性シート１２０を半導体基板１１０の頂面１１２に接合する。例えば、接合層１０２を使用して第１の光透過性シート１２０を半導体基板１１０の頂面１１２に接合することができる。図７の構造が完成した後に、半導体基板１１０の底面１１３を研削する等して、半導体基板１１０を薄化することができる。
図８を参照されたく、半導体基板１１０の底面１１３をエッチングすることで、半導体基板１１０が傾斜側壁１１１を有し、且つ第１の導電性パッド１１４が傾斜側壁１１１から突出する。次に、第２の平坦層１８０を半導体基板１１０の傾斜側壁１１１と底面１１３に形成でき、第２の平坦層１８０も第１の導電性パッド１１４の底面に形成される。
図９を参照されたく、次に、切断工程を実行でき、その結果、第１の光透過性シート１２０は、傾斜側壁１２１を有し、且つアンテナ層１４０の一方の端１４２が露出する。この切断工程は刃物で切断できる。切断工程を実行すると同時に、傾斜側壁１８１を第２の平坦層１８０に形成させることができる。単一の刃物でこの切割工程を実行することができるため、第２の平坦層１８０の傾斜側壁１８１の傾斜率が第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じできる。なお、支持部材１７０の傾斜側壁１７１と半導体基板１１０の第１の導電性パッド１１４の側壁も第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じである。このような設計によって、後続の再配線層１５０（図１０参照）の安定性に役立つ。
図１０を参照されたく、図９の構造が形成した後、再配線層１５０を第１の光透過性シート１２０の傾斜側壁１２１、第１の導電性パッド１１４の側壁、第２の平坦層１８０の傾斜側壁１８１及び第２の平坦層１８０の底面１８２に形成でき、再配線層１５０を第１の導電性パッド１１４の側壁とアンテナ層１４０の一方の端１４２に接触させ、半導体基板１１０とアンテナ層１４０の電気接続を達成する。
図１１を参照されたく、後続の工程では、再配線層１５０と第２の平坦層１８０を被覆するパッシベーション層１９０を形成できる。次に、パッシベーション層１９０をパターニングでき、その結果、第２の平坦層１８０の底面１８２上のパッシベーション層１９０に再配線層１５０を露出する開口が形成される。次に、導電性構造２００を開口内の再配線層１５０に設置できる。導電性構造２００は、他の電子装置（例えば、回路基板）に電気的に接続されるために使用できる。その後、線Ｌに沿って切割工程を実行でき、それにより、図１のチップパッケージ１００を取得する。
図１２は、本発明の別の実施形態によるチップパッケージ１００ａを示す断面図である。チップパッケージ１００ａは半導体基板１１０、第１の光透過性シート１２０、第２の光透過性シート１３０、アンテナ層１４０、再配線層１５０、及び接合層１０２ａを備える。図１の実施形態との違いは、チップパッケージ１００ａの接合層１０２ａが半導体基板１１０を取り囲むように第１の光透過性シート１２０と半導体基板１１０との間に位置することにある。接合層１０２ａは底面１０５と底面１０５に隣接する傾斜側壁１０３を有し、且つ接合層１０２ａの傾斜側壁１０３と第１の光透過性シート１２０の傾斜側壁１２１は傾斜率がほぼ同じである。本実施形態において、チップパッケージ１００ａは、図１の支持部材１７０を必要せず、材料のコストを節約できる。接合層１０２ａは半導体基板１１０、第１の光透過性シート１２０及びシールド層１６０に接触することができる。接合層１０２ａは例えば、接着剤であってよい。
いくつかの実施形態において、半導体基板１１０の頂面１１２と反対側にある底面１１３は第２の導電性パッド１１４を有する。第２の導電性パッド１１４は接合層１０２ａと第２の平坦層１８０との間に位置し、且つ第２の導電性パッド１１４の側壁が再配線層１５０に接触する。
図１３～図１９は図１２のチップパッケージ１００ａの製造方法の各段階での断面図を示す。簡潔にするために、第１の光透過性シート１２０にアンテナ層１４０を形成し、第２の光透過性シート１３０を第１の光透過性シート１２０に接合し、第１の光透過性シート１２０を薄化し、シールド層１６０を第１の光透過性シート１２０の底面１２３に形成する等の工程は図２～図５の工程と類似するため、繰り返して説明せず、併せて説明する。図１３を参照されたく、半導体基板１１０の底面に第２の平坦層１８０を形成する。
図１４を参照されたく、第２の平坦層１８０の底面１８２には、仮接着層２１０によってキャリア２１２が接合される。次に、半導体基板１１０を薄化し、及び半導体基板１１０の両側をエッチングすることができ、それにより、絶縁層１１６が露出する。
図１５を参照されたく、図５の第１の光透過性シート１２０を半導体基板１１０の頂面１１２に接合する。例えば、接合層１０２ａによって第１の光透過性シート１２０を半導体基板１１０の頂面１１２に接合することができる。
図１６及び図１７を併せて参照されたい。第２の平坦層１８０の底面１８２から仮接着層２１０及びキャリア２１２を取り外す。次に、切断工程を実行でき、その結果、第１の光透過性シート１２０は、傾斜側壁１２１を有し、且つアンテナ層１４０の一方の端１４２が露出する。この切断工程は刃物で切割できる。切断工程を実行すると同時に、傾斜側壁１８１を第２の平坦層１８０に形成させることができる。単一の刃物でこの切割工程を実行できるため、第２の平坦層１８０の傾斜側壁１８１の傾斜率が第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じできる。なお、切断工程によって、それと同時に、傾斜側壁１０３を接合層１０２ａに形成させ、且つ半導体基板１１０の第２の導電性パッド１１４も側壁を形成することができる。接合層１０２ａの傾斜側壁１０３及び第２の導電性パッド１１４の側壁と第１の光透過性シート１２０の傾斜側壁１２１は傾斜率がほぼ同じである。このような設計によって、後続の再配線層１５０（図１８参照）の安定性に役に立つ。
図１８を参照されたく、図１７の構造が形成された後、再配線層１５０を第１の光透過性シート１２０の傾斜側壁１２１、第２の導電性パッド１１４の側壁、第２の平坦層１８０の傾斜側壁１８１、及び第２の平坦層１８０の底面１８２に形成でき、その結果、再配線層１５０を第２の導電性パッド１１４の側壁とアンテナ層１４０の一方の端１４２に接触させ、半導体基板１１０とアンテナ層１４０の電気接続を達成する。
図１９を参照されたく、後続の工程では、再配線層１５０と第２の平坦層１８０を被覆するパッシベーション層１９０を形成できる。次に、パッシベーション層１９０をパターニングでき、その結果、第２の平坦層１８０の底面１８２上のパッシベーション層１９０に再配線層１５０を露出する開口を形成させる。次に、導電性構造２００を開口内の再配線層１５０に設置できる。導電性構造２００は、他の電子装置（例えば、回路基板）に電気的に接続されるために使用できる。その後、線Ｌに沿って切割工程を実行でき、それにより、図１２のチップパッケージ１００ａを取得する。
図２０は、本発明の別の実施形態によるチップパッケージ１００ｂを示す断面図である。チップパッケージ１００ｂは半導体基板１１０、第１の光透過性シート１２０、第２の光透過性シート１３０、アンテナ層１４０、再配線層１５０、第１の平坦層１８０ａ及び導電性ピラー２２０を備える。図１の実施形態との違いは、アンテナ層１４０が第１の部分１４１と第２の部分１４３を含むことである。つまり、本実施形態において、アンテナ層１４０はアンテナアレイ（ａｎｔｅｎｎａ ａｒｒａｙ）である。半導体基板１１０の数は、３つであるが、３つに制限されない。半導体基板１１０は、パッシベーション層１９０外に位置し、且つ第１の光透過性シート１２０、再配線層１５０及びパッシベーション層１９０の下方に位置する。更に、第１の平坦層１８０ａは、シールド層１６０を被覆する。第１の平坦層１８０ａは底面１８２ａと底面１８２ａに隣接する傾斜側壁１８１ａを有し、且つ第１の平坦層１８０ａの傾斜側壁１８１ａの傾斜率が第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じである。なお、導電性ピラー２２０は、半導体基板１１０と第１の平坦層１８０ａの底面１８２ａにある再配線層１５０との間に位置する。本実施形態において、導電性ピラー２２０は、再配線層１５０及び半導体基板１１０の第１の導電性パッド１１４に接触する。つまり、再配線層１５０の一部分は第１の平坦層１８０ａの底面１８２ａに位置し、且つ導電性ピラー２２０を介して半導体基板１１０の第１の導電性パッド１１４に電気的に接続される。
図２１～図２９は図２０のチップパッケージ１００ｂの製造方法の各段階での断面図を示す。簡潔にするために、第１の光透過性シート１２０にアンテナ層１４０を形成し、第２の光透過性シート１３０を第１の光透過性シート１２０に接合し、第１の光透過性シート１２０を薄化し、及びシールド層１６０を第１の光透過性シート１２０の底面１２３に形成する等の工程は図２～図５の工程と類似し、繰り返して説明せず、併せて説明する。図２１を参照されたく、シールド層１６０と第１の光透過性シート１２０の底面に第１の平坦層１８０ａを形成する。つまり、第１の平坦層１８０ａはシールド層１６０と第１の光透過性シート１２０を被覆する。
図２２を参照されたく、切断工程を実行することで、第１の光透過性シート１２０は、傾斜側壁１２１を有し、且つアンテナ層１４０の一方の端１４２が露出する。詳しくは、アンテナ層１４０の第１の部分１４１の一方の端１４２と第２の部分１４３の一方の端１４４が露出する。この切断工程は刃物で切割できる。切断工程を実行すると同時に、傾斜側壁１８１ａを第１の平坦層１８０ａに形成させることができる。単一の刃物でこの切割工程を実行できるため、第１の平坦層１８０ａの傾斜側壁１８１ａの傾斜率が第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じにできる。このような設計によって、後続の再配線層１５０（図２３参照）の安定性に役に立つ。
図２３を参照されたく、図２２の構造が形成された後、再配線層１５０を第１の光透過性シート１２０の傾斜側壁１２１、第１の平坦層１８０ａの傾斜側壁１８１ａ、及び第１の平坦層１８０ａの底面１８２ａに形成でき、その結果、再配線層１５０をアンテナ層１４０の第１の部分１４１の一方の端１４２及び第２の部分１４３の一方の端１４４に接触させる。
図２４を参照されたく、後続の工程では、再配線層１５０と第１の平坦層１８０ａを被覆するパッシベーション層１９０を形成できる。次に、パッシベーション層１９０をパターニングでき、その結果、第１の平坦層１８０ａの底面１８２ａ上のパッシベーション層１９０に再配線層１５０を露出する開口Ｏ１及び開口Ｏ２を形成させる。
図２５、図２６及び図２７を併せて参照されたい。半導体基板１１０の頂面１１２は、第１の導電性パッド１１４を有し、且つ半導体基板１１０の頂面１１２に絶縁層１１６が被覆される。次に、半導体基板１１０の底面１１３を研削する等して、半導体基板１１０を薄化することができる。その後、導電性ピラー２２０を半導体基板１１０の第１の導電性パッド１１４に形成する。本実施形態において、導電性ピラー２２０は、半導体基板１１０の第１の導電性パッド１１４に接触する。いくつかの実施形態において、導電性ピラー２２０は銅（Ｃｕ）からなり、且つその上方にスズ（Ｓｎ）又は銀（Ａｇ）が電気めっきされる。図２７に示すように、導電性ピラー２２０が形成された後、半導体基板１１０を図２０の半導体基板１１０として複数のサブ部分に切割できる。
図２８と図２９を併せて参照されたく、図２４の第１の光透過性シート１２０を図２７の半導体基板１１０に接合する。導電性ピラー２２０は、パッシベーション層１９０の開口Ｏ１（図２４参照）に揃える。このように、導電性ピラー２２０の両端は再配線層１５０と第１の導電性パッド１１４にそれぞれ電気的に接触でき、半導体基板１１０とアンテナ層１４０の電気接続を達成できる。次に、導電性構造２００をパッシベーション層１９０の開口Ｏ２（図２４参照）に設置でき、それにより、導電性構造２００を再配線層１５０に電気的に接触させる。詳しくは、導電性構造２００は、他の電子装置（例えば、回路基板）に電気的に接続されるために使用できる。その後、線Ｌに沿って切割工程を実行でき、それにより、図２０のチップパッケージ１００ｂを取得する。
図３０は、本発明の別の実施形態によるチップパッケージ１００ｃを示す断面図である。チップパッケージ１００ｃは半導体基板１１０、第１の光透過性シート１２０、第２の光透過性シート１３０、アンテナ層１４０、再配線層１５０及びモールド封止材（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）２３０を備える。図２０の実施形態との違いは、チップパッケージ１００ｃが平坦層１８０ａ（図２０参照）を有さず、半導体基板１１０を取り囲むモールド封止材２３０を有し、且つ半導体基板１１０及びモールド封止材２３０がパッシベーション層１９０内に位置することにある。モールド封止材２３０は、底面２３２と底面２３２に隣接する傾斜側壁２３１を有し、且つモールド封止材２３０の傾斜側壁２３１の傾斜率が第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じである。更に、半導体基板１１０の底面１１３は第３の導電性パッド１１４ａと絶縁層１１６ａを有する。モールド封止材２３０は開口２３４を有し、第３の導電性パッド１１４ａが開口２３４内に位置する。再配線層１５０は開口２３４内の第３の導電性パッド１１４ａまで伸びる。つまり、再配線層１５０は、第３の導電性パッド１１４ａに電気的に接触し、半導体基板１１０とアンテナ層１４０の電気接続を達成できる。
図３１～図３９は図３０のチップパッケージ１００ｃの製造方法の各段階での断面図を示す。簡潔にするために、第１の光透過性シート１２０にアンテナ層１４０を形成し、第２の光透過性シート１３０を第１の光透過性シート１２０に接合し、第１の光透過性シート１２０を薄化し、シールド層１６０を第１の光透過性シート１２０の底面１２３に形成する等の工程は図２～図５の工程と類似し、繰り返して説明せず、併せて説明する。
図３１と図３２を参照されたく、半導体基板１１０は、第３の導電性パッド１１４ａと絶縁層１１６を有する。半導体基板１１０の底面を研削する等して、半導体基板１１０を薄化することができる。次に、半導体基板１１０を切割し、後続の工程を行う。
図３３を参照されたく、図２１の第１の平坦層１８０ａを形成する前の第１の光透過性シート１２０を図３２の半導体基板１１０に接合する。詳しくは、半導体基板１１０を反転させ、且つ半導体基板１１０をシールド層１６０の底面１６２に設ける。つまり、第３の導電性パッド１１４ａと絶縁層１１６は半導体基板１１０の底面１１３に位置する。
図３４を参照されたく、モールド封止材２３０を第１の光透過性シート１２０の底面１２３とシールド層１６０の底面１６２に形成し、且つ半導体基板１１０を取り囲む。つまり、モールド封止材２３０は、半導体基板１１０、第１の光透過性シート１２０及びシールド層１６０を被覆する。
図３５を参照されたく、切断工程を実行することで、第１の光透過性シート１２０は、傾斜側壁１２１を有し、アンテナ層１４０の一方の端１４２が露出する。詳しくは、アンテナ層１４０の第１の部分１４１の一方の端１４２と第２の部分１４３の一方の端１４４が露出する。この切断工程は刃物で切割できる。切断工程を実行すると同時に、傾斜側壁２３１をモールド封止材２３０に形成させることができる。単一の刃物でこの切割工程を実行できるため、モールド封止材２３０の傾斜側壁２３１の傾斜率が第１の光透過性シート１２０の傾斜側壁１２１の傾斜率とほぼ同じにできる。このような設計によって、後続の再配線層１５０（図３７参照）の安定性に役に立つ。
図３６と図３７を併せて参照されたく、図３５の構造が形成された後、モールド封止材２３０内に開口２３４を形成でき、その結果、半導体基板１１０の第３の導電性パッド１１４ａが露出する。モールド封止材２３０に開口２３４を形成する方法はレーザー穴あけを含み得る。次に、再配線層１５０を第１の光透過性シート１２０の傾斜側壁１２１、モールド封止材２３０の傾斜側壁２３１、及びモールド封止材２３０の底面２３２に形成することで、再配線層１５０をアンテナ層１４０の第１の部分１４１の一方の端１４２及び第２の部分１４３の一方の端１４４に接触させる。なお、再配線層１５０は開口２３４内の第３の導電性パッド１１４ａまで伸びる。
図３８を参照されたく、後続の工程では、再配線層１５０とモールド封止材２３０を被覆するパッシベーション層１９０を形成できる。次に、パッシベーション層１９０をパターニングでき、その結果、モールド封止材２３０の底面２３２上のパッシベーション層１９０に再配線層１５０を露出する開口を形成させる。
図３９を参照されたく、導電性構造２００をパッシベーション層１９０の開口内に設置でき、その結果、導電性構造２００を再配線層１５０に電気的に接触させる。詳しくは、導電性構造２００は、他の電子装置（例えば、回路基板）に電気的に接続されるために使用できる。その後、線Ｌに沿って切割工程を実行でき、図３０のチップパッケージ１００ｃを取得する。
図４０は、本発明の別の実施形態によるチップパッケージ１００ｄを示す断面図である。チップパッケージ１００ｄは半導体基板１１０、第１の光透過性シート１２０、第２の光透過性シート１３０、アンテナ層１４０、再配線層１５０、アンテナ層２４０及び保護層１０６を備える。図１の実施形態との違いは、チップパッケージ１００ｄがアンテナ層２４０と保護層１０６を更に備えることにある。アンテナ層２４０は、第２の光透過性シート１３０の頂面１３１に位置できる。いくつかの実施形態において、アンテナ層２４０の長さはアンテナ層１４０の長さより小さい。アンテナ層２４０はアンテナ層１４０を部分的に被覆できる。更に、第１の光透過性シート１２０上のアンテナ層２４０の垂直投影は第１の光透過性シート１２０上のアンテナ層１４０の垂直投影と重なっている。いくつかの実施形態において、アンテナ層２４０とアンテナ層１４０は材料と形成方法が同様である。例えば、アンテナ層２４０は銅又は銀を含んでもよく、且つ物理的気相成長法（例えば、スパッタリング法）によって形成されることができる。
いくつかの実施形態において、保護層１０６は第２の光透過性シート１３０とアンテナ層２４０を被覆する。更に、保護層１０６は第２の光透過性シート１３０の頂面１３１に接触し、且つアンテナ層２４０を取り囲む。保護層１０６は例えば、接着剤であってよい。
いくつかの実施形態において、チップパッケージ１００ｄの製造方法は、第２の光透過性シート１３０を第１の光透過性シート１２０に接合する前に、第２の光透過性シート１３０の頂面１３１にアンテナ層２４０を形成する工程を含んでもよい。アンテナ層２４０を形成する工程は、第２の光透過性シート１３０の頂面１３１全体に最初に導電層を形成（例えば、スパッタリング法）し、次にこの導電層をパターニングし、アンテナ層２４０を形成することを含んでもよい。パターニングの工程は露光、現像及びエッチング等の工程を含んでもよい。第２の光透過性シート１３０にアンテナ層２４０を形成した後に、次にアンテナ層２４０と第２の光透過性シート１３０に保護層１０６を形成することができ、アンテナ層２４０と第２の光透過性シート１３０を被覆するようにする。
図４１は、本発明の別の実施形態によるチップパッケージ１００ｅを示す断面図である。チップパッケージ１００ｅは半導体基板１１０、第１の光透過性シート１２０、第２の光透過性シート１３０、アンテナ層１４０、再配線層１５０、接合層１０２ａ、アンテナ層２４０及び保護層１０６を備える。図１２の実施形態との違いは、チップパッケージ１００ｅはアンテナ層２４０と保護層１０６を更に備えることにある。アンテナ層２４０は、第２の光透過性シート１３０の頂面１３１に位置できる。いくつかの実施形態において、アンテナ層２４０の長さはアンテナ層１４０の長さより小さい。アンテナ層２４０はアンテナ層１４０を部分的に被覆できる。更に、第１の光透過性シート１２０上のアンテナ層２４０の垂直投影と第１の光透過性シート１２０上のアンテナ層１４０の垂直投影は重なっている。いくつかの実施形態において、アンテナ層２４０とアンテナ層１４０は材料と形成方法が同様である。例えば、アンテナ層２４０は銅又は銀を含んでもよく、且つ物理的気相成長法（例えば、スパッタリング法）によって形成されることができる。
いくつかの実施形態において、保護層１０６は第２の光透過性シート１３０とアンテナ層２４０を被覆する。更に、保護層１０６は第２の光透過性シート１３０の頂面１３１に接触し、且つアンテナ層２４０を取り囲む。保護層１０６は例えば、接着剤であってよい。
図４２は、本発明の別の実施形態によるチップパッケージ１００ｆを示す断面図である。チップパッケージ１００ｆは半導体基板１１０、第１の光透過性シート１２０、第２の光透過性シート１３０、アンテナ層１４０、再配線層１５０、第１の平坦層１８０ａ、導電性ピラー２２０、アンテナ層２４０及び保護層１０６を備える。図２０の実施形態との違いは、チップパッケージ１００ｆはアンテナ層２４０と保護層１０６を更に備え、且つアンテナ層２４０が第１の部分２４１と第２の部分２４３を含むことにある。アンテナ層２４０は、第２の光透過性シート１３０の頂面１３１に位置できる。本実施形態において、アンテナ層２４０はアンテナアレイである。いくつかの実施形態において、アンテナ層１４０の長さはアンテナ層２４０の長さより大きい。更に、アンテナ層１４０の第１の部分１４１の長さはアンテナ層２４０の第１の部分２４１の長さより大きく、且つアンテナ層１４０の第２の部分１４３の長さがアンテナ層２４０の第２の部分２４３の長さより大きい。いくつかの実施形態において、アンテナ層２４０はアンテナ層１４０を部分的に被覆する。更に、第１の光透過性シート１２０上のアンテナ層２４０の垂直投影と第１の光透過性シート１２０上のアンテナ層１４０の垂直投影は重なっている。即ち、第１の光透過性シート１２０上のアンテナ層２４０の第１の部分２４１の垂直投影と第１の光透過性シート１２０上のアンテナ層１４０の第１の部分１４１の垂直投影は重なっていて、且つ第１の光透過性シート１２０上のアンテナ層２４０の第２の部分２４３の垂直投影と第１の光透過性シート１２０上のアンテナ層１４０の第２の部分１４３の垂直投影が重なっている。いくつかの実施形態において、アンテナ層２４０とアンテナ層１４０は材料と形成方法が同様である。例えば、アンテナ層２４０は銅又は銀を含んでもよく、且つ物理的気相成長法（例えば、スパッタリング法）によって形成されることができる。
いくつかの実施形態において、保護層１０６は第２の光透過性シート１３０とアンテナ層２４０を被覆する。更に、保護層１０６は第２の光透過性シート１３０の頂面１３１に接触し、且つアンテナ層２４０の第１の部分２４１とアンテナ層２４０の第２の部分２４３を取り囲む。保護層１０６は例えば、接着剤であってよい。
図４３は、本発明の別の実施形態によるチップパッケージ１００ｇを示す断面図である。チップパッケージ１００ｇは半導体基板１１０、第１の光透過性シート１２０、第２の光透過性シート１３０、アンテナ層１４０、再配線層１５０、モールド封止材２３０、アンテナ層２４０及び保護層１０６を備える。図３０の実施形態との違いは、チップパッケージ１００ｇがアンテナ層２４０と保護層１０６を更に含み、且つアンテナ層２４０が第１の部分２４１と第２の部分２４３を更に含むことにある。アンテナ層２４０は、第２の光透過性シート１３０の頂面１３１に位置できる。本実施形態において、アンテナ層２４０はアンテナアレイである。いくつかの実施形態において、アンテナ層１４０の長さはアンテナ層２４０の長さより大きい。更に、アンテナ層１４０の第１の部分１４１の長さはアンテナ層２４０の第１の部分２４１の長さより大きく、且つアンテナ層１４０の第２の部分１４３の長さがアンテナ層２４０第２の部分２４３の長さより大きい。いくつかの実施形態において、アンテナ層２４０はアンテナ層１４０を部分的に被覆する。更に、第１の光透過性シート１２０上のアンテナ層２４０の垂直投影と第１の光透過性シート１２０上のアンテナ層１４０の垂直投影は重なっている。即ち、第１の光透過性シート１２０上のアンテナ層２４０の第１の部分２４１の垂直投影と第１の光透過性シート１２０上のアンテナ層１４０の第１の部分１４１の垂直投影は重なっていて、且つ第１の光透過性シート１２０上のアンテナ層２４０の第２の部分２４３の垂直投影と第１の光透過性シート１２０上のアンテナ層１４０の第２の部分１４３の垂直投影が重なっている。いくつかの実施形態において、アンテナ層２４０とアンテナ層１４０は材料と形成方法が同様である。例えば、アンテナ層２４０は銅又は銀を含んでもよく、且つ物理的気相成長法（例えば、スパッタリング法）によって形成されることができる。
いくつかの実施形態において、保護層１０６は第２の光透過性シート１３０とアンテナ層２４０を被覆する。更に、保護層１０６は第２の光透過性シート１３０の頂面１３１に接触し、且つアンテナ層２４０の第１の部分２４１とアンテナ層２４０の第２の部分２４３を取り囲む。保護層１０６は例えば、接着剤であってよい。
本発明では、実施形態を前述の通りに開示したが、これは、本発明を限定するものではなく、当業者なら誰でも、本発明の精神と領域から逸脱しない限り、多様の変更や修正を加えることができ、従って、本発明の保護範囲は、後の特許請求の範囲で指定した内容を基準とする。
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ：チップパッケージ
１０２、１０２ａ、１０４：接合層
１０３、１１１、１２１、１７１、１８１、１８１ａ、２３１：傾斜側壁
１０５、１１３、１２３、１６２、１７２、１８２、１８２ａ、２３２：底面
１０６：保護層
１１０：半導体基板
１１２、１２２：頂面
１１４：第１の導電性パッド（第２の導電性パッド）
１１４ａ：第３の導電性パッド
１１６、１１６ａ：絶縁層
１２０：第１の光透過性シート
１３０：第２の光透過性シート
１３２：金属層
１４０、２４０：アンテナ層
１４１、２４１：第１の部分
１４２、１４４：端
１４３、２４３：第２の部分
１５０：再配線層
１６０：シールド層
１７０：支持部材
１８０：第２の平坦層
１８０ａ：第１の平坦層
１９０：パッシベーション層
２００：導電性構造
２１０：仮接着層
２１２：キャリア
２２０：導電性ピラー
２３０：モールド封止材
２３４、Ｏ１、Ｏ２：開口
Ｃ：キャビティ
θ：鈍角

Claims (21)

  1. 半導体基板と、
    前記半導体基板に位置し、且つ前記半導体基板と反対側にある頂面と前記頂面に隣接する傾斜側壁を有する第１の光透過性シートと、
    前記第１の光透過性シートに位置する第２の光透過性シートと、
    前記半導体基板と前記第１の光透過性シートとの間に位置するシールド層と、
    前記シールド層を被覆し、底面と前記底面に隣接する傾斜側壁を有し、且つその前記傾斜側壁の傾斜率が前記第１の光透過性シートの前記傾斜側壁の傾斜率と同じである第１の平坦層と、
    前記第１の光透過性シートと前記第２の光透過性シートとの間に位置する第１のアンテナ層と、
    前記第１の光透過性シートの前記傾斜側壁に位置し、前記第１のアンテナ層の一方の端に接触する再配線層と、
    を備えるチップパッケージ。
  2. 前記第１の光透過性シートは前記頂面に対向する底面を有し、前記シールド層は、前記第１の光透過性シートの前記底面に接触する請求項１に記載のチップパッケージ。
  3. 前記半導体基板と前記第１の平坦層の前記底面にある前記再配線層との間に位置する導電性ピラーを更に備える請求項１又は２に記載のチップパッケージ。
  4. 前記半導体基板と前記第１の光透過性シートとの間に位置し、支持部材の底面と前記底面に隣接する傾斜側壁を有し、且つその前記傾斜側壁の傾斜率が前記第１の光透過性シートの前記傾斜側壁の傾斜率と同じである支持部材を更に備える請求項１～３の何れか１項に記載のチップパッケージ。
  5. 前記再配線層は、前記支持部材の前記傾斜側壁に位置する請求項４に記載のチップパッケージ。
  6. 前記半導体基板の頂面に第１の導電性パッドを有し、且つ前記第１の導電性パッドの側壁が前記再配線層に接触する請求項４に記載のチップパッケージ。
  7. 前記第１のアンテナ層は、前記第１の光透過性シートの前記頂面に接触する請求項１～６の何れか１項に記載のチップパッケージ。
  8. 前記半導体基板は、前記第１の光透過性シートと反対側にある底面を有し、前記半導体基板の前記底面を被覆する第２の平坦層を更に備える請求項１～７の何れか１項に記載のチップパッケージ。
  9. 前記半導体基板を取り囲むように、前記第１の光透過性シートと前記半導体基板との間に位置し、接合層の底面と前記底面に隣接する傾斜側壁を有し、且つその前記傾斜側壁の傾斜率が前記第１の光透過性シートの前記傾斜側壁の傾斜率と同じである接合層を更に備える請求項８に記載のチップパッケージ。
  10. 前記半導体基板の前記頂面と反対側にある底面に第２の導電性パッドを有し、前記第２の導電性パッドは前記接合層と前記第２の平坦層との間に位置し、且つ前記第２の導電性パッドの側壁が前記再配線層に接触する請求項９に記載のチップパッケージ。
  11. 前記半導体基板を取り囲み、モールド封止材（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）の底面と前記底面に隣接する傾斜側壁を有し、前記傾斜側壁の傾斜率が前記第１の光透過性シートの前記傾斜側壁の傾斜率と同じであるモールド封止材（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）を更に備える請求項１～１０の何れか１項に記載のチップパッケージ。
  12. 前記半導体基板は、第３の導電性パッドを有し、前記モールド封止材は、開口を有し、前記第３の導電性パッドが前記開口内に位置し、且つ前記再配線層は、前記開口内の前記第３の導電性パッドまで伸びる請求項１１に記載のチップパッケージ。
  13. 前記第２の光透過性シートの頂面に位置する第２のアンテナ層を更に備える請求項１～１２の何れか１項に記載のチップパッケージ。
  14. 前記第２の光透過性シートと前記第２のアンテナ層を被覆する保護層を更に備える請求項１３に記載のチップパッケージ。
  15. 第１のアンテナ層を第１の光透過性シートの頂面に形成する工程と、
    第２の光透過性シートを、前記第１のアンテナ層が前記第１の光透過性シートと前記第２の光透過性シートとの間に位置するように、前記第１の光透過性シートの前記頂面に接合する工程と、
    支持部材を半導体基板の頂面に形成する工程と、
    前記支持部材を前記半導体基板と前記第１の光透過性シートとの間に位置するように、前記第１の光透過性シートを前記半導体基板の前記頂面に接合する工程と、
    前記第１の光透過性シートに傾斜側壁を持たせ、且つ前記第１のアンテナ層の一方の端を露出させるように、切断工程を実行する工程と、
    再配線層を、前記第１のアンテナ層の前記端に接触するように、前記第１の光透過性シートの前記傾斜側壁に形成する工程と、
    を含むチップパッケージの製造方法。
  16. シールド層を前記第１の光透過性シートの底面に形成する工程を更に含む請求項１５に記載のチップパッケージの製造方法。
  17. 第２の平坦層を前記半導体基板に形成し、前記切断工程を実行し、それと同時に、傾斜率が前記第１の光透過性シートの前記傾斜側壁の傾斜率と同じである傾斜側壁を前記第２の平坦層に形成させる工程を更に含む請求項１５又は１６に記載のチップパッケージの製造方法。
  18. 接合層を、前記半導体基板を取り囲むように前記半導体基板に形成し、前記切断工程を実行し、それと同時に、傾斜率が前記第１の光透過性シートの前記傾斜側壁の傾斜率と同じである傾斜側壁を前記接合層に形成させる工程を更に含む請求項１５～１７の何れか１項に記載のチップパッケージの製造方法。
  19. モールド封止材を、前記半導体基板を取り囲むように前記第１の光透過性シートの底面に形成し、前記切断工程を実行し、それと同時に、傾斜率が前記第１の光透過性シートの前記傾斜側壁の傾斜率と同じである傾斜側壁を前記モールド封止材に形成させる工程と、
    開口を前記モールド封止材内に形成し、前記半導体基板の第３の導電性パッドを露出させ、前記再配線層が前記開口内の前記第３の導電性パッドまで伸びる工程と、
    を更に含む請求項１５～１８の何れか１項に記載のチップパッケージの製造方法。
  20. 第２のアンテナ層を前記第２の光透過性シートの頂面に形成する工程を更に含む請求項１５～１９の何れか１項に記載のチップパッケージの製造方法。
  21. 前記第２のアンテナ層を取り囲む保護層を、前記第２の光透過性シートに形成する工程を更に含む請求項２０に記載のチップパッケージの製造方法。
JP2021000050A 2020-01-06 2021-01-04 チップパッケージ及びその製造方法 Active JP7093859B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062957600P 2020-01-06 2020-01-06
US62/957,600 2020-01-06

Publications (2)

Publication Number Publication Date
JP2021111787A JP2021111787A (ja) 2021-08-02
JP7093859B2 true JP7093859B2 (ja) 2022-06-30

Family

ID=76654033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021000050A Active JP7093859B2 (ja) 2020-01-06 2021-01-04 チップパッケージ及びその製造方法

Country Status (3)

Country Link
US (4) US11521938B2 (ja)
JP (1) JP7093859B2 (ja)
TW (1) TWI744163B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지
US11978722B2 (en) * 2021-08-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package containing chip structure with inclined sidewalls

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001527700A (ja) 1998-03-16 2001-12-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 「チップサイズパッケージ」を有する半導体装置の製造方法
JP2009500821A (ja) 2005-07-01 2009-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子素子
JP2009283944A (ja) 2008-05-23 2009-12-03 Xitec Inc 電子デバイスパッケージ及びその製造方法
JP2010098274A (ja) 2008-10-20 2010-04-30 Sibeam Inc 表面実装可能な集積回路のパッケージ化機構
JP2012222366A (ja) 2011-04-13 2012-11-12 Xitec Inc チップパッケージとその製造方法
WO2019026913A1 (ja) 2017-08-01 2019-02-07 日立金属株式会社 多軸アンテナ、無線通信モジュールおよび無線通信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497658B (zh) * 2009-10-07 2015-08-21 Xintec Inc 晶片封裝體及其製造方法
US9704772B2 (en) 2014-04-02 2017-07-11 Xintec Inc. Chip package and method for forming the same
TW201607014A (zh) 2014-08-08 2016-02-16 精材科技股份有限公司 半導體結構及其製造方法
US9711425B2 (en) 2015-08-20 2017-07-18 Xintec Inc. Sensing module and method for forming the same
CN107039286A (zh) 2015-10-21 2017-08-11 精材科技股份有限公司 感测装置及其制造方法
JP6612979B2 (ja) 2015-10-28 2019-11-27 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ構造とパッケージング方法
CN106935558A (zh) * 2015-12-29 2017-07-07 精材科技股份有限公司 晶片封装体及其制造方法
KR102504859B1 (ko) 2016-04-19 2023-03-02 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 모듈의 선택적 차폐
US20180012853A1 (en) 2016-07-08 2018-01-11 Xintec Inc. Chip package and manufacturing method thereof
US10424540B2 (en) 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
US20180358398A1 (en) 2017-06-13 2018-12-13 Xintec Inc. Chip package and manufacturing method thereof
US20190043794A1 (en) 2017-08-03 2019-02-07 General Electric Company Electronics package including integrated structure with backside functionality and method of manufacturing thereof
US11169250B2 (en) 2017-10-27 2021-11-09 Mediatek Inc. Radar module incorporated with a pattern-shaping device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001527700A (ja) 1998-03-16 2001-12-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 「チップサイズパッケージ」を有する半導体装置の製造方法
JP2009500821A (ja) 2005-07-01 2009-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子素子
JP2009283944A (ja) 2008-05-23 2009-12-03 Xitec Inc 電子デバイスパッケージ及びその製造方法
JP2010098274A (ja) 2008-10-20 2010-04-30 Sibeam Inc 表面実装可能な集積回路のパッケージ化機構
JP2012222366A (ja) 2011-04-13 2012-11-12 Xitec Inc チップパッケージとその製造方法
WO2019026913A1 (ja) 2017-08-01 2019-02-07 日立金属株式会社 多軸アンテナ、無線通信モジュールおよび無線通信装置

Also Published As

Publication number Publication date
US20210210436A1 (en) 2021-07-08
US11784134B2 (en) 2023-10-10
JP2021111787A (ja) 2021-08-02
US20230420387A1 (en) 2023-12-28
TW202127733A (zh) 2021-07-16
US20210210445A1 (en) 2021-07-08
US11521938B2 (en) 2022-12-06
US20230049126A1 (en) 2023-02-16
US11749618B2 (en) 2023-09-05
TWI744163B (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
US11532575B2 (en) Integrated antenna package structure and manufacturing method thereof
KR100612425B1 (ko) 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US8766408B2 (en) Semiconductor device and manufacturing method thereof
US20030230805A1 (en) Semiconductor device and manufacturing method thereof
KR20000059861A (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
JP7093859B2 (ja) チップパッケージ及びその製造方法
KR20040030966A (ko) 인덕터가 내장된 무연 칩 캐리어의 구조 및 제조방법
TWI732678B (zh) 晶片封裝體及其製造方法
JP2007280084A (ja) 半導体装置及びその製造方法
US9640580B2 (en) Image sensor packages and methods of fabricating the same
JP2004165188A (ja) 半導体装置及びその製造方法
US8653661B2 (en) Package having MEMS element and fabrication method thereof
US20220415802A1 (en) Semiconductor package
CN111180422B (zh) 芯片封装结构及其制造方法
CN113140549A (zh) 半导体设备封装和其制造方法
JP2005294875A (ja) 半導体装置及びその製造方法
US11695199B2 (en) Antenna device and manufacturing method thereof
KR20230068687A (ko) 반도체 패키지 및 그 제조 방법
JP2004006820A (ja) 半導体装置及びその製造方法
KR20030001009A (ko) 멀티칩 패키지 제조 방법
JP2004327748A (ja) 半導体装置及びその製造方法
JP2008078327A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7093859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150