JP7093859B2 - チップパッケージ及びその製造方法 - Google Patents

チップパッケージ及びその製造方法 Download PDF

Info

Publication number
JP7093859B2
JP7093859B2 JP2021000050A JP2021000050A JP7093859B2 JP 7093859 B2 JP7093859 B2 JP 7093859B2 JP 2021000050 A JP2021000050 A JP 2021000050A JP 2021000050 A JP2021000050 A JP 2021000050A JP 7093859 B2 JP7093859 B2 JP 7093859B2
Authority
JP
Japan
Prior art keywords
layer
side wall
chip package
semiconductor substrate
inclined side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021000050A
Other languages
English (en)
Other versions
JP2021111787A (ja
Inventor
鄭家明
張恕銘
Original Assignee
精材科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股▲ふん▼有限公司 filed Critical 精材科技股▲ふん▼有限公司
Publication of JP2021111787A publication Critical patent/JP2021111787A/ja
Application granted granted Critical
Publication of JP7093859B2 publication Critical patent/JP7093859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Aerials (AREA)

Description

本発明は、チップパッケージ、及びチップパッケージの製造方法に関する。
無線通信装置において、アンテナは、無線電波で無線信号を送受信するための部材として、無線通信装置における重要な構成要素の1つである。無線通信技術の発展につれて、無線通信装置は、小型軽量化の傾向で設計されている。しかしながら、一般的に、アンテナは、回路基板上のチップに外付けで電気的に接続される必要があるため、電子装置(例えば、携帯電話)内の一定の設置スペースを占有する必要があり、微細化の設計に不利である。
本発明の一技術態様は、チップパッケージを提供することである。
本発明の一実施形態によれば、半導体基板と、半導体基板に位置し、且つ半導体基板と反対側にある頂面と頂面に隣接する傾斜側壁を有する第1の光透過性シートと、第1の光透過性シートに位置する第2の光透過性シートと、第1の光透過性シートと第2の光透過性シートとの間に位置する第1のアンテナ層と、第1の光透過性シートの傾斜側壁に位置し、第1のアンテナ層の一方の端に接触する再配線層と、を備える。
本発明の一実施形態において、チップパッケージは、半導体基板と第1の光透過性シートとの間に位置するシールド層を更に備える。
本発明の一実施形態において、第1の光透過性シートは、頂面に対向する底面を有し、シールド層は、底面に接触する。
本発明の一実施形態において、チップパッケージは、シールド層を被覆し、底面と底面に隣接する傾斜側壁を有し、且つその傾斜側壁の傾斜率が第1の光透過性シートの傾斜側壁の傾斜率とほぼ同じである第1の平坦層を更に備える。
本発明の一実施形態において、チップパッケージは、半導体基板と第1の平坦層の底面にある再配線層との間に位置する導電性ピラーを更に備える。
本発明の一実施形態において、チップパッケージは、半導体基板と第1の光透過性シートとの間に位置し、底面と底面に隣接する傾斜側壁を有し、且つ傾斜側壁の傾斜率が第1の光透過性シートの傾斜側壁の傾斜率とほぼ同じである支持部材を更に備える。
本発明の一実施形態において、再配線層は、支持部材の傾斜側壁に位置する。
本発明の一実施形態において、半導体基板の頂面に第1の導電性パッドを有し、且つ第1の導電性パッドの側壁が再配線層に接触する。
本発明の一実施形態において、第1のアンテナ層は、第1の光透過性シートの頂面に接触する。
本発明の一実施形態において、半導体基板は、第1の光透過性シートと反対側にある底面を有し、チップパッケージは、半導体基板の底面を被覆し、底面と底面に隣接する傾斜側壁を有し、且つその傾斜側壁の傾斜率が第1の光透過性シートの傾斜側壁の傾斜率とほぼ同じである第2の平坦層を更に備える。
本発明の一実施形態において、チップパッケージは、半導体基板を取り囲むように、第1の光透過性シートと半導体基板との間に位置し、底面と底面に隣接する傾斜側壁を有し、且つその傾斜側壁の傾斜率が第1の光透過性シートの傾斜側壁の傾斜率とほぼ同じである接合層を更に備える。
本発明の一実施形態において、チップパッケージは、半導体基板の頂面と反対側にある底面に第2の導電性パッドを有し、第2の導電性パッドは、接合層と第2の平坦層との間に位置し、且つその側壁が再配線層に接触する。
本発明の一実施形態において、チップパッケージは、半導体基板を取り囲み、底面と底面に隣接する傾斜側壁を有し、傾斜側壁の傾斜率が第1の光透過性シートの傾斜側壁の傾斜率とほぼ同じであるモールド封止材(molding compound)を更に備える。
本発明の一実施形態において、半導体基板の底面は、第3の導電性パッドを有し、モールド封止材は、開口を有し、第3の導電性パッドが開口内に位置し、且つ再配線層は、開口内の第3の導電性パッドまで伸びる。
本発明の一実施形態において、チップパッケージは、第2の光透過性シートの頂面に位置する第2のアンテナ層を更に備える。
本発明の一実施形態において、チップパッケージは、第2の光透過性シートと第2のアンテナ層を被覆する保護層を更に備える。
本発明の一技術態様は、チップパッケージの製造方法である。
本発明の一実施形態によれば、チップパッケージの製造方法は、第1のアンテナ層を第1の光透過性シートの頂面に形成する工程と、第2の光透過性シートを、第1のアンテナ層が第1の光透過性シートと第2の光透過性シートとの間に位置するように、第1の光透過性シートの頂面に接合する工程と、第1の光透過性シートを半導体基板の頂面に接合する工程と、第1の光透過性シートに傾斜側壁を持たせ、且つ第1のアンテナ層の一方の端を露出させるように、切断工程を実行する工程と、再配線層を、第1のアンテナ層の前記端に接触するように、第1の光透過性シートの傾斜側壁に形成する工程と、を含む。
本発明の一実施形態において、チップパッケージの製造方法は、シールド層を第1の光透過性シートの底面に形成する工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、半導体基板と第1の光透過性シートとの間に位置する支持部材を半導体基板の頂面に形成する工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、第2の平坦層を半導体基板に形成し、切断工程を実行し、それと同時に、傾斜率が第1の光透過性シートの傾斜側壁の傾斜率とほぼ同じである傾斜側壁を第2の平坦層に形成させる工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、接合層を、半導体基板を取り囲むように半導体基板に形成し、切断工程を実行し、それと同時に、傾斜率が第1の光透過性シートの傾斜側壁の傾斜率とほぼ同じである傾斜側壁を接合層に形成させる工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、モールド封止材を、半導体基板を取り囲むように第1の光透過性シートの底面に形成し、切断工程を実行し、それと同時に、傾斜率が第1の光透過性シートの傾斜側壁の傾斜率とほぼ同じである傾斜側壁をモールド封止材に形成させる工程と、開口をモールド封止材内に形成し、半導体基板の第3の導電性パッドを露出させ、再配線層が開口内の第3の導電性パッドまで伸びる工程と、を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、第2のアンテナ層を第2の光透過性シートの頂面に形成する工程を更に含む。
本発明の一実施形態において、チップパッケージの製造方法は、第2のアンテナ層を取り囲む保護層を、第2の光透過性シートに形成する工程を更に含む。
本発明の上記の実施形態において、チップパッケージが第1の光透過性シートと第2の光透過性シートとの間に位置する第1のアンテナ層を含み、且つ第1の光透過性シートが半導体基板と反対側にある頂面と頂面に隣接する傾斜側壁を有するため、再配線層は、第1の光透過性シートの傾斜側壁に形成され、更に第1のアンテナ層の一方の端に接触することができる。このため、アンテナの微細化及びアンテナを内蔵するチップパッケージを達成することができる。
本発明の一実施形態によるチップパッケージを示す断面図である。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 図1のチップパッケージの製造方法の一段階での断面図を示す。 本発明の別の実施形態によるチップパッケージを示す断面図である。 図12のチップパッケージの製造方法の一段階での断面図を示す。 図12のチップパッケージの製造方法の一段階での断面図を示す。 図12のチップパッケージの製造方法の一段階での断面図を示す。 図12のチップパッケージの製造方法の一段階での断面図を示す。 図12のチップパッケージの製造方法の一段階での断面図を示す。 図12のチップパッケージの製造方法の一段階での断面図を示す。 図12のチップパッケージの製造方法の一段階での断面図を示す。 本発明の別の実施形態によるチップパッケージを示す断面図である。 図20のチップパッケージの製造方法の一段階での断面図を示す。 図20のチップパッケージの製造方法の一段階での断面図を示す。 図20のチップパッケージの製造方法の一段階での断面図を示す。 図20のチップパッケージの製造方法の一段階での断面図を示す。 図20のチップパッケージの製造方法の一段階での断面図を示す。 図20のチップパッケージの製造方法の一段階での断面図を示す。 図20のチップパッケージの製造方法の一段階での断面図を示す。 図20のチップパッケージの製造方法の一段階での断面図を示す。 図20のチップパッケージの製造方法の一段階での断面図を示す。 本発明の別の実施形態によるチップパッケージを示す断面図である。 図30のチップパッケージの製造方法の一段階での断面図を示す。 図30のチップパッケージの製造方法の一段階での断面図を示す。 図30のチップパッケージの製造方法の一段階での断面図を示す。 図30のチップパッケージの製造方法の一段階での断面図を示す。 図30のチップパッケージの製造方法の一段階での断面図を示す。 図30のチップパッケージの製造方法の一段階での断面図を示す。 図30のチップパッケージの製造方法の一段階での断面図を示す。 図30のチップパッケージの製造方法の一段階での断面図を示す。 図30のチップパッケージの製造方法の一段階での断面図を示す。 本発明の別の実施形態によるチップパッケージを示す断面図である。 本発明の別の実施形態によるチップパッケージを示す断面図である。 本発明の別の実施形態によるチップパッケージを示す断面図である。 本発明の別の実施形態によるチップパッケージを示す断面図である。
以下、図面で本発明の複数の実施形態を掲示し、明らかに説明するために、多くの実際の細部を下記の叙述で合わせて説明する。しかしながら、これらの実際の細部が本発明を制限するためのものではないことは理解すべきである。つまり、本発明の一部の実施形態においては、これらの実際の細部は、必要なものではない。また、図面を簡略化するために、ある従来慣用の構造及び素子は、図面において簡単で模式的に示されている。
図1は、本発明の一実施形態によるチップパッケージ100を示す断面図である。チップパッケージ100は、半導体基板110と、第1の光透過性シート120と、第2の光透過性シート130と、アンテナ層140と、再配線層150と、を備える。第1の光透過性シート120は、半導体基板110に位置し、且つ半導体基板110と反対側にある頂面122と頂面122に隣接する傾斜側壁121を有する。第2の光透過性シート130は、第1の光透過性シート120に位置する。アンテナ層140は、第1の光透過性シート120と第2の光透過性シート130との間に位置する。再配線層150は、第1の光透過性シート120の傾斜側壁121に位置し、且つアンテナ層140の一方の端142に接触する。
本実施形態において、チップパッケージ100は、5G通信等の高周波信号の伝送に使用されることができる。アンテナ層140の送信周波数は、30GHzから300GHzの範囲にあってよく、且つ半導体基板110は無線周波数装置であってよい。なお、半導体基板110の材質としては、ケイ素を含んでよい。第1の光透過性シート120と第2の光透過性シート130とは、同じ材料で構成されてよい。第1の光透過性シート120と第2の光透過性シート130の材料は、ガラス、溶融シリカ(Fused silica)、クォーツガラス、サファイア又はそれらの組合わせを含んでよい。再配線層150の材料としては、銅、銀又はアルミニウムを含んでよいが、アンテナ層140の材料としては、銅又は銀を含んでよく、何れも物理的気相成長法(例えば、スパッタリング法)によって形成されることができる。このため、アンテナ層140は、第1の光透過性シート120の頂面122に直接接触するように、第1の光透過性シート120の頂面122に直接形成されてよい。
本実施形態において、再配線層150は、第1の光透過性シート120の傾斜側壁121に形成されて、更にアンテナ層140の一方の端142に接触してよい。このため、アンテナの微細化及びアンテナを内蔵するチップパッケージ100を達成することができる。
いくつかの実施形態において、チップパッケージ100は、シールド層160を更に備える。シールド層160は、半導体基板110と第1の光透過性シート120との間に位置する。第1の光透過性シート120は、頂面122に対向する底面123を有する。シールド層160は、物理的気相成長法(例えば、スパッタリング法)によって第1の光透過性シート120の底面123に形成されてよい。このため、シールド層160は、第1の光透過性シート120の底面123に直接接触してよい。シールド層160は、無線周波数信号(RF)の半導体基板110への干渉を避けることができる。
いくつかの実施形態において、半導体基板110は、傾斜側壁111、頂面112及び底面113を有し、傾斜側壁111が頂面112に隣接し、且つ底面113が第1の光透過性シート120と反対側にある。半導体基板110の頂面112に第1の導電性パッド114を有する。第1の導電性パッド114が半導体基板110の傾斜側壁111から突出するため、再配線層150は、第1の導電性パッド114に接触することができる。半導体基板110の頂面112に絶縁層116が被覆される。半導体基板110は、絶縁層116の下方におけるインダクタンスを有してよい。
いくつかの実施形態において、チップパッケージ100は、支持部材170を更に備える。支持部材170は、半導体基板110と第1の光透過性シート120との間に位置する。つまり、支持部材170は、半導体基板110とシールド層160との間に位置する。支持部材170は、シールド層160の絶縁層116の下方におけるインダクタンスに対する干渉やカップリングを避けることができる。支持部材170は、底面172と底面172に隣接する傾斜側壁171を有し、且つその傾斜側壁171の傾斜率が第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じである。再配線層150は、支持部材170の傾斜側壁171に位置する。いくつかの実施形態において、シールド層160と半導体基板110との間にキャビティCを有し、且つ支持部材170はこのキャビティCを取り囲む。シールド層160は、一部がキャビティCに向かい、他方の一部が支持部材170に向かう。
いくつかの実施形態において、チップパッケージ100は、第2の平坦層180を更に備える。第2の平坦層180は、第1の導電性パッド114の底面を被覆する。詳しくは、第2の平坦層180は、半導体基板110の底面113を被覆する。第2の平坦層180は、底面182と底面182に隣接する傾斜側壁181を有し、且つその傾斜側壁181の傾斜率が第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じである。再配線層150は、第2の平坦層180の傾斜側壁181と底面182に位置する。つまり、再配線層150は、支持部材170の傾斜側壁171から第2の平坦層180の傾斜側壁181を通って第2の平坦層180の底面182まで伸びることができるため、鈍角θを有する。
いくつかの実施形態において、チップパッケージ100は、パッシベーション層190と導電性構造200を更に備えてもよい。パッシベーション層190は、再配線層150と第2の平坦層180を被覆する。パッシベーション層190は、導電性構造200を再配線層150の底面に設けるように、開口を有してよい。導電性構造200は、はんだボール又は導電性ピラーであってよいが、本開示を制限するためのものではない。導電性構造200は、他の電子装置(例えば、回路基板)に電気的に接続されることができる。
いくつかの実施形態において、チップパッケージ100は、接合層102と接合層104を更に備える。接合層102は、支持部材170と第1の光透過性シート120とを貼り付けるように、支持部材170と第1の光透過性シート120との間に位置する。接合層104は、第1の光透過性シート120と第2の光透過性シート130とを貼り付けるように、第1の光透過性シート120と第2の光透過性シート130との間に位置する。
なお、チップパッケージ100は、金属層132を選択的に備えてもよい。金属層132は、第2の光透過性シート130の頂面に形成され、アンテナ層140の帯域幅を増加することができる。金属層132は、設計者の要求に応じて、以下の各実施例の第2の光透過性シート130の頂面に選択的に設けられてもよい。
理解すべきなのは、述べられた素子の接続関係、材料及び効果については繰り返して説明しなく、先に説明する。以下の記述では、チップパッケージ100の製造方法について説明する。
図2~図11は、図1のチップパッケージ100の製造方法の各段階での断面図を示す。図2を参照されたく、第1の光透過性シート120の頂面122にアンテナ層140を形成する。アンテナ層140を形成する工程は、第1の光透過性シート120の頂面122全体に最初に導電層を形成(例えば、スパッタリング法)し、次に、この導電層をパターニングし、アンテナ層140を形成することを含んでもよい。パターニングの工程は露光、現像及びエッチング等の工程を含んでもよい。
図3と図5を併せて参照されたい。第2の光透過性シート130を、アンテナ層140が第1の光透過性シート120と第2の光透過性シート130との間に位置するように、第1の光透過性シート120の頂面122に接合する。例えば、接合層104を使用して第2の光透過性シート130を第1の光透過性シート120の頂面122に接合することができる。次に、第1の光透過性シート120の底面123を研削する等して、第1の光透過性シート120を薄化することができる。第1の光透過性シート120の厚さは200ミクロン(μm)未満であってよい。このように、図4の構造を取得することができる。図5に示すように、第1の光透過性シート120の底面123にシールド層160を形成できる。シールド層160を形成する工程は、第1の光透過性シート120の底面123全体に最初に導電層を形成(例えば、スパッタリング法)し、次に、この導電層をパターニングできることによって、シールド層160を形成することができる。上記の工程によって、図5の構造を形成することができる。
図6を参照されたく、なお、半導体基板110に支持部材170を形成できる。詳しくは、半導体基板110は、第1の導電性パッド114と絶縁層116を有してもよく、且つ、支持部材170が第1の導電性パッド114と絶縁層116を被覆する。半導体基板110に支持部材170を形成する前に、半導体基板110に洗浄処理を実行してもよい。図6~図11の半導体基板110は切割されないウェーハレベルサイズ(Wafer level)であり、図1の半導体基板110は図11の切断工程を経たチップサイズ(Chip scale)である。
図7を参照されたく、次に、図5の第1の光透過性シート120を半導体基板110の頂面112に接合する。例えば、接合層102を使用して第1の光透過性シート120を半導体基板110の頂面112に接合することができる。図7の構造が完成した後に、半導体基板110の底面113を研削する等して、半導体基板110を薄化することができる。
図8を参照されたく、半導体基板110の底面113をエッチングすることで、半導体基板110が傾斜側壁111を有し、且つ第1の導電性パッド114が傾斜側壁111から突出する。次に、第2の平坦層180を半導体基板110の傾斜側壁111と底面113に形成でき、第2の平坦層180も第1の導電性パッド114の底面に形成される。
図9を参照されたく、次に、切断工程を実行でき、その結果、第1の光透過性シート120は、傾斜側壁121を有し、且つアンテナ層140の一方の端142が露出する。この切断工程は刃物で切断できる。切断工程を実行すると同時に、傾斜側壁181を第2の平坦層180に形成させることができる。単一の刃物でこの切割工程を実行することができるため、第2の平坦層180の傾斜側壁181の傾斜率が第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じできる。なお、支持部材170の傾斜側壁171と半導体基板110の第1の導電性パッド114の側壁も第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じである。このような設計によって、後続の再配線層150(図10参照)の安定性に役立つ。
図10を参照されたく、図9の構造が形成した後、再配線層150を第1の光透過性シート120の傾斜側壁121、第1の導電性パッド114の側壁、第2の平坦層180の傾斜側壁181及び第2の平坦層180の底面182に形成でき、再配線層150を第1の導電性パッド114の側壁とアンテナ層140の一方の端142に接触させ、半導体基板110とアンテナ層140の電気接続を達成する。
図11を参照されたく、後続の工程では、再配線層150と第2の平坦層180を被覆するパッシベーション層190を形成できる。次に、パッシベーション層190をパターニングでき、その結果、第2の平坦層180の底面182上のパッシベーション層190に再配線層150を露出する開口が形成される。次に、導電性構造200を開口内の再配線層150に設置できる。導電性構造200は、他の電子装置(例えば、回路基板)に電気的に接続されるために使用できる。その後、線Lに沿って切割工程を実行でき、それにより、図1のチップパッケージ100を取得する。
図12は、本発明の別の実施形態によるチップパッケージ100aを示す断面図である。チップパッケージ100aは半導体基板110、第1の光透過性シート120、第2の光透過性シート130、アンテナ層140、再配線層150、及び接合層102aを備える。図1の実施形態との違いは、チップパッケージ100aの接合層102aが半導体基板110を取り囲むように第1の光透過性シート120と半導体基板110との間に位置することにある。接合層102aは底面105と底面105に隣接する傾斜側壁103を有し、且つ接合層102aの傾斜側壁103と第1の光透過性シート120の傾斜側壁121は傾斜率がほぼ同じである。本実施形態において、チップパッケージ100aは、図1の支持部材170を必要せず、材料のコストを節約できる。接合層102aは半導体基板110、第1の光透過性シート120及びシールド層160に接触することができる。接合層102aは例えば、接着剤であってよい。
いくつかの実施形態において、半導体基板110の頂面112と反対側にある底面113は第2の導電性パッド114を有する。第2の導電性パッド114は接合層102aと第2の平坦層180との間に位置し、且つ第2の導電性パッド114の側壁が再配線層150に接触する。
図13~図19は図12のチップパッケージ100aの製造方法の各段階での断面図を示す。簡潔にするために、第1の光透過性シート120にアンテナ層140を形成し、第2の光透過性シート130を第1の光透過性シート120に接合し、第1の光透過性シート120を薄化し、シールド層160を第1の光透過性シート120の底面123に形成する等の工程は図2~図5の工程と類似するため、繰り返して説明せず、併せて説明する。図13を参照されたく、半導体基板110の底面に第2の平坦層180を形成する。
図14を参照されたく、第2の平坦層180の底面182には、仮接着層210によってキャリア212が接合される。次に、半導体基板110を薄化し、及び半導体基板110の両側をエッチングすることができ、それにより、絶縁層116が露出する。
図15を参照されたく、図5の第1の光透過性シート120を半導体基板110の頂面112に接合する。例えば、接合層102aによって第1の光透過性シート120を半導体基板110の頂面112に接合することができる。
図16及び図17を併せて参照されたい。第2の平坦層180の底面182から仮接着層210及びキャリア212を取り外す。次に、切断工程を実行でき、その結果、第1の光透過性シート120は、傾斜側壁121を有し、且つアンテナ層140の一方の端142が露出する。この切断工程は刃物で切割できる。切断工程を実行すると同時に、傾斜側壁181を第2の平坦層180に形成させることができる。単一の刃物でこの切割工程を実行できるため、第2の平坦層180の傾斜側壁181の傾斜率が第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じできる。なお、切断工程によって、それと同時に、傾斜側壁103を接合層102aに形成させ、且つ半導体基板110の第2の導電性パッド114も側壁を形成することができる。接合層102aの傾斜側壁103及び第2の導電性パッド114の側壁と第1の光透過性シート120の傾斜側壁121は傾斜率がほぼ同じである。このような設計によって、後続の再配線層150(図18参照)の安定性に役に立つ。
図18を参照されたく、図17の構造が形成された後、再配線層150を第1の光透過性シート120の傾斜側壁121、第2の導電性パッド114の側壁、第2の平坦層180の傾斜側壁181、及び第2の平坦層180の底面182に形成でき、その結果、再配線層150を第2の導電性パッド114の側壁とアンテナ層140の一方の端142に接触させ、半導体基板110とアンテナ層140の電気接続を達成する。
図19を参照されたく、後続の工程では、再配線層150と第2の平坦層180を被覆するパッシベーション層190を形成できる。次に、パッシベーション層190をパターニングでき、その結果、第2の平坦層180の底面182上のパッシベーション層190に再配線層150を露出する開口を形成させる。次に、導電性構造200を開口内の再配線層150に設置できる。導電性構造200は、他の電子装置(例えば、回路基板)に電気的に接続されるために使用できる。その後、線Lに沿って切割工程を実行でき、それにより、図12のチップパッケージ100aを取得する。
図20は、本発明の別の実施形態によるチップパッケージ100bを示す断面図である。チップパッケージ100bは半導体基板110、第1の光透過性シート120、第2の光透過性シート130、アンテナ層140、再配線層150、第1の平坦層180a及び導電性ピラー220を備える。図1の実施形態との違いは、アンテナ層140が第1の部分141と第2の部分143を含むことである。つまり、本実施形態において、アンテナ層140はアンテナアレイ(antenna array)である。半導体基板110の数は、3つであるが、3つに制限されない。半導体基板110は、パッシベーション層190外に位置し、且つ第1の光透過性シート120、再配線層150及びパッシベーション層190の下方に位置する。更に、第1の平坦層180aは、シールド層160を被覆する。第1の平坦層180aは底面182aと底面182aに隣接する傾斜側壁181aを有し、且つ第1の平坦層180aの傾斜側壁181aの傾斜率が第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じである。なお、導電性ピラー220は、半導体基板110と第1の平坦層180aの底面182aにある再配線層150との間に位置する。本実施形態において、導電性ピラー220は、再配線層150及び半導体基板110の第1の導電性パッド114に接触する。つまり、再配線層150の一部分は第1の平坦層180aの底面182aに位置し、且つ導電性ピラー220を介して半導体基板110の第1の導電性パッド114に電気的に接続される。
図21~図29は図20のチップパッケージ100bの製造方法の各段階での断面図を示す。簡潔にするために、第1の光透過性シート120にアンテナ層140を形成し、第2の光透過性シート130を第1の光透過性シート120に接合し、第1の光透過性シート120を薄化し、及びシールド層160を第1の光透過性シート120の底面123に形成する等の工程は図2~図5の工程と類似し、繰り返して説明せず、併せて説明する。図21を参照されたく、シールド層160と第1の光透過性シート120の底面に第1の平坦層180aを形成する。つまり、第1の平坦層180aはシールド層160と第1の光透過性シート120を被覆する。
図22を参照されたく、切断工程を実行することで、第1の光透過性シート120は、傾斜側壁121を有し、且つアンテナ層140の一方の端142が露出する。詳しくは、アンテナ層140の第1の部分141の一方の端142と第2の部分143の一方の端144が露出する。この切断工程は刃物で切割できる。切断工程を実行すると同時に、傾斜側壁181aを第1の平坦層180aに形成させることができる。単一の刃物でこの切割工程を実行できるため、第1の平坦層180aの傾斜側壁181aの傾斜率が第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じにできる。このような設計によって、後続の再配線層150(図23参照)の安定性に役に立つ。
図23を参照されたく、図22の構造が形成された後、再配線層150を第1の光透過性シート120の傾斜側壁121、第1の平坦層180aの傾斜側壁181a、及び第1の平坦層180aの底面182aに形成でき、その結果、再配線層150をアンテナ層140の第1の部分141の一方の端142及び第2の部分143の一方の端144に接触させる。
図24を参照されたく、後続の工程では、再配線層150と第1の平坦層180aを被覆するパッシベーション層190を形成できる。次に、パッシベーション層190をパターニングでき、その結果、第1の平坦層180aの底面182a上のパッシベーション層190に再配線層150を露出する開口O1及び開口O2を形成させる。
図25、図26及び図27を併せて参照されたい。半導体基板110の頂面112は、第1の導電性パッド114を有し、且つ半導体基板110の頂面112に絶縁層116が被覆される。次に、半導体基板110の底面113を研削する等して、半導体基板110を薄化することができる。その後、導電性ピラー220を半導体基板110の第1の導電性パッド114に形成する。本実施形態において、導電性ピラー220は、半導体基板110の第1の導電性パッド114に接触する。いくつかの実施形態において、導電性ピラー220は銅(Cu)からなり、且つその上方にスズ(Sn)又は銀(Ag)が電気めっきされる。図27に示すように、導電性ピラー220が形成された後、半導体基板110を図20の半導体基板110として複数のサブ部分に切割できる。
図28と図29を併せて参照されたく、図24の第1の光透過性シート120を図27の半導体基板110に接合する。導電性ピラー220は、パッシベーション層190の開口O1(図24参照)に揃える。このように、導電性ピラー220の両端は再配線層150と第1の導電性パッド114にそれぞれ電気的に接触でき、半導体基板110とアンテナ層140の電気接続を達成できる。次に、導電性構造200をパッシベーション層190の開口O2(図24参照)に設置でき、それにより、導電性構造200を再配線層150に電気的に接触させる。詳しくは、導電性構造200は、他の電子装置(例えば、回路基板)に電気的に接続されるために使用できる。その後、線Lに沿って切割工程を実行でき、それにより、図20のチップパッケージ100bを取得する。
図30は、本発明の別の実施形態によるチップパッケージ100cを示す断面図である。チップパッケージ100cは半導体基板110、第1の光透過性シート120、第2の光透過性シート130、アンテナ層140、再配線層150及びモールド封止材(molding compound)230を備える。図20の実施形態との違いは、チップパッケージ100cが平坦層180a(図20参照)を有さず、半導体基板110を取り囲むモールド封止材230を有し、且つ半導体基板110及びモールド封止材230がパッシベーション層190内に位置することにある。モールド封止材230は、底面232と底面232に隣接する傾斜側壁231を有し、且つモールド封止材230の傾斜側壁231の傾斜率が第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じである。更に、半導体基板110の底面113は第3の導電性パッド114aと絶縁層116aを有する。モールド封止材230は開口234を有し、第3の導電性パッド114aが開口234内に位置する。再配線層150は開口234内の第3の導電性パッド114aまで伸びる。つまり、再配線層150は、第3の導電性パッド114aに電気的に接触し、半導体基板110とアンテナ層140の電気接続を達成できる。
図31~図39は図30のチップパッケージ100cの製造方法の各段階での断面図を示す。簡潔にするために、第1の光透過性シート120にアンテナ層140を形成し、第2の光透過性シート130を第1の光透過性シート120に接合し、第1の光透過性シート120を薄化し、シールド層160を第1の光透過性シート120の底面123に形成する等の工程は図2~図5の工程と類似し、繰り返して説明せず、併せて説明する。
図31と図32を参照されたく、半導体基板110は、第3の導電性パッド114aと絶縁層116を有する。半導体基板110の底面を研削する等して、半導体基板110を薄化することができる。次に、半導体基板110を切割し、後続の工程を行う。
図33を参照されたく、図21の第1の平坦層180aを形成する前の第1の光透過性シート120を図32の半導体基板110に接合する。詳しくは、半導体基板110を反転させ、且つ半導体基板110をシールド層160の底面162に設ける。つまり、第3の導電性パッド114aと絶縁層116は半導体基板110の底面113に位置する。
図34を参照されたく、モールド封止材230を第1の光透過性シート120の底面123とシールド層160の底面162に形成し、且つ半導体基板110を取り囲む。つまり、モールド封止材230は、半導体基板110、第1の光透過性シート120及びシールド層160を被覆する。
図35を参照されたく、切断工程を実行することで、第1の光透過性シート120は、傾斜側壁121を有し、アンテナ層140の一方の端142が露出する。詳しくは、アンテナ層140の第1の部分141の一方の端142と第2の部分143の一方の端144が露出する。この切断工程は刃物で切割できる。切断工程を実行すると同時に、傾斜側壁231をモールド封止材230に形成させることができる。単一の刃物でこの切割工程を実行できるため、モールド封止材230の傾斜側壁231の傾斜率が第1の光透過性シート120の傾斜側壁121の傾斜率とほぼ同じにできる。このような設計によって、後続の再配線層150(図37参照)の安定性に役に立つ。
図36と図37を併せて参照されたく、図35の構造が形成された後、モールド封止材230内に開口234を形成でき、その結果、半導体基板110の第3の導電性パッド114aが露出する。モールド封止材230に開口234を形成する方法はレーザー穴あけを含み得る。次に、再配線層150を第1の光透過性シート120の傾斜側壁121、モールド封止材230の傾斜側壁231、及びモールド封止材230の底面232に形成することで、再配線層150をアンテナ層140の第1の部分141の一方の端142及び第2の部分143の一方の端144に接触させる。なお、再配線層150は開口234内の第3の導電性パッド114aまで伸びる。
図38を参照されたく、後続の工程では、再配線層150とモールド封止材230を被覆するパッシベーション層190を形成できる。次に、パッシベーション層190をパターニングでき、その結果、モールド封止材230の底面232上のパッシベーション層190に再配線層150を露出する開口を形成させる。
図39を参照されたく、導電性構造200をパッシベーション層190の開口内に設置でき、その結果、導電性構造200を再配線層150に電気的に接触させる。詳しくは、導電性構造200は、他の電子装置(例えば、回路基板)に電気的に接続されるために使用できる。その後、線Lに沿って切割工程を実行でき、図30のチップパッケージ100cを取得する。
図40は、本発明の別の実施形態によるチップパッケージ100dを示す断面図である。チップパッケージ100dは半導体基板110、第1の光透過性シート120、第2の光透過性シート130、アンテナ層140、再配線層150、アンテナ層240及び保護層106を備える。図1の実施形態との違いは、チップパッケージ100dがアンテナ層240と保護層106を更に備えることにある。アンテナ層240は、第2の光透過性シート130の頂面131に位置できる。いくつかの実施形態において、アンテナ層240の長さはアンテナ層140の長さより小さい。アンテナ層240はアンテナ層140を部分的に被覆できる。更に、第1の光透過性シート120上のアンテナ層240の垂直投影は第1の光透過性シート120上のアンテナ層140の垂直投影と重なっている。いくつかの実施形態において、アンテナ層240とアンテナ層140は材料と形成方法が同様である。例えば、アンテナ層240は銅又は銀を含んでもよく、且つ物理的気相成長法(例えば、スパッタリング法)によって形成されることができる。
いくつかの実施形態において、保護層106は第2の光透過性シート130とアンテナ層240を被覆する。更に、保護層106は第2の光透過性シート130の頂面131に接触し、且つアンテナ層240を取り囲む。保護層106は例えば、接着剤であってよい。
いくつかの実施形態において、チップパッケージ100dの製造方法は、第2の光透過性シート130を第1の光透過性シート120に接合する前に、第2の光透過性シート130の頂面131にアンテナ層240を形成する工程を含んでもよい。アンテナ層240を形成する工程は、第2の光透過性シート130の頂面131全体に最初に導電層を形成(例えば、スパッタリング法)し、次にこの導電層をパターニングし、アンテナ層240を形成することを含んでもよい。パターニングの工程は露光、現像及びエッチング等の工程を含んでもよい。第2の光透過性シート130にアンテナ層240を形成した後に、次にアンテナ層240と第2の光透過性シート130に保護層106を形成することができ、アンテナ層240と第2の光透過性シート130を被覆するようにする。
図41は、本発明の別の実施形態によるチップパッケージ100eを示す断面図である。チップパッケージ100eは半導体基板110、第1の光透過性シート120、第2の光透過性シート130、アンテナ層140、再配線層150、接合層102a、アンテナ層240及び保護層106を備える。図12の実施形態との違いは、チップパッケージ100eはアンテナ層240と保護層106を更に備えることにある。アンテナ層240は、第2の光透過性シート130の頂面131に位置できる。いくつかの実施形態において、アンテナ層240の長さはアンテナ層140の長さより小さい。アンテナ層240はアンテナ層140を部分的に被覆できる。更に、第1の光透過性シート120上のアンテナ層240の垂直投影と第1の光透過性シート120上のアンテナ層140の垂直投影は重なっている。いくつかの実施形態において、アンテナ層240とアンテナ層140は材料と形成方法が同様である。例えば、アンテナ層240は銅又は銀を含んでもよく、且つ物理的気相成長法(例えば、スパッタリング法)によって形成されることができる。
いくつかの実施形態において、保護層106は第2の光透過性シート130とアンテナ層240を被覆する。更に、保護層106は第2の光透過性シート130の頂面131に接触し、且つアンテナ層240を取り囲む。保護層106は例えば、接着剤であってよい。
図42は、本発明の別の実施形態によるチップパッケージ100fを示す断面図である。チップパッケージ100fは半導体基板110、第1の光透過性シート120、第2の光透過性シート130、アンテナ層140、再配線層150、第1の平坦層180a、導電性ピラー220、アンテナ層240及び保護層106を備える。図20の実施形態との違いは、チップパッケージ100fはアンテナ層240と保護層106を更に備え、且つアンテナ層240が第1の部分241と第2の部分243を含むことにある。アンテナ層240は、第2の光透過性シート130の頂面131に位置できる。本実施形態において、アンテナ層240はアンテナアレイである。いくつかの実施形態において、アンテナ層140の長さはアンテナ層240の長さより大きい。更に、アンテナ層140の第1の部分141の長さはアンテナ層240の第1の部分241の長さより大きく、且つアンテナ層140の第2の部分143の長さがアンテナ層240の第2の部分243の長さより大きい。いくつかの実施形態において、アンテナ層240はアンテナ層140を部分的に被覆する。更に、第1の光透過性シート120上のアンテナ層240の垂直投影と第1の光透過性シート120上のアンテナ層140の垂直投影は重なっている。即ち、第1の光透過性シート120上のアンテナ層240の第1の部分241の垂直投影と第1の光透過性シート120上のアンテナ層140の第1の部分141の垂直投影は重なっていて、且つ第1の光透過性シート120上のアンテナ層240の第2の部分243の垂直投影と第1の光透過性シート120上のアンテナ層140の第2の部分143の垂直投影が重なっている。いくつかの実施形態において、アンテナ層240とアンテナ層140は材料と形成方法が同様である。例えば、アンテナ層240は銅又は銀を含んでもよく、且つ物理的気相成長法(例えば、スパッタリング法)によって形成されることができる。
いくつかの実施形態において、保護層106は第2の光透過性シート130とアンテナ層240を被覆する。更に、保護層106は第2の光透過性シート130の頂面131に接触し、且つアンテナ層240の第1の部分241とアンテナ層240の第2の部分243を取り囲む。保護層106は例えば、接着剤であってよい。
図43は、本発明の別の実施形態によるチップパッケージ100gを示す断面図である。チップパッケージ100gは半導体基板110、第1の光透過性シート120、第2の光透過性シート130、アンテナ層140、再配線層150、モールド封止材230、アンテナ層240及び保護層106を備える。図30の実施形態との違いは、チップパッケージ100gがアンテナ層240と保護層106を更に含み、且つアンテナ層240が第1の部分241と第2の部分243を更に含むことにある。アンテナ層240は、第2の光透過性シート130の頂面131に位置できる。本実施形態において、アンテナ層240はアンテナアレイである。いくつかの実施形態において、アンテナ層140の長さはアンテナ層240の長さより大きい。更に、アンテナ層140の第1の部分141の長さはアンテナ層240の第1の部分241の長さより大きく、且つアンテナ層140の第2の部分143の長さがアンテナ層240第2の部分243の長さより大きい。いくつかの実施形態において、アンテナ層240はアンテナ層140を部分的に被覆する。更に、第1の光透過性シート120上のアンテナ層240の垂直投影と第1の光透過性シート120上のアンテナ層140の垂直投影は重なっている。即ち、第1の光透過性シート120上のアンテナ層240の第1の部分241の垂直投影と第1の光透過性シート120上のアンテナ層140の第1の部分141の垂直投影は重なっていて、且つ第1の光透過性シート120上のアンテナ層240の第2の部分243の垂直投影と第1の光透過性シート120上のアンテナ層140の第2の部分143の垂直投影が重なっている。いくつかの実施形態において、アンテナ層240とアンテナ層140は材料と形成方法が同様である。例えば、アンテナ層240は銅又は銀を含んでもよく、且つ物理的気相成長法(例えば、スパッタリング法)によって形成されることができる。
いくつかの実施形態において、保護層106は第2の光透過性シート130とアンテナ層240を被覆する。更に、保護層106は第2の光透過性シート130の頂面131に接触し、且つアンテナ層240の第1の部分241とアンテナ層240の第2の部分243を取り囲む。保護層106は例えば、接着剤であってよい。
本発明では、実施形態を前述の通りに開示したが、これは、本発明を限定するものではなく、当業者なら誰でも、本発明の精神と領域から逸脱しない限り、多様の変更や修正を加えることができ、従って、本発明の保護範囲は、後の特許請求の範囲で指定した内容を基準とする。
100、100a、100b、100c、100d、100e、100f、100g:チップパッケージ
102、102a、104:接合層
103、111、121、171、181、181a、231:傾斜側壁
105、113、123、162、172、182、182a、232:底面
106:保護層
110:半導体基板
112、122:頂面
114:第1の導電性パッド(第2の導電性パッド)
114a:第3の導電性パッド
116、116a:絶縁層
120:第1の光透過性シート
130:第2の光透過性シート
132:金属層
140、240:アンテナ層
141、241:第1の部分
142、144:端
143、243:第2の部分
150:再配線層
160:シールド層
170:支持部材
180:第2の平坦層
180a:第1の平坦層
190:パッシベーション層
200:導電性構造
210:仮接着層
212:キャリア
220:導電性ピラー
230:モールド封止材
234、O1、O2:開口
C:キャビティ
θ:鈍角

Claims (21)

  1. 半導体基板と、
    前記半導体基板に位置し、且つ前記半導体基板と反対側にある頂面と前記頂面に隣接する傾斜側壁を有する第1の光透過性シートと、
    前記第1の光透過性シートに位置する第2の光透過性シートと、
    前記半導体基板と前記第1の光透過性シートとの間に位置するシールド層と、
    前記シールド層を被覆し、底面と前記底面に隣接する傾斜側壁を有し、且つその前記傾斜側壁の傾斜率が前記第1の光透過性シートの前記傾斜側壁の傾斜率と同じである第1の平坦層と、
    前記第1の光透過性シートと前記第2の光透過性シートとの間に位置する第1のアンテナ層と、
    前記第1の光透過性シートの前記傾斜側壁に位置し、前記第1のアンテナ層の一方の端に接触する再配線層と、
    を備えるチップパッケージ。
  2. 前記第1の光透過性シートは前記頂面に対向する底面を有し、前記シールド層は、前記第1の光透過性シートの前記底面に接触する請求項に記載のチップパッケージ。
  3. 前記半導体基板と前記第1の平坦層の前記底面にある前記再配線層との間に位置する導電性ピラーを更に備える請求項1又は2に記載のチップパッケージ。
  4. 前記半導体基板と前記第1の光透過性シートとの間に位置し、支持部材の底面と前記底面に隣接する傾斜側壁を有し、且つその前記傾斜側壁の傾斜率が前記第1の光透過性シートの前記傾斜側壁の傾斜率と同じである支持部材を更に備える請求項1~の何れか1項に記載のチップパッケージ。
  5. 前記再配線層は、前記支持部材の前記傾斜側壁に位置する請求項に記載のチップパッケージ。
  6. 前記半導体基板の頂面に第1の導電性パッドを有し、且つ前記第1の導電性パッドの側壁が前記再配線層に接触する請求項に記載のチップパッケージ。
  7. 前記第1のアンテナ層は、前記第1の光透過性シートの前記頂面に接触する請求項1~の何れか1項に記載のチップパッケージ。
  8. 前記半導体基板は、前記第1の光透過性シートと反対側にある底面を有し、前記半導体基板の前記底面を被覆する第2の平坦層を更に備える請求項1~の何れか1項に記載のチップパッケージ。
  9. 前記半導体基板を取り囲むように、前記第1の光透過性シートと前記半導体基板との間に位置し、接合層の底面と前記底面に隣接する傾斜側壁を有し、且つその前記傾斜側壁の傾斜率が前記第1の光透過性シートの前記傾斜側壁の傾斜率と同じである接合層を更に備える請求項に記載のチップパッケージ。
  10. 前記半導体基板の前記頂面と反対側にある底面に第2の導電性パッドを有し、前記第2の導電性パッドは前記接合層と前記第2の平坦層との間に位置し、且つ前記第2の導電性パッドの側壁が前記再配線層に接触する請求項に記載のチップパッケージ。
  11. 前記半導体基板を取り囲み、モールド封止材(molding compound)の底面と前記底面に隣接する傾斜側壁を有し、前記傾斜側壁の傾斜率が前記第1の光透過性シートの前記傾斜側壁の傾斜率と同じであるモールド封止材(molding compound)を更に備える請求項1~10の何れか1項に記載のチップパッケージ。
  12. 前記半導体基板は、第3の導電性パッドを有し、前記モールド封止材は、開口を有し、前記第3の導電性パッドが前記開口内に位置し、且つ前記再配線層は、前記開口内の前記第3の導電性パッドまで伸びる請求項11に記載のチップパッケージ。
  13. 前記第2の光透過性シートの頂面に位置する第2のアンテナ層を更に備える請求項1~12の何れか1項に記載のチップパッケージ。
  14. 前記第2の光透過性シートと前記第2のアンテナ層を被覆する保護層を更に備える請求項13に記載のチップパッケージ。
  15. 第1のアンテナ層を第1の光透過性シートの頂面に形成する工程と、
    第2の光透過性シートを、前記第1のアンテナ層が前記第1の光透過性シートと前記第2の光透過性シートとの間に位置するように、前記第1の光透過性シートの前記頂面に接合する工程と、
    支持部材を半導体基板の頂面に形成する工程と、
    前記支持部材を前記半導体基板と前記第1の光透過性シートとの間に位置するように、前記第1の光透過性シートを前記半導体基板の前記頂面に接合する工程と、
    前記第1の光透過性シートに傾斜側壁を持たせ、且つ前記第1のアンテナ層の一方の端を露出させるように、切断工程を実行する工程と、
    再配線層を、前記第1のアンテナ層の前記端に接触するように、前記第1の光透過性シートの前記傾斜側壁に形成する工程と、
    を含むチップパッケージの製造方法。
  16. シールド層を前記第1の光透過性シートの底面に形成する工程を更に含む請求項15に記載のチップパッケージの製造方法。
  17. 第2の平坦層を前記半導体基板に形成し、前記切断工程を実行し、それと同時に、傾斜率が前記第1の光透過性シートの前記傾斜側壁の傾斜率と同じである傾斜側壁を前記第2の平坦層に形成させる工程を更に含む請求項15又は16に記載のチップパッケージの製造方法。
  18. 接合層を、前記半導体基板を取り囲むように前記半導体基板に形成し、前記切断工程を実行し、それと同時に、傾斜率が前記第1の光透過性シートの前記傾斜側壁の傾斜率と同じである傾斜側壁を前記接合層に形成させる工程を更に含む請求項15~17の何れか1項に記載のチップパッケージの製造方法。
  19. モールド封止材を、前記半導体基板を取り囲むように前記第1の光透過性シートの底面に形成し、前記切断工程を実行し、それと同時に、傾斜率が前記第1の光透過性シートの前記傾斜側壁の傾斜率と同じである傾斜側壁を前記モールド封止材に形成させる工程と、
    開口を前記モールド封止材内に形成し、前記半導体基板の第3の導電性パッドを露出させ、前記再配線層が前記開口内の前記第3の導電性パッドまで伸びる工程と、
    を更に含む請求項15~18の何れか1項に記載のチップパッケージの製造方法。
  20. 第2のアンテナ層を前記第2の光透過性シートの頂面に形成する工程を更に含む請求項15~19の何れか1項に記載のチップパッケージの製造方法。
  21. 前記第2のアンテナ層を取り囲む保護層を、前記第2の光透過性シートに形成する工程を更に含む請求項20に記載のチップパッケージの製造方法。
JP2021000050A 2020-01-06 2021-01-04 チップパッケージ及びその製造方法 Active JP7093859B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062957600P 2020-01-06 2020-01-06
US62/957,600 2020-01-06

Publications (2)

Publication Number Publication Date
JP2021111787A JP2021111787A (ja) 2021-08-02
JP7093859B2 true JP7093859B2 (ja) 2022-06-30

Family

ID=76654033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021000050A Active JP7093859B2 (ja) 2020-01-06 2021-01-04 チップパッケージ及びその製造方法

Country Status (3)

Country Link
US (4) US11784134B2 (ja)
JP (1) JP7093859B2 (ja)
TW (1) TWI744163B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지
US11978722B2 (en) * 2021-08-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package containing chip structure with inclined sidewalls

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001527700A (ja) 1998-03-16 2001-12-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 「チップサイズパッケージ」を有する半導体装置の製造方法
JP2009500821A (ja) 2005-07-01 2009-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子素子
JP2009283944A (ja) 2008-05-23 2009-12-03 Xitec Inc 電子デバイスパッケージ及びその製造方法
JP2010098274A (ja) 2008-10-20 2010-04-30 Sibeam Inc 表面実装可能な集積回路のパッケージ化機構
JP2012222366A (ja) 2011-04-13 2012-11-12 Xitec Inc チップパッケージとその製造方法
WO2019026913A1 (ja) 2017-08-01 2019-02-07 日立金属株式会社 多軸アンテナ、無線通信モジュールおよび無線通信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497658B (zh) * 2009-10-07 2015-08-21 Xintec Inc 晶片封裝體及其製造方法
US9704772B2 (en) 2014-04-02 2017-07-11 Xintec Inc. Chip package and method for forming the same
TW201607014A (zh) 2014-08-08 2016-02-16 精材科技股份有限公司 半導體結構及其製造方法
US9711425B2 (en) 2015-08-20 2017-07-18 Xintec Inc. Sensing module and method for forming the same
CN107039286A (zh) 2015-10-21 2017-08-11 精材科技股份有限公司 感测装置及其制造方法
US10541262B2 (en) 2015-10-28 2020-01-21 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and packaging method
CN106935558A (zh) * 2015-12-29 2017-07-07 精材科技股份有限公司 晶片封装体及其制造方法
KR102629723B1 (ko) 2016-04-19 2024-01-30 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 모듈의 선택적 차폐
TWI640046B (zh) 2016-07-08 2018-11-01 精材科技股份有限公司 晶片封裝體及其製作方法
US10424540B2 (en) 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
CN109087897A (zh) 2017-06-13 2018-12-25 精材科技股份有限公司 晶片封装体及其制作方法
US20190043794A1 (en) * 2017-08-03 2019-02-07 General Electric Company Electronics package including integrated structure with backside functionality and method of manufacturing thereof
US11169250B2 (en) 2017-10-27 2021-11-09 Mediatek Inc. Radar module incorporated with a pattern-shaping device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001527700A (ja) 1998-03-16 2001-12-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 「チップサイズパッケージ」を有する半導体装置の製造方法
JP2009500821A (ja) 2005-07-01 2009-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子素子
JP2009283944A (ja) 2008-05-23 2009-12-03 Xitec Inc 電子デバイスパッケージ及びその製造方法
JP2010098274A (ja) 2008-10-20 2010-04-30 Sibeam Inc 表面実装可能な集積回路のパッケージ化機構
JP2012222366A (ja) 2011-04-13 2012-11-12 Xitec Inc チップパッケージとその製造方法
WO2019026913A1 (ja) 2017-08-01 2019-02-07 日立金属株式会社 多軸アンテナ、無線通信モジュールおよび無線通信装置

Also Published As

Publication number Publication date
US20210210445A1 (en) 2021-07-08
JP2021111787A (ja) 2021-08-02
US20230049126A1 (en) 2023-02-16
US11749618B2 (en) 2023-09-05
TW202127733A (zh) 2021-07-16
US20230420387A1 (en) 2023-12-28
TWI744163B (zh) 2021-10-21
US11784134B2 (en) 2023-10-10
US20210210436A1 (en) 2021-07-08
US11521938B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
US11532575B2 (en) Integrated antenna package structure and manufacturing method thereof
KR100612425B1 (ko) 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US8766408B2 (en) Semiconductor device and manufacturing method thereof
US20030230805A1 (en) Semiconductor device and manufacturing method thereof
KR20000059861A (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
JP7093859B2 (ja) チップパッケージ及びその製造方法
KR20040030966A (ko) 인덕터가 내장된 무연 칩 캐리어의 구조 및 제조방법
TWI732678B (zh) 晶片封裝體及其製造方法
JP2007280084A (ja) 半導体装置及びその製造方法
US9640580B2 (en) Image sensor packages and methods of fabricating the same
JP2004165188A (ja) 半導体装置及びその製造方法
US8653661B2 (en) Package having MEMS element and fabrication method thereof
US20220415802A1 (en) Semiconductor package
CN111180422B (zh) 芯片封装结构及其制造方法
CN113140549A (zh) 半导体设备封装和其制造方法
JP2005294875A (ja) 半導体装置及びその製造方法
US11695199B2 (en) Antenna device and manufacturing method thereof
KR20230068687A (ko) 반도체 패키지 및 그 제조 방법
JP2004006820A (ja) 半導体装置及びその製造方法
KR20030001009A (ko) 멀티칩 패키지 제조 방법
JP2004327748A (ja) 半導体装置及びその製造方法
JP2008078327A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7093859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150