CN112004963B - 减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法 - Google Patents

减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法 Download PDF

Info

Publication number
CN112004963B
CN112004963B CN201980025102.XA CN201980025102A CN112004963B CN 112004963 B CN112004963 B CN 112004963B CN 201980025102 A CN201980025102 A CN 201980025102A CN 112004963 B CN112004963 B CN 112004963B
Authority
CN
China
Prior art keywords
plating
gold
substrate
bath
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980025102.XA
Other languages
English (en)
Other versions
CN112004963A (zh
Inventor
D·P·里默
P·F·拉德维希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hutchinson Technology Inc
Original Assignee
Hutchinson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hutchinson Technology Inc filed Critical Hutchinson Technology Inc
Publication of CN112004963A publication Critical patent/CN112004963A/zh
Application granted granted Critical
Publication of CN112004963B publication Critical patent/CN112004963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/48Electroplating: Baths therefor from solutions of gold
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06Suspending or supporting devices for articles to be coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/623Porosity of the layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

描述了一种用金镀覆铜基体的方法,该方法减少或消除了在金/铜基体的界面处的微空隙的出现。适当地,执行基体带电进入镀浴中,同时向浴施加外部电流,使得在未施加外部电流的情况下,基体的任何部分都不会暴露于浴中超过一秒钟。将用于金预镀的施加电流增加到金减少的质量转移极限实现了消除微空隙的全面的改进措施。

Description

减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法
技术领域
分析焊点中的缺陷以确定为什么电镀铜焊点会经历失效。焊点(特别是印刷电路板(以下称为“PCB”)中的焊点)中的缺陷在制造和使用PCB的整个行业中都已广泛经历,但是在本公开之前尚未确定问题的根本原因。经过广泛的研究,本发明人发现,在铜上的镀覆金属的界面处存在微空隙是后来形成的焊点失效的原因。本发明人发现了一种对铜基体进行金属镀覆的工艺,该工艺消除了镀覆金属-基体界面处的微空隙的形成(这是随后的焊点失效的根本原因)。
背景技术
金属镀覆工艺由于在Paunovic和Schlesinger所著的书“Fundamentals ofElectrochemical Deposition”中被描述而广为人知。虽然书中没有直接说明如何设置金属镀覆工艺的实际参数,但是在其对沉积工艺的描述(从成核到生长)以及对哪些变量会影响这些工艺(从第一原则的角度来看)的描述中,能够对其有透彻的理解。通过作者使现代电化学沉积工艺中的许多内容变得众所周知。另外,从热力学角度来看的电化学的基础知识可以在John Newman的“Electrochemical Systems”中找到。热力学相互作用是理解工艺设置选择和消除缺陷根源的关键。已经通过商业产品的检验确认了缺陷的根本原因(板中的在镀覆金属/基体界面处的空隙)。Fundamentals of Electrochemical Deposition和Electrochemical Systems的文中的全部内容通过引用整体并入本文。IPC-A-610-D允许X射线图中的最大空隙面积不超过焊料润湿面积的25%。另一个文件(IPC-7095)提出了更为严格的要求,即单个空隙不能占据面积的4%以上。对于100×120微米的焊盘,这意味着最大直径为24微米。
在1943年4月20日公告的美国专利2,317,242中描述了在金属条上的一些金属电化学镀覆,特别地,在1993年8月17日公告的美国专利5,236,566中描述了垂直型流镀工艺,上述专利中的每一个通过引用并入本文中。在这些专利的相应公开之后,电镀基体上的焊点的失效很容易发生。
认识到缺陷的根本原因,本发明人制定了在基体上进行金属镀覆的方法,该方法不会在镀覆金属/基体界面处产生微空隙。完成消除这些微空隙的工艺之后,电镀金属/基体界面上的焊点失效大大减少。
发明内容
在基体上电镀金属的本发明的工艺避免了在镀覆金属/基体界面处产生微空隙。由于镀覆金属通常是金,但也可以是周期表的旧的IUPAC的第IB族(当前IUPAC第11族)的货币金属或镍族(当前IUPAC第10族)中的任何一种(包括铂、钯、银和金),但是为了随后的公开容易性,将金作为镀覆金属的示例。基体也可以是任何金属,金可以镀覆在该其他金属上。在当前生产的PCB中,铜是被用作基体的主导金属,但是应该认识到,其他金属和金属复合材料也可以用作基体。
在一个实施例中,我们发现,在电镀工艺期间,镀覆的金/铜基体界面中的微空隙的存在或产生会导致随后的焊点失效,这不是因为焊料本身的缺陷,也不是因为焊料与助焊剂以及焊料的其他成分的组合,而是因为金/铜的界面处的微空隙。
在另一个实施例中,我们设计了一种垂直型镀覆工艺,其中将诸如铜的基体降低到包含电镀金属的浴中,该浴包括其他浴成分(诸如酸),以将镀覆金属维持在溶解状态,其中将基体初始降低到包含酸的镀覆金属浴中不会在进入浴的基体上形成腐蚀或微空隙产生点。
在又一实施例中,我们采用垂直型镀覆工艺或“带电进入(live entry)”,其中将铜基体在镀覆金属的含酸浴中降低,其中将初始电流施加于基体(用作阴极)和浴中的阳极或用作浴的容器的至少一部分的阳极之间,使得不会在基体中形成腐蚀或产生微空隙的位点。
在卷轴到卷轴镀覆的另一实施例中,在将基体完全浸入镀浴中之后,我们抑制浸镀。在浸入期间,在基体上产生核对随后的镀覆具有有害作用。随后将电流施加到其上具有核的浸入基体上优先使晶粒从这些核以倒圆锥形生长,直到晶粒生长到一起为止,从而在倒圆锥之间留有空隙,这是焊点中的空隙的根本原因。在该实施例中,有必要在铜进入浴后立即开始在铜上镀金,以防止产生浸镀核。此外,当将基体浸入浴中时,我们会提高施加的电流的密度,以使电流密度维持在对应于金沉积的质量传递极限附近的水平,这是因为带电进入和增加的电流密度对于实现基体的适当成核是必要的。
当结合附图阅读时,鉴于详细描述,将更好地理解本公开的这些和其他目的。
附图说明
在附图的图中,通过示例而非限制的方式示出了本发明的实施例,其中,相似的附图标记表示类似的元件,并且其中:
图1是PCB的X射线图,该PCB的焊点在其中展现出空隙;
图2是若干个焊点的放大X射线图,其示出了其中的空隙;
图3是基体上的金属镀层以及镀层下方的孔穴形式的示意图,其中,孔穴可以被镀覆金属覆盖或者可以通向镀覆金属的表面;
图4A至图4D是一系列显微照片,其示出了镀覆金属下方的各种孔穴形式;
图5是将带有面板的镀覆挂架降低到金预镀浴(gold strike bath)中,使得浸镀被抑制的“带电进入”方法的图形表示;
图6是在30K X下的显微照片,其示出了镀金的改进,以及所得的相对于没有空隙而言所得的焊料键合的显著改进;
图7是根据本公开制成的1微英寸预镀层(strike)的横截面的显微照片;
图8是在镀覆有金的含铜基体的核中晶粒生长的示意图;
图9是用于将挂架降低到镀浴中的商用PENC升降机系统的示意图;
图10是在连续的垂直进入电化学镀覆工艺中施加的带电进入的示意图;以及,
图11是在连续的水平进入电化学镀覆工艺中施加的带电进入的示意图。
具体实施方式
如图1所示,它是PCB 10中焊点11、12和13的X射线图,在焊点12中可以清楚地看到空隙14、15。在焊点13中可以看到空隙16、17和18。15-30μm的空隙被分类为“类型2”。类型1空隙的直径小于15μm。在该放大率下,焊点11没有展现出可见的空隙。本发明的第一实施例的主题是消除焊点的这些空隙或导致随后的焊点失效(当焊点制备在镀覆有金属的基体上时)的任何空隙。焊点中的微空隙是直径小于1mil(25μm)的空隙,其通常在一个平面上的焊料到焊盘界面处发现。平面微空隙通过以下方式影响焊点可靠性。在温度循环期间,平面微空隙更快地引发裂纹,更快地传播裂纹,并且其效果与裂纹生长平面中存在的平面微空隙的密度成比例。
如在图2所示的若干个焊点的放大X射线图中可以看到的,空隙可以在单个焊点20内以各种尺寸21、22和23形成,或者甚至可以桥接若干个焊点,如焊点连接部29中的空隙24、25、26、27和28所示。经过深入调查,本发明人发现:造成焊点失效的根本原因不是由于焊料本身的缺陷,也不是由于焊料组合物的各种成分(包括其中使用的助焊剂)的缺陷,而是形成在金/铜基体界面(焊点随后形成在该界面上)处的空隙引起的缺陷。这些空隙可能是由于用镀覆金属对基体进行不适当的镀覆而形成。例如,如图9中的浸镀工艺的示意图所示,PENC系统升降机90可以将包含多个铜基体92、93的挂架91降低到单元94中包含的电化学镀浴中。在电化学浴中通常是包含溶解的待镀金属的电镀溶液、用于将待镀金属维持在溶解状态的酸性成分以及阳极95,该阳极95可以放置在单元94内,或者与单元94一体制成。可以通过整流器供应外部电流以提供直流镀覆电流。挂架91将电势传递到铜基体92、93,使得镀浴中的镀覆金属在电流的作用下被拉向用作阴极的基体92、93,并导致镀覆金属作为固体金属沉积在铜基体的表面上。
作为研究焊点中缺陷的结果,我们发现镀覆工艺本身是焊点失效的根本原因。看图3的示意图,可以观察到,在铜基体36和镀覆金属37之间的界面35中产生有多个“孔穴”31、32、33和34或微小空隙。这些孔穴/空隙会以若干种方式导致随后形成的焊点的失效。首先,孔穴位置处可能会发生放气(主要是因为被困在孔穴中的空气、水和/或助焊剂)。放气会使孔穴位置处的焊料移位。其次,孔穴的壁可能被氧化或腐蚀,从而导致铜基体、镀覆金属和被腐蚀部件之间发生复杂的电偶腐蚀。第三,在焊接工艺中,位于孔穴上方的镀覆金属的“屋顶”可能会物理塌陷,从而使表面之下的孔穴暴露。第四,如果形成足够多的微空隙,则可能会损害物理强度。图4A、图4B、图4C和图4D是在镀覆金属表面46下方的基体45中的若干个孔穴41、42、43、44的实际显微照片。因此,孔穴/空隙是否通过镀覆金属被初始暴露不是后续焊点是否会失效的唯一考虑因素。随着时间的流逝和/或加工,孔穴可能会暴露出来,并使随后的焊点容易失效。孔穴44实际上说明了孔穴的壁上的腐蚀47的问题。在开始施加镀覆电流之前,通过镀浴与基体接触的作用产生了这些孔穴。该作用可以被认为是由于基体浸入镀浴中、在施加外部电流之前由于镀浴中的成分而引起的腐蚀、点蚀或其他表面缺陷。在Au(CN)2ˉ,Au(CN)4ˉ,AuCl4ˉ浴中腐蚀尤为明显,并且含有AuSO3ˉ的浴也将遭受同样的问题。由于通常需要一些时间来将图9的基体降低到浴中,因此腐蚀和初始成核都可以进行,直到镀覆电流被启用为止,这通常是在基体被完全浸入浴中之后。试图以更快的速度使其降低可能会导致基体的物理破坏(例如弯曲)。在本工艺中,优选地设置控制,使得在没有外部施加电流的情况下,基体的任何区域都不会暴露于浴中超过1秒。这种“带电进入”镀浴中可如下地防止随后形成孔穴和空隙。首先,不会对暴露于酸性浴的基体金属造成腐蚀。当将基体浸入镀浴中,但在施加足以引起镀覆的电流之前,该腐蚀将在镀层/基体界面处产生孔穴。其次,在不施加镀覆电流的情况下将基体浸入镀浴中会在基体上产生广泛分散的核位。这些广泛分散的核位优先引发镀覆,这会在镀层下方产生空隙,因此,这也是当镀覆基体暴露于焊接时造成焊料空隙/失效的根本原因,如下面解释的那样。
产生广泛分散的核位的缺陷不是腐蚀缺陷,并且与如前所述由腐蚀引起的基体中的孔穴的产生无关。但是,广泛分散的核位的产生也会导致随后焊点的失效。这种失效的机制与镀层的形成以及从这些广泛分散的核位的晶粒生长(直到晶粒生长与从相邻核位的晶粒生长融合为止)有关。在融合的晶粒下方是融合的晶粒生长下方的空隙和基体的表面。例如,将金作为氰化物的驱动力,会使铜络合,并使置换成为优选。一旦有了金核岛,以后在镀覆工艺中就不会发生优选成核。然后,该工艺由初始核的生长驱动。从初始核开始的这种生长以倒圆锥形行进。当相邻的圆锥形生长到一起时,它们在融合的圆锥形下方形成空隙,如下面关于图8说明的那样。当在浸没的基体上通电时,基体上的核将倾向于不成比例地镀覆到基体的其他部分。如图8中示意性所示,其中81代表铜基体,而82、83、84、85等代表铜基体的表面上的核,当在铜基体上开始镀金时,晶粒生长开始于核82、83、84、85,并且倾向于向外生长,如晶粒86、87、88和89所示,直到相邻的晶粒生长到一起为止。在这些相邻的晶粒86和87下方,形成了空隙90。类似地,在生长到一起的晶粒87和88下方是空隙91。在融合的晶粒88和89之间也形成有空隙92。当在基体的表面上重复该工艺时,将认识到将有许多其他空隙形成在镀覆金属和基体的界面处,该空隙不是由于腐蚀、基体自身中的孔穴或空隙而引起的。因此,本发明人的意图是防止在金/铜基体的界面处的微空隙,无论该微空隙是由于铜基体的初始腐蚀形成的,还是由于在铜基体表面上浸没形成广泛分散的核、从而导致在随后的镀覆中在外部电流的作用下形成的金的优先晶粒生长而形成的。
面对随后焊点中的缺陷的根本原因,本发明人发现了各种方法来防止镀覆金属与基体之间的导致随后在其上形成的焊点的失效的这些界面缺陷。
在图9所示的简单浸镀装置中,用升降机90将挂架91降低到包含在单元94中的镀浴中需要花费几秒钟到一分钟或更长时间。完成挂架的降低,使得面板完全浸没之后,并且在浸入完成之后一两秒钟,就打开电源。以更快的速度将面板放入浸浴中可能会导致基体弯曲。我们已经发现,这种缓慢的浸入允许镀浴的成分腐蚀基体,从而在基体中形成蚀点、空隙或其他表面缺陷。另外,有一段时间,其中铜基体在没有被施加电流的情况下暴露于金预镀浴中,从而在基体的各个部分上形成潜在的成核位。在将这种基体浸没在镀浴中之后,并且在将基体浸入之后随后接通电流时,在腐蚀的基体表面上开始出现镀层,从而产生先前讨论的孔穴。其次,通过在没有施加镀覆电流的情况下将基体浸入镀浴中而形成的广泛分散的成核位在这些成核位周围产生了不成比例的晶粒生长,从而排除了随后的在施加镀覆电流时的优选的成核,进而导致在广泛分散的核位周围生长的融合晶粒下方形成空隙。
根据一个实施例,我们的工艺要求,一旦基体接触镀浴,就立即启用镀覆电流。即,一旦基体被浴润湿,就立即启用镀覆电流。关键是在刚润湿时就施加电流。可以使用这种初始镀覆或预镀来形成非常薄的镀层,通常约1-3微英寸是安全的,其具有高质量和对基体的良好附着性。随着镀覆的继续,这为随后逐步累积的厚度奠定了基础。不仅较早地开始镀覆防止了基体被浴中的成分腐蚀,而且连续镀覆防止了在镀覆开始之前在基体的表面上形成广泛分散的核。在图5中可以发现用于排序的交互作用图(数据平均值)的图形表示(均值vs.时间延迟)。金预镀的电流密度应为镀覆电流的2-10倍。我们的优选范围是4-5倍,最优选的是4.5倍。以足够高以启用预镀的电流密度将基体带电进入浴中,还减少了从基体流入浴中的铜的量。浴中的铜不利于镀金工艺的正常运行。当挂架被降低到浴中,而没有预镀电流穿过浴时,预镀浴通过浸镀而承载有铜。含有铜的浴意味着铜将通过潜在的沉积而与金共同沉积或沉积在金上。这是所公开的带电进入工艺相对于常规浸入沉积(即,直到基体完全浸入浴中,才启用镀覆电流)的另一优点。
在我们方法的另一个实施例中,我们将来自整流器的外部镀覆电流增加至对应于金沉积的质量传递极限附近的水平。在PENC升降机系统中,最小为6ASF(“安培/平方英尺”),尽管优选地标称值为9ASF。显示出12ASF的上限很好,介于两者之间的点展现出良好的性能。因此,预镀电流位于6-12ASF的范围内。金预镀的通常电流密度太低而无法破坏金的外延异质成核。而且,铜基体的粗糙表面倾向于引起差异质量传递,从而导致优先的局部成核。通过将我们的电流密度提高到金的质量传递极限以上,就可以形成具有无孔性质的均匀而致密的成核。通过图6的金/基体界面63(其中基体是60,金镀层是62)处的30K X的横截面FIB,看不到成核空隙的迹象。
同样从图7的1微英寸预镀层的FIB横截面中看到,基体71和金镀层72之间的界面70不包含空隙。
如上所述,带电进入和增加的电流密度对于限制基体的腐蚀和实现基体的适当成核都是必需的。尽管带电进入和增加的电流密度中的每一个都解决了一个或多个问题,但是将两种技术结合起来可以基本上防止由于镀覆的基体中的微空隙而引起的焊点失效。
镀金的铜基体可以是PCB的一部分,或随后结合到PCB中。PCB通常包括铜和电介质聚合物的层压板。可以通过本领域已知的技术将铜或其他金属基体蚀刻或以其他方式形成为电路。本公开的镀金的铜基体可在图1所示类型的PCB中形成金属限定的焊盘或阻焊层限定的焊盘,而没有在焊点中产生空隙的风险。应当明确理解的是,图1的PCB内的特定印刷电路仅是说明性的,并且许多其他类型和设计的PCB也在本领域技术人员的能力范围内。所有这些PCB可以从本公开的教导中受益。
尽管我们最初已经描述了关于将基体降低到镀浴中的镀覆工艺,但是我们的带电进入技术还适用于其他类型的镀覆方法和装置,例如连续或不确定长度的基体的卷轴到卷轴镀覆。例如,图10示出的是利用垂直方向的带电进入的卷轴到卷轴镀覆装置和方法。通过修改现有装置以允许卷轴102上的连续或不确定长度的基体100在垂直方向上进入预镀浴104中(而不是像现有装置的情况那样在水平方向上进入预镀浴104中),以及通过带电进入(一旦进入浴中或在进入浴后一秒钟内向基体100施加镀覆电流),可以以与上面关于PERC升降机系统讨论的相同的方式避免基体100上的浸入腐蚀或广泛分散的成核位。该时间段足以防止基体的腐蚀或浸入成核。通过第一组阳极110、112相对于液浴水平103的配置在垂直进入中的最佳配置不应允许基体100在没有完全施加的电流的情况下在预镀浴104中浸入超过1秒。对于最小的1米/分钟的卷筒速度,阳极110、112应比液浴103的水平低1英寸以下。箭头A所示为垂直进入液浴104。垂直带电进入可以与水平镀覆相组合,如图10中在108处的虚线大体示出的那样。虚线108表示与预镀浴104相比的实际镀覆区域。镀浴113存在于阳极120和122之间的镀覆区域108中。第一组辊124、125将基体100传送到镀浴113中。第二组辊126、127主要是利用诸如密封件(未示出)的任何已知手段来维持镀浴113与预镀浴104分离,以防止镀浴113离开镀覆区域108。阳极120、122供应足够的电流以使Au预镀层上的Au镀层达到所需的厚度。区域108未按比例绘制,其尺寸可使得在基体100在区域108内的停留期间镀层达到期望的厚度。在达到期望的厚度之后,被镀覆的基体借助于辊128、129离开镀覆区域108。将被涂覆的基体111抽出,并最终用辊105、106从镀覆装置中取出,并放置在卷轴101上。
图11示出了利用常规的水平镀覆装置130的卷轴到卷轴镀覆的替代形式。可以从卷轴(未示出)或其他源解绕的基体131借助于辊132、133进入水平镀覆装置130。在进入装置130的即刻或进入后的一秒钟之内,借助于向预镀浴139中的阳极137、138施加直流电流,在基体131上形成预镀层。预镀浴139可以具有与结合图10所讨论的预镀浴104类似的性质。期望非常薄的预镀涂层以防止基体131的表面的不期望的成核。在基体131上形成Au预镀层时,将预镀的基体传送到镀浴136中。施加到阳极134、135的直流电流在预镀层上产生具有期望厚度的镀层。在电沉积期望厚度的镀层之后,通过辊140、141从镀覆装置130中移除镀覆基体。
尽管本公开解决了镀覆的PCB部件的问题,但是它对于许多金属镀覆问题具有更广泛的应用。
我们提供了用于确保防止或避免在金/铜基体的界面处出现微空隙的方法和技术的示例。应当理解,这些方法和技术仅是示例性的而不是限制性的。本公开所涉及的领域的技术人员将容易地设想采用本公开的步骤和技术,而无需进行创造性劳动。

Claims (14)

1.一种消除在铜基体上的镀层上方制成的焊点中形成的微空隙的方法,所述方法包括:
在铜基体上镀覆选自铂、钯、银和金的至少一种金属,镀覆所述至少一种金属包括:
将所述铜基体垂直降低到包含所述至少一种金属的浴中,一旦所述铜基体接触所述浴,就立即施加通过所述浴的外部电流;以及
一旦所述铜基体浸入到所述浴中,将所述外部电流升高到超过所述至少一种金属的质量传递极限的点,以在所述铜基体上产生预镀层;以及
在带有所述预镀层的铜基体上形成所述焊点,
其中,所述外部电流被升高到6-12安培/平方英尺(ASF)的范围。
2.根据权利要求1所述的方法,其中,所述金属是金。
3.根据权利要求1所述的方法,其中,产生在所述铜基体上的预镀层为金预镀层。
4.根据权利要求1所述的方法,其中,所述浴包括选自由包含Au(CN)2ˉ、Au(CN)4ˉ、AuCl4ˉ和AuSO3ˉ的浴组成的组中的一种。
5.一种通过权利要求2所述的方法制成的镀金的铜基体。
6.一种通过权利要求1所述的方法制成的镀金的铜基体。
7.一种印刷电路板,其包括权利要求5所述的镀金的铜基体。
8.一种印刷电路板,其包括权利要求6所述的镀金的铜基体。
9.一种消除在铜基体上的金镀层上方制成的焊点中形成的微空隙的方法,所述方法包括:
在所述铜基体接触包括金的镀浴的一秒钟内,施加足以将金预镀层镀覆到所述铜基体上的外部电流;
一旦所述铜基体浸入到所述镀浴中,将所述外部电流升高到超过金的质量传递极限的点,以在所述铜基体上产生金预镀层;以及
在带有所述金预镀层的铜基体上形成所述焊点,
其中,所述方法还包括将所述外部电流增加到6-12安培/平方英尺(ASF)的范围。
10.根据权利要求9所述的方法,其中,所述外部电流的密度是足以在所述铜基体上形成金镀层的电流的2-10倍。
11.根据权利要求9所述的方法,其中,所述外部电流的密度足以在所述铜基体上形成厚度为至少1微英寸的金镀层。
12.根据权利要求9所述的方法,还包括在所述金预镀层上电镀金属。
13.根据权利要求9所述的方法,其中,所述铜基体是具有不确定长度的基体。
14.根据权利要求13所述的方法,其中,在垂直方位上将所述铜基体引入到所述镀浴中。
CN201980025102.XA 2018-04-11 2019-03-29 减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法 Active CN112004963B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862656209P 2018-04-11 2018-04-11
US62/656,209 2018-04-11
US16/366,064 2019-03-27
US16/366,064 US11674235B2 (en) 2018-04-11 2019-03-27 Plating method to reduce or eliminate voids in solder applied without flux
PCT/US2019/024972 WO2019199498A1 (en) 2018-04-11 2019-03-29 Plating method to reduce or eliminate voids in solder applied without flux

Publications (2)

Publication Number Publication Date
CN112004963A CN112004963A (zh) 2020-11-27
CN112004963B true CN112004963B (zh) 2024-05-14

Family

ID=68161350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980025102.XA Active CN112004963B (zh) 2018-04-11 2019-03-29 减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法

Country Status (4)

Country Link
US (1) US11674235B2 (zh)
JP (1) JP7408566B2 (zh)
CN (1) CN112004963B (zh)
WO (1) WO2019199498A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106757195A (zh) * 2016-12-05 2017-05-31 浙江工业大学 一种高活性多孔隙类材料的表面防护方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2317242A (en) 1939-04-28 1943-04-20 Carnegie Illinois Steel Corp Plating tank for electrodeposition of metals on metallic strip
US2737488A (en) 1952-11-20 1956-03-06 Western Electric Co Electroplating apparatus
US3535212A (en) 1966-07-06 1970-10-20 Gen Motors Corp Nickel plating process
US3845364A (en) * 1973-10-15 1974-10-29 Mallory & Co Inc P R Cathode electrode for operation under conditions of reverse polarity voltage
US4199416A (en) * 1977-05-03 1980-04-22 Johnson, Matthey & Co., Limited Composition for the electroplating of gold
US5236566A (en) 1991-09-24 1993-08-17 Nippon Steel Corporation Vertical type stream plating apparatus
US5374344A (en) 1993-07-27 1994-12-20 International Business Machines, Inc. Method and apparatus for electrodeposition of a metallurgically bondable circuitized flexible substrate
JP3299451B2 (ja) 1996-09-30 2002-07-08 新日本製鐵株式会社 竪型電解装置
US5792565A (en) 1996-10-18 1998-08-11 Avon Products, Inc. Multiple layered article having a bright copper layer
FR2765597B1 (fr) 1997-07-02 1999-09-17 Kvaerner Metals Clecim Installation de revetement electrolytique de bandes metalliques, et anode pour une telle installation
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
US6946065B1 (en) 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
JP2002198635A (ja) 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 配線板及びその製造方法
US6773573B2 (en) 2001-10-02 2004-08-10 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
US6676823B1 (en) * 2002-03-18 2004-01-13 Taskem, Inc. High speed acid copper plating
US6991717B2 (en) 2002-04-05 2006-01-31 3M Innovative Properties Company Web processing method and apparatus
AU2003901058A0 (en) 2003-03-10 2003-03-20 Microtechnology Centre Management Limited Electroplating pcb components
US20050029106A1 (en) * 2003-08-07 2005-02-10 Laila Baniahmad Reduction of defects in conductive layers during electroplating
SG127854A1 (en) * 2005-06-02 2006-12-29 Rohm & Haas Elect Mat Improved gold electrolytes
WO2011118537A1 (ja) 2010-03-26 2011-09-29 メタローテクノロジーズジャパン株式会社 シアン系電解金めっき浴及びそれを用いるめっき方法
US9385035B2 (en) * 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
SG179381A1 (en) * 2010-09-21 2012-04-27 Rohm & Haas Elect Mat Method of electroplating silver strike over nickel
CN103718346A (zh) 2011-07-29 2014-04-09 古河电气工业株式会社 有被覆层金属箔及其制造方法、二次电池用电极及其制造方法、以及锂离子二次电池
CN104736739B (zh) 2012-07-13 2018-04-06 学校法人关东学院 无氰镀金浴及无氰镀金浴的制造方法
JP6379038B2 (ja) 2012-11-20 2018-08-22 Jx金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5876622B2 (ja) 2013-06-10 2016-03-02 オリエンタル鍍金株式会社 めっき積層体の製造方法及びめっき積層体
WO2014207975A1 (ja) * 2013-06-24 2014-12-31 オリエンタル鍍金株式会社 めっき材の製造方法及びめっき材
EP2990507A1 (en) * 2014-08-25 2016-03-02 ATOTECH Deutschland GmbH Composition, use thereof and method for electrodepositing gold containing layers
JP6493051B2 (ja) 2015-07-17 2019-04-03 住友金属鉱山株式会社 長尺導電性基板の電気めっき方法及び電気めっき装置、並びに該電気めっき方法を用いた金属化ポリイミドフィルムの製造方法
DE202017001425U1 (de) 2016-03-18 2017-07-06 Apple Inc. Kontakte aus Edelmetallegierungen
JP2018120698A (ja) * 2017-01-24 2018-08-02 矢崎総業株式会社 端子用めっき材並びにそれを用いた端子、端子付き電線及びワイヤーハーネス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106757195A (zh) * 2016-12-05 2017-05-31 浙江工业大学 一种高活性多孔隙类材料的表面防护方法

Also Published As

Publication number Publication date
WO2019199498A1 (en) 2019-10-17
CN112004963A (zh) 2020-11-27
US11674235B2 (en) 2023-06-13
JP2021521330A (ja) 2021-08-26
JP7408566B2 (ja) 2024-01-05
US20190316267A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
JP3977790B2 (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP3370624B2 (ja) キャリア箔付電解銅箔及びその電解銅箔を使用した銅張積層板
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
TWI382799B (zh) 貫孔之填充方法
JP4221064B2 (ja) 銅層の電解析出方法
US6777108B1 (en) Electrolytic copper foil with carrier foil and method for manufacturing the same and copper-clad laminate using the electrolytic copper foil with carrier foil
WO2011062037A1 (ja) プリント配線板及びプリント配線板の製造方法
WO2007058147A1 (ja) プリント配線基板、その製造方法およびその使用方法
JP2007186797A (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP2015106653A (ja) プリント配線板の製造方法
JP2001181886A (ja) 電解銅箔
JPH10256700A (ja) 2層フレキシブル基板の製造方法
JP3670185B2 (ja) プリント配線板用表面処理銅箔の製造方法
JP2001140090A (ja) キャリア箔付電解銅箔及びその製造方法
JPH0649958B2 (ja) 電解銅箔の製造方法
EP0250195A2 (en) Double matte finish copper foil
CN112004963B (zh) 减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法
JPH10193505A (ja) 2層フレキシブル基板の製造方法
JPH09272994A (ja) ファインパターン用電解銅箔
US6270648B1 (en) Process and apparatus for the manufacture of high peel-strength copper foil useful in the manufacture of printed circuit boards, and laminates made with such foil
Sun et al. Growth of electrolytic copper dendrites and their adhesion to an epoxy resin
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JPH1143797A (ja) ビアフィリング方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR101447505B1 (ko) 커켄달 보이드의 생성 억제 효과가 우수한 치아조직을 갖는 솔더 접합 구조 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant