JP7408566B2 - フラックスを用いずに付与されるはんだにおけるボイドを減少させるまたは除去するためのメッキ方法 - Google Patents

フラックスを用いずに付与されるはんだにおけるボイドを減少させるまたは除去するためのメッキ方法 Download PDF

Info

Publication number
JP7408566B2
JP7408566B2 JP2020555498A JP2020555498A JP7408566B2 JP 7408566 B2 JP7408566 B2 JP 7408566B2 JP 2020555498 A JP2020555498 A JP 2020555498A JP 2020555498 A JP2020555498 A JP 2020555498A JP 7408566 B2 JP7408566 B2 JP 7408566B2
Authority
JP
Japan
Prior art keywords
plating
substrate
bath
current
strike
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020555498A
Other languages
English (en)
Other versions
JP2021521330A (ja
Inventor
ピー. リーマー、ダグラス
エフ. ラドウィッグ、ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hutchinson Technology Inc
Original Assignee
Hutchinson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hutchinson Technology Inc filed Critical Hutchinson Technology Inc
Publication of JP2021521330A publication Critical patent/JP2021521330A/ja
Application granted granted Critical
Publication of JP7408566B2 publication Critical patent/JP7408566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/48Electroplating: Baths therefor from solutions of gold
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06Suspending or supporting devices for articles to be coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/623Porosity of the layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Description

はんだ接合における欠陥は、電気メッキされた銅のはんだ接合がなぜ失敗を受けやすかったのかを決定するために分析された。はんだ接合における欠陥は、特にプリント回路板(以下、“PCB”)において、PCBを製造するおよび使用する産業にわたって広く経験されたが、しかしながら、その問題の根本的な原因は、本開示の前には未だに決定されていなかった。本発明者は、徹底的な研究の末、後に形成されるはんだ接合が失敗する原因は、銅におけるメッキされた金属の界面におけるマイクロボイドの存在であったことを発見した。本発明者は、はんだ接合の後の失敗の根本的な原因であった、メッキされた金属基板の界面におけるマイクロボイドの形成を除去する、銅基板を金属メッキする処理を発見した。
金属メッキ処理は、一般には、ポーノヴィッチ(Paunovic)およびシュレジンジャー(Schlesinger)による本「電気化学析出の基礎(Fundamentals of Electrochemical Deposition)」に記載されるように、一般に知られている。このテキストは、金属メッキ処理の実際のパラメータをどのように設定したいかを直接は説明していないが、核生成から成長までの析出処理、また第1原理の視点からどの変数がそれらの処理に影響するか、の金属メッキ処理の記載においては充分である。著者によって、現代の電気化学析出処理の多くが知られるようになっている。これに加えて、熱力学の視点から、電気化学の基礎は、ジョン・ニューマン(John Newman)の「電気化学システム(Electrochemical Systems)」に見出され得る。熱力学相互作用は、処理設定の選択および除去されている欠陥の起源を理解するのに重要である。欠陥の根本的な原因(すなわち、メッキされた金属/基板界面におけるメッキにおけるボイド)は、商用製品の試験によって確認されている。電気化学析出の基礎および電気化学システムのテキストは、参照によりその全体が本明細書に組み込まれる。IPC-A-610-Dでは、X線による面積でのボイドの最大量が、はんだの濡れ領域の25%以下であれば許される。別の文書、IPC-7095では、その面積の4%超を1つのボイドが占めてはならないという、遥かに厳しい要求が示されている。100×120μmのパッドでは、それは24μmの最大直径を意味する。
金属ストリップ上の金属のいくつかの電気化学メッキは、1943年4月20日に発行された特許文献1に記載され、また特に、垂直方向型のストリームメッキ処理は、1993年8月17日に発行された特許文献2に記載され、それらの各々は参照により本明細書に組み込まれる。これらの特許のそれぞれの開示の後、電気メッキされた基板上のはんだ接合の失敗が、よく生じていた。
欠陥の根本的な原因を認識して、本発明者は、メッキされた金属/基板界面にマイクロボイドを生成しない、基板上の金属メッキの処理を構成した。これらのマイクロボイドを除去する処理を完遂すると、メッキされた金属/基板界面上のはんだ接合の失敗は、劇的に減少した。
米国特許第2,317,242号明細書 米国特許第5,236,566号明細書
金属を基板に電気メッキする本処理によって、メッキされた金属/基板界面におけるマイクロボイドの生成が避けられる。メッキされた金属は、通常は金であるが、白金、パラジウム、銀および金を含む、周期表の、旧IUPAC第1B族(現在のIUPAC第11族)またはニッケル族(現在のIUPAC第10族)の貨幣金属のいずれであることも可能であるため、以下の開示を簡単にするために、メッキ金属として金が例示される。基板は、金によって他の金属上にメッキされることが可能である金属のいずれかであることも可能である。現在製造されているPCBでは、銅が基板として用いられている支配的な金属であるが、他の金属および金属複合材料が基板として働くことが可能であることも認識される。
1つの実施形態では、はんだ自身における欠陥、またはフラックスを伴うはんだとはんだの他の組成物との組合せのためではなく、金/銅の界面におけるマイクロボイドのために、メッキされた金/銅基板界面におけるマイクロボイドの電気メッキ処理中の存在または生成が、後のはんだ接合の失敗を生じることを発見した。
さらなる実施形態では、電気メッキ金属を含み、溶液中のメッキ金属を維持するための他の浴組成物(酸など)を含む浴に銅などの基板が降下される、垂直型のメッキ処理を考案した。基板の酸含有メッキ金属浴への初期の下降は、浴に進入する基板にサイトを生成する腐食またはマイクロボイドを形成しない。
またさらなる実施形態では、銅基板はメッキ金属の酸含有浴に下降され、マイクロボイドの生成のための腐食またはサイトが基板に形成されることがないように、初期電流は、カソードとして働く基板と、浴中のアノードまたは浴用の容器の少なくとも一部として働くアノードとの間に印加される、垂直方向型のメッキ処理、すなわち、「生進入(live-entry)」を用いる。
リール・トゥ・リールメッキの別の実施形態では、基板をメッキ浴へと完全に浸漬させた後、浸漬メッキを抑制する。浸漬中の基板上の核の生成は、後のメッキに対して有害な効果を有する。核を有する浸漬された基板に対する電流の後の印加は、これらの核から、逆円錐形状に、粒子成長がともに逆円錐の間に残されたボイドを生成するまで成長する粒子を優先的に生じ、そのことが、はんだ接合におけるボイドの根本的な原因である。この実施形態では、浸漬メッキ核の生成を防止するように、銅が浴に進入するとすぐに銅に金のメッキを開始することが必要である。さらに、生進入と増加した電流密度との両方が基板の適切な核生成を完遂するのに必要であるため、基板が浴へと浸漬される際に、印加される電流密度を上昇させ、電流密度を金析出についての物質移動限界の近くに対応する電流密度に維持する。
本開示のこれらのまたは他の目的は、添付の図面と併せて読むときに、詳細な説明を考慮して、よりよく理解される。
本発明の実施形態は、例として、また限定ではなく、添付の図面の図に示され、同様の参照符号は同様の要素を示す。
はんだ接合におけるボイドを示す、はんだ接合を有するPCBのX線を示す図。 はんだ接合におけるボイドを示す、いくつかのはんだ接合の拡大X線図。 基板上の金属メッキとそのメッキの下の空洞の形成との概略図。空洞は、メッキ金属によって覆われてよく、またはメッキ金属の表面を通じて開いてよい。 メッキ金属の下の様々な空洞形成を示す、一連の顕微鏡写真。 メッキ金属の下の様々な空洞形成を示す、一連の顕微鏡写真。 メッキ金属の下の様々な空洞形成を示す、一連の顕微鏡写真。 メッキ金属の下の様々な空洞形成を示す、一連の顕微鏡写真。 浸漬メッキが抑制されるように、パネルを用いてメッキラックを金ストライク浴へと下降させる「生進入」方法のグラフ図。 金メッキの改良と、ボイドの不在に対する、生じたはんだ結合の生じた劇的な改良とを示す、30KXにおける顕微鏡写真。 本開示に従って作られた1マイクロインチ(25nm)のストライクの断面の顕微鏡写真。 金によりメッキされた銅基板を含む核における粒子成長の概略図。 ラックをメッキ浴へと下降させるための商用PENCホイストシステムの概略図。 連続した垂直方向の進入の電気化学メッキ処理に応用されている生進入の概略図。 連続した水平方向の進入の電気化学メッキ処理に応用されている生進入の概略図。
PCB10におけるはんだ接合11,12および13のX線である図1に示されるように、ボイド14,15が、はんだ接合12においてはっきり見られる。ボイド16,17および18は、はんだ接合13において見られる。15~30μmのボイドは、「タイプ2」として分類される。タイプ1のボイドは、15μm未満の直径を有する。はんだ接合11は、この拡大図においては可視的なボイドを示さない。これらのボイド、または金属メッキされた基板上に作られたときにはんだ接合の後の失敗の原因となる任意のボイドの除去は、本発明の第1実施形態の主題である。はんだ接合におけるマイクロボイドは、直径が1ミル(25μm)未満のボイドであり、一般には1つの平面におけるランド界面に対するはんだに見出される。平面的マイクロボイドは、以下のようにして、はんだ接合の信頼性に影響する。温度サイクル中、平面的マイクロボイドは、すぐに亀裂を生じ、亀裂を素早く進展させ、その効果は、亀裂成長平面に存在する平面的マイクロボイドの密度に比例する。
図2に示されるいくつかのはんだ接合の拡大したX線に見られるように、ボイドは、単一のはんだ接合20内に様々なサイズ21,22および23にて形成されることが可能であり、または、はんだ接合接続29におけるボイド24,25,26,27および28によって示されるように、いくつかのはんだ接合に及ぶことも可能である。徹底的な調査を通じて、本発明者は、はんだ接合の失敗の根本的な原因が、はんだ自身にある、またははんだ付け複合材料に用いられるフラックスを含む、はんだ付け複合材料の様々な組成物にある欠陥によるのではなく、むしろ、はんだ接合が後に形成される金/銅基板界面に形成されるボイドによって生じる欠陥であることを見出した。これらのボイドは、メッキ金属により基板を不適切にメッキすることによって生じ得る。例えば、図9における浸漬メッキ処理の概略図に示されるように、PENCシステムホイスト90は、複数の銅基板92,93を備えるラック91を、セル94に含まれる電気化学メッキ浴へと下降させることが可能である。電気化学浴内には、典型的には、メッキされる溶解した金属を含む電気メッキ溶液と、メッキされる金属を溶液に維持するための酸性組成物と、セル94内に配置され得るかセル94と一体に作られるアノード95と、が存在する。外部電流が、DCメッキ電流を提供するように、整流器によって供給されることが可能である。ラック91は、メッキ浴におけるメッキ金属が、電流の誘導下において、カソードとして働く基板92,93に向かって流れるように、銅基板92,93に対し電位を伝達し、メッキ金属を固体金属として銅基板の表面に析出させる。
はんだ接合における欠陥の研究の結果、メッキ処理自身がはんだ接合における失敗の根本的な原因であることを発見した。図3の概略図を見ると、複数の「空洞」31,32,33および34、または微小なボイドが、銅基板36とメッキ金属37との間の界面35に生成されることが分かる。空洞/ボイドは、いくつかの方法にて、後に形成されるはんだ接合の失敗に導き得る。第1に、主として空洞における空気、水および/またはフラックスの閉じ込めから、ガス放出が空洞位置にて生じ得る。ガス放出は、はんだを空洞位置にて変位させる。第2に、空洞の壁が酸化または腐食し得、銅基板、メッキ金属と腐食組成物との間の複雑なガルバニック腐食に導く。第3に、空洞にわたるメッキされた金属の「頂部」は、表面の下の空洞を露出するはんだ付け処理中に、物理的に崩壊する場合がある。第4に、充分なマイクロボイドが形成されると、物理的強度が損なわれる。図4A,図4B,図4Cおよび図4Dは、メッキされた金属表面46の下の基板45におけるいくつかの空洞41,42,43,44の実際の顕微鏡写真である。したがって、空洞/ボイドが初期にメッキ金属を通じて露出しているか否かは、後のはんだ接合が失敗するか否かにおいて考慮される唯一の要因ではない。時間および/または処理とともに、空洞は露出し、失敗に対して脆弱な後のはんだ接合を作り得る。空洞44は、実際には、空洞の壁における腐食47の問題を示す。空洞は、メッキ電流の印加を開始する前に基板と接触しているメッキ浴の作用によって生成される。この作用は、外部電流の印加前のメッキ浴における組成物に起因する、メッキ浴における基板の浸漬によって生じる、腐食、孔食または他の表面欠陥と考えられることが可能である。腐食は、Au(CN) ,Au(CN) ,AuCl の浴において特に顕著であり、AuSO を含む浴も、この同一の問題を煩う。一般には、図9の基板を浴へと降下させるのにいくらか時間を要するため、通常は基板が浴に完全に浸漬された後である、メッキ電流を始めるまで、腐食と初期の核生成との両方が進行し得る。より早いレートにて下降させようとすることは、基板の物理的な破壊(例えば、曲げ)を生じる。本処理では、処理制御は、外部印加電流を伴わずに1秒間を超えて浴に露出する基板の領域が存在しないように、優先的にセットアップされる。このメッキ浴への「生進入」は、以下の空洞およびボイドの後の形成を防止する。第1に、酸浴に対し露出している基板金属に、腐食が生じない。この腐食は、基板がメッキ浴に浸漬するときであるが、メッキを生じるのに充分な電流の印加の前に、メッキ/基板界面に空洞を生成する。第2に、メッキ電流の印加を伴わない基板のメッキ浴への浸漬は、基板上に広く分散した核サイトを生成する。これらの広く分散した核サイトは、優先的にメッキを始め、このメッキは、メッキの下にボイドを生成し、したがって、以下に説明されるように、メッキされた基板がはんだ付けのために露出したときの、はんだボイド/失敗の根本的な原因でもある。
広く分散した核サイトを生成する際の欠陥は、腐食の欠陥ではなく、また前に説明されたような腐食によって生じた基板における空洞の生成に関連しない。しかしながら、広く分散した核サイトの生成は、さらに、後のはんだ接合の失敗に導き得る。そうした失敗のメカニズムは、これらの広く分散した核サイトからのメッキ形成および粒子成長に、その粒子成長が隣接する核サイトからの粒子成長と統合するまで、関与する。統合した粒子の下には、統合した粒子成長および基板の表面の下のボイドが存在する。例えば、金を取ることによって、シアン化物への推進力として、銅が錯形成され、置換が優先する。核の金アイランドを有すると、メッキ処理におけるその後に、それ以上核生成の優先は生じない。次いで、処理は、初期の核の成長によって推進する。初期の核からのこの成長は、逆円錐形状として進行する。隣接する円錐がともに成長すると、それらの円錐は、図8に関して以下に説明されるように、統合した円錐の下にボイドを形成する。沈められた基板に対する電流の通電の際、基板上の核は、基板の他の部分に対して不均衡にメッキする傾向がある。81が銅基板を示し、82,83,84,85などが銅基板の表面上の核を示す、図8に概略的に示されるように、銅基板に対する金のメッキを始める際、粒子成長が核82,83,84,85にて開始し、隣接する粒子がともに成長するまでは、粒子86,87,88および89によって示されるように、外側に成長する傾向がある。そうした隣接する粒子86および87の下には、ボイド90が形成される。同様に、ともに成長する粒子87および88の下には、ボイド91が存在する。また、ボイド92が、統合した粒子88と89との間に形成される。この処理は基板の表面にわたって繰り返されるため、多くの追加のボイドが、メッキ金属と基板との界面に形成され、基板自身における腐食、空洞またはボイドに起因しないことが認識される。したがって、銅基板の初期の腐食によって形成されるか否か、または銅基板表面上の広く分散した核の浸漬形成によって形成されるか否かにかかわらず、金/銅基板の界面におけるマイクロボイドを防止し、外部電流の効果の下において、後のメッキ中に形成される金の優先的な粒子成長を導くことが、本発明者の意図である。
後のはんだ接合における欠陥の根本的な原因に直面して、本発明者は、メッキ金属と基板との間の、その基板上に形成されるはんだ接合の後の失敗に導くこれらの界面の欠陥を防止する様々な方法を発見した。
図9に示される、単純な浸漬メッキ装置では、ホイスト90によりラック91をセル94に含まれるメッキ浴へと下降させるのに、最大1分までの数秒、またはそれ以上を要する。パネルが完全に沈められるようにラックの降下が完了した後、また浸漬が完了した後のほんの1または2秒に、電力のスイッチが入れられる。パネルを浸漬浴へと早いペースにて落下させることは、基板に曲げを生じ得る。この遅い浸漬によって、メッキ浴の組成物が、基板における孔食、ボイドまたは他の表面欠陥を形成する、基板を腐食させることを見出した。これに加えて、銅基板が、印加される電流を伴わずに金ストライクメッキ浴に対し露出する、ある量の時間が存在し、基板の様々な部分にわたって潜在的な核サイトを形成する。そうした基板がメッキ浴に沈められた後、また基板が浸漬した後に電流が後に流れ出すとき、前に説明された空洞を生成する腐食された基板表面に対してメッキが始まる。第2に、メッキ電流を印加せずに基板をメッキ浴へと浸漬させることによって形成された広く分散した核生成サイトは、メッキ電流が印加され、広く分散した核サイトの周りの統合した粒子成長の下にボイドの形成を生じるとき、核生成の後の優先の除外に対し、これらの核生成サイトの周りに、不均衡な粒子成長を生成する。
1つの実施形態に係る処理は、基板がメッキ浴に接触するとすぐにメッキ電流が始まることを必要とする。すなわち、基板が浴によって濡れるとすぐにである。重要なことは、まさに濡らすときに電流を印加することである。この初期のメッキまたはストライクは、高品質および基板に対する優れた接着性を有する、非常に薄いメッキ(典型的には、約1~3マイクロインチ(25~76nm)が安全である)を形成するように用いられてよい。これは、メッキが続く際に構築される、後の厚さに対する土台として機能する。メッキの早い開始は、浴内の組成物による基板の腐食を防止するだけでなく、続くメッキが、メッキを開始する前の基板の表面上の広く分散された核の形成を防止する。ランク付け(平均対時間遅れ)用の相互作用プロット(データ平均)のグラフ図が、図5に見出される。金ストライクは、メッキ電流の2~10倍の電流密度にて扱われる。好ましい範囲は、4~5倍であり、4.5が最も好ましい。ストライクを始めるのに充分高い電流密度においての基板の浴への生進入は、さらに、基板から浴へと流れる銅の量を減少させる。浴内の銅は、金メッキ処理の適切な機能に対して不利である。ストライク浴には、ストライク電流が浴を通過していない状態においてラックが浴へと下降する際、浸漬メッキを通じて銅が充填される。銅を含む浴は、銅が、アンダーポテンシャル析出を通じて、金とともにおよび金に共析出することを意味する。これは、開示される生進入処理の、従来の浸漬析出に対する別の利点であり、すなわち、基板が完全に浴に浸漬するまでメッキ電流を始めない。
方法の別の実施形態では、整流器からの外部メッキ電流を、金析出についての物質移動限界の近くに対応する電流にまで増加させる。PENCホイストシステムでは、それは最小の6ASF(「アンペア毎平方フィート」)(65アンペア毎平方メートル)であるが、名目の9ASF(97アンペア毎平方メートル)が好ましい。上界の12ASF(129アンペア毎平方メートル)は優れているように示され、その間の点は優れた性能を示す。したがって、ストライク電流は、6~12ASF(65~129アンペア毎平方メートル)の範囲にある。金ストライク用の通常の電流密度は、金のエピタキシャル異質核生成を壊すには遥かに小さい。さらに、銅基板の粗面は、優先的な局在した核生成を生じる微分物質移動を受ける傾向がある。電流密度を金についての物質移動限界の上まで増加させることによって、均一および高密度の核生成が、無孔性の性質により生じる。核生成ボイドの証拠は、図6の金/基板界面63において、30KXの断面FIBによっては見られず、図6では、基板は60、また金メッキは62である。
また、図7の1マイクロインチ(25nm)のFIB断面に見られるように、基板71と金メッキ72との間の界面70は、ボイドを含まない。
上に説明されたように、生進入と増加した電流密度との両方は、基板の腐食を限定することと基板の適切な核生成を完遂することとに必要である。生進入と増加した電流密度との各々は、1つまたは複数の問題を解決するが、2つの技術を組み合わせることによって、メッキされた基板におけるマイクロボイドに起因するはんだ接合の失敗をほぼ防止する。
金メッキされた銅基板は、PCBの一部であるか、またはその後PCBへと組み込まれることが可能である。PCBは、一般に、銅の薄板と誘電ポリマーとを備える。銅または他の金属基板は、エッチングされるか、または本分野において周知の技術によって回路へと形成されることが可能である。本開示の金メッキされた銅基板は、金属により定められるランドまたははんだマスクにより定められるランドを、図1に示される種類のPCBに、はんだ接合におけるボイドの生成のリスクを伴わずに形成することが可能である。図1のPCB内の特定のプリント回路は例示に過ぎないこと、また、多くの他の種類および設計のPCBは充分に当業者の範囲内であることが、明確に理解される。すべてのそうしたPCBが、本開示の教示によって恩恵を受けることが可能である。
基板をメッキ浴へと下降させることに関するメッキ処理を最初に記載したが、生進入技術は、連続長または不定長の基板のリール・トゥ・リールメッキなどの、他の種類のメッキ方法および装置にも応用可能である。例えば、図10に示されるように、リール・トゥ・リールメッキ装置および方法は、垂直方向の配向における生進入を利用している。リール102上の連続長または不定長の基板100をストライク浴104に、既存の装置および生進入(すなわち、基板100に対するメッキ電流の印加が、基板が浴に進入してすぐにまたは浴に進入した後1秒以内に)の場合のように水平方向よりもむしろ垂直方向の配向にて進入させるべく、既存の装置を修正することによって、基板100上の浸漬腐食または広く分散したサイトの核生成は、上のPERCホイストシステムに関して説明したのと同様に避けられ得る。そうした期間は、基板の腐食または浸漬核生成を防止するのに充分である。垂直方向の進入における最適な構成は、液体浴レベル103に対する第1の組のアノード110,112の構成によって、充分な印加電流を伴わないストライク浴104における基板100の1秒を超える浸漬が不可能である。最小1メートル/分のウェブ速度では、アノード110,112は、液体浴103のレベルの1インチ(25mm)未満下にある。浴104への垂直方向の進入は、矢印Aにて示される。垂直方向の生進入は、一般には図10の108における破線によって示される水平方向のメッキと組み合わせられることが可能である。破線108は、ストライク浴104と比較した、実際のメッキ区域を示す。メッキ浴113は、アノード120と122との間のメッキ区域108に存在する。第1の組のローラ124,125は、基板100をメッキ浴113へと運搬する。第2のセットのローラ126,127は、メッキ浴113がメッキ区域108に存在するのを防止するためのシール(図示せず)などの任意の既知の手段を利用して、主として、ストライク浴104から分離したメッキ浴113を維持する。アノード120,122は、Auストライク上にAuメッキを所望の厚さまで生じるのに充分な電流を供給する。区域108は、縮尺通りには示されず、基板100の区域108内の滞留時間中に所望の厚さにまでメッキを生じる寸法であることが可能である。所望の厚さに達した後、メッキされた基板は、ローラ128,129の補助によりメッキ区域108を出る。コーティングされた基板111は、ローラ105,106を有するメッキ装置を通じて引き出され、その装置から最終的に取り出され、リール101上に置かれる。
図11は、従来の水平方向のメッキ装置130を利用したリール・トゥ・リールメッキの代替の形態を示す。リール(図示せず)から解かれていることが可能である基板131または他のソースが、ローラ132,133によって、水平方向のメッキ装置130に進入する。装置130に進入するとすぐに、または進入の1秒以内に、ストライクメッキは、DC電流をストライク浴139におけるアノード137,138に印加することによって、基板131上に形成される。ストライク浴139は、図10に関して説明されたようなストライク浴104と同様の性質であることが可能である。基板131の表面の所望されない核生成を防止するように、非常に薄いストライクコーティングが所望される。基板131上のAuストライクの形成がされると、ストライクメッキされた基板は、メッキ浴136へと運搬される。アノード134,135に印加されるDC電流は、ストライクの所望の厚さのメッキを生じる。所望の厚さのメッキが電気析出された後、メッキされた基板は、メッキ装置130からローラ140,141によって取り出される。
本開示は、メッキされたPCBコンポーネントの問題を解決するが、多くの金属メッキの問題について非常に広い応用を有する。
金/銅基板の界面におけるマイクロボイドの存在を防止または避けることを保証するように利用される、方法および技術の例を提供した。これらの方法および技術は、例示に過ぎず、限定するものではないことが理解される。本開示が対象とする当業者は、発明の努力をすることなく本開示を利用する工程および技術を容易に想到する。

Claims (3)

  1. 金を銅基板にメッキする方法であって、
    下降する際に、メッキされる前記銅基板の表面がストライク浴の上面にほぼ垂直であるように、前記銅基板を前記ストライク浴へと垂直方向に下降させる工程であって、前記ストライク浴は、ただ1つのメッキ金属としての前記金と溶液中の前記金を維持するための酸とを含む、工程と、
    前記ストライク浴を通じる第1の電流を印加してストライクを前記銅基板上にメッキする工程であって、前記電流は、前記第1の電流のすべての量が前記ストライク浴における浸漬の1秒以内に前記銅基板に印加されるように、前記ストライク浴の前記上面から所定の距離にあるアノードによって生じ、前記所定の距離は前記下降の速度に基づく、工程と、
    前記ストライクを有する前記銅基板をメッキ浴へと水平方向に移動させる工程と、
    前記ストライク上にメッキを形成するのに充分な前記メッキ浴を通じる第2の電流を印加する工程であって、前記第1の電流の電流密度は前記第2の電流の電流密度よりも2~10倍大きい工程と、を備える、方法。
  2. 前記第1の電流の前記電流密度は、65~129アンペア毎平方メートル(6~12アンペア毎平方フィート(ASF))の範囲まで上昇する、請求項1に記載の方法。
  3. 前記ストライク浴は、Au(CN) Au(CN) AuCl およびAuSO からなる群から選択されたイオンを含む、請求項1に記載の方法。
JP2020555498A 2018-04-11 2019-03-29 フラックスを用いずに付与されるはんだにおけるボイドを減少させるまたは除去するためのメッキ方法 Active JP7408566B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862656209P 2018-04-11 2018-04-11
US62/656,209 2018-04-11
US16/366,064 2019-03-27
US16/366,064 US11674235B2 (en) 2018-04-11 2019-03-27 Plating method to reduce or eliminate voids in solder applied without flux
PCT/US2019/024972 WO2019199498A1 (en) 2018-04-11 2019-03-29 Plating method to reduce or eliminate voids in solder applied without flux

Publications (2)

Publication Number Publication Date
JP2021521330A JP2021521330A (ja) 2021-08-26
JP7408566B2 true JP7408566B2 (ja) 2024-01-05

Family

ID=68161350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020555498A Active JP7408566B2 (ja) 2018-04-11 2019-03-29 フラックスを用いずに付与されるはんだにおけるボイドを減少させるまたは除去するためのメッキ方法

Country Status (4)

Country Link
US (1) US11674235B2 (ja)
JP (1) JP7408566B2 (ja)
CN (1) CN112004963B (ja)
WO (1) WO2019199498A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198635A (ja) 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 配線板及びその製造方法
WO2011118537A1 (ja) 2010-03-26 2011-09-29 メタローテクノロジーズジャパン株式会社 シアン系電解金めっき浴及びそれを用いるめっき方法
WO2013018473A1 (ja) 2011-07-29 2013-02-07 古河電気工業株式会社 被覆層付き金属箔及びその製造方法、二次電池用電極及びその製造方法並びにリチウムイオン二次電池
WO2014080958A1 (ja) 2012-11-20 2014-05-30 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2017025359A (ja) 2015-07-17 2017-02-02 住友金属鉱山株式会社 長尺導電性基板の電気めっき方法及び電気めっき装置、並びに該電気めっき方法を用いた金属化ポリイミドフィルムの製造方法
JP3211820U (ja) 2016-03-18 2017-08-03 アップル インコーポレイテッド 貴金属合金接点

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2317242A (en) 1939-04-28 1943-04-20 Carnegie Illinois Steel Corp Plating tank for electrodeposition of metals on metallic strip
US2737488A (en) 1952-11-20 1956-03-06 Western Electric Co Electroplating apparatus
US3535212A (en) 1966-07-06 1970-10-20 Gen Motors Corp Nickel plating process
US3845364A (en) * 1973-10-15 1974-10-29 Mallory & Co Inc P R Cathode electrode for operation under conditions of reverse polarity voltage
US4199416A (en) * 1977-05-03 1980-04-22 Johnson, Matthey & Co., Limited Composition for the electroplating of gold
US5236566A (en) 1991-09-24 1993-08-17 Nippon Steel Corporation Vertical type stream plating apparatus
US5374344A (en) 1993-07-27 1994-12-20 International Business Machines, Inc. Method and apparatus for electrodeposition of a metallurgically bondable circuitized flexible substrate
JP3299451B2 (ja) 1996-09-30 2002-07-08 新日本製鐵株式会社 竪型電解装置
US5792565A (en) 1996-10-18 1998-08-11 Avon Products, Inc. Multiple layered article having a bright copper layer
FR2765597B1 (fr) 1997-07-02 1999-09-17 Kvaerner Metals Clecim Installation de revetement electrolytique de bandes metalliques, et anode pour une telle installation
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
US6946065B1 (en) 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
US6773573B2 (en) 2001-10-02 2004-08-10 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
US6676823B1 (en) * 2002-03-18 2004-01-13 Taskem, Inc. High speed acid copper plating
US6991717B2 (en) 2002-04-05 2006-01-31 3M Innovative Properties Company Web processing method and apparatus
AU2003901058A0 (en) 2003-03-10 2003-03-20 Microtechnology Centre Management Limited Electroplating pcb components
US20050029106A1 (en) * 2003-08-07 2005-02-10 Laila Baniahmad Reduction of defects in conductive layers during electroplating
SG127854A1 (en) * 2005-06-02 2006-12-29 Rohm & Haas Elect Mat Improved gold electrolytes
US9385035B2 (en) * 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
JP5854726B2 (ja) * 2010-09-21 2016-02-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC ニッケル上に銀ストライクを電気めっきする方法
CN104736739B (zh) 2012-07-13 2018-04-06 学校法人关东学院 无氰镀金浴及无氰镀金浴的制造方法
US9680246B2 (en) 2013-06-10 2017-06-13 Oriental Electro Plating Corporation Method for manufacturing plated laminate, and plated laminate
KR20160023727A (ko) * 2013-06-24 2016-03-03 오리엔타루토킨 가부시키가이샤 도금재의 제조방법 및 도금재
EP2990507A1 (en) * 2014-08-25 2016-03-02 ATOTECH Deutschland GmbH Composition, use thereof and method for electrodepositing gold containing layers
CN106757195B (zh) * 2016-12-05 2019-05-03 浙江工业大学 一种高活性多孔隙类材料的表面防护方法
JP2018120698A (ja) * 2017-01-24 2018-08-02 矢崎総業株式会社 端子用めっき材並びにそれを用いた端子、端子付き電線及びワイヤーハーネス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198635A (ja) 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 配線板及びその製造方法
WO2011118537A1 (ja) 2010-03-26 2011-09-29 メタローテクノロジーズジャパン株式会社 シアン系電解金めっき浴及びそれを用いるめっき方法
WO2013018473A1 (ja) 2011-07-29 2013-02-07 古河電気工業株式会社 被覆層付き金属箔及びその製造方法、二次電池用電極及びその製造方法並びにリチウムイオン二次電池
WO2014080958A1 (ja) 2012-11-20 2014-05-30 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2017025359A (ja) 2015-07-17 2017-02-02 住友金属鉱山株式会社 長尺導電性基板の電気めっき方法及び電気めっき装置、並びに該電気めっき方法を用いた金属化ポリイミドフィルムの製造方法
JP3211820U (ja) 2016-03-18 2017-08-03 アップル インコーポレイテッド 貴金属合金接点

Also Published As

Publication number Publication date
WO2019199498A1 (en) 2019-10-17
CN112004963A (zh) 2020-11-27
CN112004963B (zh) 2024-05-14
US20190316267A1 (en) 2019-10-17
JP2021521330A (ja) 2021-08-26
US11674235B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
TWI382799B (zh) 貫孔之填充方法
JP4221064B2 (ja) 銅層の電解析出方法
JP3370624B2 (ja) キャリア箔付電解銅箔及びその電解銅箔を使用した銅張積層板
US4898647A (en) Process and apparatus for electroplating copper foil
JPH0327587A (ja) スルーホールの壁面に直接電気めっきを行なう方法
JPH0224037B2 (ja)
JPWO2011062037A1 (ja) プリント配線板及びプリント配線板の製造方法
US4549950A (en) Systems for producing electroplated and/or treated metal foil
US5181770A (en) Surface topography optimization through control of chloride concentration in electroformed copper foil
US4551210A (en) Dendritic treatment of metallic surfaces for improving adhesive bonding
US4678545A (en) Printed circuit board fine line plating
JP2007023368A (ja) 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
JP7408566B2 (ja) フラックスを用いずに付与されるはんだにおけるボイドを減少させるまたは除去するためのメッキ方法
EP0250195A2 (en) Double matte finish copper foil
JP6653799B2 (ja) 電解銅めっき用陽極、及びそれを用いた電解銅めっき装置
GB2070647A (en) Selective chemical deposition and/or electrodeposition of metal coatings, especially for the production of printed circuits
US4525247A (en) Microwave circuit boards and method of manufacture thereof
US6270648B1 (en) Process and apparatus for the manufacture of high peel-strength copper foil useful in the manufacture of printed circuit boards, and laminates made with such foil
US4552627A (en) Preparation for improving the adhesion properties of metal foils
JPH1143797A (ja) ビアフィリング方法
JP3416620B2 (ja) 電解銅箔製造装置及び電解銅箔製造方法
JP7145512B2 (ja) 電解銅めっき方法に用いられるダミー材の処理方法
Lee et al. Evaluating and monitoring nucleation and growth in copper foil
JP3046301B1 (ja) 電解銅箔の製造方法、電解銅箔、銅張り積層板およびプリント配線板
JPH04147694A (ja) プリント配線基板の電解メッキ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231220

R150 Certificate of patent or registration of utility model

Ref document number: 7408566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150