JPH04147694A - プリント配線基板の電解メッキ方法 - Google Patents

プリント配線基板の電解メッキ方法

Info

Publication number
JPH04147694A
JPH04147694A JP27165190A JP27165190A JPH04147694A JP H04147694 A JPH04147694 A JP H04147694A JP 27165190 A JP27165190 A JP 27165190A JP 27165190 A JP27165190 A JP 27165190A JP H04147694 A JPH04147694 A JP H04147694A
Authority
JP
Japan
Prior art keywords
electrolytic copper
printed wiring
copper plating
wiring board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27165190A
Other languages
English (en)
Other versions
JP2893916B2 (ja
Inventor
Yasuhiro Karahashi
靖弘 唐橋
Osamu Kasai
修 笠井
Seigo Yamawaki
清吾 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27165190A priority Critical patent/JP2893916B2/ja
Publication of JPH04147694A publication Critical patent/JPH04147694A/ja
Application granted granted Critical
Publication of JP2893916B2 publication Critical patent/JP2893916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 プリント配線基板の電解メッキ方法の特に電解銅メッキ
方法に関し、 電解銅メッキに要する時間の低減と、スルーホール内の
電解銅メッキ層が、高いスローイングパワー値で実施で
きる電解銅メッキ方法を目的とし、電解メッキすべきプ
リント配線基板を電解メッキ液中に浸漬し、該電解メッ
キ液に設置した電極と前記電解メッキすべきプリント配
線基板との間に電圧を印加し、前記プリント配線基板に
電解メッキ液中の金属イオンを被着するプリント配線基
板の電解メッキ方法に於いて、 前記電解メッキ工程の時間の経過に対して前記電極と、
プリント配線基板間に流れる電流の電流密度を所定の割
合で低下させるようにして構成する。
〔産業上の利用分野〕
本発明はプリント配線基板の電解メッキ方法に係り、特
に電解銅メッキ方法に関する。
多層プリント配線基板を製造する場合、所定の銅箔パタ
ーンを両面に形成した中間層基材の両面に半硬化性のエ
ポキシ樹脂よりなるプリプレグを挟んだ状態で上記中間
層基材を複数層設置し、更に上記プリプレグの最上層、
および最下層に銅箔を設置し、これらの銅箔、プリプレ
グ、中間層基材、プリプレグ、銅箔を1頌次加圧積層し
て多層基板を形成し、この多層基板を貫通するスルーホ
ールを設ける。
そしてこのスルーホール内、およびスルーホールが多層
基板に露出した近傍のランドパターンに無電解銅メッキ
、および電解銅メッキを施して多層プリント配線基板を
形成している。
ところで、このような多層プリント配線基板は高速コン
ピュータの電子回路形成に用いられており、そのため高
密度に回路パターンを形成したプリント配線基板が要求
されている。そのため、中間層基材を多数層に積層する
とともに、スルーホールの直径を小さくしたアスペクト
比(スルーホールの直径/プリント配線基板の板厚)の
高いプリント配線基板が要望されている。
このようなプリント配線基板のスルーホール内に電解銅
メ・7キを施す場合、スローイングパワー(スルーホー
ル内のメッキ層の厚さの均一性)が大で、かつ電解銅メ
ッキに要する時間が短縮できる方法が望まれる。
C従来の技術〕 従来、このようなスルーホール内に所定の厚さの電解銅
メッキを施す場合、低電流密度で長時間電解銅メッキす
る方法が採られていた。
この理由は第5図に示すように、一般に電流密度が高く
なると、メッキ層の厚さが均一となり難く、特に高アス
ペクト比のプリント配線基板では、スルーホールの奥深
い部分と、プリント配線基板表面近傍の部分ではメッキ
層の厚さに大きい差を生シるようになり、スローイング
パワーが低下する傾向があるので、電流密度を低くして
長時間電解銅メッキを行っている。
また第6図に示すように、プリント配線基板のアスペク
ト比が大きく成る程、スルーホールの奥深い部分と、ス
ルーホールのプリント配線基板表面の近傍とでは、該ス
ルーホールの内壁に形成される電解銅メッキ層の厚さが
均一となり難く、そのため、スローイングパワーが低(
なる傾向がある。
そのため、アスペクト比の高いプリント配線基板を電解
銅メッキする場合、一般に低電流密度で長時間を掛けて
電解銅メッキを実施しているが現状である。
〔発明が解決しようとする課題〕
ところで電解銅メッキが進行するに連れて、スルーホー
ルの穴径は徐々に小さくなるのに対し、スルーホールの
穴の深さ(プリント配線基板の板厚)は変動しないため
、アスペクト比が上昇し、これに伴ってスルーホール内
に均一の厚さの電解銅メッキ層が形成され難く成るので
当然スローイングパワーも低下する問題が生しる。
そのため、一定の電流密度で電解銅メッキを行った場合
、電解銅メッキ処理の進行に連れてアスペクト比が高く
成っていくため、メ・7生処理開始時点でのスローイン
グパワーを維持することが出来なくなる問題がある。
例えば、面積が400 X500 mで、直径が0.3
5mmのスルーホールを1万個有し、厚さが3.30m
のプリント配線基板を電流密度を1.9 A/dm”(
dm” =1/low”)と一定の値にして、第4図に
示すように120分間電解銅メッキした場合、曲線11
に示すように、そのスローイングパワーは74%より5
5%に低下する問題がある。
またそのアスペクト比は曲線12に示すように徐々に上
昇する傾向にある。
ここでスローイングパワーの値は、第3図に示すように
、プリント配線基板1のスルーホール2の奥深い所定の
位置に於ける電解銅メッキ層3の厚さtlと、プリント
配線基板1の表面近傍に於ける電解銅メッキ層3の厚さ
t2との比である。
本発明は上記した問題点を解決し、従来の方法に対して
メッキ時間が長く成らない状態で、かつ高いスローイン
グパワーを維持できる電解銅メッ生方法の提供を目的と
する。
〔課題を解決するための手段〕
上記目的を達成する本発明のプリント配線基板の電解メ
ッキ方法は、電解メッキすべきプリント配線基板を電解
メッキ液中に浸漬し、該電解メッキ液に設置した電極と
前記電解メッキすべきプリント配線基板との間に電圧を
印加し、前記プリント配線基板に電解メッキ液中の金属
イオンを被着するプリント配線基板の電解メッキ方法に
於いて、前記電解メッキ工程の時間の経過につれて前記
電極とプリント配線基板間に流れる電流の電流密度を所
定の割合で低下させるようにしたことを特徴とする。
〔作 用〕
本発明の方法は、プリント配線基板に電解銅メッキを施
す場合、電解銅メッキの時間の経過と共に電極とプリン
ト配線基板の間の電流密度を段階的に低下させる。
スルーホール内に電解銅メッキ層が余り形成されていな
い電解銅メッキの初期の段階では、高電流密度でメッキ
しても、スルーホールの奥深い内部に形成された電解銅
メッキ層と、プリント配線基板表面に近い位置のスルー
ホール内部に形成された電解銅メッキ層の厚さの差は余
り生じない。
また電解銅メッキ処理を施すにつれてスルーホール内に
電解銅メッキ層が形成され、アスペクト比が高くなるに
つれて、スルーホールの奥深い位置と、基板表面に近い
位置に形成される電解銅メッキ層の厚さの差が余り生じ
ない低電流密度で電解銅メッキをすることで、高いスロ
ーイングパワーを維持できる。
〔実 施 例〕
以下、図面を用いて本発明の一実施例に付き、詳細に説
明する。
本発明の方法は、第1図に示すようにプリント配線基板
1として面積が400 X510 wasの寸法で、ス
ルーホールの数が約1万個あり、また穴の直径が0.3
5mmでそのスルーホールの長さ、つまりプリント配線
基板の厚さは3.30tsのものを用い、また硫酸銅を
主成分とした電解銅メッキ液4を用いた。
そしてこの電解銅メッキ液4中に前記したプリント配線
基板1と含燐鋼よりなる電極5を配置し、該電極とプリ
ント配線基板間に流れる電流の電流密度を電解銅メッキ
処理を開始してから、30分毎に2.8.2.2.1.
6.1.0  (A/dm”)のように段階的に低下さ
せて電解銅メッキ処理を施した。
第2図は本発明の方法を用いて電解銅メッキした場合の
スローイングパワー値のメッキ処理時間に対する変動と
、アスペクト比のメッキ処理時間に対する変動を示す。
図の曲線13はスローイングパワー値のメッキ処理時間
に対する変動曲線で、曲線14はアスペクト比のメッキ
処理時間に対する変動曲線である。
本実施例では電解銅メッキ処理を開始してから第3図に
示すように電解銅メッキ処理されたプリント配線基板1
の所定位置に於けるスルーホール2を選択して、このス
ルーホール2の断面を顕微鏡で観察して、このスルーホ
ール2の奥深い内部の位置に於ける電解銅メッキ層3の
厚さtlと、基板表面の位置に於ける電解銅メッキ層3
の厚さt2とを測定し、この比を採ってスローイングパ
ワー(%)を算出した。
またスルーホール2の深さの寸法lと、電解銅メッキさ
れたスルーホールの内径dを測定することでアスペクト
比を算出した。
このような本発明の方法によれば、第2図の曲線13に
示すようにスローイングパワー値は電解銅メッキ処理時
間の経過に対して余り変動せず、このことはスルーホー
ルの奥深い内部の位置と、プリント基板の表面近傍の位
置とでその電解銅メッキ層の厚さは殆ど変動しないこと
を示している。
ちなみに、本発明の実施例と比較するために第4図に電
解銅メッキ処理時間の経過に対しても電流密度を変化さ
せず、常に1.9  (A / dw+”)と一定とし
た従来の方法で電解銅メッキを実施した場合のスローイ
ングパワー値のメッキ処理時間に対する変動曲線11と
、アスペクト比のメッキ処理時間に対する変動曲線12
を示す。
このように従来の方法では、電解銅メッキ処理時間の経
過とともに、スローイングパワー値が順次低下すること
を示し、このことは電解銅メッキ処理時間の経過ととも
に、スルーホールの奥深い位置と表面近傍の位置とでは
電解銅メッキ層の厚さに変動が徐々に大きく成ることを
示している。
〔発明の効果〕
以上の説明から明らかなように本発明によれば高アスペ
クト比のプリント配線基板においても、スローイングパ
ワーが低下しない、高品質のスルーホール内の電解銅メ
ッキ層が得られ、本発明の方法を用いて電解銅メッキを
実施することで、高信幀度の高アスペクト比のプリント
配線基板が得られる効果がある。
【図面の簡単な説明】
第1図は本発明の方法に用いる装置の模式図、第2図は
本発明の方法で電解銅メッキ処理したプリント配線基板
の特性図、 第3図はスルーホール内に於ける電解銅メッキ層の状態
図、 第4図は従来の方法で電解銅メッキ処理したプリント配
線基板の特性図、 第5図はスローイングパワーと電流密度の関係図、 第6図はスローイングパワーとアスペクト比の関係図を
示す。 図において、 1はプリント配線基板、2はスルーホール、3は電解銅
メッキ層、4は電解銅メッキ液、5は電極、ICl3は
メッキ処理時間とスローイングパワーの関係曲線、12
.14はメッキ処理時間とアスペクト比の関係曲線を示
す。 シ李−q B訃7JA+:甲・・3101【6本11ノ
〈0611図 ノッ+処理jIig間(分〕 第 図 1ルース、−ル内ぽ;於J丁ネfM−4@メツ〒層4イ
に゛声!2図第3図

Claims (1)

  1. 【特許請求の範囲】  電解メッキすべきプリント配線基板(1)を電解メッ
    キ液(4)中に浸漬し、該電解メッキ液(4)に設置し
    た電極(5)と前記電解メッキすべきプリント配線基板
    (1)との間に電圧を印加し、前記プリント配線基板(
    1)に電解メッキ液(4)中の金属イオンを被着するプ
    リント配線基板(1)の電解メッキ方法に於いて、 前記電解メッキ工程の時間の経過に対して前記電極(5
    )とプリント配線基板(1)間に流れる電流の電流密度
    を所定の割合で段階的に低下させるようにしたことを特
    徴とするプリント配線基板の電解メッキ方法。
JP27165190A 1990-10-09 1990-10-09 プリント配線基板の電解メッキ方法 Expired - Fee Related JP2893916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27165190A JP2893916B2 (ja) 1990-10-09 1990-10-09 プリント配線基板の電解メッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27165190A JP2893916B2 (ja) 1990-10-09 1990-10-09 プリント配線基板の電解メッキ方法

Publications (2)

Publication Number Publication Date
JPH04147694A true JPH04147694A (ja) 1992-05-21
JP2893916B2 JP2893916B2 (ja) 1999-05-24

Family

ID=17503011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27165190A Expired - Fee Related JP2893916B2 (ja) 1990-10-09 1990-10-09 プリント配線基板の電解メッキ方法

Country Status (1)

Country Link
JP (1) JP2893916B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180359A (ja) * 2005-12-28 2007-07-12 Shinko Electric Ind Co Ltd スルーホールの充填方法
CN106559962A (zh) * 2016-10-27 2017-04-05 傅本友 一种减少或去除孔口悬铜的方法
JP2017145502A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2020017712A (ja) * 2018-07-26 2020-01-30 健鼎(無錫)電子有限公司Tripod (WUXI) Electronic Co., Ltd. 回路基板構造の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180359A (ja) * 2005-12-28 2007-07-12 Shinko Electric Ind Co Ltd スルーホールの充填方法
US7909976B2 (en) 2005-12-28 2011-03-22 Shinko Electric Industries Co., Ltd. Method for filling through hole
JP2017145502A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC スルーホールを充填してボイド及び他の欠陥を低減する方法
CN106559962A (zh) * 2016-10-27 2017-04-05 傅本友 一种减少或去除孔口悬铜的方法
JP2020017712A (ja) * 2018-07-26 2020-01-30 健鼎(無錫)電子有限公司Tripod (WUXI) Electronic Co., Ltd. 回路基板構造の製造方法

Also Published As

Publication number Publication date
JP2893916B2 (ja) 1999-05-24

Similar Documents

Publication Publication Date Title
KR101199817B1 (ko) 금속 피복 폴리이미드 복합체, 그 복합체의 제조 방법 및 그 복합체의 제조 장치
KR101136774B1 (ko) 금속 피복 폴리이미드 복합체 및 그 복합체의 제조 방법 그리고 전자 회로 기판의 제조 방법
KR100577662B1 (ko) 균일한 전기도금 두께를 달성하기 위하여 국부 전류를 제어하는 장치 및 방법
US6783654B2 (en) Electrolytic plating method and device for a wiring board
JP2013177695A (ja) 表面粗化銅板の製造方法及び表面粗化銅板
JPH07336017A (ja) 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JP4148477B2 (ja) 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
US4518465A (en) Method of manufacturing printed wiring boards
US4678545A (en) Printed circuit board fine line plating
JPH04147694A (ja) プリント配線基板の電解メッキ方法
CN105282980A (zh) 一种pcb金属化阶梯孔的制作方法
JP2006502590A (ja) プリント回路基板の製造方法
JPH1143797A (ja) ビアフィリング方法
JP2005166910A (ja) プリント配線板およびその製造方法
JP7408566B2 (ja) フラックスを用いずに付与されるはんだにおけるボイドを減少させるまたは除去するためのメッキ方法
JP2001254197A (ja) プリント配線板の製造方法とその電解メッキ工程に用いる電解メッキ装置
JP3226627B2 (ja) プリント配線板の硫酸銅めっき方法
JPS58177488A (ja) 電気めつき処理方法
JP2005217052A (ja) 配線基板及びその製造方法
JPH04287395A (ja) 多層プリント基板の電解メッキ方法
JPH118469A (ja) ビアフィリング方法
KR100294393B1 (ko) 회로기판용전해동박의거침처리방법
JPH06196858A (ja) プリント回路板の製造方法
JPH05175651A (ja) プリント配線板の製造方法
JPH06177534A (ja) 銅被覆ガラスエポキシ基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees