KR100294393B1

KR100294393B1 - 회로기판용전해동박의거침처리방법

Info

Publication number: KR100294393B1
Application number: KR1019970068565A
Authority: KR
Inventors: 이이근; 우경녕; 선우정호
Original assignee: 권문구; 엘지전선 주식회사
Priority date: 1997-12-13
Filing date: 1997-12-13
Publication date: 2001-07-12
Also published as: KR19990049595A

Abstract

본 발명은 전기 및 전자부품에 이용되는 인쇄회로기판용 절연기판에 강력 접착되도록 전해동박의 표면을 거침처리하는 것에 관한 것으로, 이에 따른 구성은 동 전해액중에서 양극판과 전해동박을 음극으로 하여 연속이동시키면서 거침 동 도금처리하는 것에 있어서, 상기 양극판과 음극전해 동박사이에 일정틈새(slit)를 갖는 격막을 설치하여 직류전류를 인가시켜 양극판으로부터 격막의 틈새(slit)를 통하여 직류전류 및 펄스전류를 발생시켜 음극전해 동박에 노들(Nodule)층이 형성되도록 함을 특징으로 하는 회로기판용 전해동박의 거침처리방법에 관한 기술이다.

Description

회로기판용 전해동박의 거침처리방법

본 발명은 인쇄회로기판용 전해동박의 표면처리에 관한 것으로, 보다 상세하게는 전해석출된 동박의 표면을 거침처리시 직류전류를 펄스전류화할 수 있는 일정간격의 틈새(Slit)을 갖는 격막을 구성시킴으로써 인쇄회로기판 제조시에 요구되는 접착강도를 개선하는데 적합한 전해동박의 거침처리에 관한 것이다.

인쇄회로기판(PCB)은 라디오, 텔레비젼, 세탁기, VTR 등의 민생용 전자/전기제품 및 컴퓨터, 통신기기 및 각종 제어기기 등의 산업용 전기, 전자기기의 정밀제어에 광범위하게 사용되고 있다.

최근에는 전기, 전자기기의 경박단소화가 가속화됨에 따라서 기판용 인쇄회로가 미세화, 고집적 소형화되고 있으며 이에 따라서 기판 및 인쇄회로의 제조방법 강화로 고품질의 전해동박이 요구되고 있다.

산업용 인쇄회로의 절연기판으로는 주로 유리섬유를 에폭시 수지에 함침시킨 프리프레그(Prepreg)가 사용되고 있다.

이러한 절연기판에 인쇄회로용 전해동박을 고온고압하에서 접착하고 회로설계에 따라 에칭하여 인쇄회로기판을 얻는다.

상기 절연기판에 접착되는 인쇄회로용 전해동박은 일반적으로 황산동 용액에서 연속적으로 전해 전착법으로 전해동박을 만들고 절연기판과의 기계적인 접착력 향상을 위해 전해동박에 동(Copper) 노들(Nodule)을 형성하는 거침도금 처리를 하거나(미국특허 제3,220,897 및 3,293,109호), 상기 거침처리된 전해동박의 표면에 베리어(Barrier) 표면처리한후 전해크로메이트 방청처리하여 인쇄회로용 전해동박을 얻고 있다(일본특허공보 소51-35711호).

그러나 특히, 다층 인쇄회로기판 제조시 반복되는 고온고압의 조건에서 동박이 수지층으로부터 박리가 되는 경우가 있으며, 회로가 미세하여지고 회로간격이 더욱 좁아지게 됨에 따라서 동박과 수지층과의 접착력이 떨어지면 약간의 발열에서도 회로의 단락이 쉽게 발생할 수 있다.

이러한 현상은 Prepreg의 수지유동성(Flow)이 나쁘거나 전해동박의 표면처리공정에서 거침처리된 Nodule의 형태가 나쁘거나, Nodule의 접착상태가 불량한 경우에 나타나게 되어 결국 제품(PCB)의 물리적 성질이 불량하게 되는 원인이 된다.

PCB가 다층화되고 극박화 됨에 따라서 전해동박의 Profile도 Low Profile화됨에 따라서 표면처리 공정에서의 Nodule 형태가 수지층과의 접착력 향상에 더욱 중요하게 되고 있다.

Nodule 형태가 나쁘게 되면 수지층과의 기계적인 접촉이 불량하게 되어 접착강도가 낮게되고, 또한 생성된 Nodule이 모재금속(동생박)과의 접착이 약하면 모재로부터 쉽게 Nodule이 떨어지게 된다.

이러한 결함은 동박과 절연기판의 반복되는 고온, 고압에 의한 접착공정에서 접착력 감소로 박리의 원인이 된다.

이런 문제를 해결하기 위해 여러 가지 방법이 제안되고 있다.

미국특허 제 4,468,293호, 제 4,515,617호에서는 절연기판과 동박의 접착력이 우수한 표면처리를 얻기 위하여 전원 공급장치인 정류기에서 펄스(Pulse)파형의 전류 또는 전압을 공급하여 결합력이 큰 동Nodule을 도금시키는 거침처리 방법이 제시되고 있다.

그러나 상기한 미국특허들은 펄스파형의 전류 또는 전압을 얻기 위한 별도의 전원 공급장치인 고가의 정류기를 사용하여야 하는 문제가 있다.

한편 미국특허 제 4,551,210 호에서는 절연기판과 접착하는 동박면에 거침처리하는 방법으로 양극판의 배치시 기울기를 주어서 양극과 음극(전해동박)과의 거리에 차등이 생겨서 도금시 위치별로 전류량을 다르게 함으로써 양극과 가까운 음극의 동박면에 거친 수지상(dendrite)이 도금되고 양극과 멀리있는 동박면에서는 생성된 수지상을 고착시키는 캡슐(Capsule) 도금이 되어 결합력을 개선하는 방법에 대하여 제시되고 있다.

그러나 상기한 제 4,551,210호는 양극판의 배치기울기에 따른 위치별 전류량 조절등이 용이하지 않는 등의 작업상 문제가 있다.

그리고, 한국특허 제65333호에서는 동 거침처리후에 펄스전류를 이용하여 Cu-As 합금도금을 함으로써 절연기판과의 접착력을 개선하는 방법이 제시되고 있다.

그리고 Nodule의 형성을 좋게 하기 위해선 동의 거침도금조를 2단으로 하여 1단에서는 핵생성 도금하고, 2단에서는 Capsule 도금을 하여 형성된 구리 Nodule을 고착, 안정화 하는 방법이 있으나, 거침 도금조 단계를 다단계로 하여야 하는 등의 복잡한 공정이 수반되고 있다.

한편, Nodule을 너무 크게 하면 극박의 PCB를 제조하는 경우에 절연기판층 내로 동의 확산으로 절연기판의 절연성이 떨어지게 되고, 회로형성의 Etching시 시간소모가 증가하게 되어 언더커드가 크게 되고, Etching 후에도 절연기판층에 잔동이 남게 되어 회로의 실행이 어렵게 된다.

본 발명은 상기한 종래의 문제점을 해결함과 함께 종래와는 달리 전해동박의 거침처리시 양극과 음극의 전해동박 사이에 일정간격의 틈새(slit)가 있는 격막을 설치하여 직류전류를 펄스전류와 같이 이용하여 거침 동 도금처리를 함으로써 Nodule의 크기를 조절하고 결합력을 향상시켜 절연기판층과의 접착강도(Peel Strength)를 증가시키고 Etching후 잔동이 없는 전해동박을 얻는데 그 목적이 있다.

도 1a는 본 발명의 거침처리 공정에 따른 전해공정 장치의 개략도

도 1b는 도 1a에 따른 격막구조를 나타낸 상태도

도 2는 격막 사용에 따른 양극판과 음극의 사이의 전류 흐름 분포도

도 3은 전류흐름에 따른 전해 동박면에서의 전류밀도 분포도

도면의 주요부분에 대한 부호의 설명

1 : 동전해액 3 : 양극판

4 : 음극전해동박 5 : 틈새

6 : 격막 8 : 직류정류기

상기 목적 달성을 위한 본 발명은 동 전해액중에서 양극판과 전해동박을 음극으로 하여 연속 전해처리하는 거침 동 도금처리하는 것에 있어서, 상기 양극판과 음극전해동박 사이에 일정 간격의 틈새(Slit)을 갖는 격막을 설치하고 직류전류를 인가하여 양극판으로부터 격막의 틈새(slit)을 통하여 펄스전류를 발생시켜 음극전해동박에 노들(Nodule)층이 형성되도록 함을 특징으로 하는 회로기판용 전해동박의 거침처리 방법으로 구성된다.

상기한 본 발명은 절연기판에 고온고압으로 접착할 전해 석출하여서된 전해동박면을 거침처리를 함에 있어 황산동을 전해액으로 하고 전원으로서 직류전류를 사용하는데, 양극판에 전류가 인가되면 틈새(slit)가 있는 격막에 전류가 통과할 때에 도 2와 같이 펄스전류의 효과를 발휘하여 음극전해동박 표면에 동의 핵생성이 미립상으로 도금되면서 이 미립상이 확대성장되어 Nodule 상으로 강하게 밀착 도금되는 것이다.

이와 같이 본 발명은 동의 핵성성 및 성장이 1조의 전해조내에서 이루어지게하므로서 기존의 Nodule을 얻기 위한 2단계에 비해 간단한 공정으로 실시할 수 있다.

이와 같은 거침공정을 거친 전해동박은 그 이후의 공정인 Barrier 표면처리, 전해크로메이트 방청처리를 비롯한 기존의 여타공정에 적용될 수 있다.

도 1a는 본 발명의 거침처리를 위한 전해장치의 개략도를 나타낸 것이고, 도 1b는 도 1a 설비중에서 틈새(slit)를 갖는 격막구조를 나타낸 것이다.

이에 도시한 바와 같이 황상동 전해액(1)이 저장된 도금조(2)내에 양극판(3)과 전해석출하여 제조된 음극전해동박(4)이 구비되고, 상기 양극판(3)과 음극전해동박(4) 사이에는 도 1b와 같이 내산성을 갖는 비닐계(vinyl)판상에 일정한 간격의 틈새(slit)(5)가 있는 격막(6)이 설치되고, 음극전해동박(4)을 이동하는 이송로울(7)이 구비되며, 양극판(3)과 음극전해동박(4)에 연결되는 전원장치인 직류정류기(8)가 구비된다.

상기 장치에 따라 직류정류기(8)에서 전류를 양극판(3)에 인가하면 전류는 음극전해동박(4)을 통하여 흐르게 되면서 음극전해동박(4)면에 동 Nodule이 도금된다.

도 2는 틈새(slit)를 갖는 격막사용에 따른 전류흐름 분포도를 나타낸 것으로, 양극판(3)을 통한 전류는 일정간격의 틈새를 갖는 격막(6)에 통과하는 직류전류와 함께 펄스전류로 변하면서 전류밀도의 차이가 발생한다.

즉, 도 3과 같이 틈새(5)를 통과하는 전류는 한계전류밀도(C₂, C₄)가 흐르게 되어 핵생성 및 미립상의 동 도금이 되고, C₁, C₃에서는 한계전류밀도보다 낮은 전류가 흐르게 되어 이미 도금된 미립상의 거침 도금층을 고착화 및 안정화되어 Nodule 도금층이 형성된다.

이와 같은 거침도금은 이송로울(7)에 따라 음극전해 박막(4)이 연속이동되면서 이루어지게 된다.

이렇게 거침처리된 동 Nodule은 격막의 틈새크기, 갯수와 처리시간 및 전류밀도 등에 의하여 조절될 수 있으며, 필요로 하는 절연기판과의 접착강도를 얻을 수 있다.

본 발명에서는 격막 틈새의 갯수는 2∼10기의 범위에서 실시하였으며, 개수가 너무 적으면 펄스의 효과가 적고 개수가 너무 많으면 처리시간이 많이 걸리고 핵의 성장이 적게된다.

처리시간은 3∼15초 범위에서 실시하였다.

처리시간이 너무 작으면 핵생성과 성장이 불충분하고 처리시간이 너무 크게 되면 지나치게 큰 Nodule이 생성하여 회로 Etching시 잔동이 남게 된다.

전해액 온도는 15∼70℃의 범위에서 실시한다.

온도가 너무 낮으면 핵성장이 적고 온도가 너무 높으면 핵성장이 필요 이상으로 크게 된다.

그리고 전류밀도는 10∼150A/dm²의 범위로 하였다.

전류밀도가 너무 낮으면 핵생성이 적고 전류밀도가 너무 크게 되면 Nodule이 불균일하게 된다.

이상에서와 같이 본 발명은 인쇄회로기판용 전해동박을 절연기판에 접착시 접착강도를 향상시키기 위한 일환으로써 전해동박 표면에 거침도금처리를 함에 있어서, 직류전류를 이용함과 함께 양극판과 음극전해동박 사이에 틈새(slit)를 갖는 격막을 이용한 펄스전류로 거침처리 하여서된 전해동박을 얻음으로써 다층 PCB 제작공정에서 반복되는 열충격에서도 절연기판층과 우수한 접착강도를 유지하고 Etching시에도 잔동이 남지 않게 되어 인쇄회로의 실행력이 향상되는 효과를 나타낸다.

Claims

동 전해액중에서 양극판과 전해동박을 음극으로 하여 연속이동시키면서 거침 동 도금처리하는 것에 있어서,

상기 양극판과 음극전해 동박사이에 일정틈새(slit)를 갖는 격막을 설치하여 직류전류를 인가시켜 양극판으로부터 격막의 틈새(slit)를 통하여 직류전류 및 펄스전류를 발생시켜 음극전해 동박에 노들(Nodule)층이 형성되도록 함을 특징으로 하는 회로기판용 전해동박의 거침처리방법.
제 1 항에 있어서,

처리시간 3∼15초, 전류밀도 10∼150 A/dm², 전해액온도 15∼70℃로 하여 거침도금처리함을 특징으로 하는 회로기판용 전해동막의 거침처리방법