JP2007180359A - スルーホールの充填方法 - Google Patents

スルーホールの充填方法 Download PDF

Info

Publication number
JP2007180359A
JP2007180359A JP2005378638A JP2005378638A JP2007180359A JP 2007180359 A JP2007180359 A JP 2007180359A JP 2005378638 A JP2005378638 A JP 2005378638A JP 2005378638 A JP2005378638 A JP 2005378638A JP 2007180359 A JP2007180359 A JP 2007180359A
Authority
JP
Japan
Prior art keywords
current density
hole
plating
inner diameter
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005378638A
Other languages
English (en)
Other versions
JP4764718B2 (ja
Inventor
Naohiro Mashino
直寛 真篠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005378638A priority Critical patent/JP4764718B2/ja
Priority to US11/645,580 priority patent/US7909976B2/en
Priority to TW095149153A priority patent/TWI382799B/zh
Priority to CN200610170309A priority patent/CN100589682C/zh
Publication of JP2007180359A publication Critical patent/JP2007180359A/ja
Application granted granted Critical
Publication of JP4764718B2 publication Critical patent/JP4764718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02Tanks; Installations therefor
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/026Electroplating of selected surface areas using locally applied jets of electrolyte
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】スルーホールのめっき金属の充填完了までの時間を短縮でき、且つ工業的に利用し易いスルーホールの充填方法を提供する。
【解決手段】電解めっきによって、基板に形成したスルーホールをめっき金属で充填する際に、該電解めっきの電流密度として、電流密度を一定に保持して電解めっきを施したとき、前記スルーホールを完全に充填し得る定電流密度よりも高い高電流密度により、前記電解めっきを開始し、前記高電流密度での電解めっきを開始した後、電解めっきを継続しても内径が縮径することのない限界シーム径を形成するに至るまでに、前記高電流密度よりも低い電流密度に変更して電解めっきを続行することを特徴とする。
【選択図】 なし

Description

本発明はスルーホールの充填方法に関し、更に詳細にはスルーホールが形成された基板の全面を覆う金属薄膜を給電層とする電解めっきによって、前記スルーホールをめっき金属で充填するスルーホールの充填方法に関する。
半導体装置等の電子部品に用いられる基板には、基板を貫通するヴィアが形成されており、基板の両面に形成された導体パターンを電気的に接続している。
かかるヴィアの形成方法には、例えば、基板を貫通するスルーホール内に電解めっきによってめっき金属を充填して形成する方法がある。この方法を図4に示す。図4に示す方法では、先ず、図4(a)に示す様に、絶縁材料から成る基板100に円筒状のスルーホール102を形成した後、図4(b)に示す様に、スルーホール102の内壁面を含む基板100の表面に無電解めっきによって薄膜金属層104を形成する。
更に、薄膜金属層104を給電層とする電解めっきを施し、スルーホール102の内壁面及び薄膜金属層104の露出面上にめっき金属層106を形成する。この電解めっきでは、当初、図4(c)に示す様に、スルーホール102の内壁面に形成されためっき金属層の厚さ(tin)とスルーホール102が開口された基板面に形成されためっき金属層の厚さ(tout)とが等しくなるように進行する。
かかる電解めっきを進行すると、図4(d)に示す様に、電解めっきを更に施してもスルーホール102の内径が縮径されない限界シーム径に到達する。
この様に、スルーホール102の内径が限界シーム径に到達した後、同一条件下で電解めっきを続行しても、スルーホール102の内径は縮径しないものの、スルーホール102の開口部の角部近傍に電流密度が集中して、スルーホール102の開口部近傍がめっき金属によって充填され、図4(e)に示す如く、ヴィアの中央部近傍にボイド108が形成される。
かかる限界シーム径は、電解めっきの電流密度が高くなるほど大きくなる傾向にあるため、従来、ボイド等の欠陥のないヴィアを形成すべく、低電流密度の電解めっきによってスルーホールをめっき金属で充填していた。
しかし、電解めっきによるスルーホールのめっき充填を低電流密度で行うと、充填完了までに長時間を要する。
しかも、近年の半導体装置の高集積化等によって配線パターンの微細化に伴いヴィアも微細化する。このため、ヴィアを形成するスルーホールも微細化し、微細化されたスルーホールを電解めっきによるめっき金属の充填に際し、更に低い電流密度を採用しなくてはならず、スルーホールの充填完了までに更に一層の時間を必要とする。
かかる従来のスルーホールの充填方法に対して、下記特許文献1には、図5に示す様に、周期的に電極極性を逆転する電解めっきによってスルーホールを充填する方法が提案されている。
この電解めっきでは、逆電解を所定間隔で短時間加えることによって、スルーホールの開口部近傍の薄膜金属層に吸着される成分を剥離し、正電解時のスルーホール内の分極抵抗を開口部近傍よりも低く保ち、スルーホール内に均一厚さのめっき金属層を形成しようとするものである。
国際公開第03/033775号パンフレット
特許文献1に提案された電解めっきによれば、正電解時の電流密度を比較的高くしても、スルーホール内をめっき金属で完全に充填したヴィアを形成できる。
しかしながら、この電解めっきでは、逆電解を加えてめっき金属層の一部を剥離し、正電解時のスルーホール内の分極抵抗を開口部近傍よりも低く保つことを要するため、逆電解を加える時期及び時間を微妙に制御する必要がある。
このため、かかる電解めっきによるスルーホールのめっき金属の充填方法は、電解めっき装置としても複雑化することも相俟って工業的に利用し難いのが現実である。
そこで、本発明の課題は、スルーホールのめっき金属の充填完了までの時間を短縮でき、且つ工業的に利用し易いスルーホールの充填方法を提供することにある。
本発明者は前記課題を解決すべく検討した結果、スルーホールが形成された基板に、めっき開始時点では高電流密度での電解めっきを施しても、スルーホールの径が限界シーム径に達するまでに低電流密度での電解めっきに切り替えることによって、スルーホールのめっき金属の充填完了までのめっき時間を、低電流密度の電解めっきを継続した場合に比較して短縮できることを見出し、本発明に到達した。
すなわち、本発明は、電解めっきによって基板に形成したスルーホールをめっき金属で充填する際に、該電解めっきの電流密度として、電流密度を一定に保持して電解めっきを施したとき、前記スルーホールを完全に充填し得る定電流密度よりも高い高電流密度によって、前記電解めっきを開始し、前記高電流密度での電解めっきを開始した後、電解めっきを継続しても内径が縮径することのない限界シーム径を形成するに至るまでに、前記高電流密度よりも低い電流密度に変更して電解めっきを続行することを特徴とするスルーホールの充填方法にある。
かかる本発明において、高電流密度として、スルーホールの内壁面に形成されるめっき金属層の厚さ(tin)と前記スルーホールが開口された基板面に形成されるめっき金属層の厚さ(tout)との比率[(tin/tout)×100]で表わされるスローイングパワーの当初値が90%以上を維持できる高電流密度を採用することによって、確実にスルーホールをめっき金属で充填できる。
更に、電流密度を、当初の高電流密度から定電流密度以下の電流密度まで段階的に変更することによって、容易に電流密度を変更できる。
特に、スルーホールを、内径60〜70μmのスルーホールとし、前記スルーホールの内壁面に形成されためっき金属層によって内径が10μm近傍に到達したとき、電流密度を0.9A/cm2以下とすることが好ましい。
また、基板としては、同一内径の複数個のスルーホールが形成されている基板を用い、当初の高電流密度から定電流密度以下の電流密度まで段階的に順次変更することによって、スルーホール内に容易にめっき金属を充填できる。
一方、基板として、内径の異なる複数個のスルーホールが形成されている基板を用いても、前記基板の小内径のスルーホールから成る小内径スルーホール群のめっき金属の充填を完了した後、大内径のスルーホールから成る大内径スルーホール群のめっき金属の充填を完了することにより、内径が異なる複数個のスルーホールにもめっき金属を充填できる。
この場合、小内径スルーホール群の電解めっきを、その電流密度を高電流密度から順次低下しつつ行い、前記小内径スルーホール群のめっき金属の充填を完了した後、前記小内径スルーホール群の充填を完了した充填電流密度よりも高い電流密度に変更し、引き続いて前記大内径スルーホール群の電解めっきを、その電流密度を前記高い電流密度から順次低下しつつ行い、前記大内径スルーホール群のめっき金属の充填を完了することにより、内径が異なる複数個のスルーホールにもめっき金属を充分に充填できる。また、めっき時間を短縮できる。
ここで、同一スルーホール群を形成するスルーホールの内径差を10μm未満とすることによって、高電流密度から電流密度を順次低下しつつ行う電解めっきにより、同一スルーホール群の全スルーホール内にめっき金属を充分に充填できる。
更に、小内径スルーホール群の最大内径のスルーホールと、大内径スルーホール群の最小内径のスルーホールとの内径差を10μm以上とすることにより、小内径スルーホール群の充填を完了した充填電流密度よりも高い電流密度に変更した後、この高い電流密度から電流密度を順次低下しつつ行う電解めっきによって、大内径スルーホール群のスルーホール内にめっき金属を充分に充填できる。
かかる本発明では、基板のめっき対象面にめっき液を吹き付けつつ電解めっきを施す際に、前記めっき液の吹き付けを、前記めっき液を供給する第1供給配管にコ字状に設けられた第2供給配管のうち、前記めっき対象面に平行に設けられた平行部分に形成された複数個の噴射口から行うことによって、各噴射口からめっき液を均等に噴射できる。
この際に、基板の両面側のめっき対象面にめっき液の吹き付けを行うことができるように、複数個の噴射口が形成された第2供給配管の平行部分を、前記基板の両面側に配設していると共に、前記平行部分の各々が、その噴射口から噴射されるめっき液の噴流が互いに打ち消しあわない位置に設けることにより、基板に形成されたスルーホールに万遍なくめっき液を吹き付けることができる。
一般的に、スルーホールが形成された基板に電解めっきを施してスルーホールをめっき金属で充填する際に、電流密度を高くするほど、電解めっきを継続しても内径が縮径することのない限界シーム径が大きくなる傾向にある。
この限界シーム径が生じる理由は以下のように考えられる。つまり、めっき液のスルーホール内への循環量は、スルーホールの内径がめっき金属の析出によって細化されるに従って減少し、スルーホール内のめっき液中の金属イオンの内壁面に析出する単位時間当りの析出量が、スルーホール内を循環する単位時間当りのめっき液の金属イオン量よりも多くなる事態が生じる。このため、遂にはスルーホール内に循環するめっき液中の金属イオンはスルーホールの開口部の周縁近傍で消費され、スルーホール内のめっき液中には金属イオンが実質的に存在しなくなり電解めっきを継続しても内径が縮径することのない限界シーム径に到達するものと考えられる。
かかる限界シーム径が電流密度を高くするほど大きくなる傾向にあることは、電流密度を高くするほど、めっき液中の金属イオンの消費量が多くなることによる。このため、電流密度を高くするほど、電解めっきを開始してから早期に、スルーホール内のめっき液中の金属イオンの内壁面に析出する単位時間当りの析出量が、スルーホール内を循環する単位時間当りのめっき液の金属イオン量よりも多くなる事態が生じることによるものと考えられる。
この点、本発明では、電流密度を一定に保持して電解めっきを施したとき、スルーホールを完全に充填し得る定電流密度よりも高い高電流密度で電解めっきを開始した後、開始した電流密度での限界シーム径に到達するまでに、高電流密度よりも低い電流密度に変更する。このため、電解めっきにおける限界シーム径を順次細化でき、スルーホールをめっき金属で充填できる。
更に、本発明では、定電流密度よりも高い高電流密度の電解めっきによってスルーホールのめっき金属の充填を開始するため、定電流密度の電解めっきを継続して施して、スルーホールをめっき金属で充填した場合に比較して、スルーホールのめっき金属の充填完了までの時間を短縮できる。
また、電解めっきの高電流密度及び定電流密度は、予め実験的に容易に求めることができ、高電流密度から低い電流密度に変更する時期についても、予め実験的に求めておけば、電解めっき開始からの経過時間で容易に管理できる。
その結果、本発明によれば、電解めっき装置としても、従来の電解めっき装置を流用できることと相俟って、スルーホールのめっき金属の充填完了までの時間を短縮でき、且つ工業的に利用し易い。
本発明では、電流密度を一定に保持して電解めっきを施したとき、スルーホールを完全に充填し得る定電流密度よりも高い高電流密度で電解めっきを開始することが必要である。
この定電流密度は、基板に複数個の同一径のスルーホールを形成した場合には、その内径等のバラツキを考慮した電流密度であることが好ましい。
また、かかる定電流密度よりも高い高電流密度としては、スルーホールの内壁面に形成されるめっき金属層の厚さ(tin)と、このスルーホールが開口された基板面に形成されるめっき金属層の厚さ(tout)との比率[(tin/tout)×100]で表わされるスローイングパワーの当初値が90%以上となる高電流密度を採用することが好ましい。この様な、高電流密度の電解めっきでは、電解めっき開始当初からスルーホールの内壁面に形成されるめっき金属層とスルーホールの開口周縁近傍の基板面に形成されるめっき金属層とを略同一厚さにでき、確実にスルーホールをめっき金属で充填できる。
更に、本発明では、高電流密度での電解めっきを開始した後、電解めっきを継続しても内径が縮径することのない限界シーム径を形成するに至るまでに、この高電流密度よりも低い電流密度に変更して電解めっきを続行することが大切である。かかる電流密度の変更によって、限界シーム径を細化して電解めっきを継続できるからである。この電流密度の変更時期は、基板に複数個の同一径のスルーホールを形成した場合には、その内径等のバラツキを考慮して決定することが好ましく、電解めっき開始からの経過時間で管理できる。
また、電流密度の変更は、連続的に行ってもよく段階的に行ってもよいが、当初の高電流密度から定電流密度以下の電流密度まで段階的に行うことが容易である。
尚、この限界シーム径については、充填するスルーホールが形成する基板に対し、一定の電流密度で電解めっきを施して実験的に求める。
複数個の同一径のスルーホールを形成した基板に電解めっきを施し、スルーホールをめっき金属で充填する場合には、基板に形成するスルーホールを、内径60〜70μmのスルーホールとし、このスルーホールの内壁面に形成されためっき金属層によって内径が10μm近傍に到達したとき、電流密度を0.9A/cm2以下とすることによって、確実にスルーホールをめっき金属によって充填できる。
かかる本発明に係るスルーホールの充填方法を実施するめっき装置としては、図3に示すめっき装置を好適に用いることができる。
図3に示すめっき装置では、図3(a)に示す様に、めっき槽10に貯留されためっき液には、複数個の同一径のスルーホール14,14・・が形成された基板12が浸漬されている。この基板12のスルーホール14の内壁面を含む表面は、無電解めっきによって形成された金属薄膜層(図示せず)によって覆われており、直流電源(図示せず)の陰極が電気的に接続されている。
かかる基板12の両面側に陽極16,16が配設されており、基板12の一面側と陽極16との間、及び基板12の他面側と陽極16との間には、基板12の各めっき対象面にめっき液を吹き付ける複数個の噴射口18,18・・が、基板12の各めっき対象面に沿って形成されている。
この複数個の噴射口18,18・・は、図3(b)に示す様に、めっき液を供給する第1供給配管20にコ字状に設けられた第2供給配管22のうち、基板12のめっき対象面に平行に設けられた平行部分22aに形成されている。このため、第2供給配管22の平行部分22aに形成された噴射口18,18・・の各々に加えられるめっき液の圧力を略等しくでき、各噴射口18から略等量のめっき液を噴射できる。
更に、基板12の両面側に配設された第2供給配管22の平行部分22aは、図3(a)に示す様に、噴射口18,18から噴射されるめっき液の噴流が互いに打ち消しあわない位置に設けられており、且つ基板12も矢印Aに示すように揺動させている。
このため、図3に示すめっき装置によれば、基板12の両面側のめっき対象面に万遍なくめっき液を噴射できる。
図3に示すめっき装置を用い、内径60μmの複数個のスルーホールを形成した基板12に、図1(a)〜(d)の電流密度の経時変化で電解銅めっきを施し、各スルーホールをめっき銅によって充填した。
このスルーホールでは、電流密度を一定に保持して電解めっきを施したとき、スルーホールを完全に充填し得る定電流密度は、図1(d)に示す様に、0.7A/cm2(以下、「A/cm2」をASDと称することがある)である。図1(d)に示す定電流密度での電解銅めっきでは、スルーホールをめっき銅によって充填を完了するには、4.75時間も必要であった。
これに対し、図1(a)に示す電流密度の経時変化の電解銅めっきでは、電解銅めっき開始時の電流密度を1.84ASDとし、電解銅めっき開始から1.75時間経過した時点で、電流密度を0.7ASDに低下して電解銅めっきを0.25時間継続させて終了した。
この図1(a)に示す電解銅めっきでは、電解銅めっき終了までの時間を2時間と短縮できるが、めっき銅によって充填したスルーホール内にはボイドが形成されていた。
かかる図1(a)に示す電流密度の経時変化では、電流密度を低下した時点で、既にスルーホールの内径は、電流密度が1.84ASDにおけるスルーホールの限界シーム径よりも細化されている。このため、電流密度を低下して電解銅めっきを施しても、この限界シーム径を完全になくすことができず、ボイドとして残存するものと考えられる。
図1(a)に示す電流密度の経時変化に対し、図1(b)に示す電流密度の経時変化の電解銅めっきでは、電解銅めっき開始時の電流密度を1.84ASDとしているが、電解銅めっき開始から0.5時間経過した時点で、電流密度を1.5ASDに低下した後、電流密度を1.25ASDと1.0ASDとの2段階で順次低下し、電解銅めっき開始から2時間経過した時点で定電流密度である0.7ASDとした。更に、電解銅めっき開始から2.25時間経過した時点で定電流密度よりも低電流密度である0.5ASDとした。図1(b)に示す電流密度の経時変化の電解銅めっきでは、電解銅めっき時間は3時間であった。図1(d)に示す電解銅めっき時間に比較して電解銅めっき時間を約37%短縮できた。
電解銅めっき終了した基板のスルーホールのめっき銅の充填状況をチェックしたが、ボイド等の欠陥が検出されることなくめっき銅が充分に充填されていた。
次に、図1(c)に示す電流密度の経時変化の電解銅めっきでは、図1(b)に示す電流密度の経時変化に対し、電解銅めっき開始時の電流密度を1.2ASDと低下した。この電解銅めっき開始時の電流密度を1.0ASDと0.9ASDとの2段階で順次低下し、電解銅めっき開始から2.25時間経過した時点で定電流密度である0.7ASDとした。
図1(c)に示す電流密度の経時変化の電解銅めっきでは、更に電解銅めっき開始から2.75時間経過した時点で定電流密度よりも低電流密度である0.5ASDとした。図1(c)に示す電流密度の経時変化の電解銅めっきでは、電解銅めっき時間は4時間であった。図1(d)に示す電解銅めっき時間に比較して電解銅めっき時間を約16%短縮できた。
電解銅めっき終了した基板のスルーホールのめっき銅の充填状況をチェックしたが、ボイド等の欠陥が検出されることなくめっき銅が充分に充填されていた。
図1(b)及び図1(c)に示す電流密度の経時変化の電解銅めっきでは、内径が40μmの複数個のスルーホールを形成した基板12に対しても、スルーホール内にボイド等の欠陥が検出されることなくめっき銅を充分に充填できた。
ここで、図1(b)及び図1(c)に示す電流密度の経時変化の電解銅めっきにおける初期のスローイングパワーを調査したところ、図1(b)の初期の高電流密度が1.84ASDでは、スルーホールの内壁面に形成されるめっき金属層の厚さ(tin)と、このスルーホールが開口された基板面に形成されるめっき金属層の厚さ(tout)との比率[(tin/tout)×100]が90%に近い値であった。
これに対し、図1(c)の初期の高電流密度が1.2ASDでは、スルーホールの内壁面に形成されるめっき金属層の厚さ(tin)と、このスルーホールが開口された基板面に形成されるめっき金属層の厚さ(tout)との比率[(tin/tout)×100]が95%以上であった。
尚、内径が40μmの複数個のスルーホールを形成した基板12に対しても、図1(d)に示す定電流密度の電解銅めっきによれば、電解銅めっきを4.75時間継続して施すことによって、スルーホール内にボイド等の欠陥が検出されることなくめっき銅を充分に充填できた。
以上の説明では、同一内径のスルーホールを形成した基板12に対して電解めっきを施してきたが、内径の異なる複数個のスルーホールを形成した基板12に対しても同様に電解めっきによってスルーホールをめっき金属で充填できる。
但し、基板12に形成した小内径のスルーホールから成る小内径スルーホール群のめっき金属の充填を完了した後、大内径のスルーホールから成る大内径スルーホール群のめっき金属の充填を完了することによって、内径の異なる複数個のスルーホールの各々に確実にめっき金属を充填できる。
つまり、小内径スルーホール群のスルーホール内にめっき金属を充填している間にも、大内径スルーホール群のスルーホール内にもめっき金属が充填される。しかし、小内径スルーホール群のめっき金属の電流密度は、通常、大内径スルーホール群の定電流密度よりも小さい。このため、小内径スルーホール群のめっき金属の充填を完了した時点では、大内径スルーホール群のめっき金属の充填は完了しておらず、大内径スルーホール群のスルーホールの内径が細化されている。
小内径スルーホール群のめっき金属の充填を完了した後、大内径スルーホール群のめっき金属の充填を行う際には、大内径スルーホール群のめっき金属を充填するに最適な電流密度とすることができる。
この場合、小内径スルーホール群の電解めっきを、その高電流密度から電流密度を順次低下しつつ行い、小内径スルーホール群のめっき金属の充填を完了した後、小内径スルーホール群の充填を完了した充填電流密度よりも高い電流密度に変更し、引き続いて大内径スルーホール群の電解めっきを、その電流密度を高い電流密度から順次低下しつつ行い、大内径スルーホール群のめっき金属の充填を完了することによって、電解めっき時間の短縮を図ることができる。
ここで、同一スルーホール群を形成するスルーホールの内径差を10μm未満とすることによって、同一スルーホール群を形成する全スルーホールのめっき金属の充填を完了できる。
この様に、内径の異なる複数個のスルーホールを形成した基板12に施す電解めっきは図3に示すめっき装置を用いて行うことができる。
図3に示すめっき装置を用い、内径30μmと40μmとのスルーホールによって小内径スルーホール群を形成し、内径60μmと70μmとのスルーホールによって大内径スルーホール群を形成する基板12に電解銅めっきを施した。
基板12に形成した内径が30μm、40μm、60μm及び70μmのスルーホールに対する定電流密度は0.7ASDである。
この電解銅めっきにおける電流密度の経時変化を図2に示す。図2に示す電流密度の経時変化では、電解銅めっき開始時の高電流密度を1.2ASDとし、電解銅めっき開始から0.5時間経過した時点で電流密度を0.9ASDとし、更に電解銅めっき開始から1時間経過した時点で電流密度を0.7ASDにして、電解銅めっき開始から2.25時間経過まで継続した。この一連の電流密度の経時変化によって、小内径スルーホール群のめっき銅による充填を完了した。小内径スルーホール群の充填電流密度は0.7ASDである。
電解銅めっき開始から2.25時間経過した時点で電流密度を、小内径スルーホール群の充填電流密度よりも高い1.2ASDに再上昇し、電解銅めっき開始から2.75時間経過した時点で電流密度を0.9ASDに低下した後、電解銅めっき開始から3時間経過した時点で電流密度を0.7ASDに低下し、電解めっき開始から4時間経過する時点で電解銅めっきを終了した。この電流密度の再上昇した時点から電解銅めっき終了までの一連の電流密度の経時変化によって、大内径スルーホール群のめっき銅による充填を完了した。
次いで、電解銅めっきを終了した基板12のスルーホールのめっき銅の充填状況をチェックしたが、ボイド等の欠陥が検出されることなくめっき銅が充分に充填されていた。
基板に形成された同一内径のスルーホールにめっき銅を充填する電解銅めっきでの電流密度の経時変化を示すグラフである。 基板に形成された内径の異なるスルーホールにめっき銅を充填する電解銅めっきでの電流密度の経時変化を示すグラフである。 図1及び図2に示す電流密度の経時変化の電解銅めっきを基板に施すめっき装置を説明する説明図である。 従来のスルーホールの充填方法を説明する工程図である。 図4に示すスルーホールの充填方法を改良した改良方法を説明する説明図である。
符号の説明
10 めっき槽
12 基板
14 スルーホール
16 陽極
18 噴射口
20 第1供給配管
22 第2供給配管
22a 平行部分

Claims (11)

  1. 電解めっきによって基板に形成したスルーホールをめっき金属で充填する際に、
    該電解めっきの電流密度として、電流密度を一定に保持して電解めっきを施したとき、前記スルーホールを完全に充填し得る定電流密度よりも高い高電流密度により、前記電解めっきを開始し、
    前記高電流密度での電解めっきを開始した後、電解めっきを継続しても内径が縮径することのない限界シーム径を形成するに至るまでに、前記高電流密度よりも低い電流密度に変更して電解めっきを続行することを特徴とするスルーホールの充填方法。
  2. 前記高電流密度として、スルーホールの内壁面に形成されるめっき金属層の厚さ(tin)と前記スルーホールが開口された基板面に形成されるめっき金属層の厚さ(tout)との比率[(tin/tout)×100]で表わされるスローイングパワーの当初値が90%以上となる高電流密度を採用する請求項1記載のスルーホールの充填方法。
  3. 電流密度を、当初の高電流密度から定電流密度以下の電流密度まで段階的に変更する請求項1又は請求項2記載のスルーホールの充填方法。
  4. スルーホールを、内径60〜70μmのスルーホールとし、前記スルーホールの内壁面に形成されためっき金属層によって内径が10μm近傍に到達したとき、電流密度を0.9A/cm2以下とする請求項1〜3のいずれか一項記載のスルーホールの充填方法。
  5. 基板として、同一内径の複数個のスルーホールが形成されている基板を用いる請求項1〜4のいずれか一項記載のスルーホールの充填方法。
  6. 基板として、内径の異なる複数個のスルーホールが形成されている基板を用い、前記基板の小内径のスルーホールから成る小内径スルーホール群のめっき金属の充填を完了した後、大内径のスルーホールから成る大内径スルーホール群のめっき金属の充填を完了する請求項1〜4のいずれか一項記載のスルーホールの充填方法。
  7. 小内径スルーホール群の電解めっきを、その電流密度を高電流密度から順次低下しつつ行い、前記小内径スルーホール群のめっき金属の充填を完了した後、
    前記小内径スルーホール群の充填を完了した充填電流密度よりも高い電流密度に変更し、引き続いて前記大内径スルーホール群の電解めっきを、その電流密度を前記高い電流密度から順次低下しつつ行い、前記大内径スルーホール群のめっき金属の充填を完了する請求項6記載のスルーホールの充填方法。
  8. 同一スルーホール群を形成するスルーホールの内径差を10μm未満とする請求項6又は請求項7記載のスルーホールの充填方法。
  9. 小内径スルーホール群の最大内径のスルーホールと、大内径スルーホール群の最小内径のスルーホールとの内径差を10μm以上とする請求項6〜8のいずれか一項記載のスルーホールの充填方法。
  10. 基板のめっき対象面にめっき液を吹き付けつつ電解めっきを施す際に、前記めっき液の吹き付けを、前記めっき液を供給する第1供給配管にコ字状に設けられた第2供給配管のうち、前記めっき対象面に平行に設けられた平行部分に形成された複数個の噴射口から行う請求項1〜9のいずれか一項記載のスルーホールの充填方法。
  11. 基板の両面側のめっき対象面にめっき液の吹き付けを行うことができるように、複数個の噴射口が形成された第2供給配管の平行部分を、前記基板の両面側に配設していると共に、前記平行部分の各々が、その噴射口から噴射されるめっき液の噴流が互いに打ち消しあわない位置に設けられている請求項10記載のスルーホールの充填方法。
JP2005378638A 2005-12-28 2005-12-28 スルーホールの充填方法 Expired - Fee Related JP4764718B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005378638A JP4764718B2 (ja) 2005-12-28 2005-12-28 スルーホールの充填方法
US11/645,580 US7909976B2 (en) 2005-12-28 2006-12-27 Method for filling through hole
TW095149153A TWI382799B (zh) 2005-12-28 2006-12-27 貫孔之填充方法
CN200610170309A CN100589682C (zh) 2005-12-28 2006-12-28 用于填充通孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005378638A JP4764718B2 (ja) 2005-12-28 2005-12-28 スルーホールの充填方法

Publications (2)

Publication Number Publication Date
JP2007180359A true JP2007180359A (ja) 2007-07-12
JP4764718B2 JP4764718B2 (ja) 2011-09-07

Family

ID=38214859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005378638A Expired - Fee Related JP4764718B2 (ja) 2005-12-28 2005-12-28 スルーホールの充填方法

Country Status (4)

Country Link
US (1) US7909976B2 (ja)
JP (1) JP4764718B2 (ja)
CN (1) CN100589682C (ja)
TW (1) TWI382799B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053594A (ja) * 2012-08-07 2014-03-20 Ebara Corp スルーホールの電気めっき方法及び電気めっき装置
WO2015053083A1 (ja) * 2013-10-09 2015-04-16 日立化成株式会社 多層配線基板の製造方法
WO2015053082A1 (ja) * 2013-10-09 2015-04-16 日立化成株式会社 多層配線基板及びその製造方法
JP2015097251A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097254A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2017147441A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2017145502A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2019220525A (ja) * 2018-06-18 2019-12-26 大日本印刷株式会社 配線基板および配線基板の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120003458A (ko) * 2009-04-24 2012-01-10 스미토모 덴키 고교 가부시키가이샤 프린트 배선판용 기판, 프린트 배선판, 및 그들의 제조방법
JP6161863B2 (ja) * 2010-12-28 2017-07-12 株式会社荏原製作所 電気めっき方法
CN102647862B (zh) * 2012-04-25 2014-07-09 博敏电子股份有限公司 一种采取不同电流参数组合的电镀填盲孔方法
CN103280426A (zh) * 2013-05-31 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种通过电流编程防止tsv过电镀的方法
CN104703391A (zh) * 2014-06-10 2015-06-10 上海美维电子有限公司 线路板及其制造方法
CN104328465B (zh) * 2014-11-10 2017-05-24 浙江振有电子股份有限公司 Hdi印制线路板高均匀性通孔电镀装置
CN104532318A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 一种电镀填通孔的方法
TWI704852B (zh) * 2018-11-28 2020-09-11 先豐通訊股份有限公司 電路板的電鍍方法及其所製成的電路板
TWI682074B (zh) * 2018-12-11 2020-01-11 欣興電子股份有限公司 電鍍裝置及電鍍方法
JP7449076B2 (ja) * 2019-11-26 2024-03-13 Ngkエレクトロデバイス株式会社 セラミック配線基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6277494A (ja) * 1985-10-01 1987-04-09 Hitachi Plant Eng & Constr Co Ltd プリント基板のメツキ装置
JPH04147694A (ja) * 1990-10-09 1992-05-21 Fujitsu Ltd プリント配線基板の電解メッキ方法
JPH05331697A (ja) * 1992-06-03 1993-12-14 Hitachi Chem Co Ltd 電気めっき方法
JP2003253490A (ja) * 2002-02-27 2003-09-10 Hideo Honma ビアホール及びスルーホールを有する基板のめっき方法
JP2005093934A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd スルーホールの充填方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
US4534832A (en) * 1984-08-27 1985-08-13 Emtek, Inc. Arrangement and method for current density control in electroplating
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
DE69929967T2 (de) * 1998-04-21 2007-05-24 Applied Materials, Inc., Santa Clara Elektroplattierungssystem und verfahren zur elektroplattierung auf substraten
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
JP2001023932A (ja) * 1999-07-07 2001-01-26 Nec Corp 半導体素子製造方法及び製造装置
US20040045832A1 (en) * 1999-10-14 2004-03-11 Nicholas Martyak Electrolytic copper plating solutions
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
JP4148895B2 (ja) 2001-10-16 2008-09-10 新光電気工業株式会社 ホールの銅めっき方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6277494A (ja) * 1985-10-01 1987-04-09 Hitachi Plant Eng & Constr Co Ltd プリント基板のメツキ装置
JPH04147694A (ja) * 1990-10-09 1992-05-21 Fujitsu Ltd プリント配線基板の電解メッキ方法
JPH05331697A (ja) * 1992-06-03 1993-12-14 Hitachi Chem Co Ltd 電気めっき方法
JP2003253490A (ja) * 2002-02-27 2003-09-10 Hideo Honma ビアホール及びスルーホールを有する基板のめっき方法
JP2005093934A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd スルーホールの充填方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053594A (ja) * 2012-08-07 2014-03-20 Ebara Corp スルーホールの電気めっき方法及び電気めっき装置
JP2015097253A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
US10165691B2 (en) 2013-10-09 2018-12-25 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
JP2015097251A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097254A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097252A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板
WO2015053083A1 (ja) * 2013-10-09 2015-04-16 日立化成株式会社 多層配線基板の製造方法
US9648759B2 (en) 2013-10-09 2017-05-09 Hitachi Chemical Company, Ltd. Multilayer wiring board and method for manufacturing same
WO2015053082A1 (ja) * 2013-10-09 2015-04-16 日立化成株式会社 多層配線基板及びその製造方法
US10076044B2 (en) 2013-10-09 2018-09-11 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
JP2017145502A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2017147441A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2019023352A (ja) * 2016-02-15 2019-02-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2019220525A (ja) * 2018-06-18 2019-12-26 大日本印刷株式会社 配線基板および配線基板の製造方法
JP7119620B2 (ja) 2018-06-18 2022-08-17 大日本印刷株式会社 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
CN1993024A (zh) 2007-07-04
TW200735740A (en) 2007-09-16
JP4764718B2 (ja) 2011-09-07
US20070170065A1 (en) 2007-07-26
US7909976B2 (en) 2011-03-22
CN100589682C (zh) 2010-02-10
TWI382799B (zh) 2013-01-11

Similar Documents

Publication Publication Date Title
JP4764718B2 (ja) スルーホールの充填方法
US6783654B2 (en) Electrolytic plating method and device for a wiring board
US20080271995A1 (en) Agitation of electrolytic solution in electrodeposition
JP4148477B2 (ja) 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
JP2003124214A (ja) 配線形成方法及びその装置
JP5191331B2 (ja) スルーホールフィリング方法
TW201910565A (zh) 電解鍍銅用陽極及使用其之電解鍍銅裝置
TWI276151B (en) Method and apparatus for electrochemical plating semiconductor wafers
CN102157436A (zh) 一种降低金属损伤的电镀铜方法
US8578600B2 (en) Process for manufacturing a circuit board
EP4359588A1 (en) Complex waveform for electrolytic plating
JP2000129490A (ja) 電解めっき方法及び電解めっき装置
JP2006114787A (ja) 回路基板の製造方法
CN1250772C (zh) 电镀预处理溶液和电镀预处理方法
TWI816388B (zh) 在印刷電路板或其它基板上填充穿孔的單步電解法
JP2006265735A (ja) 微細Viaホールを有する基板への電解めっき方法
CN112004963B (zh) 减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法
US11168400B2 (en) Formation of terminal metallurgy on laminates and boards
JP2009141049A (ja) スルーホールフィリング方法
JP3904328B2 (ja) 基板のめっき方法
JP2009091601A (ja) ビアフィリング方法
JPH04147694A (ja) プリント配線基板の電解メッキ方法
US7312149B2 (en) Copper plating of semiconductor devices using single intermediate low power immersion step
JP2002322592A (ja) 半導体装置の製造方法
KR20030080413A (ko) 스텝 전류 밀도를 이용한 다층 인쇄회로기판용 마이크로비아홀의 전기도금 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4764718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees