CN102157436A

CN102157436A - 一种降低金属损伤的电镀铜方法

Info

Publication number: CN102157436A
Application number: CN2010101102061A
Authority: CN
Inventors: 刘盛
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2010-02-11
Filing date: 2010-02-11
Publication date: 2011-08-17

Abstract

本发明揭露了一种降低金属损伤的电镀铜方法，该方法通过在低直流电流电镀铜和高直流电流电镀铜之间增加脉冲电流电镀铜，从而提高电镀铜的耐腐蚀性能，降低后续工艺中对铜进行化学机械抛光(CMP)时产生的金属损伤，减小通孔断路的风险，提高芯片的良率。

Description

一种降低金属损伤的电镀铜方法

技术领域

本发明涉及半导体集成电路制造加工方法，尤其涉及一种降低金属损伤的电镀铜方法。

背景技术

随着芯片集成度的不断提高，铜已经取代铝成为超大规模集成电路制造中的主流互连技术。作为铝的替代物，铜导线可以降低互连阻抗，降低功耗和成本，提高芯片的集成度、器件密度和时钟频率。

由于对铜的刻蚀非常困难，因此铜互连采用双嵌入式工艺，又称双大马士革工艺(Dual Damascene)，双大马士革工艺的工艺步骤为：1)首先沉积一层薄的氮化硅(Si₃N₄)作为扩散阻挡层和刻蚀终止层，2)接着在上面沉积一定厚度的氧化硅(SiO₂)，3)然后光刻出微通孔(Via)，4)对通孔进行部分刻蚀，5)之后再光刻出沟槽(Trench)，6)继续刻蚀出完整的通孔和沟槽，7)接着是溅射(PVD)扩散阻挡层(TaN/Ta)和铜种籽层(Seed Layer)，8)之后就是铜互连线的电镀工艺，9)最后是退火和化学机械抛光(CMP)，对铜镀层进行平坦化处理和清洗。

在双大马士革工艺的工艺过程中，铜互连线的电镀工艺通常采用硫酸盐体系的电镀液，电镀液由硫酸铜、硫酸和水组成，呈淡蓝色。当电源加在铜(阳极)和硅片(阴极)之间时，溶液中产生电流并形成电场。阳极的铜发生反应转化成铜离子和电子，同时阴极也发生反应，阴极附近的铜离子与电子结合形成镀在硅片表面的铜，铜离子在外加电场的作用下，由阳极向阴极定向移动并补充阴极附近的浓度损耗。电镀的主要目的是在硅片上沉积一层致密、无孔洞、无缝隙和其它缺陷、分布均匀的铜。

电镀工艺中，理想的铜的填充过程为：首先铜均匀地沉积在侧壁和底部，然后快速切换为从底部向上填充，防止产生缝隙和孔洞。为了实现上述效果，通常需要在电镀液中使用三种有机添加剂：抑制剂、促进剂和平坦剂，当晶片被浸入电镀槽中时，首先进行的是均匀性填充，填充反应动力学受抑制剂控制。接着，当加速剂达到临界浓度时，电镀开始从均匀性填充转变成由底部向上的填充。加速剂吸附在铜表面，降低电镀反应的电化学反应势，促进快速沉积反应。当沟槽填充过程完成后，表面吸附的平坦剂开始发挥作用，抑制铜的继续沉积，以减小表面的粗糙度，从而获得较好的平坦化效果，保证了较小尺寸的图形不会被提前填满，有效地降低了镀层表面起伏。

在目前的集成电路制造中，芯片的布线和互连几乎全部是采用直流电镀的方法获得铜镀层，具体来说，首先采用低电流的直流电镀方法在晶片上的通孔的侧壁和底部沉积铜，然后采用高电流的直流电镀方法从底部向上填充铜。然而，随着电镀槽使用时间的增长，在电镀的过程中，有机添加剂会发生分解反应而产生一些有机附产物，这些有机附产物与沉积的铜结合，从而在铜中引入了杂质，进而对铜的耐腐蚀性造成一定的影响。因此，在对铜进行化学机械抛光(CMP)时将会产生金属损伤，可能会导致通孔断路，进而影响晶片的电性能测试(WAT：wafer acceptance testing)以及芯片的良率。

因此，对电镀工艺进行改善，从而减少金属损伤成为业界亟需解决的问题。

发明内容

本发明的目的在于提供一种降低金属损伤的电镀铜方法，用于在晶片上沉积铜互连层，以解决现有的电镀铜工艺所得到的铜耐腐蚀性差，在后续工艺中对铜进行化学机械抛光(CMP)时会产生金属损伤，可能会导致通孔断路，进而影响晶片的电性能测试(WAT：wafer acceptance testing)以及芯片的产量的问题。

为解决上述问题，本发明提出一种降低金属损伤的电镀铜方法，所述方法包括如下步骤：

将所述晶片放入电镀槽中，在电镀电流为第一直流电流的条件下电镀第一时间段；

在电镀电流为脉冲电流的条件下电镀第二时间段；

在电镀电流为第二直流电流的条件下电镀第三时间段。

可选的，所述第一直流电流的值小于所述第二直流电流的值。

可选的，所述第一直流电流的值为2～6安培。

可选的，所述第一时间段的大小为3～9秒。

可选的，所述脉冲电流的波形为：加电流的时间与不加电流的时间的比值为5∶1～10∶1，周期为6～11秒。

可选的，所述第二时间段的大小为3～6个周期。

可选的，所述第二直流电流的值为30～40安培。

可选的，所述时间第三时间段的大小为45～60秒。

本发明所提供的降低金属损伤的电镀铜方法通过在低直流电流电镀铜和高直流电流电镀铜之间增加脉冲电流电镀铜，从而提高电镀铜的耐腐蚀性能，降低后续工艺中对铜进行化学机械抛光(CMP)时产生的金属损伤。

附图说明

图1为本发明实施例提供的降低金属损伤的电镀铜方法的步骤流程示意图；

图2为本发明实施例提供的脉冲电流的波形图；

图3为采用本发明方法获得的电镀铜与采用现有技术获得的电镀铜在CMP之后产生金属损伤情况的比较；

图4为经过CMP之后，电镀铜中产生的金属损伤的具体表现形式；

图5为采用本发明方法制备电镀铜的芯片与采用现有技术制备电镀铜的芯片产生缺陷情况的比较；

图6为采用本发明方法获得的电镀铜与采用现有技术获得的电镀铜的X射线衍射(XRD)曲线；

图7为采用本发明方法获得的电镀铜与采用现有技术获得的电镀铜的应力迁移情况的比较；

图8为采用本发明方法获得的电镀铜与采用现有技术获得的电镀铜的电致迁移情况的比较。

具体实施方式

以下结合附图和具体实施例对本发明提出的降低金属损伤的电镀铜方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种降低金属损伤的电镀铜方法，该方法通过在低直流电流电镀铜和高直流电流电镀铜之间增加脉冲电流电镀铜，从而提高电镀铜的耐腐蚀性能，降低后续工艺中对铜进行化学机械抛光(CMP)时产生的金属损伤，减小通孔断路的风险，提高芯片的产量。

请参考图1，图1为本发明实施例提供的降低金属损伤的电镀铜方法的步骤流程示意图，如图1所示，所述降低金属损伤的电镀铜方法包括如下步骤：

在电镀电流为脉冲电流的条件下电镀第二时间段；

在电镀电流为第二直流电流的条件下电镀第三时间段。

通常来说，所述第一直流电流的值小于所述第二直流电流的值，在本实施例中，所述第一直流电流的值为4安培，所述第二直流电流的值为36安培。

所述脉冲电流的波形请参考图2，图2为本发明实施例提供的脉冲电流的波形图，参照图2所示，本实施例中所述脉冲电流的波形为：加电流的时间与不加电流的时间的比值为7∶1，周期T为8秒。

所述第一时间段的大小为7秒，所述第二时间段的大小为4T，即32秒，所述第三时间段的大小为50秒。

由于直流电镀只有电流/电压一个可变参数，而脉冲电镀则有电流/电压、脉宽、脉间三个主要可变参数，而且还可以改变脉冲信号的波形。相比之下，脉冲电镀对电镀过程有更强的控制能力。

脉冲电镀铜所依据的电化学原理是利用脉冲张驰增加阴极的活化极化，降低阴极的浓差极化，从而改善镀层的物理化学性能。在直流电镀中，由于金属离子趋近阴极不断被沉积，因而不可避免地造成浓差极化。而脉冲电镀在电流导通时，接近阴极的金属离子被充分地沉积；当电流关断时，阴极周围的放电离子又重新恢复到初始浓度。这样阴极表面扩散层内的金属离子浓度就得到了及时补充，扩散层周期间隙式形成，从而减薄了扩散层的实际厚度。而且关断时间的存在不仅对阴极附近浓度恢复有好处，还会产生一些对沉积层有利的重结晶、吸脱附等现象。脉冲电镀的主要优点有：降低浓差极化，提高了阴极电流密度和电镀效率，减少镀层孔隙；提高镀层纯度，改善镀层物理性能，获得致密的低电阻率金属沉积层。

在本发明的一个具体实施例中，所述第一直流电流的值为4安培，所述第二直流电流的值为36安培。然而应该认识到，所述第一直流电流的值还可以为2～6安培之间的任一值，所述第二直流电流的值还可以为30～40安培之间的任一值。

在本发明的一个具体实施例中，所述脉冲电流的波形为：加电流的时间与不加电流的时间的比值为7∶1，周期T为8秒。然而应该认识到，所述脉冲电流的波形，其加电流的时间与不加电流的时间的比值还可以为5∶1～10∶1之间的任一比值，其周期T还可以为6～11秒之间的任一值。

在本发明的一个具体实施例中，所述第一时间段的大小为7秒，所述第二时间段的大小为4T，即32秒，所述第三时间段的大小为50秒。然而应该认识到，所述第一时间段的大小还可以为3～9秒之间的任一值，所述第二时间段的大小还可以为3T～6T之间的任一值，所述第三时间段的大小还可以为45～60秒之间的任一值。

请继续参考图3，图3为采用本发明方法获得的电镀铜与采用现有技术获得的电镀铜在CMP之后产生金属损伤情况的比较，其中(3A)是采用现有技术得到的电镀铜，即：先在低直流电流下得到电镀铜10，再在高直流电流下得到电镀铜20；(3B)是采用现有技术得到的电镀铜在CMP之后的金属损伤情况，由(3B)可清楚地看出，经过CMP之后，电镀铜10中出现了金属损伤，产生了金属空洞11，关于金属空洞11的具体情况请参考图4，图4中用圆圈标示的地方即为金属空洞的具体情形，由于出现金属空洞11，从而通孔2没有被金属铜填满，导致通孔2断路；(3C)是采用本发明提供的降低金属损伤的电镀铜方法得到的电镀铜，即：先在低直流电流下得到电镀铜10，再在脉冲电流下得到电镀铜30，最后在高直流电流下得到电镀铜20；(3D)是采用本发明提供的降低金属损伤的电镀铜方法得到的电镀铜在CMP之后的金属损伤情况，由(3D)可知，采用本发明提供的降低金属损伤的电镀铜方法得到的电镀铜在CMP之后没有出现金属损伤。

请继续参考图5，图5采用本发明方法制备电镀铜的芯片与采用现有技术制备电镀铜的芯片产生缺陷情况的比较，其中，(5A)是采用现有技术制备电镀铜的芯片产生的缺陷情况，(5B)是采用本发明方法制备电镀铜的芯片产生的缺陷情况。经检验，(5A)中存在68个有缺陷的芯片单元0，这其中的50个是由于金属空洞造成的，(5B)中存在13个有缺陷的芯片单元0，而这13个有缺陷的芯片单元0中没有一个是由于金属空洞造成的。

请继续参考图6，图6为采用本发明方法获得的电镀铜与采用现有技术获得的电镀铜的X射线衍射(XRD)曲线，其中曲线61为采用本发明方法获得的电镀铜的XRD曲线，其中曲线62为采用现有技术获得的电镀铜的XRD曲线，由图6可以看出，曲线61的最高衍射峰强度比曲线62的最高衍射峰强度高，并且曲线61比曲线62陡峭，这说明采用本发明方法获得的电镀铜的结构比采用现有技术获得的电镀铜的结构更致密。

请继续参考图7，图7为采用本发明方法获得的电镀铜与采用现有技术获得的电镀铜的应力迁移情况的比较，其中(7A)为采用现有技术获得的电镀铜的应力迁移情况，(7B)为采用本发明方法获得的电镀铜的应力迁移情况，其中，由于应力迁移过大而不合格的数字如图中黑色部分所示，由图7可知，采用本发明方法获得的电镀铜的应力迁移情况比采用现有技术获得的电镀铜的应力迁移情况要好。

请继续参考图8，图8为采用本发明方法获得的电镀铜与采用现有技术获得的电镀铜的电致迁移情况的比较，其中曲线81为采用现有技术获得的电镀铜的电致迁移率随时间的变化曲线，其中曲线82为采用本发明方法获得的电镀铜的电致迁移率随时间的变化曲线，由图8可知，达到相同的电致迁移率时，采用本发明方法获得的电镀铜所需的时间比采用现有技术获得的电镀铜所需的时间长，由于电致迁移过大会造成断路，从而导致芯片失效，因此，采用本发明方法获得的电镀铜的抗电致迁移能力比采用现有技术获得的电镀铜的抗电致迁移能力强。

综上所述，本发明提供了一种降低金属损伤的电镀铜方法，该方法通过在低直流电流电镀铜和高直流电流电镀铜之间增加脉冲电流电镀铜，从而提高电镀铜的耐腐蚀性能，降低后续工艺中对铜进行化学机械抛光(CMP)时产生的金属损伤，减小通孔断路的风险，提高芯片的产量。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种降低金属损伤的电镀铜方法，用于在晶片上沉积铜互连层，其特征在于，所述方法包括如下步骤：

在电镀电流为脉冲电流的条件下电镀第二时间段；

在电镀电流为第二直流电流的条件下电镀第三时间段。

2.如权利要求1所述的一种降低金属损伤的电镀铜方法，其特征在于，所述第一直流电流的值小于所述第二直流电流的值。

3.如权利要求1所述的一种降低金属损伤的电镀铜方法，其特征在于，所述第一直流电流的值为2～6安培。

4.如权利要求1所述的一种降低金属损伤的电镀铜方法，其特征在于，所述第一时间段的大小为3～9秒。

5.如权利要求1所述的一种降低金属损伤的电镀铜方法，其特征在于，所述脉冲电流的波形为：加电流的时间与不加电流的时间的比值为5∶1～10∶1，周期为6～11秒。

6.如权利要求5所述的一种降低金属损伤的电镀铜方法，其特征在于，所述第二时间段的大小为3～6个周期。

7.如权利要求1所述的一种降低金属损伤的电镀铜方法，其特征在于，所述第二直流电流的值为30～40安培。

8.如权利要求1所述的一种降低金属损伤的电镀铜方法，其特征在于，所述第三时间段的大小为45～60秒。