CN113502522A - 铜互连层的形成方法及包含铜互连层的半导体器件 - Google Patents

铜互连层的形成方法及包含铜互连层的半导体器件 Download PDF

Info

Publication number
CN113502522A
CN113502522A CN202110725991.XA CN202110725991A CN113502522A CN 113502522 A CN113502522 A CN 113502522A CN 202110725991 A CN202110725991 A CN 202110725991A CN 113502522 A CN113502522 A CN 113502522A
Authority
CN
China
Prior art keywords
layer
plating
current
forming
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110725991.XA
Other languages
English (en)
Inventor
刘博�
黄景山
陈正艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202110725991.XA priority Critical patent/CN113502522A/zh
Publication of CN113502522A publication Critical patent/CN113502522A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/52—After-treatment of electroplated surfaces by brightening or burnishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Abstract

本发明提供了一种铜互连层的形成方法，包括：提供一基底，所述基底的表面形成有介质层，所述介质层中形成有开口；依次形成阻挡层和籽晶层；形成第一电镀层，形成第一电镀层时所采用的第一电镀电流为正向偏压占空在66.7％～88.9％之间的方波交变电流，所述第一电镀层至少填充满所述开口；形成第二电镀层，所述第二电镀层覆盖所述第一电镀层；以及，采用化学机械抛光工艺进行平坦化，形成铜互连层。采用方波交变电流形成第一电镀层，其中，正向电流形成电镀层，而负向电流对开口的顶部进行部分去除以防止空洞的形成，直至部分填充开口，再形成第二电镀层，然后平坦化形成铜互连层，以解决现有电镀铜时在铜层内产生空洞的问题。

Description

铜互连层的形成方法及包含铜互连层的半导体器件
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及一种铜互连层的形成方法及包含铜互连层的半导体器件。
背景技术
目前在半导体集成电路互连层的制作中，随着制程技术节点的不断缩小，采用铜互连材料逐渐取代传统铝互连材料进行半导体制造。其中，电镀铜(ECP)是一种通过电镀的方式在晶圆的表面沉积铜膜，并完成铜布线工艺的制程，由于具有的诸多优势，其被广泛应用于先进的半导体制造领域。
但现有的铜互连结构在电镀形成的过程中，当在通孔或者沟槽位置进行铜填充的时候，由于沟槽或通孔开口处具有台阶结构特征，使得此处的电流密度较大，使得铜离子在沟槽外及开口的地方与电镀液的氧化反应较快，而底部化学液交换较慢使其氧化反应较慢，从而导致电镀时铜填充还未结束的时候，沟槽或通孔的开口已经闭合，这样便容易形成空洞缺陷。且随着关键尺寸的变小，这种缺陷越来越严重，填充越来越困难。
发明内容
本发明的目的在于提供一种铜互连层的形成方法及包含铜互连层的半导体器件，以解决现有电镀铜时在铜层内产生空洞的问题。
为解决上述技术问题，基于本发明的一个方面，本发明提供一种铜互连层的形成方法，包括：提供一基底，所述基底的表面形成有介质层，所述介质层中形成有开口；依次形成阻挡层和籽晶层，所述阻挡层覆盖所述所述介质层的表面以及所述开口的内壁，所述籽晶层覆盖所述阻挡层；形成第一电镀层，形成第一电镀层时所采用的第一电镀电流为正向偏压占空在66.7％～88.9％之间的方波交变电流，所述第一电镀层至少填充满所述开口；形成第二电镀层，所述第二电镀层覆盖所述第一电镀层；以及，采用化学机械抛光工艺进行平坦化，形成铜互连层。
可选的，所述第一电镀电流的周期在0.5～1秒之间，且一个周期中正向电流的时间为0.4～0.8秒之间，负向电流的时间为0.1～0.2秒之间。
可选的，所述第一电镀电流的正向电流值大于负向电流值。
可选的，所述第一电镀电流的正向电流值范围为1～40安培。
可选的，所述第一电镀电流的负向电流值为零。
可选的，所述第二电镀电流为直流电，且电流值大于所述第一电镀电流的正向电流值。
可选的，形成第二电镀层的步骤中，所述第二电镀电流的电流值大于所述第一电镀电流的正向电流值。
可选的，所述阻挡层为由Ta和TaN组成的结构，其中，至少一层Ta位于TaN之下。
可选的，所述第一电镀层及所述第二电镀层在同一电镀设备中形成，所采用的电镀液包括：硫酸铜、硫酸、水、加速剂、抑制剂及平坦剂。
基于本发明的另一个方面，本发明还提供一种半导体器件，包括如上所述的铜互连层的形成方法所形成的铜互连层。
综上所述，本发明提供了一种铜互连层的形成方法及包含铜互连层的半导体器件，采用正向偏压占空在66.7％～88.9％之间的方波交变电流作为第一电镀电流形成第一电镀层，其中，正向电流形成电镀层，而负向电流对开口顶部进行部分去除(电解)以防止空洞的形成，直至部分填充开口，再采用第二电镀电流形成第二电镀层覆盖第一电镀层，以解决现有电镀铜时在铜层内产生空洞的问题。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是本申请实施例提供的基底上形成介质层的示意图；
图2是本申请实施例提供的介质层中形成开口的示意图；
图3是本申请实施例提供的形成阻挡层及籽晶层的示意图；
图4是本申请实施例提供的形成第一电镀层的示意图；
图5是本申请实施例提供的形成第二电镀层的示意图；
图6是本申请实施例提供的第一电镀电流的示意图；
图7是本申请实施例提供的第二电镀电流的示意图；
图8是本申请实施例提供的CMP后铜互连层的示意图；
图9是本申请实施例提供的铜互连层的形成方法的流程图。
附图中：
10-基底；11-待互连层；
20-介质层；21-通孔；22-沟槽；
30-阻挡层；40-籽晶层；
51-第一电镀层；52-第二电镀层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
本发明提供了一种铜互连层的形成方法及包含铜互连层的半导体器件，以解决现有电镀铜时在铜层内产生空洞的问题。
图9是本申请实施例提供的铜互连层的形成方法的流程图。
请参照图9，本申请实施例的铜互连层的形成方法，包括：
S1：提供一基底，所述基底的表面形成有介质层，所述介质层中形成有开口；
S2：依次形成阻挡层和籽晶层，所述阻挡层覆盖所述所述介质层的表面以及所述开口的内壁，所述籽晶层覆盖所述阻挡层；
S3：形成第一电镀层，形成第一电镀层时所采用的第一电镀电流为正向偏压占空在66.7％～88.9％之间的方波交变电流，所述第一电镀层至少部分填充所述开口；
S4：形成第二电镀层，所述第二电镀层覆盖所述第一电镀层；以及，
S5：采用化学机械抛光工艺进行平坦化，形成铜互连层。
图1～图8为本实施提供的铜互连层的形成方法的相应步骤对应的示意图，接下来，将结合图1～图8对所述铜互连层的形成方法进行详细说明。
首先，请参照图1，执行步骤S1，提供一基底10，在基底10的表面形成介质层20。其中，基底10可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中以基底10为硅基底为例加以说明。
基底10还可以为已完成前端制程的半导体器件，并包括具有暴露于基底10表面的用于后续互连工艺的待互连层11。在基底10的表面形成介质层20，介质层20覆盖基底10及待互连层11。介质层20可以为任何具有隔绝前端工艺和后端工艺所形成的器件和结构的材料，但优选为低k(介电常数)值材料，例如为氧化硅。
请参照图2，在介质层20中形成有开口。开口可以为暴露基底10上的待互连层11(贯穿介质层20)的通孔，用于形成不同互连层之间的互连(栓塞)，还可以为不暴露基底10上的待互连层11(不贯穿介质层20)的沟槽，用于形成该互连层的连接(金属线)。在本实施例中，开口为位于底部的通孔21与位于上部的沟槽22所组合成的结构，可以同时形成不同互连层及该互连层的连接。其中，通孔21及沟槽22，具体可例如采用双大马士革法形成。
请继续参照图2，通孔21连接待互连层11与沟槽22。在其他实施例中，开口可以仅为通孔21或者沟槽22，但应理解，通孔21的深宽比大于沟槽22的深宽比，也即是相同情况下，电镀铜填充通孔21的难度高于沟槽22，若能保证通孔21填充效果，即可保证沟槽22的电镀铜填充效果。本实施例中对开口的具体形式及位置不做具体限制。
请参照图3，执行步骤S2，依次形成阻挡层30和籽晶层40，阻挡层30覆盖介质层20的表面以及开口的内壁，籽晶层40覆盖阻挡层30。
具体过程可例如，在介质层20的表面、沟槽22及通孔21的内壁形成阻挡层30，以防止铜向介质层20中扩散。阻挡层30包括但不限于例如TaN/Ta、TiN/Ti、WN/W等的结构，本实施例中以Ta和TaN组成的结构(TaN/Ta)为例加以说明。其中可以采用PVD(物理气相沉积)法依次形成Ta和TaN，具体的，先采用PVD法在介质层20的表面、沟槽22及通孔21的内壁形成Ta层，再采用PVD法形成TaN层覆盖于Ta之上。当然，若形成Ta/TaN/Ta之类的多层(三层)结构也是可行的，但至少一层Ta位于TaN之下。
接着，形成籽晶层40覆盖阻挡层30。籽晶层40可以选择Cu、Ru、Co、RuCo合金、CuRu合金、CuCo合金中的至少一种作为籽晶层，生长工艺也可以采用化学气相沉积、物理气相沉积、原子层沉积、脉冲激光沉积和电子束蒸发。
请参照图4，执行步骤S3，形成第一电镀层51，形成第一电镀层51时所采用的第一电镀电流为正向偏压占空在66.7％～88.9％之间的方波交变电流，第一电镀层至少部分填充开口。
具体的，在电镀铜工艺中，基底10作为阴极，金属铜作为阳极，电镀铜工艺所采用电镀设备中包括电镀液，电镀液可包括：硫酸铜、硫酸、水、加速剂、抑制剂及平坦剂。正向电流的方向为金属铜到基底10，负向电流则反之。
其中，施加正向电压产生正向电流时，阳极的金属铜电解形成铜离子溶于电解液中，同时，阴极附近电解液中的铜离子则还原成铜，附着于基底10上，即覆盖于籽晶层40的表面，并不断淀积。不难理解，铜的淀积速率(淀积量)与电解液中电流密度正相关，即是通孔21顶部的铜淀积速率明显大于通孔21底部的铜淀积速率，导致具有收口现象的趋势，这也是电镀铜时铜层中形成空洞的本质原因。而与之相对应的，在阳极，则是铜表面的电流密度也同样大于铜内部或底部的电流密度，也即是处于表面的铜电解(溶解)速率明显大于铜内部或底部的电解速率。
当施加反向电压产生反向电流时，也即是基底10表面淀积的铜作为阳极，而正向电流时作阳极的金属铜则作为阴极，从上可知，基底10表面淀积的铜会电解(溶解)，且位于通孔21顶部的铜的电解速率将大于通孔21底部的铜的电解速度，由此即可减轻甚至避免正向电流时的收口现象。
其中，如图6所示，经发明人试验发现，当一个交变电流周期中，正向电流的时间在0.5～1秒之间且而负向电流的时间为0.1～0.2秒之间，也即是周期在0.5～1秒之间，第一电镀层51填充通孔21的质量及效率达到一个较佳的平衡，并由此得到第一电镀电流的正向偏压占比在66.7％～88.9％之间。本领域的技术人员应知道，具体的第一电镀电流的正向电流值、负向电流值以及正向偏压占比，应结合通孔21的深宽比和填充深度，以及其他相关工艺参数(例如电解液浓度、温度等)设定。
进一步的，为保证形成第一电镀层51的质量及效率，正向电流值大于负向电流值，例如正向电流值范围为1～40安培。特别的，负向电流值也可为零，若向电流值为零，基底10表面淀积的铜虽未发生电解，但铜本身也会因电解液中的硫酸发生缓慢溶解，且通孔21表面的铜的溶解速率大于底部的铜的溶解速率。
更进一步的，为继续提高第一电镀层51的形成效率，请继续参照图4，所形成的第一电镀层51可不完全填充满开口，即填充满通孔21而部分填充沟槽22。应理解，若第一电镀层51已填充大部分开口，而剩余待填充部分开口的深宽比将显著降低，其电镀的工艺难度也将显著降低，也因此可以采用其他更为效率的方式执行后续的电镀。当然，形成第一电镀层51完全填充满开口也是可行的。
需要特别说明的是，在交变电流周期中，正向电流值和负向电流值以及对应的偏压占比也可以是非恒定值，例如一个变化的值，可进一步结合电镀工艺的特点及开口的形貌特征进行更为细化的控制，其效果更佳。但在实际中，由于操作及管理较为繁杂，一般较少采用。
请参照图5，执行步骤S4，形成第二电镀层52，第二电镀层52覆盖第一电镀层51，并延伸覆盖至基底10表面之上。
具体的，第一电镀层51及第二电镀层52在同一电镀设备中形成采用第二电镀电流执行电镀铜工艺，基底10作为阴极，金属铜作为阳极形成第二电镀层52，第二电镀层52覆盖第一电镀层51至目标厚度。其中，第二电镀电流如图7所示，第二电镀电流为直流电。
由于前述步骤已部分填充开口，基底10表面在铜电镀时易形成空洞的部分已完成填充，后续的铜电镀则可选择直流电镀，以提高电镀铜的效率。同时，可进一步提高第二电镀电流的电流值，例如大于第一电镀电流的正向电流值，以提高电镀铜的效率。
在本实施例中，选择恒定值作为第二电镀电流是为便于制造过程管理，若为进一步电镀铜的效率，则可选择非恒定值作为第二电镀电流。例如，选择第二电镀电流的电流值曲线为先小后大，其初始值可大于第一电镀电流的正向电流值并逐渐增大。应理解，第二电镀电流在后半(后部分)电镀时间内形成的铜层，是用于达到后续CMP铜层时所要求的铜的目标厚度，其不再具有填充作用，故可以采用较大第二电镀电流以较快的速率处理。
请参照图8，执行步骤S5，采用化学机械抛光(CMP)工艺进行平坦化，形成铜互连层。对已执行电镀铜的基底10以基底10表面为研磨停止层作化学机械抛光进行平坦化，形成铜互连层。其中，通孔21内形成铜互连结构，而沟槽22内形成连接线。应理解，若如本实施采用双大马士革法，则可在该步骤同时形成铜互连层及连接线，若开口仅为通孔21或沟槽22，则形成对应结构。
在本发明一实施例中，还提供一种半导体器件，该半导体器件包括采用上述的铜互连层的形成方法所形成的铜互连层。
综上所述，本发明提供了一种铜互连层的形成方法及包含铜互连层的半导体器件，采用正向偏压占空在66.7％～88.9％之间的方波交变电流作为第一电镀电流形成第一电镀层，其中，正向电流形成电镀层，而负向电流对开口顶部进行部分去除(电解)以防止空洞的形成，直至部分填充开口，再采用第二电镀电流形成第二电镀层覆盖第一电镀层，以解决现有电镀铜时在铜层内产生空洞的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种铜互连层的形成方法，其特征在于，包括：
提供一基底，所述基底的表面形成有介质层，所述介质层中形成有开口；
依次形成阻挡层和籽晶层，所述阻挡层覆盖所述所述介质层的表面以及所述开口的内壁，所述籽晶层覆盖所述阻挡层；
形成第一电镀层，形成第一电镀层时所采用的第一电镀电流为正向偏压占空在66.7％～88.9％之间的方波交变电流，所述第一电镀层至少部分填充所述开口；
形成第二电镀层，所述第二电镀层覆盖所述第一电镀层；以及，
采用化学机械抛光工艺进行平坦化，形成铜互连层。
2.根据权利要求1所述的铜互连层的形成方法，其特征在于，所述第一电镀电流的周期在0.5～1秒之间，且一个周期中正向电流的时间为0.4～0.8秒之间，负向电流的时间为0.1～0.2秒之间。
3.根据权利要求2所述的铜互连层的形成方法，其特征在于，所述第一电镀电流的正向电流值大于负向电流值。
4.根据权利要求3所述的铜互连层的形成方法，其特征在于，所述第一电镀电流的正向电流值范围为1～40安培。
5.根据权利要求4所述的铜互连层的形成方法，其特征在于，所述第一电镀电流的负向电流值为零。
6.根据权利要求1所述的铜互连层的形成方法，其特征在于，形成第二电镀层的步骤中，采用第二电镀电流，所述第二电镀电流为直流电。
7.根据权利要求6所述的铜互连层的形成方法，其特征在于，所述第二电镀电流的电流值大于所述第一电镀电流的正向电流值。
8.根据权利要求1至7中任一项所述的铜互连层的形成方法，其特征在于，所述阻挡层为由Ta和TaN组成的结构，其中，至少一层Ta位于TaN之下。
9.根据权利要求1所述的铜互连层的形成方法，其特征在于，所述第一电镀层及所述第二电镀层在同一电镀设备中形成，所采用的电镀液包括：硫酸铜、硫酸、水、加速剂、抑制剂及平坦剂。
10.一种半导体器件，其特征在于，包括如权利要求1至7中任一项所述的铜互连层的形成方法所形成的铜互连层。
CN202110725991.XA 2021-06-29 2021-06-29 铜互连层的形成方法及包含铜互连层的半导体器件 Pending CN113502522A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110725991.XA CN113502522A (zh) 2021-06-29 2021-06-29 铜互连层的形成方法及包含铜互连层的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110725991.XA CN113502522A (zh) 2021-06-29 2021-06-29 铜互连层的形成方法及包含铜互连层的半导体器件

Publications (1)

Publication Number Publication Date
CN113502522A true CN113502522A (zh) 2021-10-15

Family

ID=78011496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110725991.XA Pending CN113502522A (zh) 2021-06-29 2021-06-29 铜互连层的形成方法及包含铜互连层的半导体器件

Country Status (1)

Country Link
CN (1) CN113502522A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069212A1 (en) * 1999-07-12 2001-01-17 Applied Materials, Inc. Electrochemical deposition for high aspect ratio structures using electrical pulse modulation
CN102054759A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连结构的形成方法
CN102157436A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 一种降低金属损伤的电镀铜方法
CN106486415A (zh) * 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069212A1 (en) * 1999-07-12 2001-01-17 Applied Materials, Inc. Electrochemical deposition for high aspect ratio structures using electrical pulse modulation
CN102054759A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连结构的形成方法
CN102157436A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 一种降低金属损伤的电镀铜方法
CN106486415A (zh) * 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法

Similar Documents

Publication Publication Date Title
US6806186B2 (en) Submicron metallization using electrochemical deposition
US7189650B2 (en) Method and apparatus for copper film quality enhancement with two-step deposition
TW584899B (en) Planar metal electroprocessing
US6943112B2 (en) Defect-free thin and planar film processing
US11434578B2 (en) Cobalt filling of interconnects in microelectronics
EP1081753A2 (en) Process to improve filling of contact holes by electroplating
CN108474129A (zh) 电镀硅穿孔的工艺和化学作用
TW201027668A (en) Process for through silicon via filling
US11401618B2 (en) Cobalt filling of interconnects
JPH11274157A (ja) 微細配線形成方法
KR20150138087A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
US7268075B2 (en) Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm)
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
US20120235302A1 (en) Semiconductor device manufacturing method and semiconductor device
CN106486415B (zh) 互连结构的制造方法
KR20150138086A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
US20050095854A1 (en) Methods for depositing high yield and low defect density conductive films in damascene structures
JP2003249499A (ja) 半導体装置の製造方法
CN113502522A (zh) 铜互连层的形成方法及包含铜互连层的半导体器件
CN108735797B (zh) 半导体结构及其形成方法
EP1125007B1 (en) Submicron metallization using electrochemical deposition
US20070052104A1 (en) Grafted seed layer for electrochemical plating
US6180526B1 (en) Method for improving conformity of a conductive layer in a semiconductor device
US20230282485A1 (en) Electrolyte and Deposition of a Copper Barrier Layer in a Damascene Process
US20050236181A1 (en) Novel ECP method for preventing the formation of voids and contamination in vias

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211015

RJ01 Rejection of invention patent application after publication