KR100664870B1 - 저저항 구리배선 및 그 형성 방법 - Google Patents

저저항 구리배선 및 그 형성 방법 Download PDF

Info

Publication number
KR100664870B1
KR100664870B1 KR1020050062322A KR20050062322A KR100664870B1 KR 100664870 B1 KR100664870 B1 KR 100664870B1 KR 1020050062322 A KR1020050062322 A KR 1020050062322A KR 20050062322 A KR20050062322 A KR 20050062322A KR 100664870 B1 KR100664870 B1 KR 100664870B1
Authority
KR
South Korea
Prior art keywords
copper
wiring
forming
insulating film
seam
Prior art date
Application number
KR1020050062322A
Other languages
English (en)
Inventor
홍지호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050062322A priority Critical patent/KR100664870B1/ko
Priority to US11/483,567 priority patent/US7439182B2/en
Application granted granted Critical
Publication of KR100664870B1 publication Critical patent/KR100664870B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

심(seam)을 이용한 저저항 구리배선 및 그 형성방법이 개시된다. 본 발명에 따른 저저항 구리 배선 형성방법은 기판 상에 절연막을 형성하고, 절연막을 선택적으로 식각하여 배선홈을 형성한다. 배선홈을 채우는 구리층을 전기도금법으로 심이 발생하는 조건으로 기판 전면에 형성한 후에 구리층을 연마하여 구리배선의 상부 중앙에 심이 형성된 배선을 형성한다. 구리 배선의 내부에 의도적으로 심을 형성하여 심에 의하여 형성된 공간(vacancy) 부분까지 포함하여 표면적이 증가되므로 실제 대부분의 전자가 이동하는 구리배선의 표면적 증가로 인하여 저항이 감소되는 효과가 있다.
다마신, 전기도금법, 심(seam), 저저항

Description

저저항 구리배선 및 그 형성 방법{Low-regisistivity Copper Metal Line And Method for Forming The Same}
도 1a 및 도 1b는 본 발명에 따른 심(seam)을 이용한 구리 배선의 표면적 증가를 나타내는 도면들이다.
도 2는 구리 시드층의 두께와 심 결함의 발생율을 도시한 그래프이다.
도 3은 본 발명의 실시예에 따른 구리 배선에 형성된 심(seam)을 나타내는 사진이다.
도 4 및 도 5 는 본 발명의 실시예에 다른 싱글 다마신 방법을 사용하여 저저항 구리 배선의 형성방법을 나타내는 단면도들이다.
<도면의 주요 부호에 대한 설명>
100: 제1 절연막 115: 제2 절연막
125: 구리 배선 130: 심(seam)
본 발명은 저저항 구리 배선 및 그 형성방법에 관한 것으로서, 좀 더 구체적으로는 심(seam)을 이용한 저저항 구리배선 및 그 형성방법에 관한 것이다.
로직 소자의 고속화, 고집적화는 급속도로 진행되고 있는데, 이는 트랜지스터의 미세화에 따라 이루어지고 있다. 트랜지스터의 집적도 향상에 대응하여 배선은 미세화되고 있으며, 이에 따른 배선 지연의 문제가 심각해지고 있어 소자의 고속화를 방해하는 원인으로 대두되고 있다.
이러한 상황에서 종래부터 LSI(Large Scale Integration)의 배선재료로 일반적으로 이용해 왔던 알루미늄 합금과 함께 저항이 작고, 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(Cu)를 이용한 배선이 활발히 개발되고 있다. 그런데, 구리는 식각이 용이하지 않고 공정 중에 산화되는 문제점으로 인하여 구리 배선 형성을 위하여는 다마신(damascene) 공정을 사용한다.
다마신 공정은 절연막에 상층배선이 형성될 배선홈(trench)과 이 상층배선을 하층배선 또는 기판에 접속하는 비아홀(via hole)을 형성하고, 구리를 채운 후에 화학기계적 연마(Chemical Mechanical Polishing: 이하 CMP라 함) 공정으로 평탄화하는 채움공정이다. 다마신 공정에는 비아 플러그(via plug)와 배선홈을 별도로 형성하는 싱글 다미신 공정 및 비아 플러그(via plug)와 배선홈을 동시에 형성하는 듀얼 다마신 공정이 있다.
다마신 공정의 비아홀과 배선홈을 구리로 채우는 방법의 하나로 전기도금(electroplating)법이 제시되고 있다. 전기도금법은 구리용질 및 산 용매 등이 포함된 전해액을 이용하여 구리층을 형성한다.
한편, 고종횡비의 트렌치나 비아홀을 전기도금법으로 전착할 때, 공극(void)이나 심(seam)과 같은 결함이 형성될 수 있다. 이러한 결함은 구리 배선의 수명을 단축시키므로, 가능한 한 이를 억제하여야 하는 것으로 알려져 있으며, 따라서 도금용액 중에 첨가되는 첨가제는 트렌치의 각 부위에 적당히 흡착되어 구리 전착 속도를 제어함으로써, 고종횡비의 트렌치를 결함없이 충진하고 있다.
본 발명의 목적은 다마신 공정으로 형성되는 구리 배선의 상부에 심(seam) 결함을 의도적으로 발생하여 저항을 감소시키는 저저항 구리배선 및 그 형성방법을 제공하는 것이다.
본 발명에 따른 저저항 구리 배선 형성방법은 기판 상에 절연막을 형성하고, 절연막을 선택적으로 식각하여 배선홈을 형성한다. 배선홈을 채우는 구리층을 전기도금법으로 심이 발생하는 조건으로 기판 전면에 형성한 후에 구리층을 연마하여 상부 중앙에 심이 형성된 구리배선을 형성한다. 심이 발생하도록 구리층을 형성하는 조건은 전해액 내 반응 촉진제 농도는 4ml/L 이하, 전해액 내 반응 억제제 농도는 3ml/L 이상, 초기 전기도금 전류는 1A 이하, 구리 시드층 두께는 600Å 이하로 한다.
본 발명에 따른 저저항 구리배선은 기판 상에 적층된 절연막, 절연막에 형성된 트렌치, 및 트렌치를 채우는 구리 배선을 포함하며, 구리 배선의 상부 중앙 내부에는 의도적으로 형성된 심(seam)이 형성되어 있다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
도 1a 및 도 1b는 본 발명에 따른 심(seam)을 이용한 구리 배선의 표면적 증가를 나타내는 도면들이다.
도 1a 및 도 1b를 참조하면, 기판에 제1 절연막(100) 및 제2 절연막(115)이 적층되어 있으며 제2 절연막(115)을 선택적으로 식각하여 형성된 배선홈 내부에는 CMP 공정을 사용하여 형성된 구리 배선(123, 125)이 배치되어 있다. 여기서, 도 1b와 같이 의도적으로 구리 배선에 심(seam, 130)을 형성한 경우는, 심(seam)이 형성되지 않은 도 1a와 비교하여 배선의 표면적이 현저히 증가하는 것을 알 수 있다. 즉, 전자의 흐름은 배선 표면적을 따라서 흐르기 때문에 배선 저항이 감소하는 효과가 있다. 본 발명의 실시예는 구리 배선의 내부에 의도적으로 심을 형성하여, 심에 의하여 형성된 공간(vacancy) 부분까지 포함하여 실제 대부분의 전자가 이동하는 표면적이 증가되므로 구리 배선의 저항이 감소되는 효과를 가진다.
이하, 의도적으로 구리 배선에 심(seam)을 형성하는 공정 조건에 대하여 살펴본다.
구리 배선에 심을 형성하기 위한 공정 인자로는 i) 구리 전기도금 공정에 사용되는 전해액(electrolyte) 내의 반응 촉진제(accelerator)와 반응 억제제(suppressor) 등의 유기물 성분의 농도와 ii) 구리 전기도금 초기의 전류량, iii) 시드 구리층의 두께 및 연속성(continuity)이 있다.
표 1은 위 조건을 0.13㎛ 기술에 적용할 경우 실험적으로 얻은 구리배선에 심을 형성하는 조건을 나타낸다.
인자(parameter) 구리 심 형성조건 구리 심 비형성조건
전해액 내 반응 촉진제 농도 4ml/L 이하 4ml/L ~ 8ml/L
전해액 내 반응 억제제 농도 3ml/L 이상 1mL ~ 3ml/L
초기 전기도금 전류 1A 이하 1A 이상
구리 시드층 두께 600Å 이하 600Å ~ 1000Å
먼저, 유기물 성분의 농도와 심의 발생에 대하여 살펴본다.
배선홈의 갭필(gap-fill) 초기단계에서의 반응 촉진제와 반응 억제제의 농도는 보이드(void)나 심(seam)의 발생을 위한 중요인자이다. 전기도금법에 이용되는 전해액은 갭 채움(gap filling) 특성 및 균일도(uniformity) 특성을 향상시키기 위한 첨가제를 함유한다. 이러한 첨가제는 반응 촉진제(accelerator)와 반응 억제제(suppressor)로 대별될 수 있으며, 이러한 반응 촉진제와 반응 억제제가 일정 비율로 배합되어 전해액에 첨가제로 함유된다.
반응 억제제는 주로 넓은 폭의 트렌치가 형성된 패턴 부위에서의 구리 증착 속도를 상대적으로 낮춰주는 역할을 하고, 반응 촉진제는 주로 좁은 폭의 트렌치가 형성된 패턴 부위에서의 구리 증착 속도를 상대적으로 빠르게 하는 역할을 한다. 이러한 반응 촉진제와 반응 억제제는 주로 균일도 특성을 유지하며, 좁은 폭의 트렌치를 채우는 갭 채움 특성을 향상시키기 위해서, 전해액 내에 일정한 비율로 함유되어 사용되고 있다.
반응 촉진제는 비아홀이나 배선홈의 측벽(sidewall)에 수직한 방향으로 콘포멀(conformal) 모드보다 비아홀이나 배선홈의 바닥(bottom)으로부터 플레이팅(plating) 모드의 전기도금율(plating rate)을 증가시킴으로써 바닥에서 상부로의 채움을 유도한다. 반면에, 반응 억제제는 비아홀이나 배선홈의 목(neck) 부분에 집중되는 고밀도 전류(dense current)에 의해 오버행(overhang)이 형성되어 갭필시에 보이드나 심이 형성되는 것을 방지하는 역할을 한다.
반응 억제제의 농도가 너무 높거나 반응 촉진제의 농도가 매우 낮은 경우에는 초기 낮은 전류에서 콘포멀 모드의 전기도금을 강화시켜서 비아홀 또는 배선홈 내부에 심을 발생시킬 수 있다.
심(seam)의 발생을 위한 다음 인자로서 전류에 대하여 살펴본다.
초기전류가 낮을수록 바닥-업 필(bottom-up fill) 모드보다는 콘포멀 플레이팅(conformal plating) 모드가 지배적이다. 따라서, 초기 전류 조건 선정이 매우 중요하다.
심의 발생을 위한 또 다른 인자로는 시드층(seed layer)의 연속성(continuity)이다. 즉, 시드층의 연속성이 불량할 경우에는 심 또는 보이드가 형성될 가능성이 매우 높을 수 있다. 심의 억제를 위하여 구리 시드층의 두께를 증가시켜 연속성을 향상시킬 경우에는 심의 발생은 억제되나 증가된 구리 시드층에 의하여 오버행이 많아져서 후속 구리 전기도금 공정으로 갭필시에 보이드가 형성될 수 있으므로 적당한 시드층의 두께를 가져야 한다.
도 2는 구리 시드층의 두께와 심 결함의 발생율을 도시한 그래프이다.
도 2를 참조하면, 구리 시드층의 두께를 일정정도 낮게 유지할 때 심의 발생율이 높아진다.
이와 같이 상술한 공정조건을 사용하여 구리 배선에 심을 형성하여 구리배선의 저항을 감소시킬 수가 있다. 도 3은 본 발명의 실시예에 따른 구리 배선에 형성된 심(seam)을 나타내는 사진이다.
여기서, 주의할 점은 비아홀 부분에는 구리 심을 발생시키지 않는 것이 바람직하다. 이는 비아홀 부분의 보이드나 심은 수율 저하에 많은 영향을 미치기 때문이다. 즉, 구리배선층에만 선택적으로 구리 심을 형성하는 것이 바람직하다.
이를 위하여 싱글 다마신 방법을 사용하여 배선을 형성할 수 있다.
도 4 및 도 5 는 본 발명의 실시예에 다른 싱글 다마신 방법을 사용하여 저저항 구리 배선의 형성방법을 나타내는 단면도들이다.
도 4를 참조하면, 기판에 형성된 제1 절연막(100)을 선택적으로 식각하여 하부 배선과 연결되는 비아홀을 형성하고, 제1 절연막(100) 및 비아홀의 내부에 장벽금속층(105)을 형성한다. 이어서, 전기도금법 또는 그 밖의 방법을 사용하여 배선홈 내부에 구리층을 형성한다. 여기서, 구리층을 형성하는 방법은 공극이나 심이 발생하지 않을 조건으로 형성한다. 이어서, 구리층을 CMP로 제1 절연막이 노출될 때까지 연마하여 비아 플러그(110)를 형성한다.
도 5를 참조하면, 제1 절연막에 비아 플러그(110)를 형성한 기판 전면에 제2 절연막(115)을 형성한다. 이어서, 제2 절연막(115)을 선택적으로 식각하여 배선홈를 형성한다. 제2 절연막(115) 및 트렌치의 내부에 장벽금속층(120)을 형성한다. 이어서, 의도적으로 심(130)이 발생하는 조건으로 전기도금법을 사용하여 구리층을 형성한 후에, 구리층을 CMP로 제2 절연막이 노출될 때까지 연마하여 구리배선(125)을 형성한다.
이와 같이, 싱글 다마신 방법을 사용하여 구리 배선을 형성하면, 비아 플러그(110)는 심이 비발생할 조건으로 형성하고, 구리 배선(125)은 심이 발생할 조건으로 형성하여 저저항 배선을 형성함과 동시에 수율 향상을 기할 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따른 저저항 구리 배선은 구리 배선의 상부에 심(seam) 결함을 의도적으로 발생하여, 심에 의하여 형성된 공간(vacancy) 부분까지 포함하여 실제 대부분의 전자가 이동하는 표면적 증가로 인한 구리 배선의 저항 감소 효과가 있다
또한, 싱글 다마신 방법을 사용하여 비아홀에는 심이 발생하지 않을 조건으로 비아 플러그를 형성하고, 트렌치에는 심이 발생할 조건으로 구리 배선을 형성하여 수율을 향상시킬 수 있다.

Claims (5)

  1. 기판 상에 절연막을 형성하는 단계;
    상기 절연막을 선택적으로 식각하여 배선홈을 형성하는 단계;
    상기 배선홈을 채우는 구리층을 전기도금법으로 심이 발생하는 조건으로 기판 전면에 형성하는 단계; 및
    상기 구리층을 연마하여 상부 중앙에 심이 형성된 구리 배선을 형성하는 단계를 포함하는 저저항 구리 배선 형성방법.
  2. 제1항에 있어서,
    상기 심이 발생하는 조건으로 구리층을 형성하는 단계는,
    전해액 내 반응 촉진제 농도는 4ml/L 이하, 전해액 내 반응 억제제 농도는 3ml/L 이상, 초기 전기도금 전류는 1A 이하, 구리 시드층 두께는 600Å 이하인 것을 특징으로 하는 저저항 구리 배선 형성방법.
  3. 하부배선이 형성된 기판에 제1 절연막을 형성하는 단계;
    상기 제1 절연막을 선택적으로 식각하여 상기 하부 배선이 노출되는 비아홀을 형성하는 단계;
    상기 비아홀을 도전물질로 채워서 비아 플러그를 형성하는 단계;
    상기 비아 플러그가 형성된 제1 절연막 상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막을 선택적으로 식각하여 배선홈을 형성하는 단계;
    상기 배선홈을 채우는 구리층을 전기도금법으로 심(seam)이 발생하는 조건으로 형성하는 단계; 및
    상기 구리층을 연마하여 상부 중앙에 심이 형성된 구리 배선을 형성하는 단계를 포함하는 저저항 구리 배선 형성방법.
  4. 제3항에 있어서,
    상기 심이 발생하는 조건으로 구리층을 형성하는 단계는,
    전해액 내 반응 촉진제 농도는 4ml/L 이하, 전해액 내 반응 억제제 농도는 3ml/L 이상, 초기 전기도금 전류는 1A 이하, 구리 시드층 두께는 600Å 이하인 것을 특징으로 하는 저저항 구리 배선 형성방법.
  5. 기판 상에 순차적으로 적층된 제1 절연막 및 제2 절연막;
    상기 제2 절연막에 형성된 트렌치; 및
    상기 트렌치를 채우며, 싱글 다마신 방법을 사용하여 형성되는 구리 배선을 포함하되, 상기 구리 배선의 중앙 내부에는 의도적으로 형성된 심이 존재하는 것을 특징으로 하는 저저항 구리 배선.
KR1020050062322A 2005-07-11 2005-07-11 저저항 구리배선 및 그 형성 방법 KR100664870B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050062322A KR100664870B1 (ko) 2005-07-11 2005-07-11 저저항 구리배선 및 그 형성 방법
US11/483,567 US7439182B2 (en) 2005-07-11 2006-07-11 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050062322A KR100664870B1 (ko) 2005-07-11 2005-07-11 저저항 구리배선 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100664870B1 true KR100664870B1 (ko) 2007-01-03

Family

ID=37618816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062322A KR100664870B1 (ko) 2005-07-11 2005-07-11 저저항 구리배선 및 그 형성 방법

Country Status (2)

Country Link
US (1) US7439182B2 (ko)
KR (1) KR100664870B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854863B1 (ko) 2007-06-29 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8319348B2 (en) 2009-03-12 2012-11-27 Samsung Electronics Co., Ltd. Metal interconnect of semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010551A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 半導体装置およびその製造方法
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
KR101113327B1 (ko) * 2009-12-29 2012-03-13 주식회사 하이닉스반도체 관통전극을 갖는 반도체소자 및 그 제조방법
CN108511416B (zh) * 2017-07-31 2019-08-30 长鑫存储技术有限公司 具有栓塞的半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572825B1 (ko) * 2003-07-31 2006-04-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US20050095854A1 (en) * 2003-10-31 2005-05-05 Uzoh Cyprian E. Methods for depositing high yield and low defect density conductive films in damascene structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854863B1 (ko) 2007-06-29 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8319348B2 (en) 2009-03-12 2012-11-27 Samsung Electronics Co., Ltd. Metal interconnect of semiconductor device

Also Published As

Publication number Publication date
US20070010088A1 (en) 2007-01-11
US7439182B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
US7144805B2 (en) Method of submicron metallization using electrochemical deposition of recesses including a first deposition at a first current density and a second deposition at an increased current density
US6432821B1 (en) Method of copper electroplating
KR100664870B1 (ko) 저저항 구리배선 및 그 형성 방법
US20100206737A1 (en) Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
KR20130127013A (ko) 여분-테이퍼형 전이 비아들을 포함하는 반도체 디바이스의 금속화 시스템
US20170110369A1 (en) Electronic device and method for producing same
JP2009510771A (ja) 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術
KR20000062432A (ko) 칩 상호 접속부 및 패키징 기술을 위한 인터록 및 고성능다중층 구조를 위한 방법 및 구조물
KR20060085952A (ko) 배선 구조의 형성 방법 및 반도체 장치
KR20100037015A (ko) 보이드 형성을 방지하는 무전해 도금법을 이용한 전기 배선의 형성 방법
JP4637989B2 (ja) 半導体配線膜の形成方法
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
KR100559041B1 (ko) 반도체 소자의 구리 배선 형성 방법
EP1125007B1 (en) Submicron metallization using electrochemical deposition
KR100788352B1 (ko) 반도체 소자의 구리 배선 형성방법
JPH11283979A (ja) 半導体装置の製造方法
US20040248403A1 (en) Method for forming electroless metal low resistivity interconnects
KR20090020243A (ko) 반도체 소자의 인덕터 제조방법
KR100857008B1 (ko) 반도체 소자의 금속배선 형성방법
KR100910443B1 (ko) 구리 배선 형성 방법
JP2007165603A (ja) 配線構造の製造方法
KR20020051155A (ko) 전기 도금법을 이용한 반도체 장치의 구리 배선 제조 방법
KR20080057775A (ko) 반도체 소자의 제조 방법
KR20060070758A (ko) 반도체 소자의 금속 배선 형성 방법
KR20040058952A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee