JP2015097253A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP2015097253A
JP2015097253A JP2014147756A JP2014147756A JP2015097253A JP 2015097253 A JP2015097253 A JP 2015097253A JP 2014147756 A JP2014147756 A JP 2014147756A JP 2014147756 A JP2014147756 A JP 2014147756A JP 2015097253 A JP2015097253 A JP 2015097253A
Authority
JP
Japan
Prior art keywords
via hole
plating
electrolytic
metal foil
electrolytic filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014147756A
Other languages
English (en)
Other versions
JP6327463B2 (ja
Inventor
信之 吉田
Nobuyuki Yoshida
信之 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2014147756A priority Critical patent/JP6327463B2/ja
Priority to CN201480055472.5A priority patent/CN105612819B/zh
Priority to US15/027,774 priority patent/US10165691B2/en
Priority to PCT/JP2014/075256 priority patent/WO2015053083A1/ja
Publication of JP2015097253A publication Critical patent/JP2015097253A/ja
Application granted granted Critical
Publication of JP6327463B2 publication Critical patent/JP6327463B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863Concave hole or via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】絶縁層厚と同程度の径を有するビアホール穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供する。
【解決手段】コンフォーマル工法又はダイレクトレーザ工法を用いて、上層配線用の金属箔から内層配線に到るビアホール用穴と、このビアホール用穴の開口部に形成される上層配線用の金属箔の飛び出しと、この金属箔の飛び出しと前記ビアホール用穴の内壁との間に形成される下方空間と、を設ける工程(1)と、前記ビアホール用穴内及び上層配線用の金属箔上に電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めする工程(2)と、を有し、前記工程(2)における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われる多層配線基板の製造方法。
【選択図】図1

Description

本発明は、多層配線基板の製造方法に関するものであり、特には、電解フィルドめっき液を用いて層間接続を形成する多層配線基板の製造方法に関するものである。
従来、配線形成した内層材上に、プリプレグ又は樹脂フィルムとその上層に金属箔とを積層一体化し、レーザによりビアホール用穴を設けて、下地無電解めっき層を形成した後、電解フィルドめっき液を用いて形成した電解めっき層(以下、単に「電解フィルドめっき層」ということがある。)で、前記ビアホール用穴を穴埋めする多層配線基板の製造方法が採用されている。
この際、特に、絶縁層厚と比較してビア径が同程度、即ちアスペクト比が1程度以上のビアホールに対しては、ビア内部にめっきボイド(以下、単に「ボイド」ということがある。)が発生しやすい傾向がある。このようなめっきボイドを抑制する方法として、低電流密度で長時間行なう電解めっき方法や、電流密度を段階的に制御した電解めっき方法が提案されている(特許文献1)。また、ビアホールの穴埋めについては、表面平滑性の観点から電解めっき層の形成を2回に分けて行なう方法が提案されている(特許文献2)。
特開2003−318544号公報 特開2009−21581号公報
コンフォーマル工法やダイレクトレーザ工法によるレーザ加工よって形成されるビアホール用穴では、レーザ加工の入り口であるビアホール用穴の開口部に、金属箔の飛び出しが生じるが、この金属箔の飛び出しによって、ビアホール用穴の断面形状は、開口部が内部又は底部よりもむしろ狭くなる場合がある。このようなビアホール用穴に対して、電解フィルドめっきを充填する場合、開口部の金属箔の飛び出しに析出した電解フィルドめっき層が、ビアホール用穴の内部に電解フィルドめっきが充填する前に、ビアホール用穴の開口部を塞いでしまい、めっきボイドが発生する一要因となっている。
近年、小型化や薄型化の要求が益々高まっており、ビアホール用穴の直径はより小さく、絶縁層厚はより薄く、アスペクト比はより大きくなる傾向があるが、これに伴って、この開口部の金属箔の飛び出しは、ビアホール用穴の直径や深さに対して相対的に大きくなるため、めっきボイドの発生に影響しやすくなっている。ビアホール内部に発生するボイドは、長時間の使用や過酷条件化での使用により、不具合を生じることも考えられる。
特許文献1による方法では、ポリイミド樹脂等の有機絶縁材からなる絶縁層と、銅等の導体材料からなる配線が、交互に積層してなる多層構造を有する多層配線基板の製造方法として、電流密度を制御してボイド発生を抑制する方法が示されているが、本発明者が検討した結果、完全にはボイドをなくすことはできなかった。また、特許文献2による方法では、凹み発生量は低減したものの、ボイド発生を抑制する効果は得られなかった。
本発明は、絶縁層厚と同程度の径を有するビアホール用穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することを目的としている。
本発明は、以下に関する。
1. 内層配線を形成した内層材と絶縁層と上層配線用の金属箔とを積層一体化し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記上層配線用の金属箔及び絶縁層に、前記上層配線用の金属箔から内層配線に到るビアホール用穴と、このビアホール用穴の開口部に形成される上層配線用の金属箔の飛び出しと、この金属箔の飛び出しと前記ビアホール用穴の内壁との間に形成される下方空間と、を設ける工程(1)と、前記ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成した後、電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めし、前記上層配線用金属箔と内層配線とを接続するビアホールを形成する工程(2)と、前記電解フィルドめっき層を形成後の上層配線用金属箔を配線形成して、上層配線を形成する工程(3)と、を有する多層配線基板の製造方法であって、前記工程(2)における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われ、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、ビアホール用穴の底面に析出した電解フィルドめっき層の厚みが前記ビアホール用穴の内壁及び前記上層配線用金属箔上に析出した電解フィルドめっき層の厚み以下のときである多層配線基板の製造方法。
2. 項1において、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホールの断面形状が、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、ビアホール用穴の底面に析出した電解フィルドめっき層の厚みが前記ビアホール用穴の内壁及び前記上層配線用金属箔上に析出した電解フィルドめっき層の厚み以下のときであって、前記電解フィルドめっき前のビアホール用穴の開口径に対するビアホール用穴の深さの比であるアスペクト比と同等以上のアスペクト比が維持されるときである多層配線基板の製造方法。
3. 項1又は2において、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、めっきボイドが形成される前である多層配線基板の製造方法。
4. 項1から3の何れかにおいて、前記工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の50%以上である多層配線基板の製造方法。
5. 項記1から4の何れかにおいて、前記工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、前記一旦低下させる直前の電流密度以上である多層配線基板の製造方法。
本発明によれば、絶縁層厚と同程度の径を有するビアホール用穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することができる。
本発明の一実施形態(実施例1〜5)の多層配線基板の製造方法の工程(1)を示す。 本発明の一実施形態(実施例1〜5)の多層配線基板の製造方法の工程(2)を示す。 本発明の一実施形態(実施例1〜5)の多層配線基板の製造方法の工程(3)を示す。 比較例2の多層配線基板の製造方法の工程(2)を示す。 比較例1の多層配線基板の製造方法の工程(2)を示す。 本発明の一実施形態(実施例2)の多層配線基板の製造方法の電解フィルドめっきの電流密度を示す。
本発明の多層配線基板の製造方法としては、内層配線を形成した内層材と絶縁層と上層配線用の金属箔とを積層一体化し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記上層配線用の金属箔及び絶縁層に、前記上層配線用の金属箔から内層配線に到るビアホール用穴と、このビアホール用穴の開口部に形成される上層配線用の金属箔の飛び出しと、この金属箔の飛び出しと前記ビアホール用穴の内壁との間に形成される下方空間と、を設ける工程(1)と、前記ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成した後、電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めし、前記上層配線用金属箔と内層配線とを接続するビアホールを形成する工程(2)と、前記電解フィルドめっき層を形成後の上層配線用金属箔を配線形成して、上層配線を形成する工程(3)と、を有する多層配線基板の製造方法であって、前記工程(2)における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われ、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、ビアホール用穴の底面に析出した電解フィルドめっき層の厚みが前記ビアホール用穴の内壁及び前記上層配線用金属箔上に析出した電解フィルドめっき層の厚み以下のときである多層配線基板の製造方法が挙げられる。
本発明の多層配線基板の製造方法では、工程(1)において、コンフォーマル工法又はダイレクトレーザ工法を用いて、ビアホール用穴を設けるため、ビアホール用穴の開口部に上層配線用の金属箔の飛び出しが生じ、この上層配線用の金属箔の飛び出しとビアホール用穴の内壁との間に下方空間が形成される。上層配線用の金属箔の飛び出しの裏面近傍の領域である直下部は、下方空間の中でも、電解フィルドめっき液の液流が回り込みにくい領域となる。このため、この直下部を含む下方空間は、電解フィルドめっき液の促進剤が吸着し易くなっており、電解フィルドめっきの初期段階では、まずこの直下部を起点として下方空間に電解フィルドめっき層が形成され、下方空間が充填される。ここで、下方空間とは、上層配線用の金属箔の飛び出しとビアホール用穴の内壁との間に囲まれる空間であり、詳細には、上層配線用の金属箔の飛び出しの先端から、ビアホール用穴の底部方向に降ろした垂線とビアホール用穴の内壁との間に囲まれる空間をいう。めっき促進剤は一旦吸着すると、同じ電流密度で電解フィルドめっきを継続する間は、そのまま留まる性質がある。このため、従来技術のように、同じ電流密度で電解フィルドめっきを継続すると、下方空間を充填したフィルドめっき層が、直下部を起点として成長を続け、ビアホール用穴の内部よりも先に開口部を塞いでしまうため、ビアホール用穴の内部にめっきボイドが発生しやすい傾向がある。
直下部とは、上層配線用の金属箔の飛び出しとビアホール用穴の内壁との間に形成される下方空間の中でも、上層配線用の金属箔の飛び出しの裏面近傍の領域をいう。この直下部は、コンフォーマル工法又はダイレクトレーザ工法でビアホール用穴を形成した場合に、絶縁層を形成する樹脂と、直上の金属箔との間で、レーザ加工のされやすさ(熱分解温度)に大きな違いがあることにより、金属箔の開口先端よりも、金属箔の直下にある絶縁層の内壁が凹むことにより形成される。特に、絶縁層として、補強繊維を有するプリプレグを用いる場合は、金属箔の直下部には、接着のための樹脂が存在し、この樹脂は補強繊維よりもレーザ加工されやすいため、直下部の樹脂が、金属箔やビアホール用穴の内部の内壁に比べて大きく凹む傾向がある。このため、この直下部に電解フィルドめっき液の促進剤が吸着しやすいので、電解フィルドめっき層が早く(厚く)成長し、ビアホール用穴の開口部を塞いでしまう傾向がある。
本発明の多層配線基板の製造方法によれば、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させるため、このときに、下方空間の直下部に形成される電解フィルドめっき層に吸着していた促進剤を離れさせることができる。このときに、電解フィルドめっき層が下方空間を充填し、ビアホール用穴の内部の直径が開口部の直径と同等以上になっていれば、直下部に対応するビアホール用穴の開口部はめっき抑制剤が吸着しやすく、一方、ビアホール用穴の内部はめっき促進剤が吸着しやすくなっている。特に、電解フィルドめっき層が下方空間を充填し、ビアホールの内部をフィルドめっき層が内壁に沿った形で析出された形状であれば、よりこの効果が大きい。このため、電解フィルドめっきの電流密度を再び増加させた後は、直下部を起点とする電解フィルドめっき層の成長が抑制されるので、電解フィルドめっき層がビアホール用穴の開口部を塞いでしまうことなく、ビアホール用穴の内部に優先的に電解フィルドめっき層が形成される。したがって、絶縁層厚と同程度の径を有するビアホール穴に対しても、電解フィルドめっき層のめっきボイドを抑制することが可能になる。
前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホールの断面形状が、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、ビアホール用穴の底面に析出した電解フィルドめっき層の厚みが前記ビアホール用穴の内壁及び前記上層配線用金属箔上に析出した電解フィルドめっき層の厚み以下のときであるようにする。一例としては、フィルドめっき層が内壁に沿った形で析出された形状になっているときである。このように、電解フィルドめっき層が下方空間を充填し、かつ、ビアホール用穴の底面に析出した電解フィルドめっき層の厚みがビアホール用穴の内壁及び上層配線用金属箔上に析出した電解フィルドめっき層の厚み以下であれば、電解フィルドめっき前のビアホール用穴の開口径に対するビアホール用穴の深さの比であるアスペクト比と同等以上のアスペクト比が維持されるので、ビアホール用穴の開口部はめっき抑制剤がより吸着しやすく、一方、ビアホール用穴の内部は促進剤がより吸着しやすくすることができる。特に、電解フィルドめっき層が内壁に沿った形で略均一に析出した形状になっているときは、ビアホールの断面が開口部から底面にかけてほぼストレートかテーパーを有する形状となり、電解フィルドめっき前に比べてアスペクト比を高く維持することができるので、よりこの効果が大きい。
なお、電解フィルドめっき前のビアホール用穴の開口径に対するビアホール用穴の深さの比であるアスペクト比が、1.5から2程度と比較的大きい場合には、ビアホール用穴の底面に対しても、上層配線用金属箔上と同様に、抑制剤の作用によって電解フィルドめっき析出が抑制される。このため、ビアホール用穴の底面の電解フィルドめっき層厚みが上層配線用金属箔上と同等、あるいはそれ以下となりやすいので好ましい。
前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングは、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、めっきボイドが形成される前であるようにする。これにより、より確実に、ビアホール用穴の内部に電解フィルドめっき層を充填することができる。
工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の50%以上であるのが望ましい。ここで、電流密度の低下率とは、電流密度を低下させる割合であり、例えば、初期の電流密度1A/dmからの低下率が50%の場合、低下させた後の電流密度は、0.5A/dmであることを意味する。また、電流密度を低下させるとは、電流密度を0A/dmにすることを含む。これにより、下方空間の直下部に形成される電解フィルドめっき層に吸着していためっき促進剤を、確実に離れさせることができる。このため、電解フィルドめっき層が下方空間を充填し、ビアホール用穴の内部の直径が開口部の直径と同等以上になっていれば、ビアホール用穴の開口部はめっき抑制剤がより吸着しやすく、一方、ビアホール用穴の内部は促進剤がより吸着しやすくすることができる。
工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、一旦低下させる直前の電流密度以上であるのが望ましい。これにより、より短時間で、ビアホール用穴の内部に電解フィルドめっき層を充填することができ、生産効率が向上する。
また、本発明の多層配線基板の製造方法のように、電解フィルド銅めっきの途中で、一旦電流密度を低下させた場合は、一段目の電解フィルド銅めっき層と二段目の電解フィルド銅めっき層との間に筋が観察される。この筋によって、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を識別することができ、その結果、ビアホールの断面形状から、一段目の電解フィルド銅めっき層が下方空間を充填し、ビアホールの内部の直径が開口部の直径と同等以上であるか否かを確認することができる。したがって、一段目の電解フィルド銅めっきの条件や一段目の電解フィルド銅めっき層の厚みを管理するのも容易である。
ビアホール用穴が、非貫通孔であるのが望ましい。コンフォーマル工法又はダイレクトレーザ工法が適用して非貫通孔を形成する際には、ビアホール用穴の開口部に上層配線用の金属箔の飛び出しが生じ、この上層配線用の金属箔の飛び出しとビアホール用穴の内壁との間に下方空間が形成されやすい。また、ビアホール用穴が非貫通孔である場合は底を有しているため、電解フィルドめっき液のめっき促進剤の作用により、よりバイアホール用穴の内部に電解フィルドめっき層が充填され易く、より確実に、ビアホール用穴のボイドを抑制することができる。
内層材は、多層配線基板の一般的な内層に用いるもので、一般的に、補強基材に樹脂組成物を含浸した樹脂含浸基材の必要枚数の上面及び又は下面に、銅、アルミニウム、真鍮、ニッケル、鉄等の単独、合金又は複合箔からなる金属箔を積層一体化し金属箔をエッチング等により配線形成したものである。
プリプレグは、内層材と上層配線用の銅箔を接着する絶縁層となるものであり、補強基材であるガラス繊維等に樹脂組成物(樹脂ワニス)を含浸させ、半硬化のBステージ状態にした接着性を有する樹脂フィルムをいう。プリプレグとしては、一般的な多層配線基板に用いるプリプレグが使用できる。また、プリプレグ以外に、ガラス繊維等の補強基材を有しない樹脂フィルムを用いることもできる。このようなガラス繊維等の補強基材を有しない樹脂フィルムとしては、多層配線基板で内層材と上層配線用の銅箔を接着するために用いられる高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等が挙げられる。
上記の樹脂組成物としては、多層配線基板の絶縁材料として用いられる公知慣例の樹脂組成物を用いることができる。通常、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、フェノ−ル樹脂、エポキシ樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の1種類または2種類以上を混合して用い、必要に応じてタルク、クレー、シリカ、アルミナ、炭酸カルシュウム、水酸化アルミニウム、三酸化アンチモン、五酸化アンチモン等の無機質粉末充填剤、ガラス繊維、アスベスト繊維、パルプ繊維、合成繊維、セラミック繊維等の繊維質充填剤を添加したものである。
また、樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂がブレンドされてあっても良い。さらに必要に応じて有機溶媒、難燃剤、硬化剤、硬化促進剤、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えて調合する。
上記の補強基材としては、ガラス、アスベスト等の無機質繊維、ポリエステル、ポリアミド、ポリアクリル、ポリビニルアルコール、ポリイミド、フッ素樹脂等の有機質繊維、木綿等の天然繊維の織布、不織布、紙、マット等を用いるものである。
通常、補強基材に対する樹脂組成物の付着量が、乾燥後のプリプレグの樹脂含有率で20〜90質量%となるように補強基材に含浸又は塗工した後、通常100〜200℃の温度で1〜30分加熱乾燥し、半硬化状態(Bステージ状態)のプリプレグを得る。このプリプレグを通常1〜20枚重ね、その両面に金属箔を配置した構成で加熱加圧する。成形条件としては通常の積層板の手法が適用でき、例えば多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用し、通常、温度100〜250℃、圧力2〜100kg/cm2、加熱時間0.1〜5時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件50〜150℃、0.1〜5MPaの条件で減圧下又は大気圧の条件で行ったりする。絶縁層となるプリプレグの厚みは用途によって異なるが、通常0.1〜5.0mmの厚みのものが良い。
金属箔は、一般的な多層配線基板に用いる金属の箔が使用できる。本発明に用いる金属箔の表面粗さは、JISB0601に示す10点平均粗さ(Rz)が両面とも2.0μm以下であることが電気特性上好ましい。金属箔には銅箔、ニッケル箔、アルミニウム箔等を用いることができるが、通常は銅箔を使用する。銅箔の製造条件は、硫酸銅浴の場合、硫酸50〜100g/L、銅30〜100g/L、液温20℃〜80℃、電流密度0.5〜100A/dmの条件、ピロリン酸銅浴の場合、ピロリン酸カリウム100〜700g/L、銅10〜50g/L、液温30℃〜60℃、pH8〜12、電流密度1〜10A/dmの条件が一般的によく用いられ、銅の物性や平滑性を考慮して各種添加剤を入れる場合もある。
金属箔の樹脂接着面に行う防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより金属箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。防錆処理金属の量は、金属の種類によって異なるが、合計で10〜2,000μg/dmが好適である。防錆処理が厚すぎると、エッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。さらに、防錆処理上にクロメート処理層が形成されていると樹脂とのピール強度低下を抑制できるため有用である。
ビアホールは、2層以上の複数の配線の層間を接続するためのめっき層が形成された、非貫通の層間接続穴で、インタースティシャルビアホール(IVH)が含まれる。ビアホール用穴とは、ビアホールを形成するための非貫通穴であり、めっき層が形成される前の状態をいう。また、ビアホール用穴の穴内表面にめっき層を形成したもののほか、穴内部がすべてめっき層で穴埋めされたフィルドビアも含まれる。ビアホールの直径は、絶縁層の厚さと同程度から2倍程度のものがフィルドビアを形成しやすいが、直径が絶縁層の厚さと同程度になればなるほど、従来の方法ではボイドが発生しやすくなる。
電解フィルドめっき層の下地となる無電解めっき層は、ビアホール用穴を設けた後の基板表面全面に設けた無電解めっき層で、上層配線用の金属箔の表面、ビアホール用穴の穴内側面、ビアホール用穴内底面の内層配線表面などにめっきされる。この無電解めっき層は、多層配線基板の製造に一般的に用いられる薄付けタイプの無電解銅めっき液を用いて形成することができる。
電解フィルドめっき層は、電解フィルドめっき液によって形成される電解めっき層をいい、この電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さよりビアホール用穴内の底面の厚さが厚くなる。一度目の電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さとしては、1〜10μmが好ましく、より好ましくは2〜5μmの範囲で、ビアホール用穴内の底面の内層配線上の厚さとして、2〜20μmの範囲程度になるように設ける。また、二段目の電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さとしては、配線として使用でき、なおかつビアホール用穴を電解フィルドめっき層で完全に埋め込むことができればよく、上層配線用の金属箔上の厚さとして、1〜100μmの範囲であるのが好ましく、10〜50μmの範囲であるのがより好ましい。
電解フィルドめっき液は、一般に硫酸銅めっき浴中にめっき成長を抑制するめっき抑制剤と、めっき成長を促進するめっき促進剤とを添加したものである。
めっき抑制剤は、物質の拡散則に伴い、ビアホール用穴の内部には吸着し難く、基板表面には吸着し易いことを応用して、ビアホール用穴の内部と比較して基板表面のめっき成長速度を遅くすることで、ビアホール用穴の内部を電解フィルド銅めっき層によって充填させ、ビアホール用穴の直上部分とビアホール用穴の直上部分以外の部分とで、基板表面に平滑な電解フィルド銅めっき層を形成する効果があるといわれている。めっき抑制剤としては、ポリアルキレングリコールなどのポリエーテル化合物、ポリビニルイミダゾリウム4級化物、ビニルピロリドンとビニルイミダゾリウム4級化物との共重合体などの窒素含有化合物などを用いることができる。
めっき促進剤は、ビアホール用穴内の底面、側面、基板表面に、一様に吸着し、続いて、ビアホール用穴の内部ではめっきの成長に伴い、表面積が減少していき、ビアホール用穴内の促進剤の分布が密になることを利用して、ビアホール用穴の内部のめっき速度が基板表面のめっき速度より速くなり、ビアホール用穴の内部を電解フィルド銅めっき層によって充填させ、ビアホール用穴の直上部分とビアホール用穴の直上部分以外の部分とで、基板表面に平滑な電解フィルド銅めっき層を形成する効果があるといわれている。めっき促進剤としては、3−メルカプト−1−プロパンスルホン酸ナトリウムもしくは2−メルカプトエタンスルホン酸ナトリウムで表される硫黄化合物、もしくはビス−(3−スルフォプロピル)−ジスルファイドジソディウム等で表される硫黄化合物を用いることができる。これらめっき促進剤は、ブライトナー(光沢剤)と呼ばれる銅めっき液に添加する添加物の一種でもある。
上記めっき抑制剤やめっき促進剤は、1種、もしくは2種以上を混合して用いる。これらの水溶液の濃度は特に限定されないが、数質量ppm〜数質量%の濃度で用いることができる。
以下、本発明を実施例に基づいて説明するが、本発明は、本実施例に限定されない。
(実施例1)
まず、図1の工程(1−1)に示すように、内層配線1を形成した内層材2に、絶縁層3となる樹脂フィルムの厚みが30μmで、上層配線10用の銅箔4となる銅箔4の厚みが5μmの片面銅箔付樹脂フィルムを、120℃、2MPaの条件で真空ラミネートした。次に、この上層配線10用の銅箔4の表面に、厚さ0.3〜0.5μmの黒化処理層8を形成した後、図1の工程(1−2)に示すように、COレーザによるダイレクトレーザ工法により、直径30μmのビアホール用穴5を加工した。つまり、このビアホール用穴5は、深さが、樹脂フィルムの厚さ(30μm)と銅箔4の厚さ(5μm)を合わせた35μmであり、銅箔4の開口部の直径が35μmであった。このため、アスペクト比は、約1.0であった。ビアホール用穴5の開口部に上層配線10用の銅箔4の飛び出し12が生じ、この上層配線10用の銅箔4の飛び出し12とビアホール用穴5の内壁18との間に下方空間13が形成した。銅箔4の飛び出し量は、ビアホール用穴5の片側で約8μmであった。また、上層配線10用の銅箔4の飛び出し12とビアホール用穴5の内壁との間に形成される下方空間13の中でも、上層配線10用の銅箔4の飛び出し12の裏面近傍の領域には、直下部17が形成した。
次に、図1の工程(1−3)に示すように、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸−過酸化水素水混合水溶液などのエッチング液により、上層配線10用の銅箔4の黒化処理層8を取り除くために、銅箔4の厚さが2〜3μmになるまでハーフエッチングした。
次に、デスミア処理を行ってビアホール底に付着した樹脂を取り除いた。そして、図2の工程(2−1)に示すように、銅箔4上及びビアホール用穴5の内部に、パラジウムコロイド触媒であるHS201B(日立化成株式会社製、商品名)を使用して触媒核を付与後、CUST2000(日立化成株式会社製、商品名。「CUST」は登録商標。)を使用して、厚さ0.5μmの電解フィルド銅めっきの下地となる無電解銅めっき層6を形成した。
次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては2μm、ビアホール用穴5内の底面19の厚さとして2〜15μmの一段目の電解フィルド銅めっき層7を形成する。電解フィルド銅めっき液には、市販の直流電解めっき液CU−BRITE VFIV(株式会社JCU製、商品名)を用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約8分である。このとき、一段目の電解フィルド銅めっき層7を形成したビアホール15の断面形状は、一段目の電解フィルドめっき層7が下方空間13を充填し、かつ、ビアホール用穴5の底面19に析出した電解フィルドめっき層7の厚みがビアホール用穴5の内壁18及び上層配線10用金属箔4上に析出した電解フィルドめっき層7の厚み以下であった。また、電解フィルドめっき層7が内壁18に沿った形で略均一に析出した形状になっており、ビアホール15の断面が開口部から底面19にかけてテーパーを有する形状になっていた。
次に、電解フィルド銅めっきの電流密度を一旦低下させるため、一度整流器の電源を切って0A/dmとしたまま、1分後放置し、その後、連続して図2の工程(2−4)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、18μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このときの二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約80分であった。この間、基板は電解フィルド銅めっき液に浸漬したままであった。
次に、図3の工程(3−1)に示すように、ドライフィルムレジストであるSL−1229(日立化成株式会社、商品名)を使用して、厚さ29μmのエッチングレジスト11を形成する。ビアホール用穴5上と上層配線10となるべき個所以外からは、エッチングレジスト11を取り除く。次に、図3の工程(3−2)に示すように、上層配線10以外の銅をエッチング除去したのち、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いて、エッチングレジスト11の剥離を行い、上層配線10を形成した。
(実施例2)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては2μm、ビアホール用穴5内の底面19の厚さとして2〜15μmの一段目の電解フィルド銅めっき層7を形成する。電解フィルド銅めっき液には、実施例1と同じものを用いた。このときの一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約8分であった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.3A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、18μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約80分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(実施例3)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては2μm、ビアホール用穴5内の底面19の厚さとして2〜15μmの一段目の電解フィルド銅めっき層7を形成する。電解めっき液には、実施例1と同じものを用いた。このときの一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約8分であった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.5A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、18μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約80分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(実施例4)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては2μm、ビアホール用穴5内の底面19の厚さとして2〜15μmの一段目の電解フィルド銅めっき層7を形成する。電解めっき液には、実施例1と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約8分であった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.5A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、18μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.5A/dmの電流密度で、約56分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(実施例5)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては1μm、ビアホール用穴5内の底面19の厚さとして1〜7μmの一段目の電解フィルド銅めっき層7を形成する。電解フィルドめっき液には、実施例1と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約4分であった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.5A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、19μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約84分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(比較例1)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図5の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては20μmの一段目の電解フィルド銅めっき層7を、1段階で形成した。電解フィルド銅めっき液には、実施例1と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約88分であった。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(比較例2)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図4の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては0.5μm、ビアホール用穴5内の底面19の厚さとして0.5〜3μmの一段目の電解フィルド銅めっき層7を形成する。電解フィルド銅めっき液には、実施例1と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約2分であった。このとき、一段目の電解フィルド銅めっき層7を形成したビアホール15の断面形状は、一段目の電解フィルド銅めっき層7が下方空間13を充填していなかった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.5A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図4の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、19.5μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約86分であった。この間、基板は電解フィルド銅めっき液に親戚したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
表1に、実施例1〜5及び比較例1、2において、ビアホールの断面を顕微鏡で観察することにより、めっきボイドの発生頻度をまとめた。実施例1〜4では、ボイド発生頻度が0%で、ビアホール用穴を充填することができた。実施例5では、6.5%のボイド発生率であり、ほぼビアホール用穴を充填することができた。一方、比較例1では、ボイド発生がほぼ100%となった。比較例2では、75%のボイド発生率であった。また、電解フィルド銅めっきの途中で、一旦電流密度を低下させた実施例1〜5及び比較例2では、一段目の電解フィルド銅めっき層と二段目の電解フィルド銅めっき層との間に筋が観察された。この筋によって、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を識別することができ、その結果、実施例1〜5のビアホールの断面形状は、一段目の電解フィルド銅めっき層が下方空間を充填し、かつ、ビアホール用穴の底面に析出した電解フィルドめっき層の厚みがビアホール用穴の内壁及び上層配線用金属箔上に析出した電解フィルドめっき層の厚み以下であることが確認できた。一方、比較例1のビアホールの断面形状は、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を表す筋は観察されず、直下部を起点とする下方空間の電解フィルド銅めっき層が、ビアホールの内部のそれ以外の箇所よりも厚く成長し、ボイドを残したまま開口部を塞いでいることがわかった。また、比較例2のビアホールの断面形状は、一段目の電解フィルド銅めっき層が、下方空間を充填しておらず、このために、比較例1と同様に、二段目の電解フィルド銅めっき層が、直下部を起点とする下方空間で厚く成長し、ボイドを残したまま開口部を塞いでいることがわかった。
Figure 2015097253
1.内層配線
2.内層材
3.プリプレグ又は絶縁層
4.金属箔又は銅箔
5.ビアホール用穴
6.無電解めっき層又は無電解銅めっき層
7.一段目の電解フィルドめっき層又は一段目の電解フィルド銅めっき層
8.黒化処理層
9.二段目の電解フィルドめっき層又は二段目の電解フィルド銅めっき層
10.上層配線
11.エッチングレジスト
12.金属箔の飛び出し
13.下方空間
14.凹み
15.ビアホール又は層間接続
16.ボイド
17.直下部
18.内壁
19.底部又は底面
20.(内部の)直径
21.(開口部の)直径

Claims (5)

  1. 内層配線を形成した内層材と絶縁層と上層配線用の金属箔とを積層一体化し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記上層配線用の金属箔及び絶縁層に、前記上層配線用の金属箔から内層配線に到るビアホール用穴と、このビアホール用穴の開口部に形成される上層配線用の金属箔の飛び出しと、この金属箔の飛び出しと前記ビアホール用穴の内壁との間に形成される下方空間と、を設ける工程(1)と、前記ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成した後、電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めし、前記上層配線用金属箔と内層配線とを接続するビアホールを形成する工程(2)と、前記電解フィルドめっき層を形成後の上層配線用金属箔を配線形成して、上層配線を形成する工程(3)と、を有する多層配線基板の製造方法であって、
    前記工程(2)における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われ、
    前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、ビアホール用穴の底面に析出した電解フィルドめっき層の厚みが前記ビアホール用穴の内壁及び前記上層配線用金属箔上に析出した電解フィルドめっき層の厚み以下のときである多層配線基板の製造方法。
  2. 請求項1において、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホールの断面形状が、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、
    かつ、ビアホール用穴の底面に析出した電解フィルドめっき層の厚みが前記ビアホール用穴の内壁及び前記上層配線用金属箔上に析出した電解フィルドめっき層の厚み以下のときであって、
    前記電解フィルドめっき前のビアホール用穴の開口径に対するビアホール用穴の深さの比であるアスペクト比と同等以上のアスペクト比が維持されるときである多層配線基板の製造方法。
  3. 請求項1又は2において、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、めっきボイドが形成される前である多層配線基板の製造方法。
  4. 請求項1から3の何れかにおいて、前記工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の50%以上である多層配線基板の製造方法。
  5. 請求項1から4の何れかにおいて、前記工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、前記一旦低下させる直前の電流密度以上である多層配線基板の製造方法。
JP2014147756A 2013-10-09 2014-07-18 多層配線基板の製造方法 Active JP6327463B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014147756A JP6327463B2 (ja) 2013-10-09 2014-07-18 多層配線基板の製造方法
CN201480055472.5A CN105612819B (zh) 2013-10-09 2014-09-24 多层配线基板的制造方法
US15/027,774 US10165691B2 (en) 2013-10-09 2014-09-24 Method for manufacturing multilayer wiring substrate
PCT/JP2014/075256 WO2015053083A1 (ja) 2013-10-09 2014-09-24 多層配線基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013211871 2013-10-09
JP2013211871 2013-10-09
JP2014147756A JP6327463B2 (ja) 2013-10-09 2014-07-18 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015097253A true JP2015097253A (ja) 2015-05-21
JP6327463B2 JP6327463B2 (ja) 2018-05-23

Family

ID=52812902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014147756A Active JP6327463B2 (ja) 2013-10-09 2014-07-18 多層配線基板の製造方法

Country Status (4)

Country Link
US (1) US10165691B2 (ja)
JP (1) JP6327463B2 (ja)
CN (1) CN105612819B (ja)
WO (1) WO2015053083A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
CN111508893B (zh) * 2019-01-31 2023-12-15 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
CN111508924B (zh) 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
CN111508926B (zh) * 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法
WO2021222582A1 (en) * 2020-04-30 2021-11-04 Dujud Llc Methods and processes for forming electrical circuitries on three-dimensional geometries
CN112616259B (zh) * 2021-02-25 2021-06-08 四川英创力电子科技股份有限公司 含有台阶插件孔的印制电路板及其制作方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04187793A (ja) * 1990-11-20 1992-07-06 Fujitsu Ltd 半導体装置及びその製造方法
JPH1143797A (ja) * 1997-07-25 1999-02-16 Hideo Honma ビアフィリング方法
JPH11315385A (ja) * 1998-04-30 1999-11-16 Ebara Corp 基板のめっき方法及び装置
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP2000200975A (ja) * 1998-04-10 2000-07-18 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP2001291954A (ja) * 2000-02-01 2001-10-19 Shinko Electric Ind Co Ltd ビアフィリングめっき方法
JP2002004083A (ja) * 2000-04-18 2002-01-09 Shinko Electric Ind Co Ltd ヴィアフィリング方法
JP2003060349A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールの銅メッキ方法
JP2005019577A (ja) * 2003-06-25 2005-01-20 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP2007180359A (ja) * 2005-12-28 2007-07-12 Shinko Electric Ind Co Ltd スルーホールの充填方法
US20070158852A1 (en) * 2006-01-09 2007-07-12 Phoenix Precision Technology Corporation Circuit Board with Conductive Structure and Method for Fabricating the same
JP2008021770A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 基板およびその製造方法
JP2009117448A (ja) * 2007-11-02 2009-05-28 Cmk Corp プリント配線板の製造方法
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
JP2013118370A (ja) * 2011-12-05 2013-06-13 Samsung Electro-Mechanics Co Ltd ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
JP2015028973A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 配線板および配線板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708404B1 (en) 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
JP2003318544A (ja) 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
JP2008182273A (ja) 2003-11-14 2008-08-07 Hitachi Chem Co Ltd 金属上への絶縁樹脂層の形成方法
JP4290621B2 (ja) * 2004-09-01 2009-07-08 日本メクトロン株式会社 多層フレキシブルプリント基板の無電解銅メッキ方法
KR20060107053A (ko) * 2005-04-07 2006-10-13 대덕전자 주식회사 인쇄 회로 기판의 비아필 빌드업 기판 제작 방법
TWI394504B (zh) 2005-05-31 2013-04-21 Hitachi Via Mechanics Ltd 印刷配線板之製造方法與使用該方法製出的銅箔層積板以及處理液
US7521806B2 (en) 2005-06-14 2009-04-21 John Trezza Chip spanning connection
KR101335480B1 (ko) 2006-03-30 2013-12-02 아토테크 도이칠란드 게엠베하 홀 및 캐비티를 금속으로 충전하기 위한 전기분해 방법
CN103444275A (zh) 2007-06-15 2013-12-11 美录德有限公司 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板
JP4620713B2 (ja) 2007-09-28 2011-01-26 日立ビアメカニクス株式会社 プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
US8541695B2 (en) 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077809A (ja) 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
US20130062210A1 (en) 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP6016004B2 (ja) * 2011-09-29 2016-10-26 日立化成株式会社 配線基板及びその製造方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04187793A (ja) * 1990-11-20 1992-07-06 Fujitsu Ltd 半導体装置及びその製造方法
JPH1143797A (ja) * 1997-07-25 1999-02-16 Hideo Honma ビアフィリング方法
JP2000200975A (ja) * 1998-04-10 2000-07-18 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JPH11315385A (ja) * 1998-04-30 1999-11-16 Ebara Corp 基板のめっき方法及び装置
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP2001291954A (ja) * 2000-02-01 2001-10-19 Shinko Electric Ind Co Ltd ビアフィリングめっき方法
JP2002004083A (ja) * 2000-04-18 2002-01-09 Shinko Electric Ind Co Ltd ヴィアフィリング方法
JP2003060349A (ja) * 2001-08-08 2003-02-28 Toyota Industries Corp ビアホールの銅メッキ方法
JP2005019577A (ja) * 2003-06-25 2005-01-20 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP2007180359A (ja) * 2005-12-28 2007-07-12 Shinko Electric Ind Co Ltd スルーホールの充填方法
US20070158852A1 (en) * 2006-01-09 2007-07-12 Phoenix Precision Technology Corporation Circuit Board with Conductive Structure and Method for Fabricating the same
JP2008021770A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 基板およびその製造方法
JP2009117448A (ja) * 2007-11-02 2009-05-28 Cmk Corp プリント配線板の製造方法
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
JP2013118370A (ja) * 2011-12-05 2013-06-13 Samsung Electro-Mechanics Co Ltd ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
JP2015028973A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 配線板および配線板の製造方法

Also Published As

Publication number Publication date
WO2015053083A1 (ja) 2015-04-16
CN105612819B (zh) 2018-06-22
US10165691B2 (en) 2018-12-25
US20160249463A1 (en) 2016-08-25
CN105612819A (zh) 2016-05-25
JP6327463B2 (ja) 2018-05-23

Similar Documents

Publication Publication Date Title
JP6350062B2 (ja) 多層配線基板の製造方法
JP6350064B2 (ja) 多層配線基板の製造方法
JP6327463B2 (ja) 多層配線基板の製造方法
JP6641717B2 (ja) 多層配線基板の製造方法
JP6241641B2 (ja) 多層配線基板の製造方法
JPWO2017006739A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
TW201251533A (en) Print circuit board and method of manufacturing the same
US20180223412A1 (en) Roughened copper foil, copper clad laminate, and printed circuit board
JP2010153628A (ja) 多層配線基板の製造方法
JP2019029609A (ja) 配線基板及びその製造方法
JP5051443B2 (ja) 多層配線基板の製造方法
WO2015053082A1 (ja) 多層配線基板及びその製造方法
JP5077662B2 (ja) 多層配線基板の製造方法
JP7325000B2 (ja) 表面処理銅箔、並びに、それを用いた銅張積層板、樹脂付銅箔および回路基板
JP2019029610A (ja) 配線基板及びその製造方法
JP2008218540A (ja) 配線基板の製造方法
JP2008010517A (ja) プリプレグとフレキシブルリジット配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180404

R151 Written notification of patent or utility model registration

Ref document number: 6327463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250