JP6641717B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP6641717B2
JP6641717B2 JP2015079257A JP2015079257A JP6641717B2 JP 6641717 B2 JP6641717 B2 JP 6641717B2 JP 2015079257 A JP2015079257 A JP 2015079257A JP 2015079257 A JP2015079257 A JP 2015079257A JP 6641717 B2 JP6641717 B2 JP 6641717B2
Authority
JP
Japan
Prior art keywords
hole
plating
filled
electrolytic
current density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015079257A
Other languages
English (en)
Other versions
JP2016201416A (ja
Inventor
信之 吉田
信之 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2015079257A priority Critical patent/JP6641717B2/ja
Priority to CN201580078601.7A priority patent/CN107432087B/zh
Priority to PCT/JP2015/082926 priority patent/WO2016163049A1/ja
Priority to US15/564,157 priority patent/US10609823B2/en
Publication of JP2016201416A publication Critical patent/JP2016201416A/ja
Application granted granted Critical
Publication of JP6641717B2 publication Critical patent/JP6641717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Description

本発明は、多層配線基板の製造方法に関するものであり、特には、電解フィルドめっき液を用いて層間接続を形成する多層配線基板の製造方法に関するものである。
従来、プリプレグ又は樹脂フィルムとその両側の金属箔とを積層一体化し、ドリルあるいはレーザによりビアホール用穴を設けて、下地無電解めっき層を形成した後、電解フィルドめっき液を用いて形成した電解めっき層（以下、単に「電解フィルドめっき層」ということがある。）で、前記ビアホール用穴を穴埋めする多層配線基板の製造方法が採用されている。
近年、絶縁層厚と比較しビア径が小さく、かつ金属箔と積層一体化された絶縁材を貫通したビアホール（以下、単に「スルーホール」ということがある。）を、下地無電解めっき層を形成した後に電解フィルドめっき液を用いて穴埋めする多層配線基板製造法も採用されている（特許文献１、２）。
特許第４２５６６０３号公報 特開２００９−１４１０４９号公報
コンフォーマル工法やダイレクトレーザ工法によるレーザ加工によって形成されるビアホール用穴では、レーザ加工の入り口であるビアホール用穴の開口部に、金属箔の飛び出しが生じるが、この金属箔の飛び出しによって、ビアホール用穴の断面形状は、開口部が内部よりもむしろ狭くなる場合がある。このようなビアホール用穴に対して、電解フィルドめっきを充填する場合、開口部の金属箔の飛び出し上に析出した電解フィルドめっき層が、ビアホール用穴の内部に電解フィルドめっきが充填する前に、ビアホール用穴の開口部を塞いでしまい、めっきボイドが発生する一要因となっている。
近年、小型化や薄型化の要求が益々高まっており、ビアホール用穴の直径はより小さく、絶縁層厚はより薄く、アスペクト比はより大きくなる傾向がある。一方絶縁材を貫通したビアホール（スルーホール）をレーザ加工にて形成した場合、この開口部の金属箔の飛び出しは、スルーホール用穴の直径や深さに対して相対的に大きくなり、めっきボイドの発生に影響しやすくなっている。スルーホール内部に発生するボイドは、長時間の使用や過酷条件化での使用により、不具合を生じることも考えられる。
特許文献１による方法では、スルーホールをレーザ加工にて開口部両側から絶縁材中心部に向かってテーパー形状に形成することにより銅めっきを充填させる多層配線基板の製造方法が開示されている。この方法によればスルーホールを容易に銅めっきで充填されることができるが、やはり開口部の金属箔の飛び出しによりめっきボイドの発生に影響される。
本発明は、絶縁層厚と同程度、あるいはそれ以下の径を有するレーザ加工にて形成したスルーホール用穴に対して、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することを目的としている。
本発明は、以下に関する。
１． 絶縁層の両側に金属箔を積層一体化した金属箔張り積層板に対し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記絶縁層両側の金属箔及び絶縁層を貫通するスルーホール用穴と、このスルーホール用穴の開口部に形成される絶縁層両側の金属箔の飛び出しと、この金属箔の飛び出しと前記スルーホール用穴の内壁との間に形成される下方空間と、を設ける工程（１）と、前記スルーホール用穴内及び絶縁層両側の金属箔上に、電解フィルドめっき層を形成することによって前記スルーホール用穴を穴埋めし、前記絶縁層両側の金属箔同士を電気的に接続するスルーホールを形成する工程（２）と、前記電解フィルドめっき層を形成後の絶縁層両側の金属箔を回路加工して配線を形成する工程（３）と、を有する多層配線基板の製造方法であって、前記工程（２）における、電解フィルドめっき層の形成によるスルーホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われる多層配線基板の製造方法。
２． 前記工程（２）における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、スルーホールの断面形状が、スルーホール用穴の開口部に形成された絶縁層両側の金属箔の飛び出しと前記スルーホール用穴の内壁との間の下方空間を電解フィルドめっき層が充填した時点以降である項１に記載の多層配線基板の製造方法。
３． 前記工程（２）における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、スルーホール用穴の開口部に形成された絶縁層両側の金属箔の飛び出しと前記スルーホール用穴の内壁との間の下方空間を電解フィルドめっき層が充填し、かつ、めっきボイドが形成される前である項１又は２に記載の多層配線基板の製造方法。
４． 前記工程（２）における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の５０％以上である項１から３の何れか一項に記載の多層配線基板の製造方法。
５． 前記工程（２）における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、前記一旦低下させる直前の電流密度以上である項１から４の何れか一項に記載の多層配線基板の製造方法。
本発明によれば、絶縁層厚と同程度、あるいはそれ以下の径を有するレーザ加工にて形成したスルーホール穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することができる。
本発明の一実施形態（実施例１〜５）の多層配線基板の製造方法の工程（１）を示す。 本発明の一実施形態（実施例１〜５）の多層配線基板の製造方法の工程（２）を示す。 本発明の一実施形態（実施例１〜５）の多層配線基板の製造方法の工程（３）を示す。 本発明の一実施形態（実施例６）の多層配線基板の製造方法の工程（２）を示す。 比較例１の多層配線基板の製造方法の工程（２）を示す。
本発明の多層配線基板の製造方法としては、絶縁層の両側に金属箔を積層一体化した金属箔張り積層板に対し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記絶縁層両側の金属箔及び絶縁層を貫通するスルーホール用穴と、このスルーホール用穴の開口部に形成される絶縁層両側の金属箔の飛び出しと、この金属箔の飛び出しと前記スルーホール用穴の内壁との間に形成される下方空間と、を設ける工程（１）と、前記スルーホール用穴内及び絶縁層両側の金属箔上に、電解フィルドめっき層を形成することによって前記スルーホール用穴を穴埋めし、前記絶縁層両側の金属箔同士を電気的に接続するスルーホールを形成する工程（２）と、前記電解フィルドめっき層を形成後の絶縁層両側の金属箔を回路加工して配線を形成する工程（３）と、を有する多層配線基板の製造方法であって、前記工程（２）における、電解フィルドめっき層の形成によるスルーホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われる多層配線基板の製造方法が挙げられる。
本発明の多層配線基板の製造方法では、工程（１）において、絶縁層の両側に金属箔を積層一体化した金属箔張り積層板に対し、コンフォーマル工法又はダイレクトレーザ工法を用いて、スルーホール用穴を設けるため、スルーホール用穴の開口部に絶縁層両側の金属箔の飛び出しが生じ、この絶縁層両側の金属箔の飛び出しとスルーホール用穴の内壁との間に下方空間が形成される。絶縁層両側の金属箔の飛び出しの裏面近傍の領域である直下部は、下方空間の中でも、電解フィルドめっき液の液流が回り込みにくい領域となる。このため、この直下部を含む下方空間は、電解フィルドめっき液の促進剤が吸着し易くなっており、電解フィルドめっきの初期段階では、まずこの直下部を起点として下方空間に電解フィルドめっき層が形成され、下方空間が充填される。ここで、下方空間とは、絶縁層両側の金属箔の飛び出しとスルーホール用穴の内壁との間に囲まれる空間であり、詳細には、絶縁層両側の金属箔の飛び出しの先端同士を結ぶ直線とスルーホール用穴の内壁との間に囲まれる空間をいう。めっき促進剤は一旦吸着すると、同じ電流密度で電解フィルドめっきを継続する間は、そのまま留まる性質がある。このため、従来技術のように、同じ電流密度で電解フィルドめっきを継続すると、下方空間を充填したフィルドめっき層が、直下部を起点として成長を続け、スルーホール用穴の内部よりも先に開口部を塞いでしまうため、スルーホール用穴の内部にめっきボイドが発生しやすい傾向がある。
直下部とは、絶縁層両側の金属箔の飛び出しとスルーホール用穴の内壁との間に形成される下方空間の中でも、絶縁層両側の金属箔の飛び出しの裏面近傍の領域をいう。この直下部は、コンフォーマル工法又はダイレクトレーザ工法でスルーホール用穴を形成した場合に、絶縁層を形成する樹脂と、直上の金属箔との間で、レーザ加工のされやすさ（熱分解温度）に大きな違いがあることにより、金属箔の開口先端よりも、金属箔の直下にある絶縁層の内壁が凹むことにより形成される。特に、絶縁層として、補強繊維を有するプリプレグを用いる場合は、金属箔の直下部には、接着のための樹脂が存在し、この樹脂は補強繊維よりもレーザ加工されやすいため、直下部の樹脂が、金属箔やスルーホール用穴の内部の内壁に比べて大きく凹む傾向がある。このため、この直下部に電解フィルドめっき液の促進剤が吸着しやすいので、電解フィルドめっき層が早く（厚く）成長し、スルーホール用穴の開口部を塞いでしまう傾向がある。
本発明の多層配線基板の製造方法によれば、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させるため、このときに、下方空間の直下部に形成される電解フィルドめっき層に吸着していた促進剤を離れさせることができる。このときに、電解フィルドめっき層が下方空間を充填した状態になっていれば、スルーホール用穴の内部の直径が開口部の直径（直下部の電解フィルドめっき層が厚く成長した箇所の直径）よりも小さいので、直下部に対応するスルーホール用穴の開口部はめっき抑制剤が吸着しやすく、一方、スルーホール用穴の内部はめっき促進剤が吸着しやすくなっている。このため、電解フィルドめっきの電流密度を再び増加させた後は、直下部を起点とする電解フィルドめっき層の成長が抑制されるので、電解フィルドめっき層がスルーホール用穴の開口部を塞いでしまうことなく、スルーホール用穴の内部に優先的に電解フィルドめっき層が形成される。したがって、絶縁層厚と同程度、あるいは同程度よりも小さい径を有するスルーホール穴に対しても、電解フィルドめっき層のめっきボイドを抑制することが可能になる。
前記工程（２）における、電解フィルドめっきの電流密度を一旦低下させるタイミングは、スルーホールの断面形状が、スルーホール用穴の開口部に形成された絶縁層両側の金属箔の飛び出しと前記スルーホール用穴の内壁との間の下方空間を電解フィルドめっき層が充填した時点以降であるようにする。このように、電解フィルドめっき層が下方空間を充填した状態になっていれば、スルーホール用穴の内部の直径が開口部の直径（直下部の電解フィルドめっき層が厚く成長した箇所の直径）よりも小さいので、スルーホール用穴の開口部はめっき抑制剤がより吸着しやすく、スルーホール用穴の内部は促進剤がより吸着しやすくすることができる。一方、電解フィルドめっき層が下方空間を充填する前の状態では、スルーホール用穴の内部の直径が、直下部の電解フィルドめっき層が厚く成長した箇所の直径よりも大きい。このため、スルーホール用穴の内部の電解フィルドめっき層上よりも、開口部に近い下方空間の直下部に形成される電解フィルドめっき層上にめっき促進剤が吸着しやすいので、下方空間の直下部の電解フィルドめっき層が成長を続け、開口部を塞いでしまうため、ボイドが発生しやすい。
前記工程（２）における、電解フィルドめっきの電流密度を一旦低下させるタイミングは、スルーホール用穴の開口部に形成された絶縁層両側の金属箔の飛び出しと前記スルーホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、めっきボイドが形成される前であるようにする。これにより、より確実に、スルーホール用穴の内部に電解フィルドめっき層を充填することができる。
工程（２）における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の５０％以上であるのが望ましい。ここで、電流密度の低下率とは、電流密度を低下させる割合であり、例えば、初期の電流密度１Ａ／ｄｍ２からの低下率が５０％の場合、低下させた後の電流密度は、０．５Ａ／ｄｍ２であることを意味する。また、電流密度を低下させるとは、電流密度を０Ａ／ｄｍ２にすることを含む。これにより、下方空間の直下部に形成される電解フィルドめっき層に吸着していためっき促進剤を、確実に離れさせることができる。このため、電解フィルドめっき層が下方空間を充填した状態になっていれば、スルーホール用穴の内部の直径が開口部の直径（直下部の電解フィルドめっき層が厚く成長した箇所の直径を含む。）よりも小さいので、スルーホール用穴の開口部はめっき抑制剤がより吸着しやすく、一方、スルーホール用穴の内部は促進剤がより吸着しやすくすることができる。
工程（２）における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、一旦低下させる直前の電流密度以上であるのが望ましい。これにより、より短時間で、スルーホール用穴の内部に電解フィルドめっき層を充填することができ、生産効率が向上する。
また、本発明の多層配線基板の製造方法のように、電解フィルド銅めっきの途中で、一旦電流密度を低下させた場合は、一段目の電解フィルド銅めっき層と二段目の電解フィルド銅めっき層との間に筋が観察される。この筋によって、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を識別することができ、その結果、スルーホールの断面形状から、一段目の電解フィルド銅めっき層が下方空間を充填した状態であるか否かを確認することができる。したがって、一段目の電解フィルド銅めっきの条件や一段目の電解フィルド銅めっき層の厚みを管理するのも容易である。
本発明に多層配線基板の製造方法のように電解フィルド銅めっきの途中で一旦電流密度を低下させる回数は一度に限らず、二度、三度と繰り返してもよい。この場合一段目の電解フィルドめっきと二段目以降のフィルド銅めっき層のそれぞれの厚さを、ボイドが発生しないように制御することが好ましい。
金属箔張り積層板は、多層配線基板の一般的な内層に用いるもので、一般的に、補強基材に樹脂組成物を含浸したプリプレグ（樹脂含浸基材）の必要枚数の上面及び又は下面に、銅、アルミニウム、真鍮、ニッケル、鉄等の単独、合金又は複合箔からなる金属箔を積層一体化したものである。
プリプレグは、絶縁層両側の銅箔を接着する絶縁層となるものであり、補強基材であるガラス繊維等に樹脂組成物（樹脂ワニス）を含浸させ、半硬化のＢステージ状態にした接着性を有する樹脂フィルムをいう。プリプレグとしては、一般的な多層配線基板に用いるプリプレグが使用できる。また、プリプレグ以外に、ガラス繊維等の補強基材を有しない樹脂フィルムを用いることもできる。このようなガラス繊維等の補強基材を有しない樹脂フィルムとしては、多層配線基板で内層材と絶縁層両側の銅箔を接着するために用いられる高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等が挙げられる。
上記の樹脂組成物としては、多層配線基板の絶縁材料として用いられる公知慣例の樹脂組成物を用いることができる。通常、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、フェノ−ル樹脂、エポキシ樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の１種類又は２種類以上を混合して用い、必要に応じてタルク、クレー、シリカ、アルミナ、炭酸カルシュウム、水酸化アルミニウム、三酸化アンチモン、五酸化アンチモン等の無機質粉末充填剤、ガラス繊維、アスベスト繊維、パルプ繊維、合成繊維、セラミック繊維等の繊維質充填剤を添加したものである。
また、樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂がブレンドされてあっても良い。さらに必要に応じて有機溶媒、難燃剤、硬化剤、硬化促進剤、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えて調合する。
上記の補強基材としては、ガラス、アスベスト等の無機質繊維、ポリエステル、ポリアミド、ポリアクリル、ポリビニルアルコール、ポリイミド、フッ素樹脂等の有機質繊維、木綿等の天然繊維の織布、不織布、紙、マット等を用いるものである。
通常、補強基材に対する樹脂組成物の付着量が、乾燥後のプリプレグの樹脂含有率で２０〜９０質量％となるように補強基材に含浸又は塗工した後、通常１００〜２００℃の温度で１〜３０分加熱乾燥し、半硬化状態（Ｂステージ状態）のプリプレグを得る。このプリプレグを通常１〜２０枚重ね、その両面に金属箔を配置した構成で加熱加圧して積層一体化する。
積層一体化のための成形条件としては通常の積層板の手法が適用でき、例えば多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用し、通常、温度１００〜２５０℃、圧力２〜１００ｋｇｆ／ｃｍ２（１９６ｋＰａ〜９．８１ＭＰａ）、加熱時間０．１〜５時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件５０〜１５０℃、０．１〜５ＭＰａの条件で減圧下又は大気圧の条件で行ったりする。絶縁層となるプリプレグの厚みは用途によって異なるが、通常０．１〜５．０ｍｍの厚みのものが良い。
金属箔は、一般的な多層配線基板に用いる金属の箔が使用できる。本発明に用いる金属箔の表面粗さは、ＪＩＳＢ０６０１に示す１０点平均粗さ（Ｒｚ）が両面とも２．０μｍ以下であることが電気特性上好ましい。金属箔には銅箔、ニッケル箔、アルミニウム箔等を用いることができるが、通常は銅箔を使用する。銅箔の製造条件は、硫酸銅浴の場合、硫酸５０〜１００ｇ／Ｌ、銅３０〜１００ｇ／Ｌ、液温２０℃〜８０℃、電流密度０．５〜１００Ａ／ｄｍ２の条件、ピロリン酸銅浴の場合、ピロリン酸カリウム１００〜７００ｇ／Ｌ、銅１０〜５０ｇ／Ｌ、液温３０℃〜６０℃、ｐＨ８〜１２、電流密度１〜１０Ａ／ｄｍ２の条件が一般的によく用いられ、銅の物性や平滑性を考慮して各種添加剤を入れる場合もある。
金属箔の樹脂接着面に行う防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより金属箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。防錆処理金属の量は、金属の種類によって異なるが、合計で１０〜２，０００μｇ／ｄｍ２が好適である。防錆処理が厚すぎると、エッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。さらに、防錆処理上にクロメート処理層が形成されていると樹脂とのピール強度低下を抑制できるため有用である。
スルーホールは、２層以上の複数の配線の層間を接続するためのめっき層が形成された、多層配線板を貫通した層間接続穴である。スルーホール用穴とは、スルーホールを形成するための貫通穴であり、めっき層が形成される前の状態をいう。また、スルーホールには、スルーホール用穴の穴内表面にめっき層を形成したもののほか、穴内部がすべてめっき層で穴埋めされたフィルドビアも含まれる。スルーホールの直径は、絶縁層の厚さと１／３から同程度のものがフィルドビアを形成しやすいが、直径が絶縁層の厚さよりも小さくなればなるほど、従来の方法ではボイドが発生しやすくなる。
電解フィルドめっき層の下地となる無電解めっき層は、スルーホール用穴を設けた後の基板表面全面に設けた無電解めっき層で、絶縁層両側の金属箔の表面、スルーホール用穴の穴内側面スルーホールなどにめっきされる。この無電解めっき層は、多層配線基板の製造に一般的に用いられる薄付けタイプの無電解銅めっき液を用いて形成することができる。
電解フィルドめっき層は、電解フィルドめっき液によって形成される電解めっき層のことをいう。一度目の電解フィルドめっき層の厚さは、絶縁層両側の金属箔上の厚さとしては、１〜１０μｍが好ましく、より好ましくは２〜５μｍの範囲で設ける。また、二度目の電解フィルドめっき層の厚さは、絶縁層両側の金属箔上の厚さとしては、配線として使用でき、なおかつスルーホール用穴を電解フィルドめっき層で完全に埋め込むことができればよく、絶縁層両側の金属箔上の厚さとして、１〜１００μｍの範囲であるのが好ましく、１０〜５０μｍの範囲であるのがより好ましい。
電解フィルドめっき液は、一般に硫酸銅めっき浴中にめっき成長を抑制するめっき抑制剤と、めっき成長を促進するめっき促進剤とを添加したものである。
めっき抑制剤は、物質の拡散則に伴い、スルーホール用穴の内部には吸着し難く、基板表面には吸着し易いことを応用して、スルーホール用穴の内部と比較して基板表面のめっき成長速度を遅くすることで、スルーホール用穴の内部を電解フィルド銅めっき層によって充填させ、スルーホール用穴の直上部分とスルーホール用穴の直上部分以外の部分とで、基板表面に平滑な電解フィルド銅めっき層を形成する効果があるといわれている。めっき抑制剤としては、ポリアルキレングリコールなどのポリエーテル化合物、ポリビニルイミダゾリウム４級化物、ビニルピロリドンとビニルイミダゾリウム４級化物との共重合体などの窒素含有化合物などを用いることができる。
めっき促進剤は、スルーホール用穴内の側面、基板表面に、一様に吸着し、続いて、スルーホール用穴の内部ではめっきの成長に伴い、表面積が減少していき、スルーホール用穴内の促進剤の分布が密になることを利用して、スルーホール用穴の内部のめっき速度が基板表面のめっき速度より速くなり、スルーホール用穴の内部を電解フィルド銅めっき層によって充填させ、スルーホール用穴の直上部分とスルーホール用穴の直上部分以外の部分とで、基板表面に平滑な電解フィルド銅めっき層を形成する効果があるといわれている。めっき促進剤としては、３−メルカプト−１−プロパンスルホン酸ナトリウムもしくは２−メルカプトエタンスルホン酸ナトリウムで表される硫黄化合物、もしくはビス−（３−スルフォプロピル）−ジスルファイドジソディウム等で表される硫黄化合物を用いることができる。これらめっき促進剤は、ブライトナー（光沢剤）と呼ばれる銅めっき液に添加する添加物の一種でもある。
上記めっき抑制剤やめっき促進剤は、１種、もしくは２種以上を混合して用いる。これらの水溶液の濃度は特に限定されないが、数質量ｐｐｍ〜数質量％の濃度で用いることができる。
以下、本発明の一実施形態の多層配線基板の製造方法を、図１〜図３を用いて説明する。
まず、図１の工程（１−１）に示すように、プリプレグ３とその両側に配線１０用の銅箔４とを積層一体化した銅箔張り積層板２２を準備し、その配線１０用の銅箔４に黒化処理層（図示しない。）を設けた後、図１の工程（１−２）に示すように、ダイレクトレーザ加工によりスルーホール用穴５を設ける。スルーホール用穴５の開口部に配線１０用の銅箔４の飛び出し１２が生じ、この配線１０用の銅箔４の飛び出し１２とスルーホール用穴５の内壁１８との間に下方空間１３が形成される。この銅箔４の飛び出し量（飛び出しの長さ）は、３〜１０μｍである。また、配線１０用の銅箔４の飛び出し１２とスルーホール用穴５の内壁１８との間に形成される下方空間１３の中でも、配線１０用の銅箔４の飛び出し１２の裏面近傍の領域には、直下部１７が形成される。なお、本実施の形態では、配線１０用の銅箔４を接着する絶縁層３として、ガラス繊維等の補強基材を有する樹脂フィルムであるプリプレグ３を用いたが、このプリプレグ３以外に、一般の多層配線基板に用いられる、補強基材を有しない高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等の樹脂フィルムを用いることができる。また、本実施の形態では、配線１０用の金属箔４として銅箔４を用いたが、これ以外にも、多層配線基板の材料として用いられるニッケル箔、アルミニウム箔、これらの複合箔等を用いることができる。また、絶縁層３と金属箔４としては、銅箔４上に補強基材を有する樹脂フィルム又は補強基材を有しない樹脂フィルムが配置された、片面銅箔付樹脂フィルムを用いて形成してもよい。
プリプレグの両側に銅箔とを積層一体化する方法は、プリプレグと銅箔とを積層プレスする方法を用いることができる。絶縁層の厚みは、６０〜３００μｍ程度、望ましくは１００〜１５０μｍがよく、銅箔の厚みは、３〜１２μｍである。
配線用の銅箔上に形成する黒化処理層は、一般の多層配線基板において、銅箔と絶縁層との接着のために形成される公知のもので形成できる。このような黒化処理層としては、酸化銅処理やエッチングにより銅箔の表面に凹凸を形成することで形成するものが挙げられる。
また、スルーホール用穴の形成に用いることができるレーザとしては、ＣＯ２やＣＯ、エキシマ等の気体レーザやＹＡＧ等の固体レーザがある。ＣＯ２レーザが容易に大出力を得られ、また近年開発が進んでいるダイレクトレーザ工法によれば、直径５０μｍ以下のスルーホール用穴の加工も可能である。
次に、塩化鉄第二鉄水溶液や過硫酸ナトリウム、硫酸−過酸化水素水混合水溶液などのエッチング液により、上記の配線１０用の銅箔４の厚さが、１〜５μｍ程度になるまでハーフエッチングする。この処理により、銅箔４の上に形成された黒化処理層（図示しない。）は除去される。
次に、デスミア処理を行ってスルーホール用穴の壁面にある樹脂残渣を取り除いた後、銅箔上及びスルーホール用穴の内部に触媒核を付与後、無電解銅めっき層（図示しない。）を形成する。例えば、触媒核の付与には、パラジウムイオン触媒であるアクチベーターネオガント（アトテック・ジャパン株式会社製、商品名。「ネオガント」は登録商標。）やパラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成株式会社製、商品名）を使用する。本実施の形態における上記パラジウム触媒の銅箔４上への吸着量は０．０３〜０．６μｇ／ｃｍ２の範囲であり、更に望ましくは、０．０５〜０．３μｇ／ｃｍ２の範囲である。パラジウム触媒を吸着させる際の処理温度は、１０〜４０℃が好ましい。処理時間をコントロールすることにより、パラジウム触媒の銅箔上への吸着量をコントロールすることができる。
また、無電解銅めっき層の形成には、ＣＵＳＴ２０００（日立化成株式会社製、商品名。「ＣＵＳＴ」は登録商標。）やＣＵＳＴ２０１（日立化成株式会社製、商品名）等の市販の無電解銅めっき液が使用できる。これらの無電解銅めっき液は、硫酸銅、ホルマリン、錯化剤、水酸化ナトリウムを主成分とする。無電解銅めっき層の厚さは、次の電解フィルド銅めっき層を形成するための給電を行うことができる厚さであればよく、０．１〜５μｍの範囲で、より好ましくは０．５〜１．０μｍの範囲である。
次に、図２の工程（２−１）に示すように、無電解銅めっき層（図示しない。）を形成した上に、スルーホール用穴５を完全に穴埋めしない程度の一段目の電解フィルド銅めっき層７を形成する。詳細には、一段目の電解フィルド銅めっき層７が下方空間１３を充填した状態とする。電解フィルド銅めっき層７の厚さは、絶縁層３両側の銅箔４上の電解フィルド銅めっき層７の厚さよりも、スルーホール用穴５内の電解フィルド銅めっき層７の厚さが厚くなり、絶縁層３両側の銅箔４上の厚さとしては、１．０〜５．０μｍの範囲で、スルーホール用穴５内の厚さとして、１．５〜２０μｍの範囲程度に設ける。このような、電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、４〜２０分程度である。
次に、一段目の電解フィルド銅めっきの電流密度を、一段目の電解フィルド銅めっきの途中で、一旦０．３Ａ／ｄｍ２以下に低下させ、電流密度を低下させた電解フィルドめっきを約１分間行う。これによって、下方空間に形成される電解フィルドめっき層に吸着していためっき促進剤を離れさせることができる。この電流密度を低下させた電解フィルドめっきを行う時間、即ち、電解フィルド銅めっきの電流密度を一旦低下させたまま保持する時間は、１秒以上であれば、めっき促進剤を離れさせる効果を有するが、１０分以内であれば、電解フィルド銅めっきの作業効率をあまり低下させずに済むため好ましい。この一旦電流密度を低下させる直前のスルーホール１５の断面形状は、図２の工程（２−１）に示すように、配線１０用の銅箔４の飛び出し１２とスルーホール用穴５の内壁１８との間に形成された下方空間１３が、一段目の電解フィルド銅めっき層７で充填されるようにする。このように、一段目の電解フィルドめっき層７を形成した後のスルーホール１５の断面形状が、一段目の電解フィルドめっき層７が下方空間１３を充填した状態になっていることにより、銅箔４の直下部１７に対応するスルーホール用穴５の開口部はめっき抑制剤が吸着しやすく、一方、スルーホール用穴５の内部はめっき促進剤が吸着しやすくなる。
次に、電解フィルドめっきの電流密度を再び１．０Ａ／ｄｍ２に増加させ、二段目の電解フィルド銅めっきを行う。図２の工程（２−２）に示すように、電解フィルドめっきの電流密度を再び増加させた後の二段目の電解フィルドめっきでは、直下部１７を起点とする二段目の電解フィルドめっき層９の成長が抑制されるので、二段目の電解フィルドめっき層９がスルーホール用穴５の開口部を塞いでしまうことなく、スルーホール用穴５の内部に優先的に二段目の電解フィルドめっき層９が形成される。したがって、絶縁層３厚と同程度の径を有するスルーホール用穴５に対しても、二段目の電解フィルドめっき層９のめっきボイドを抑制することが可能になる。この二段目の電解フィルド銅めっき層９により、スルーホール用穴５の内部が完全に穴埋めされ、配線１０となるスルーホール用穴５上の部分とスルーホール用穴５以外の部分とが平坦になる。二段目の電解フィルドめっき層９には、通常の多層配線基板で使用されるフィルドビア用硫酸銅電気めっきが使用でき、一段目の電解フィルド銅めっき層７を形成したときの電解フィルドめっき液でもよいし、異なっても構わない。一段目の電解フィルド銅めっき層７と二段目の電解フィルド銅めっき層９の形成に使用する電解フィルド銅めっき液が同じであれば、同じ電解フィルド銅めっき液に浸漬した状態のままで、一段目の電解フィルド銅めっき、電流密度を低下させた電解フィルド銅めっき及び二段目の電解フィルド銅めっきを形成できるため、作業性がよい。二段目の電解フィルドめっき層９の厚さは、配線として使用でき、なおかつスルーホールを導体金属で埋め込むことができればよく、絶縁層３両側の銅箔４及び一段目の電解フィルド銅めっき層７上の厚さとしては、１〜２０μｍの範囲であることが好ましく、１〜５μｍの範囲である事がより好ましい。このような、電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で４〜９０分程度、好ましくは４〜２２分程度である。一般に、電解フィルド銅めっきではスルーホール用穴の壁面と表面は同程度に銅が析出するため、二段目の電解フィルド銅めっき層９をスルーホール用穴の内部に埋めこむ際のアスペクトが増加する。
なお、本実施の形態では、電解フィルドめっき層の形成によるスルーホール用穴の穴埋めが二段階に分けて行われているが、スルーホール用穴の穴埋めは二段階に限定されず、二段階以上に分けて行なってもよい。二段階以上に分けて、スルーホール用穴の穴埋めを行なう場合、二段階目以降のそれぞれの電解フィルドめっき層の形成の前に、電解フィルド銅めっきの電流密度を一旦低下させることで、よりボイドの抑制が容易になる。
次に、ドライフィルムレジスト等を使用して、エッチングレジストを形成する。スルーホール用穴上と配線となるべき個所以外からは、現像によってエッチングレジストを取り除く。
次に図３の工程（３）に示すように、配線１０以外の部分をエッチング除去したのち、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いてエッチングレジスト（図示しない。）の剥離を行い、配線１０を形成する。以上示した方法により、絶縁層３両側の配線１０同士をスルーホール１５で電気的に接続した２層の配線１０を有する多層配線基板２３が完成する。さらに多層の配線１０を有する多層配線基板２３を作製する場合は、この多層配線基板２３の配線１０の表面を粗面化等し、この配線１０の上に形成される絶縁層（図示しない。）との密着性を向上させながら、プリプレグと銅箔とを積層等して作製する。
以下、本発明を実施例に基づいて説明するが、本発明は、本実施例に限定されない。
（実施例１）
まず、図１の工程（１−１）に示すように絶縁層３の両側に配線１０用の銅箔４を積層一体化した銅箔張り積層板（厚さ０．１１ｍｍ）を準備した。次に、この銅箔４の表面に、厚さ０．３〜０．５μｍの黒化処理層（図示しない。）を形成した後、図１の工程（１−２）に示すように、ＣＯ２レーザによるダイレクトレーザ工法により、直径６０μｍのスルーホール用穴５を加工した。スルーホール用穴のアスペクト比は、約１．８であった。スルーホール用穴５の開口部に銅箔４の飛び出し１２が生じ、この銅箔４の飛び出し１２とスルーホール用穴５の内壁１８との間に下方空間１３が形成した。銅箔４の飛び出し量は、スルーホール用穴５の片側で約８μｍであった。また、配線１０用の銅箔４の飛び出し１２とスルーホール用穴５の内壁との間に形成される下方空間１３の中でも、配線１０用の銅箔４の飛び出し１２の裏面近傍の領域には、直下部１７が形成した。
次に、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸−過酸化水素水混合水溶液などのエッチング液により、銅箔の黒化処理層を取り除くために、銅箔の厚さが２〜３μｍになるまでハーフエッチングした。
次に、デスミア処理を行ってスルーホール壁面に付着した樹脂残渣を取り除いた。そして、銅箔上及びスルーホール用穴の内部に、パラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成株式会社製、商品名）を使用して触媒核を付与後、ＣＵＳＴ２０００（日立化成株式会社製、商品名。「ＣＵＳＴ」は登録商標。）を使用して、厚さ０．５μｍの電解フィルド銅めっきの下地となる無電解銅めっき層を形成した。
次に、図２の工程（２−１）に示すように、銅箔４上の厚さとしては２μｍ、スルーホール用穴５内中央部の厚さとして２〜５μｍの一段目の電解フィルド銅めっき層７を形成した。電解フィルド銅めっき液には、市販の直流電解めっき液ＣＵ−ＢＲＩＴＥ ＶＦＩＶ（株式会社ＪＣＵ製、商品名）を用いた。このとき、一段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約８分である。このとき、一段目の電解フィルド銅めっき層７を形成したスルーホール１５の断面形状は、一段目の電解フィルドめっき層７が下方空間１３を充填した状態であった。
次に、電解フィルド銅めっきの電流密度を一旦低下させるため、一度整流器の電源を切って０Ａ／ｄｍ２としたまま、１分間放置し、その後、連続して図２の工程（２−２）に示すように、銅箔４及び一段目の電解フィルド銅めっき層７上の厚さとしては、２２μｍの二段目の電解フィルド銅めっき層９により、スルーホール用穴５の充填を行った。このときの二段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約１００分であった。この間、基板は電解フィルド銅めっき液に浸漬したままであった。
次に、ドライフィルムレジストであるＳＬ−１２２９（日立化成株式会社、商品名）を使用して、厚さ２９μｍのエッチングレジストを形成した。スルーホール用穴上と配線１０となるべき個所以外からは、エッチングレジストを取り除いた。次に、図３の工程（３）に示すように、配線１０以外の銅をエッチング除去したのち、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いて、エッチングレジストの剥離を行い、配線１０を形成した。
（実施例２）
実施例１と同様にして、図１の工程（１−１）〜、図２の工程（２−１）までを進めた。次に、図２の工程（２−２）に示すように、銅箔４上の厚さとしては２μｍ、スルーホール用穴５内中央部の厚さとして２〜５μｍの一段目の電解フィルド銅めっき層７を形成する。電解フィルド銅めっき液には、実施例１と同じものを用いた。このときの一段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約８分であった。
次に、電解フィルド銅めっきの電流密度を１．０Ａ／ｄｍ２から０．３Ａ／ｄｍ２に落とし、１分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図２の工程（２−２）に示すように、銅箔４及び一段目の電解フィルド銅めっき層７上の厚さとしては、２２μｍの二段目の電解フィルド銅めっき層９により、スルーホール１５の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約１００分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例１と同様にして、図３の工程（３）までを進めた。
（実施例３）
実施例１と同様にして、図１の工程（１−１）〜、図２の工程（２−１）までを進めた。次に、図２の工程（２−２）に示すように、銅箔４上の厚さとしては２μｍ、スルーホール用穴５内中央部の厚さとして２〜５μｍの一段目の電解フィルド銅めっき層７を形成する。電解めっき液には、実施例１と同じものを用いた。このときの一段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約８分であった。
次に、電解フィルド銅めっきの電流密度を１．０Ａ／ｄｍ２から０．５Ａ／ｄｍ２に落とし、１分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図２の工程（２−２）に示すように、銅箔４及び一段目の電解フィルド銅めっき層７上の厚さとしては、２２μｍの二段目の電解フィルド銅めっき層９により、スルーホール用穴５の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約１００分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例１と同様にして、図３の工程（３）までを進めた。
（実施例４）
実施例１と同様にして、図１の工程（１−１）〜、図２の工程（２−１）までを進めた。次に、図２の工程（２−２）に示すように、銅箔４上の厚さとしては２μｍ、スルーホール用穴５内中央部の厚さとして２〜５μｍの一段目の電解フィルド銅めっき層７を形成する。電解めっき液には、実施例１と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約８分であった。
次に、電解フィルド銅めっきの電流密度を１．０Ａ／ｄｍ２から一度整流器の電源を切って０Ａ／ｄｍ２としたまま１分間放置し、再び電解フィルド銅めっきを継続し、その後、連続して図２の工程（２−２）に示すように、銅箔４及び一段目の電解フィルド銅めっき層７上の厚さとしては、２２μｍの二段目の電解フィルド銅めっき層９により、スルーホール用穴５の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、１．５Ａ／ｄｍ２の電流密度で、約６６分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例１と同様にして、図３の工程（３）までを進めた。
（実施例５）
実施例１と同様にして、図１の工程（１−１）〜、図２の工程（２−１）までを進めた。次に、図２の工程（２−２）に示すように、銅箔４上の厚さとしては１μｍ、スルーホール用穴５内中央部の厚さとして１〜７μｍの一段目の電解フィルド銅めっき層７を形成する。電解フィルドめっき液には、実施例１と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約４分であった。
次に、電解フィルド銅めっきの電流密度を１．０Ａ／ｄｍ２から０Ａ／ｄｍ２に落とし、１分間保持した。次いで連続して図２の工程（２−２）に示すように、銅箔４及び一段目の電解フィルド銅めっき層７上の厚さとしては、２μｍの二段目の電解フィルド銅めっきを行った。再び電解フィルド銅めっきの電流密度を１．０Ａ／ｄｍ２から０Ａ／ｄｍ２に落とし、１分間保持した。さらに二段目の電解フィルド銅めっき層９の上に２０μｍの三段目の電解フィルド銅めっきを行い、スルーホール用穴５の充填を行った。このとき、三段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約９２分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例１と同様にして、図３の工程（３）までを進めた。
（実施例６）
実施例１と同様にして、図１の工程（１−１）〜、図２の工程（２−１）までを進めた。次に、図４の工程（２−２）に示すように、銅箔４上の厚さとしては０．５μｍ、スルーホール用穴５内中央部の厚さとして０．５〜３μｍの一段目の電解フィルド銅めっき層７を形成する。電解フィルド銅めっき液には、実施例１と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約２分であった。このとき、一段目の電解フィルド銅めっき層７を形成したスルーホール１５の断面形状は、一段目の電解フィルド銅めっき層７が下方空間１３を充填しておらず、直下部１７の電解フィルド銅めっき層７の表面は、スルーホール用穴５内中央部よりもへこんでいる状態であった。
次に、電解フィルド銅めっきの電流密度を１．０Ａ／ｄｍ２から０．５Ａ／ｄｍ２に落とし、１分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図４の工程（２−２）に示すように、銅箔４及び一段目の電解フィルド銅めっき層７上の厚さとしては、２３．５μｍの二段目の電解フィルド銅めっき層９により、スルーホール１５の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約１０６分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例１と同様にして、図３の工程（３）までを進めた。
（比較例１）
実施例１と同様にして、図１の工程（１−１）〜、図２の工程（２−１）までを進めた。次に、図５の工程（２−２）に示すように、銅箔４上の厚さとしては２５μｍの一段目の電解フィルド銅めっき層７を、１段階で形成した。電解フィルド銅めっき液には、実施例１と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、１．０Ａ／ｄｍ２の電流密度で、約１０８分であった。次に、実施例１と同様にして、図３の工程（３）までを進めた。
表１に、実施例１〜６及び比較例１において、スルーホールの断面を顕微鏡で観察することにより、めっきボイドの発生頻度をまとめた。実施例１〜５では、ボイド発生頻度が０％で、スルーホール用穴を充填することができた。また、実施例６では、ボイド発生頻度が７５％で、スルーホール用穴をほぼ充填することができた。一方、比較例１では、ボイド発生がほぼ１００％となった。また、電解フィルド銅めっきの途中で、一旦電流密度を低下させた実施例１〜６では、一段目の電解フィルド銅めっき層と二段目の電解フィルド銅めっき層との間に筋が観察された。この筋によって、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を識別することができ、その結果、実施例１〜５のスルーホールの断面形状は、一段目の電解フィルド銅めっき層が下方空間を充填した状態であることが確認できた。また、実施例６のスルーホールの断面形状は、一段目の電解フィルド銅めっき層が、下方空間を充填しておらず、二段目の電解フィルド銅めっき層が、直下部を起点とする下方空間で厚く成長し、ボイドを残したまま開口部を塞ぐ場合があることがわかった。一方、比較例１のスルーホールの断面形状は、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を表す筋は観察されず、直下部を起点とする下方空間の電解フィルド銅めっき層が、スルーホールの内部のそれ以外の箇所よりも厚く成長し、ボイドを残したまま開口部を塞いでいることがわかった。
Figure 0006641717
３．プリプレグ又は絶縁層
４．金属箔又は銅箔
５．スルーホール用穴
７．一段目の電解フィルドめっき層又は一段目の電解フィルド銅めっき層
９．二段目の電解フィルドめっき層又は二段目の電解フィルド銅めっき層
１０．配線
１２．金属箔の飛び出し
１３．下方空間
１５．スルーホール又は層間接続
１６．ボイド
１７．直下部
１８．内壁
２２．金属箔張り積層板又は銅箔張り積層板
２３．多層配線基板

Claims (4)

  1. 絶縁層の両側に金属箔を積層一体化した金属箔張り積層板に対し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記絶縁層両側の金属箔及び絶縁層を貫通するスルーホール用穴と、このスルーホール用穴の開口部に形成される絶縁層両側の金属箔の飛び出しと、この金属箔の飛び出しと前記スルーホール用穴の内壁との間に形成される下方空間と、を設ける工程（１）と、
    前記スルーホール用穴内及び絶縁層両側の金属箔上に、電解フィルドめっき層を形成することによって前記スルーホール用穴を穴埋めし、前記絶縁層両側の金属箔同士を電気的に接続するスルーホールを形成する工程（２）と、
    前記電解フィルドめっき層を形成後の絶縁層両側の金属箔を回路加工して配線を形成する工程（３）と、を有する多層配線基板の製造方法であって、
    前記工程（２）において、
    前記電解フィルドめっき層の形成に用いられる電解フィルドめっき液にめっき促進剤及びめっき抑制剤が含まれ、
    前記電解フィルドめっき層の形成によるスルーホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われ、
    電解フィルドめっきの電流密度を一旦低下させるタイミングが、スルーホールの断面形状が、スルーホール用穴の開口部に形成された絶縁層両側の金属箔の飛び出しと前記スルーホール用穴の内壁との間の下方空間を電解フィルドめっき層が充填した時点以降であり、
    前記電解フィルドめっき層が前記下方空間を充填した状態において、前記金属箔の飛び出しの裏面近傍で前記スルーホール用穴の内壁よりも窪む直下部に対応する前記スルーホール用穴の開口部に前記めっき抑制剤を吸着させる一方、前記スルーホール用穴の内部に前記めっき促進剤を吸着させる、多層配線基板の製造方法。
  2. 前記工程（２）における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、スルーホール用穴の開口部に形成された絶縁層両側の金属箔の飛び出しと前記スルーホール用穴の内壁との間の下方空間を電解フィルドめっき層が充填し、かつ、めっきボイドが形成される前である請求項１に記載の多層配線基板の製造方法。
  3. 前記工程（２）における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の５０％以上である請求項１又は２に記載の多層配線基板の製造方法。
  4. 前記工程（２）における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、前記一旦低下させる直前の電流密度以上である請求項１から３の何れか一項に記載の多層配線基板の製造方法。
JP2015079257A 2015-04-08 2015-04-08 多層配線基板の製造方法 Active JP6641717B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015079257A JP6641717B2 (ja) 2015-04-08 2015-04-08 多層配線基板の製造方法
CN201580078601.7A CN107432087B (zh) 2015-04-08 2015-11-24 多层配线基板的制造方法
PCT/JP2015/082926 WO2016163049A1 (ja) 2015-04-08 2015-11-24 多層配線基板の製造方法
US15/564,157 US10609823B2 (en) 2015-04-08 2015-11-24 Method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015079257A JP6641717B2 (ja) 2015-04-08 2015-04-08 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016201416A JP2016201416A (ja) 2016-12-01
JP6641717B2 true JP6641717B2 (ja) 2020-02-05

Family

ID=57071821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015079257A Active JP6641717B2 (ja) 2015-04-08 2015-04-08 多層配線基板の製造方法

Country Status (4)

Country Link
US (1) US10609823B2 (ja)
JP (1) JP6641717B2 (ja)
CN (1) CN107432087B (ja)
WO (1) WO2016163049A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029610A (ja) * 2017-08-03 2019-02-21 日立化成株式会社 配線基板及びその製造方法
JP2019029609A (ja) * 2017-08-03 2019-02-21 日立化成株式会社 配線基板及びその製造方法
CN111508924B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN112203440A (zh) * 2019-07-08 2021-01-08 相互股份有限公司 电路板中的导通孔结构及其制造方法
CN116803219A (zh) * 2021-07-09 2023-09-22 住友电气工业株式会社 印刷布线板
CN113747673A (zh) * 2021-08-30 2021-12-03 德中（天津）技术发展股份有限公司 一种用激光分别加工电镀孔、线路掩膜和导电图案的制电路板方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197897A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Method of producing printed circuit board
JPH10290544A (ja) * 1997-04-14 1998-10-27 S M C:Kk 厚膜プリントコイルおよびその製造方法
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
EP1264918B1 (en) * 2001-06-07 2011-11-23 Shipley Co. L.L.C. Electrolytic copper plating method
JP4256603B2 (ja) 2001-08-02 2009-04-22 イビデン株式会社 積層配線板の製造方法
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
EP1598449B1 (en) * 2004-04-26 2010-08-04 Rohm and Haas Electronic Materials, L.L.C. Improved plating method
WO2006033315A1 (ja) * 2004-09-24 2006-03-30 Ibiden Co., Ltd. めっき方法及びめっき装置
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216712A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006283072A (ja) * 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
CN103444275A (zh) * 2007-06-15 2013-12-11 美录德有限公司 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8112884B2 (en) * 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
JP2009141049A (ja) 2007-12-05 2009-06-25 New Japan Radio Co Ltd スルーホールフィリング方法
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
CN101538727A (zh) * 2009-03-12 2009-09-23 深圳市博敏电子有限公司 Pcb板孔点电镀法
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
CN101711095A (zh) * 2009-04-16 2010-05-19 深圳市精诚达电路有限公司 Hdi挠性电路板镀铜填孔工艺
JP5587567B2 (ja) 2009-07-07 2014-09-10 株式会社Ｊｃｕ 銅めっき方法
JP6079150B2 (ja) * 2012-11-07 2017-02-15 凸版印刷株式会社 めっきによる貫通孔の銅充填方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
JP6327463B2 (ja) 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法

Also Published As

Publication number Publication date
CN107432087A (zh) 2017-12-01
CN107432087B (zh) 2019-10-22
US10609823B2 (en) 2020-03-31
JP2016201416A (ja) 2016-12-01
US20180084651A1 (en) 2018-03-22
WO2016163049A1 (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6641717B2 (ja) 多層配線基板の製造方法
JP6350062B2 (ja) 多層配線基板の製造方法
JP6350064B2 (ja) 多層配線基板の製造方法
JP6241641B2 (ja) 多層配線基板の製造方法
JP6327463B2 (ja) 多層配線基板の製造方法
US10280501B2 (en) Roughened copper foil, copper clad laminate, and printed circuit board
JP2010153628A (ja) 多層配線基板の製造方法
JP2019029609A (ja) 配線基板及びその製造方法
JP5051443B2 (ja) 多層配線基板の製造方法
JP7325000B2 (ja) 表面処理銅箔、並びに、それを用いた銅張積層板、樹脂付銅箔および回路基板
WO2015053082A1 (ja) 多層配線基板及びその製造方法
JP2019029610A (ja) 配線基板及びその製造方法
JP2008218540A (ja) 配線基板の製造方法
JP4839982B2 (ja) フレキシブルリジット配線板の製造方法
JP2010080702A (ja) 多層プリント配線板
KR20120009114A (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2003152339A (ja) フィルビア構造を有する多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20191002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R151 Written notification of patent or utility model registration

Ref document number: 6641717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250