JP2006216712A - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP2006216712A
JP2006216712A JP2005026897A JP2005026897A JP2006216712A JP 2006216712 A JP2006216712 A JP 2006216712A JP 2005026897 A JP2005026897 A JP 2005026897A JP 2005026897 A JP2005026897 A JP 2005026897A JP 2006216712 A JP2006216712 A JP 2006216712A
Authority
JP
Japan
Prior art keywords
via hole
hole
layer
radius
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005026897A
Other languages
English (en)
Inventor
Youhong Wu
有紅 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2005026899A priority Critical patent/JP2006216714A/ja
Priority to JP2005026897A priority patent/JP2006216712A/ja
Priority to CNA2006800038695A priority patent/CN101112142A/zh
Priority to EP06712597A priority patent/EP1848257B1/en
Priority to KR1020077017828A priority patent/KR101050697B1/ko
Priority to KR1020117004379A priority patent/KR101069572B1/ko
Priority to PCT/JP2006/301454 priority patent/WO2006082784A1/ja
Priority to KR1020097021598A priority patent/KR101047824B1/ko
Priority to TW095103776A priority patent/TW200638815A/zh
Publication of JP2006216712A publication Critical patent/JP2006216712A/ja
Priority to US11/831,389 priority patent/US8367943B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 小径のバイアホールを用いて接続信頼性を低下させない多層プリント配線板を提供する。
【解決手段】 蓋めっき層36aの上に形成されているバイアホール60Aであって、その底部の大部分がスルーホール36上以外の部分に形成されるバイアホール60Aは、第2の層間樹脂絶縁層150に形成されるバイアホール160よりヒートサイクル時に加わる応力が大きい。このため、バイアホール60Aの底径を、バイアホール160の底径よりも大きくする。
【選択図】 図7

Description

この発明は、多層プリント配線板に係り、特に、ICチップ実装用のパッケージ基板に好適に用い得るビルドアップ多層プリント配線板に関する。
ICチップ用のパッケージを構成するビルドアップ式の多層プリント配線板では、ドリルによりスルーホールが形成されたコア基板の両面もしくは片面に、層間絶縁樹脂を形成し、層間導通のためのバイアホールをレーザもしくはフォトエッチングにより開口させて、層間樹脂絶縁層を形成させる。そのバイアホール内壁にめっきなどにより導体層を形成し、エッチングなどを経て、パターンを形成し、導体回路を作り出させる。さらに、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ多層プリント配線板が得られる。最新のビルドアップ多層配線板では、スルーホール及びビルドアップ層の配線密度を高めるために、スルーホール表面を覆う導体層(蓋めっき層)を設け、その蓋めっき上にバイアホールを形成することが行われている。
蓋めっき層を設けたスルーホールを有する従来技術のビルドアップ多層配線板としては、特許文献1、特許文献2などがある。
特開2001−127435公報 特開2002−208778号公報
上述した配線長の短縮のため蓋めっき上にバイアホールを形成する構造を取ると、バイアホールの信頼性が下がり易く、バイアホール径を小さくすることが困難であった。一般的に、バイアホールの底径が小さくなると、バイアホールに形成した導体と下層の導体(ランド)間の接続面積が小さくなるので、バイアホールとランドとの接合力が低下し、ヒートサイクル試験等を施すと、両者間で接続抵抗が増大する傾向が見られた。
ここで、ビルドアップ多層配線板において、バイアホールは、無電解めっき膜を形成してから電解めっき膜を形成することにより成る。先に形成する無電解めっき膜は、有機物、水素分子、水素原子等を含み脆いために、該無電解めっき膜において、クラックが発生し易いと考えられる。また、無電解めっき膜は延性が低いため、ICチップ等の実装時にプリント配線板に反りが発生した場合、無電解めっき膜は、その反りに追従できないため、ランドから剥離しやすいためと考えられる。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、小径のバイアホールを用いて接続信頼性を低下させない多層プリント配線板を提供することにある。
発明者が鋭意研究した結果、多層プリント配線板において特定の部位でバイアホールの信頼性が低下する傾向があることが明らかになった。
ここで、蓋状導体層(蓋めっき層)の上に形成されているバイアホールであって、その底部の大部分がスルーホール上以外の部分に形成されるバイアホールは、第2の層間樹脂絶縁層に形成されるバイアホール(第2バイアホール)よりヒートサイクル時に加わる応力が大きいことがシミュレーションにより分かった。
請求項1では、スルーホールの半径をR、蓋めっき層上のバイアホールの半径をrとした時、スルーホールの重心を中心とする半径(R―r/3)の円以遠に重心のある蓋状導体層(蓋めっき層)上のバイアホールの底の半径を第2の層間樹脂絶縁層に形成されるバイアホールの底の半径よりも大きくすることで、小径のバイアホールを用いて集積率を高めながら、接続信頼性を低下させないことを可能にした。
なお、バイアホールが円ではなく、楕円の場合や多角形の場合、rは外周において両端(最も離れた2点)を結んだ直線の1/2とする。スルーホールの場合も同様である。例えば、楕円であれば長径の1/2であり、長方形であれば対角を結んだ直線の1/2である。
[第1実施例]
先ず、本発明の第1実施例に係る多層プリント配線板10の構成について、図1〜図8を参照して説明する。図7は、該多層プリント配線板10の断面図を、図8は、図7に示す多層プリント配線板10にICチップ90を取り付け、ドータボード94へ載置した状態を示している。図7に示すように、多層プリント配線板10では、コア基板30の表面に導体回路34が形成されている。コア基板30の表面と裏面とはスルーホール36を介して接続されている。スルーホール36は、スルーホールランドを構成する蓋めっき層36a、36dと、側壁導体層36bとから成り、側壁導体層36bの内部には樹脂充填材37が充填されている。樹脂充填剤なしで銅だけで充填してもよい。蓋めっき層(スルーホールランド)36a、36dの上にバイアホール60A、60B及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層間樹脂絶縁層150とが配設されている。該バイアホール160及び導体回路158の上層にはソルダーレジスト層70が形成されており、該ソルダーレジスト層70の開口部71を介して、バイアホール160及び導体回路158にバンプ78U、78Dが形成されている。
図8中に示すように、多層プリント配線板10の上面側のハンダバンプ78Uは、ICチップ90のランド92へ接続される。一方、下側のハンダバンプ78Dは、ドータボード94のランド96へ接続されている。
図9(A)は、蓋めっき層(スルーホールランド)36aの平面図である。スルーホール用の開口はドリルにより0.08mm〜0.25mmで形成されている。蓋めっき層36aは、円形に形成され、該蓋めっき層36a上のバイアホール60Aの底の重心60gは、スルーホールの開口16の半径をR、バイアホール60Aの底部の半径をrとした時、スルーホール36の重心36gを中心とする半径:R―r/3の円以遠に位置する。ここで、スルーホール開口16の半径Rは50μm、バイアホール60Aの底部の半径rは25μmに形成されている。一方、図7中に示すバイアホール60Aの上層の層間絶縁層150に形成されるバイアホール160の底部の半径r3は22.5μmに形成されている。さらに、蓋めっき層(スルーホールランド)36と第1ビアホール位置の別形態を図9(C)、(D)、(E)に示す。
図9(B)は、蓋めっき層(スルーホールランド)の別形態を示す。蓋めっき層36dは、半円を2つ合わせたダルマ型に形成され、該蓋めっき層36d上のバイアホール60Bの底の重心60gもバイアホール60Aと同様に、スルーホールの重心36gを中心とする半径:R―r/3の円以遠に位置する。
ここで、蓋めっき層36a、36dの上のバイアホール60A、60Bと、該バイアホールの上層に形成されるバイアホール160にヒートサイクル時に加わる応力をシミュレーションした結果について説明する。
ここでは、有限要素法(FEM)による3D熱応力シミュレーションを行った。半田等のような塑性・クリープ特性の顕著な材料が解析構造体に含まれている場合には、塑性・クリープ特性を考慮した非線形熱応力シミュレーションが必要なため、まず基板全体を含むモデルを粗いメッシュで解析し、そこから計算された変位を細かいメッシュで分割されたサブモデルの境界条件とし、問題視する部分の精密な解析をするマルチスケ−リング(サブモデリング)手法を用い、高多層・高密度有機パッケージのマイクロビアにかかる熱衝撃試験時の熱応力を解析した。即ち、パッケージのCoarseモデルを解析し、その変位をサブモデルの境界条件として設定し、半田の塑性を考慮して、-55℃〜125℃の熱衝撃試験条件で非線形熱応力解析を行った。
この結果、蓋めっき層36a、36dの上であって、スルーホールの重心を中心とする半径:R―r/3の円以遠にバイアホールの底の重心が位置するバイアホール60A、60Bには100MPaが、該バイアホールの上層に形成されるバイアホール160には80MPa加わることが分かった。
即ち、蓋状導体層(蓋めっき層)36a、36dの上であってスルーホールの重心36gを中心とする半径:R―r/3の円以遠にバイアホールの底の重心60gが位置するバイアホール60A、60Bは、第2の層間樹脂絶縁層150に形成されるバイアホール160よりヒートサイクル時に加わる応力が大きい。
このため、第1実施例では、第2の層間樹脂絶縁層150に形成されるバイアホール160の底の半径r3を、蓋状導体層(蓋めっき層)36a上であってスルーホールの重心36gを中心とする半径:R―r/3の円以遠にバイアホールの底の重心が位置するバイアホール60A、60Bの底の半径rよりも小さくすることにより、接続信頼性を低下させないように、それぞれの部位で最小径のバイアホールを用いて、集積率を高めることを可能にした。
第2バイアホールの底の半径が30μm以下、スルーホール開口の半径が100μm以下、スルーホールピッチが385μm以下の場合、本発明を適用する意義が大きい。なぜなら、小径のスルーホールが狭ピッチに配置されているコアでは環境変化によりプリント配線板がより反りやすいため、第2バイアホールに応力が集中しやすい。
図9(C)、図9(D)、図9(E)は、別例の蓋めっき層36a、36dの形状を示している。図9(C)、図9(E)のように蓋めっき層はダルマ型とする必要はない。図9(E)の場合、蓋めっき層36dがスルーホール開口36bに対して、バイアホール60Aが載る方向にのみ突出しているのでスルーホールピッチを狭ピッチ化とすることができるため高密度化となる。
引き続き、図7を参照して上述した多層プリント配線板10の製造方法について図1〜図6を参照して説明する。
(1)厚さ0.2〜0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板30の両面に5〜250μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図1(A))。まず、この銅張積層板をドリル削孔して通孔16を穿設し(図1(B))、無電解めっき処理および電解めっき処理を施し、スルーホール36の側壁導体層36bを形成した(図1(C))。通孔16の開口径は、ドリルの選択により0.1〜0.25mmΦで形成し、そのピッチは0.15〜0.575mmとした。
(2)スルーホール36を形成した基板30を水洗いし、乾燥した後、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、スルーホール36の側壁導体層36b及び表面に粗化面36αを形成する(図1(D))。
(3)次に、平均粒径10μmの銅粒子を含む充填剤37(タツタ電線製の非導電性穴埋め銅ペースト、商品名:DDペースト)を、スルーホール36へスクリーン印刷によって充填し、乾燥、硬化させる(図2(A))。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。
引き続き、そして、スルーホール36からはみ出した充填剤37を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板30の表面を平坦化する(図2(B)参照)。このようにして、スルーホール36の側壁導体層36bと樹脂充填剤37とが粗化層36αを介して強固に密着した基板30を得る。
(4)前記(3)で平坦化した基板30表面に、パラジウム触媒(アトテック製)を付与し、無電解銅めっきを施すことにより、厚さ0.6μmの無電解銅めっき膜23を形成する(図2(C)参照)。
(5)ついで、以下の条件で電解銅めっきを施し、厚さ15μmの電解銅めっき膜24を形成し、導体回路34となる部分の厚付け、およびスルーホール36に充填された充填剤37を覆う蓋めっき層(スルーホールランド)となる部分を形成する(図2(D))。
〔電解めっき水溶液〕
硫酸 180 g/l
硫酸銅 80 g/l
添加剤(アトテックジャパン製、商品名:カパラシドGL)
1 ml/l
〔電解めっき条件〕
電流密度 1A/dm
時間 70分
温度 室温
(6)導体回路および蓋めっき層となる部分を形成した基板30の両面に、市販の感光性ドライフィルムを張り付け、パターンを有するマスクを載置して、100mJ/cmで露光、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのエッチングレジスト25を形成する(図2(E)参照)。蓋めっき層の形状はマスクのパターンを調整することで変更可能である。
(7)そして、エッチングレジスト25を形成してない部分のめっき膜23,24と銅箔32を、塩化第2銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト25を5%KOHで剥離除去して、独立した導体回路34、および、充填剤37を覆う蓋めっき層36a、36dを形成する(図3(A)参照)。
(8)次に、導体回路34および充填剤37を覆う蓋めっき層36a、36dの表面にCu−Ni−P合金からなる厚さ2.5μmの粗化層(凹凸層)34βを形成し、さらにこの粗化層34βの表面に厚さ0.3μmのSn層を形成した(図3(B)参照、但し、Sn層については図示しない)。
(9)基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム(味の素社製:商品名;ABF−45SH)50γを基板上に載置し、圧力0.45MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層50を形成した(図3(C))。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度67Pa、圧力0.47MPa、温度85℃、圧着時間60秒の条件で本圧着し、その後、170℃で40分間熱硬化させた。
(10)次に、波長10.4μmのCO2 ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅3〜30μ秒、マスクの貫通孔の径1.0〜5.0mm、1〜3ショットの条件で層間樹脂絶縁層2にバイアホール用開口51を形成した(図3(D))。ここで、蓋めっき層36a、36dの上には、バイアホールの底面の半径が25μmになるように、上記レーザ条件を調整した。また、底面の重心の位置は、レーザ加工用のアライメントマークを読み取って、アライメント基準通りに加工したり、補正して加工することで調整し、R+1.2rとなるようにした。
(11)バイアホール用開口51を形成した基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層2の表面に存在する粒子を除去することにより、バイアホール用開口51の内壁を含む層間樹脂絶縁層50の表面に粗化面50αを形成した(図4(A))。
(12)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム(PbCl2 )と塩化第一スズ(SnCl2 )とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
(13)次に、上村工業社製の無電解銅めっき水溶液(スルカップPEA)中に、触媒を付与した基板を浸漬して、粗面全体に厚さ0.3〜3.0μmの無電解銅めっき膜を形成し、バイアホール用開口51の内壁を含む層間樹脂絶縁層50の表面に無電解銅めっき膜52が形成された基板を得た(図4(B))。
〔無電解めっき条件〕
34℃の液温度で45分
(14)無電解銅めっき膜52が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、110mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ25μmのめっきレジスト54を設けた(図4(C))。
(15)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト54非形成部に、厚さ15μmの電解銅めっき膜56を形成した(図5(A))。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 70 分
温度 22±2 ℃
(16)さらに、めっきレジスト54を5%KOHで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路58及びバイアホール60A、60Bとした(図5(B))。
(17)ついで、上記(4)と同様の処理を行い、導体回路58及びバイアホール60A、60Bの表面に粗化面58αを形成した。下層の導体回路58の厚みは15μmの厚みであった(図5(C))。ただし、下層の導体回路の厚みは、5〜25μmの間で形成してもよい。
(18)上記(9)〜(17)の工程を繰り返すことにより、さらに上層の導体回路158、バイアホール160を有する層間絶縁層150を形成し、多層配線板を得た(図5(D))。ここで、バイアホール160の底面の半径は22.5μmとなるように調整した。
(19)次に、多層配線基板の両面に、市販のソルダーレジスト組成物70を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層70に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、200μmの直径の開口71を形成した(図6(A))。
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが15〜25μmのソルダーレジストパターン層を形成した。
(20)次に、ソルダーレジスト層70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71に厚さ5μmのニッケルめっき層72を形成した。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に、厚さ0.03μmの金めっき層74を形成した(図6(B))。ニッケル−金層以外にも、スズ、貴金属層(金、銀、パラジウム、白金など)の単層を形成してもよい。
(21)この後、基板のICチップを載置する面のソルダーレジスト層70の開口71に、スズ−鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有するはんだペーストを印刷した後、200℃でリフローすることによりはんだバンプ(はんだ体)を形成し、はんだバンプ78U、78Dを有する多層プリント配線板を製造した(図7)。
半田バンプ78Uを介してICチップ90を取り付ける。そして、半田バンプ78Dを介してドータボード94へ取り付ける(図8)。
以下に、第1実施例の多層プリント配線板10の効果を実証するための実施例について説明する。まず、 蓋状導体層上バイアホールの底の半径、蓋状導体層上バイアホールの底の重心の位置、第2バイアホールの底の半径、スルーホールの半径、スルーホールのピッチらと加熱・冷却を繰り返した後の電気抵抗の変化率との関係について説明する。ここでは、図10〜図13中に示す実施例1〜120、比較例1〜6の多層プリント配線板を上述した第1実施例に準じて作製した。具体的には、図1(B)において、穴あけに用いるドリルの径を変化させて開口16の径を変化させ、そのピッチは穴あけ機に孔あけ位置データを入力して変化させた。また、蓋状導体層上バイアホールの底の半径及び第2バイアホールの底の半径は、(10)工程中で示したレーザ条件を調整することで行い、蓋状導体層上バイアホールの底の重心の位置は、(10)工程中で示したようにレーザ加工機にアライメントマーク位置に対する補正量を設定することで行った。このように作製した各実施例、比較例の多層プリント配線板にICチップを実装し、その後ICチップと多層プリント配線板との間に封止樹脂を充填しIC搭載基板とした。そして、ICチップを介した特定回路の電気抵抗(IC搭載基板のICチップ搭載面とは反対側の面に露出しICチップと導通している一対の電極間の電気抵抗)を測定し、その値を初期値とした。その後、それらのIC搭載基板に、−55度×5分、125度×5分を1サイクルとし、これを2000回繰り返すヒートサイクル試験を行った。このヒートサイクル試験において、500、1000、1500、1750、2000サイクル目の電気抵抗を測定し、初期値との変化率(100×(測定値―初期値)/初期値(%))を求めた。その結果を図10〜図13中に示す。図中、電気抵抗の変化率が±5%以内のものを「良好」(○)、±5〜10%のものを「ふつう」(△)、±10をこえたものを「不良」(×)とした。なお、目標スペックは1000サイクル目の変化率が±10%以内(つまり評価で「良好」か「ふつう」)である。また、±10%以内のものを「合格」とした。
この評価結果より、蓋状導体層上に形成するバイアホールの底の重心を、スルーホールの重心を中心とする半径(R―r/3)の円以遠とし、さらに、蓋状導体層上のバイアホールの底の半径(以下、第1半径と言う)を、第2の層間樹脂絶縁層に形成されるバイアホール(第2バイアホール)の底の半径(以下、第2半径と言う)よりも大きくした実施例1〜120は、少なくとも目標スペックをクリアーし、さらに1500サイクル目にても合格であった(R:スルーホールの半径、r:蓋状導体層上のバイアホールの底の半径)。それに対して、蓋状導体層上に形成するバイアホールの底の重心がスルーホールの重心を中心とする半径(R―r/3)の円以遠であるが、蓋状導体層上のバイアホールの底の半径と第2半径が同等な比較例1〜比較例6は、目標スペックのサイクルにおいて、「ふつう」か「不良」であって、1500サイクル目では全て「不良」であった。比較例1〜比較例6では、第1半径と第2半径が同等なため、下層の導体層(ランド)58と第2バイアホール間の接合が応力に対して強固となる。なぜなら、下層の導体層(ランド)58と第2バイアホール間の応力が小さいからである。そのため、第2バイアホールやその周りの樹脂絶縁層等が応力を緩和するよう変形し難くなるので、加熱・冷却時の応力が蓋状導体層上バイアホール底部と蓋めっき層間に集中して、蓋状導体層上バイアホール底部と蓋めっき層間の接合が弱くなり接続抵抗が増加したのではないかと推察している。
また、比較例1〜4と実施例125、比較例6の比較から、第1半径と第2半径が同等であっても、スルーホール径とそのピッチが低密度な場合においては、目標スペックをクリアーしているが、第1半径と第2半径が同等であって、スルーホールの半径が100μm以下でそのピッチが385μm以下となると1000サイクル目において不良であった。この違いは、後者の方が発生する応力が大きいからと推察している。その理由は、実施例125、比較例6では、絶縁性基板30に絶縁性基板(熱膨張係数:50〜60ppm)とは熱膨張係数が大きく異なるスルーホール導体(銅:16ppm)が高密度に設けられるため、多層プリント配線板の変形が大きくなるからと推察している。従って、スルーホールの半径が100μm以下でそのピッチが385μm以下の多層プリント配線板に本願発明を適用する意義が大きいことが分かる。
実施例1〜120における1500、1750サイクル目の結果より、第1バイアホールの半径/第2のバイアホールの半径が、1.3〜1.7が好ましいことが分かる。これは、このような範囲であれば、第2バイアホールと下層の導体層(ランド)58との間の接合力(単位面積当たりの密着力×接合面積)が、蓋状導体層と蓋状導体層上バイアホールの底との間の接合力より低くても、両者間における応力に差があるため、接合力/応力がほぼ同等となるためと推察している(両者に差があると弱い方に応力が集中し、その部分で剥離等の問題が発生しやすい)。
さらに、1750、2000サイクル目の結果より、蓋状導体層上バイアホールの底の重心は、R+1.2r以遠が好ましいことが分かる。これは、蓋状導体層上バイアホールの底の重心が、R+1.2r以遠になると、スルーホールから離れて完全に絶縁性基板上に全てのバイアホール底部が形成されることとなるので、スルーホールの影響を受けなくなるからと推察している。スルーホールに近いと、スルーホールと絶縁性基板の物性(ヤング率、ポアソン比、熱膨張係数など)の違いから、より複雑な変形が起こり、より多くの応力が蓋状導体層上バイアホールに伝達すると推察している。
本発明の第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例に係る多層プリント配線板の断面図である。 第1実施例に係る多層プリント配線板にICチップを載置した状態を示す断面図である。 スルーホールの蓋めっき層の平面図である。 実施例の評価結果を示す図表である。 実施例の評価結果を示す図表である。 実施例の評価結果を示す図表である。 実施例及び比較例の評価結果を示す図表である。
符号の説明
30 基板
34 導体回路
36 スルーホール
36a 蓋めっき層(スルーホールランド)
36b 側壁導体層
36d 蓋めっき層(スルーホールランド)
40 樹脂充填層
50 層間樹脂絶縁層
58 導体回路
60A、60B バイアホール
70 ソルダーレジスト層
71 開口
78U、78D 半田バンプ
160 バイアホール

Claims (1)

  1. スルーホール(半径R)を有するコア基板に、第1の層間樹脂絶縁層と無電解めっき膜及び電解めっき膜からなる第1バイアホール(底の半径r)、導体回路とを積層し、該第1の層間樹脂絶縁層の上に第2の層間樹脂絶縁層と無電解めっき膜及び電解めっき膜からなる第2バイアホール、導体回路とを積層してなる多層プリント配線板であって、
    前記スルーホール端には該スルーホールを閉塞する蓋状導体層が形成され、
    前記第1バイアホールの内、スルーホール重心を中心とする半径D(D=(R-r/3))の領域以遠に重心があって、且つ、前記蓋状導体層の上に形成されている第1バイアホールは、底の半径を、前記第2バイアホールの底の半径よりも大きくしたことを特徴とする多層プリント配線板。
JP2005026897A 2005-02-02 2005-02-02 多層プリント配線板 Pending JP2006216712A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2005026899A JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP2005026897A JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板
KR1020117004379A KR101069572B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
EP06712597A EP1848257B1 (en) 2005-02-02 2006-01-30 Multilayer printed wiring board
KR1020077017828A KR101050697B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
CNA2006800038695A CN101112142A (zh) 2005-02-02 2006-01-30 多层印刷线路板
PCT/JP2006/301454 WO2006082784A1 (ja) 2005-02-02 2006-01-30 多層プリント配線板
KR1020097021598A KR101047824B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
TW095103776A TW200638815A (en) 2005-02-02 2006-02-03 Multilayer printed wiring board
US11/831,389 US8367943B2 (en) 2005-02-02 2007-07-31 Multilayered printed wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005026899A JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP2005026897A JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板

Publications (1)

Publication Number Publication Date
JP2006216712A true JP2006216712A (ja) 2006-08-17

Family

ID=36777168

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005026897A Pending JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP2005026899A Pending JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005026899A Pending JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板

Country Status (7)

Country Link
US (1) US8367943B2 (ja)
EP (1) EP1848257B1 (ja)
JP (2) JP2006216712A (ja)
KR (3) KR101069572B1 (ja)
CN (1) CN101112142A (ja)
TW (1) TW200638815A (ja)
WO (1) WO2006082784A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033777A (ja) * 2010-07-30 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP2012099587A (ja) * 2010-10-30 2012-05-24 Kyocer Slc Technologies Corp 配線基板

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
JP2010114108A (ja) * 2008-11-04 2010-05-20 Ngk Spark Plug Co Ltd 配線基板の非接触搬送装置及び方法
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5313202B2 (ja) * 2010-04-30 2013-10-09 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
TWI436699B (zh) 2010-07-12 2014-05-01 Princo Corp 多層導通孔疊構
CN102404935B (zh) * 2010-09-13 2014-07-02 巨擘科技股份有限公司 多层导通孔叠层结构
US8901431B2 (en) 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TWI425886B (zh) * 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
KR101231362B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP6205834B2 (ja) * 2013-05-14 2017-10-04 株式会社村田製作所 樹脂多層基板
KR102116962B1 (ko) 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
TWI720898B (zh) * 2020-05-28 2021-03-01 欣興電子股份有限公司 具有增加芯層走線面積的載板結構及其製作方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
JP2022057232A (ja) * 2020-09-30 2022-04-11 イビデン株式会社 配線基板
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354932A (ja) * 1998-06-03 1999-12-24 Sharp Corp ビルドアップ多層配線板の製造方法
JP2000101246A (ja) * 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP2002009443A (ja) * 2000-06-22 2002-01-11 Nec Corp 多層プリント配線板の製造方法とその製造装置
JP2002094239A (ja) * 2000-09-19 2002-03-29 Nippon Mektron Ltd 層間接続バイア・ホールを有する多層プリント基板およびその製造方法
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2003179352A (ja) * 2001-12-13 2003-06-27 Ngk Spark Plug Co Ltd 配線基板
JP2003188539A (ja) * 2001-12-18 2003-07-04 Ngk Spark Plug Co Ltd 配線基板
JP2004282032A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JP2000315867A (ja) * 1996-03-04 2000-11-14 Ibiden Co Ltd 多層プリント配線板
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP2944576B2 (ja) 1997-06-11 1999-09-06 富山日本電気株式会社 多層プリント配線板の製造方法
JPH11251749A (ja) 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板
JP2000165046A (ja) * 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2001127435A (ja) 1999-10-26 2001-05-11 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002094240A (ja) * 2000-09-19 2002-03-29 Nippon Mektron Ltd 層間接続バイア・ホールを有する多層プリント基板の製造方法
JP5004378B2 (ja) 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP2003152311A (ja) 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3854160B2 (ja) 2002-01-23 2006-12-06 京セラ株式会社 多層配線基板
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4289005B2 (ja) * 2003-04-30 2009-07-01 日本ビクター株式会社 多層プリント配線板
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP4892231B2 (ja) * 2005-12-08 2012-03-07 荏原実業株式会社 脱臭フィルター及び脱臭システム
JP4042787B2 (ja) * 2006-02-17 2008-02-06 ダイキン工業株式会社 回転数制御装置、空気調和装置及び回転数制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354932A (ja) * 1998-06-03 1999-12-24 Sharp Corp ビルドアップ多層配線板の製造方法
JP2000101246A (ja) * 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002009443A (ja) * 2000-06-22 2002-01-11 Nec Corp 多層プリント配線板の製造方法とその製造装置
JP2002094239A (ja) * 2000-09-19 2002-03-29 Nippon Mektron Ltd 層間接続バイア・ホールを有する多層プリント基板およびその製造方法
JP2003179352A (ja) * 2001-12-13 2003-06-27 Ngk Spark Plug Co Ltd 配線基板
JP2003188539A (ja) * 2001-12-18 2003-07-04 Ngk Spark Plug Co Ltd 配線基板
JP2004282032A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033777A (ja) * 2010-07-30 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP2012099587A (ja) * 2010-10-30 2012-05-24 Kyocer Slc Technologies Corp 配線基板

Also Published As

Publication number Publication date
KR20070089886A (ko) 2007-09-03
EP1848257B1 (en) 2013-03-27
TWI320675B (ja) 2010-02-11
KR20110028556A (ko) 2011-03-18
KR101069572B1 (ko) 2011-10-05
KR101047824B1 (ko) 2011-07-08
TW200638815A (en) 2006-11-01
KR20090115774A (ko) 2009-11-05
KR101050697B1 (ko) 2011-07-20
EP1848257A1 (en) 2007-10-24
JP2006216714A (ja) 2006-08-17
EP1848257A4 (en) 2009-11-25
US20080314632A1 (en) 2008-12-25
US8367943B2 (en) 2013-02-05
CN101112142A (zh) 2008-01-23
WO2006082784A1 (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
JP2006216712A (ja) 多層プリント配線板
JP2006216713A (ja) 多層プリント配線板
JP4973494B2 (ja) 多層プリント配線板
US8592691B2 (en) Printed wiring board
JP2006216711A (ja) 多層プリント配線板
JP2010206192A (ja) プリント配線板の製造方法及びプリント配線板
US20100221414A1 (en) Method for manufacturing printed wiring board
JP2010206170A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525