JP2002094239A - 層間接続バイア・ホールを有する多層プリント基板およびその製造方法 - Google Patents
層間接続バイア・ホールを有する多層プリント基板およびその製造方法Info
- Publication number
- JP2002094239A JP2002094239A JP2000283297A JP2000283297A JP2002094239A JP 2002094239 A JP2002094239 A JP 2002094239A JP 2000283297 A JP2000283297 A JP 2000283297A JP 2000283297 A JP2000283297 A JP 2000283297A JP 2002094239 A JP2002094239 A JP 2002094239A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hole
- via hole
- multilayer printed
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
ルに不具合の生じない多層プリント基板およびその製造
方法を提供すること。 【解決手段】 それぞれ絶縁層11,13,15上に回
路パターンを形成してなる回路基板を少なくとも3枚積
層して多層化し、層間をバイア・ホールにより接続する
多層プリント基板において、前記バイア・ホールは径の
異なる複数のもの(φc、φa)が重なり合い、かつ最大
径(φc)のものの輪郭内に包含されるように配置さ
れ、前記多層プリント基板における内層間を接続するバ
イア・ホールの径は、外層との接続を行うバイア・ホー
ルの径よりも大であることを特徴とする層間接続バイア
・ホールを有する多層プリント基板。
Description
板およびその製造方法に係り、とくに各層間を接続する
ために構成されたバイア・ホールを持つ回路基板および
その形成方法に関する。
接続するには、層間を結ぶ穴つまりバイア・ホールを設
けて穴内壁にメッキを施し、各層に設けられた回路パタ
ーン同士を接続することが行われている。そしてバイア
・ホールの形成には、旧来のドリル加工法に換わって高
密度加工ができるレーザー照射法を用いることが一般化
している。
において、バイア・ホールを形成するには、図4に示す
ように中間層バイア・ホールH1の位置と第1層バイア
・ホールH2の位置とを異ならせる場合と、図5に示す
ように重なり合わせたバイア・ホールH0を設ける場合
とがある。
めの所要面積が大であるから高密度化の目的には沿わな
い。そこで、高密度化に適する後者がより一般化してい
る。
接続するバイア・ホールH1と第1層目のバイア・ホー
ルH2とを位置合わせする方法が主流になっているが、
図6に示すように設計の都合上完全に同心位置にならな
いことがある。
ア・ホールH1と第1層のバイア・ホールH2とが多少
偏心していると、内層のバイア・ホールH1の形成後に
外層のバイア・ホールH2を形成するために外層の回路
パターンを利用してレーザービームを照射すると、外層
の回路パターンの内側であって内層の回路パターンの外
側になる部分はレーザービームに照射され、破線で示す
X部として示すように異常に深い貫通孔が形成されるこ
とがある。この場合、スルーホール・メッキを行うと、
図6の場合で第6層まで導通するバイア・ホールとなっ
てしまい、不具合である。
で、高密度化に適しており、しかもバイア・ホールに不
具合の生じない多層プリント基板およびその製造方法を
提供することを目的とする。
発明では、それぞれ絶縁層上に回路パターンを形成して
なる回路基板を少なくとも3枚積層して多層化し、層間
をバイア・ホールにより接続する多層プリント基板にお
いて、前記バイア・ホールは径の異なる複数のものが重
なり合い、かつ最大径のものの輪郭内に包含されるよう
に配置され、前記多層プリント基板における内層間を接
続するバイア・ホールの径は、外層との接続を行うバイ
ア・ホールの径よりも大であることを特徴とする層間接
続バイア・ホールを有する多層プリント基板、およびそ
れぞれ絶縁層上に回路パターンを形成してなる回路基板
を少なくとも3枚積層して多層化し、層間をバイア・ホ
ールにより接続する多層プリント基板の製造方法におい
て、第1の回路基板を用意し、この第1の回路基板上に
接着剤により第2の回路基板を固着し、この第2の回路
基板におけるバイア・ホール周辺の回路パターンをエッ
チングにより除去してバイア・ホール形成領域を形成
し、前記バイア・ホール形成領域に異方性処理手段によ
り前記第1の回路基板までの前記第2の回路基板におけ
る絶縁層および接着剤を除去して第1の穴を形成し、こ
の第1の穴にスルーホール・メッキを施し、前記第2の
回路基板に対し接着剤により第3の回路基板を固着し、
この第3の回路基板に前記第1の穴よりも径の小さいバ
イア・ホール形成用の回路パターンを形成し、前記第3
の回路基板における回路パターンを利用して異方性処理
手段により前記バイア・ホール周りの絶縁層および接着
剤を除去して前記第1の穴よりも径の小さい第2の穴を
形成し、この穴にスルーホール・メッキを施す、工程を
含むことを特徴とする、層間接続バイア・ホールを有す
る多層プリント基板の製造方法、を提供するものであ
る。
を概念的に示したもので、上部に縦断面図を、下部に俯
瞰図を示している。
絶縁層11、積層接着剤12、絶縁層13、積層接着剤
14、絶縁層15が積層されて5層構造の積層回路基板
を構成している。そして、絶縁層11、13および15
の図における各上面には、回路パターンつまりランド2
1,22,24(要部のみ図示)が形成されている。
同心配置されて内径が2段に変化する構成のバイア・ホ
ールが形成されている。このバイア・ホールは、2段構
成の下側が大径で上側が小径であり、大径部分がランド
21とランド22とを接続するもの、小径部分がランド
22とランド24とを接続するものである。
瞰図に示すように、ランド21,22,24が同心配置
されており、最内層にあるランド21の外径はφe、内
径はφc、中間にあるランド22の外径はφd、内径は
φc、最外層にあるランド24の外径はφb、内径はφ
aである。そして、各外径同士、内径同士を比べると何
れも外層側の径が小となっている。
1と中間のランド22とを接続するようにメッキ層23
が形成され、メッキ層22と外層のランド24とを接続
するためにメッキ層25が形成されている。
は、それらを図示上下方向に投影したとき、そのうちの
最大径のバイア・ホールにおける輪郭内に他のものが包
含される状態となっている。
ホールを形成するための工程を示したもので、図2にお
ける4工程A−D、図3における4工程E−Hは一連の
工程である。ここで、各回路基板における銅箔はエッチ
ング処理を経ると回路パターンとなるが、エッチング処
理の前後を通じて同一符号を付している。
縁層11の上面にバイア・ホールの底面を形成するのに
適当な大きさのランド21を持った第1の回路基板を用
意する。回路基板を形成するには、通常の銅張り積層板
材料、つまりガラス−エポキシ系、ポリイミド等が利用
できる。
の中心位置である。そして、第1の回路基板の上面を被
うように積層接着剤12を介在させて第2の回路基板を
積層し、この第2の回路基板の銅箔にランド22を形成
する。ランド22には、第1の回路基板における回路パ
ターンと同心位置にバイア・ホールを形成するために、
銅箔を除去した部分が形成される。
からランド22を介して、異方性処理手段たとえばレー
ザービーム照射による樹脂成分の除去が行われる。レー
ザーとしては、エキシマ・レーザー、CO2レーザー等
の樹脂成分を昇華させ得るものであればよい。これらレ
ーザーによるビームが照射され、第2の回路基板の絶縁
層13および積層接着剤12が除去されて、第1の回路
基板におけるランド21の上面が露出される。
方向に向かって物質を除去する作用をするが、図示横方
向にはなんら作用しない手段を言い、その点で縦横両方
向に作用する等方性処理手段ともいうべきエッチング等
とは相違する。
2とを接続するようにメッキ層23を形成する。メッキ
は、通常のスルーホール・メッキによればよい。これに
より第1のバイア・ホールが形成される。
うに、積層接着剤14を介在させて絶縁層15および銅
箔24を有する第3の回路基板を積層する。これにより
図3の工程Eに移行する。
Dにより第1の回路基板ないし第3の回路基板が積層さ
れた状態となっている。すなわち、絶縁層11、ランド
21からなる第1の回路基板上に、絶縁層13、ランド
22からなる第2の回路基板が積層接着剤12を介し積
層されてメッキ層23によりランド21とランド22と
が接続された状態となり、かつその上に絶縁層15およ
び銅箔24からなる第3の回路基板が積層接着剤14を
介して積層されている。
を処理してバイア・ホールを形成するためのランド24
を形成する。これは第1の工程Aと同様の状態である。
このランド24は、第2のバイア・ホールを形成するた
めのものであるが、第2のバイア・ホールは第1のバイ
ア・ホールよりも径が小であるから回路パターンもその
ように形成する。
を照射し、絶縁層15および積層接着剤14を回路パタ
ーンにしたがって除去する。これは、第2の工程と同様
の状態である。これにより、ランド24に被われておら
ずメッキ層23よりも上側にある絶縁層15および積層
接着剤14がすべて除去されて、2段構造のバイア・ホ
ールが形成される。
4の上からバイア・ホールを含めてメッキ層25を形成
する。この結果、メッキ層25によってランド21,2
2,24が全て接続された状態となる。すなわち、メッ
キ層23によりランド21とランド22とが接続され、
メッキ層25によりメッキ層23とランド24とが接続
され、結果として3つのランド21,22,24が接続
された状態となる。
製造工程を適用して多層プリント基板を製造する。
イア・ホール全体が最内層のバイア・ホールの内壁より
も内側にあれば、同心ではなくても段付きバイア・ホー
ルとして構成することができる。ただし、工程作業にお
ける位置ずれを考慮すると、実際にはある程度の余裕を
見ておく必要はある。
イア・ホールを例示したが、回路基板を4段以上積層し
3段以上のバイア・ホールで相互接続を行う構成につい
ても本発明を適用することができる。
ビーム照射を例示したが、他のビーム照射手段などを用
いてもよい。
着剤を用いることとしたが、これをプリプレグなどの等
価物に置き換えてもよい。
ために、過マンガン酸液に浸漬すると一層よい。
板における層間接続用バイア・ホールを形成するにつ
き、外層回路基板の回路パターンを利用して異方性処理
手段により不要物質を除去してメッキ層で被うようにし
たため、内層のバイア・ホールの範囲内に外層のバイア
・ホールが配置される包含型バイア・ホールが形成され
る。この結果、高密度化に対応しながら導通信頼性を損
なわないプリント基板を提供することができる。
説明図。
図。
バイア・ホールの位置を変える場合の説明図。
同径重複型バイア・ホールの説明図。
説明図。
Claims (4)
- 【請求項1】それぞれ絶縁層上に回路パターンを形成し
てなる回路基板を少なくとも3枚積層して多層化し、層
間をバイア・ホールにより接続する多層プリント基板に
おいて、 前記バイア・ホールは径の異なる複数のものが重なり合
い、かつ最大径のものの輪郭内に包含されるように配置
され、 前記多層プリント基板における内層間を接続するバイア
・ホールの径は、外層との接続を行うバイア・ホールの
径よりも大であることを特徴とする層間接続バイア・ホ
ールを有する多層プリント基板。 - 【請求項2】請求項1記載の多層プリント基板におい
て、 前記バイア・ホールは、互いに同心的に配置された多層
プリント基板。 - 【請求項3】それぞれ絶縁層上に回路パターンを形成し
てなる回路基板を少なくとも3枚積層して多層化し、層
間をバイア・ホールにより接続する多層プリント基板の
製造方法において、 第1の回路基板を用意し、 この第1の回路基板に接着剤により第2の回路基板を固
着し、 この第2の回路基板におけるバイア・ホール周辺の回路
パターンをエッチングにより除去してバイア・ホール形
成領域を形成し、 前記バイア・ホール形成領域に異方性処理手段により前
記第1の回路基板までの前記第2の回路基板における絶
縁層および接着剤を除去して第1の穴を形成し、 この第1の穴にスルーホール・メッキを施し、 前記第2の回路基板に対し接着剤により第3の回路基板
を固着し、 この第3の回路基板に前記第1の穴よりも径の小さいバ
イア・ホール形成用の回路パターンを形成し、 前記第3の回路基板における回路パターンを利用して異
方性処理手段により前記バイア・ホール周りの絶縁層お
よび接着剤を除去して前記第1の穴よりも径の小さい第
2の穴を形成し、 この穴にスルーホール・メッキを施す、 工程を含むことを特徴とする、層間接続バイア・ホール
を有する多層プリント基板の製造方法。 - 【請求項4】請求項3記載の、層間接続バイア・ホール
を有する多層プリント基板の製造方法において、 前記異方性処理手段は、レーザービーム照射手段である
多層プリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000283297A JP3459398B2 (ja) | 2000-09-19 | 2000-09-19 | 層間接続バイア・ホールを有する多層プリント基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000283297A JP3459398B2 (ja) | 2000-09-19 | 2000-09-19 | 層間接続バイア・ホールを有する多層プリント基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003133233A Division JP2003298235A (ja) | 2003-05-12 | 2003-05-12 | 層間接続バイア・ホールを有する多層プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002094239A true JP2002094239A (ja) | 2002-03-29 |
JP3459398B2 JP3459398B2 (ja) | 2003-10-20 |
Family
ID=18767682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000283297A Expired - Fee Related JP3459398B2 (ja) | 2000-09-19 | 2000-09-19 | 層間接続バイア・ホールを有する多層プリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3459398B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216712A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
JP2009200151A (ja) * | 2008-02-20 | 2009-09-03 | Fujitsu Microelectronics Ltd | 回路基板及びその製造方法 |
-
2000
- 2000-09-19 JP JP2000283297A patent/JP3459398B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216712A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
US8367943B2 (en) | 2005-02-02 | 2013-02-05 | Ibiden Co., Ltd. | Multilayered printed wiring board |
JP2009200151A (ja) * | 2008-02-20 | 2009-09-03 | Fujitsu Microelectronics Ltd | 回路基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3459398B2 (ja) | 2003-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101160498B1 (ko) | 프린트 배선판 및 그 제조 방법 | |
US7427562B2 (en) | Method for fabricating closed vias in a printed circuit board | |
US6548767B1 (en) | Multi-layer printed circuit board having via holes formed from both sides thereof | |
KR20030088357A (ko) | 금속 코어 기판 및 그 제조 방법 | |
KR101281410B1 (ko) | 다층 배선기판 | |
JP2009200356A (ja) | プリント配線板及びその製造方法 | |
JP2008021960A (ja) | リジッドフレキシブルプリント基板及びその製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
JP2005136347A (ja) | 多層基板及びその製造方法 | |
JP2006100789A (ja) | 電気配線構造の製作方法 | |
JP2006140213A (ja) | リジッドフレックス多層プリント配線板 | |
WO2011129127A1 (ja) | 多層フレキシブルプリント配線板及びその製造方法 | |
JP4792673B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
US7557304B2 (en) | Printed circuit board having closed vias | |
JP2002111213A (ja) | 任意層間接続用バイア・ホールを有する多層プリント基板およびその製造方法 | |
JP3459398B2 (ja) | 層間接続バイア・ホールを有する多層プリント基板の製造方法 | |
JP2002094240A (ja) | 層間接続バイア・ホールを有する多層プリント基板の製造方法 | |
JPH09172261A (ja) | 多層プリント配線板の製造方法 | |
US6523257B1 (en) | Method for forming fine through hole conduction portion of circuit board | |
JPH03285398A (ja) | 多層回路基板の層間導通構造の形成法 | |
JPH09232760A (ja) | 多層プリント配線板およびその製造方法 | |
JP2003209331A (ja) | プリント配線板およびその製造方法 | |
JP2003298235A (ja) | 層間接続バイア・ホールを有する多層プリント基板 | |
JP2001257476A (ja) | 多層配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |