CN107432087A - 多层配线基板的制造方法 - Google Patents

多层配线基板的制造方法 Download PDF

Info

Publication number
CN107432087A
CN107432087A CN201580078601.7A CN201580078601A CN107432087A CN 107432087 A CN107432087 A CN 107432087A CN 201580078601 A CN201580078601 A CN 201580078601A CN 107432087 A CN107432087 A CN 107432087A
Authority
CN
China
Prior art keywords
hole
filling
insulating barrier
metal foil
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580078601.7A
Other languages
English (en)
Other versions
CN107432087B (zh
Inventor
吉田信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linkus Technology Co ltd
Ptcj S Holding Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN107432087A publication Critical patent/CN107432087A/zh
Application granted granted Critical
Publication of CN107432087B publication Critical patent/CN107432087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种多层配线基板的制造方法，其具有如下工序：工序(1)，设置贯通绝缘层两侧的金属箔和绝缘层的通孔用孔、在该通孔用孔的开口部形成的绝缘层两侧的金属箔的突出、及在该金属箔的突出与所述通孔用孔的内壁之间形成的下方空间；以及工序(2)，通过在所述通孔用孔内和绝缘层两侧的金属箔上形成填充电镀层来填埋所述通孔用孔，所述工序(2)中通过形成填充电镀层而进行的通孔用孔的填埋，是通过在填充电镀的过程中使填充电镀的电流密度暂时降低后再使其增加来进行的。

Description

多层配线基板的制造方法
技术领域
本发明涉及多层配线基板的制造方法，特别是涉及使用填充电镀液来形成层间连接的多层配线基板的制造方法。
背景技术
以往，采用的是如下的多层配线基板的制造方法，即，将预浸渍体或树脂膜与其两侧的金属箔层叠一体化，利用钻孔机或激光器设置导通孔用孔，形成基底无电解镀层后，通过使用填充电镀液形成的电镀层(以下，有时简称为“填充电镀层”。)来填埋所述导通孔用孔。
近年来，也采用了如下的多层配线基板制造法，即，对于导通孔直径小于绝缘层厚度且贯通与金属箔层叠一体化的绝缘材的导通孔(以下，有时简称为“通孔”。)，在形成基底无电解镀层之后，利用填充电镀液进行填埋(专利文献1、2)。
现有技术文献
专利文献
专利文献1：日本专利第4256603号公报
专利文献2：日本特开2009-141049号公报
发明内容
发明所要解决的课题
在通过利用敷形法、直接激光法的激光加工而形成的导通孔用孔中，在作为激光加工入口的导通孔用孔的开口部产生金属箔的突出，而由于该金属箔的突出，使得导通孔用孔的截面形状中，开口部有时甚至变得比内部窄。在将填充电镀物对这样的导通孔用孔进行填充时，在开口部的金属箔的突出上析出的填充电镀层会在填充电镀物填充于导通孔用孔内部之前堵住导通孔用孔的开口部，成为产生镀层空洞的原因之一。
近年来，小型化、薄型化的要求越来越高，有导通孔用孔的直径变得更小、绝缘层厚度变得更薄、纵横比变得更大的倾向。另一方面，通过激光加工来形成贯通绝缘材的导通孔(通孔)时，该开口部的金属箔的突出相对于通孔用孔的直径、深度而言相对变大，容易影响镀层空洞的产生。还认为，在通孔内部产生的空洞会由于长时间的使用、严酷条件下的使用而产生不良状况。
在专利文献1的方法中，公开了利用激光加工将通孔从开口部两侧朝着绝缘材中心部形成为锥形从而填充镀铜层的多层配线基板的制造方法。根据该方法，能够容易地用镀铜层填充通孔，但仍然会由于开口部的金属箔的突出而影响镀层空洞的产生。
本发明的目的在于，提供一种多层配线基板的制造方法，其对于具有与绝缘层厚度同等程度或者小于或等于绝缘层厚度的直径的、通过激光加工形成的通孔用孔，能够抑制填充电镀层的镀层空洞。
用于解决课题的方法
本发明涉及以下内容。
1.一种多层配线基板的制造方法，其具有如下工序：工序(1)，对于将金属箔在绝缘层的两侧层叠一体化而成的覆金属箔层叠板，使用敷形法或直接激光法设置贯通所述绝缘层两侧的金属箔和绝缘层的通孔用孔、在该通孔用孔的开口部形成的绝缘层两侧的金属箔的突出、及在该金属箔的突出与所述通孔用孔的内壁之间形成的下方空间；工序(2)，通过在所述通孔用孔内和绝缘层两侧的金属箔上形成填充电镀层来填埋所述通孔用孔，形成将所述绝缘层两侧的金属箔彼此电连接的通孔；以及工序(3)，对形成所述填充电镀层后的绝缘层两侧的金属箔进行电路加工而形成配线，所述工序(2)中通过形成填充电镀层而进行的通孔用孔的填埋，是通过在填充电镀的过程中使填充电镀的电流密度暂时降低后再使其增加来进行的。
2.如项1所述的多层配线基板的制造方法，所述工序(2)中使填充电镀的电流密度暂时降低的时机为：通孔的截面形状中，在通孔用孔的开口部形成的绝缘层两侧的金属箔的突出与所述通孔用孔的内壁之间的下方空间被填充电镀层填充之时以后。
3.如项1或2所述的多层配线基板的制造方法，所述工序(2)中使填充电镀的电流密度暂时降低的时机为：在通孔用孔的开口部形成的绝缘层两侧的金属箔的突出与所述通孔用孔的内壁之间的下方空间被填充电镀层填充，并且形成镀层空洞之前。
4.如项1至3中任一项所述的多层配线基板的制造方法，所述工序(2)中在填充电镀的过程中使填充电镀的电流密度暂时降低时的电流密度的降低率大于或等于即将使其降低之前的50％。
5.如项1至4中任一项所述的多层配线基板的制造方法，所述工序(2)中在填充电镀的过程中使填充电镀的电流密度暂时降低后再增加时的电流密度大于或等于即将进行所述使填充电镀的电流密度暂时降低之前的电流密度。
发明效果
根据本发明，可以提供一种多层配线基板的制造方法，其即使对于具有与绝缘层厚度同等程度或者小于或等于绝缘层厚度的直径的、通过激光加工形成的通孔孔，也能够抑制填充电镀层的镀层空洞。
附图说明
图1表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(1)。
图2表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(2)。
图3表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(3)。
图4表示本发明的一个实施方式(实施例6)的多层配线基板的制造方法的工序(2)。
图5表示比较例1的多层配线基板的制造方法的工序(2)。
具体实施方式
作为本发明的多层配线基板的制造方法，可举出如下的多层配线基板的制造方法，其具有如下工序：工序(1)，对于将金属箔在绝缘层的两侧层叠一体化而成的覆金属箔层叠板，使用敷形法或直接激光法设置贯通所述绝缘层两侧的金属箔和绝缘层的通孔用孔、在该通孔用孔的开口部形成的绝缘层两侧的金属箔的突出、及在该金属箔的突出与所述通孔用孔的内壁之间形成的下方空间；工序(2)，通过在所述通孔用孔内和绝缘层两侧的金属箔上形成填充电镀层而填埋所述通孔用孔，形成将所述绝缘层两侧的金属箔彼此电连接的通孔；以及工序(3)，对形成所述填充电镀层后的绝缘层两侧的金属箔进行电路加工而形成配线，所述工序(2)中通过形成填充电镀层而进行的通孔用孔的填埋，是通过在填充电镀的过程中使填充电镀的电流密度暂时降低后再使其增加来进行的。
本发明的多层配线基板的制造方法中，在工序(1)中，对于将金属箔在绝缘层的两侧层叠一体化而成的覆金属箔层叠板，使用敷形法或直接激光法设置通孔用孔，因此在通孔用孔的开口部产生绝缘层两侧的金属箔的突出，在该绝缘层两侧的金属箔的突出与通孔用孔的内壁之间形成下方空间。绝缘层两侧的金属箔的突出的背面附近的区域即正下部成为下方空间中填充电镀液的液流难以流入的区域。因此，填充电镀液的促进剂容易吸附于包含该正下部的下方空间，在填充电镀的初期阶段，首先以该正下部为起点而在下方空间形成填充电镀层，下方空间被填充。在此，下方空间是绝缘层两侧的金属箔的突出与通孔用孔的内壁之间所包围的空间，详细而言，是指将绝缘层两侧的金属箔的突出的前端彼此连结的直线与通孔用孔的内壁之间所包围的空间。镀敷促进剂具有如下性质：一旦吸附，则在以相同电流密度继续进行填充电镀的期间会原样留存。因此，如果如现有技术那样以相同的电流密度继续进行填充电镀，则填充了下方空间的填充镀层会以正下部为起点而继续生长，与通孔用孔的内部相比先堵住开口部，因而有容易在通孔用孔的内部产生镀层空洞的倾向。
正下部是指在绝缘层两侧的金属箔的突出与通孔用孔的内壁之间形成的下方空间中，绝缘层两侧的金属箔的突出的背面附近的区域。该正下部如下形成：由于利用敷形法或直接激光法形成通孔用孔时，激光加工的容易性(热分解温度)在形成绝缘层的树脂与正上方的金属箔之间存在较大差异，因而与金属箔的开口前端相比，处于金属箔的正下方的绝缘层的内壁凹陷。特别是在使用具有增强纤维的预浸渍体作为绝缘层的情况下，在金属箔的正下部存在用于粘接的树脂，由于该树脂与增强纤维相比更易于进行激光加工，因而有正下部的树脂与金属箔、通孔用孔内部的内壁相比大幅凹陷的倾向。因此，填充电镀液的促进剂容易吸附于该正下部，因而有填充电镀层生长得快(厚)，并堵住通孔用孔的开口部的倾向。
根据本发明的多层配线基板的制造方法，由于在填充电镀的过程中使填充电镀的电流密度暂时降低，因而此时能够使形成于下方空间的正下部的填充电镀层所吸附的促进剂脱离。此时，如果成为下方空间被填充电镀层填充的状态，则由于通孔用孔的内部直径比开口部直径(正下部的填充电镀层厚厚地生长的部位的直径)小，因而与正下部对应的通孔用孔的开口部容易吸附镀敷抑制剂，另一方面，通孔用孔的内部容易吸附镀敷促进剂。因此，使填充电镀的电流密度再增加后，以正下部为起点的填充电镀层的生长得以抑制，因而填充电镀层不会堵住通孔用孔的开口部，在通孔用孔的内部优先形成填充电镀层。因此，即使对于具有与绝缘层厚度同等程度或者小于同等程度的直径的通孔孔，也能够抑制填充电镀层的镀层空洞。
所述工序(2)中使填充电镀的电流密度暂时降低的时机设为如下时机：通孔的截面形状中，在通孔用孔的开口部形成的绝缘层两侧的金属箔的突出与所述通孔用孔的内壁之间的下方空间被填充电镀层填充之时以后。这样，如果成为下方空间被填充电镀层填充的状态，则由于通孔用孔的内部直径比开口部直径(正下部的填充电镀层厚厚地生长的部位的直径)小，因而通孔用孔的开口部能够更容易吸附镀敷抑制剂，通孔用孔的内部能够更容易吸附促进剂。另一方面，在下方空间被填充电镀层填充之前的状态下，通孔用孔的内部直径比正下部的填充电镀层厚厚地生长的部位的直径大。因此，与通孔用孔的内部的填充电镀层上相比，镀敷促进剂更容易吸附于在靠近开口部的下方空间的正下部形成的填充电镀层上，因此下方空间的正下部的填充电镀层会继续生长，堵住开口部，因而容易产生空洞。
所述工序(2)中使填充电镀的电流密度暂时降低的时机设为如下时机：在通孔用孔的开口部形成的绝缘层两侧的金属箔的突出与所述通孔用孔的内壁之间的下方空间被填充电镀物填充，并且形成镀层空洞之前。由此，能够更确实地将填充电镀层填充于通孔用孔的内部。
所述工序(2)中在填充电镀的过程中使填充电镀的电流密度暂时降低时的电流密度的降低率希望大于或等于即将使其降低之前的50％。其中，电流密度的降低率是使电流密度降低的比例，例如从初期的电流密度1A/dm2的降低率为50％时，意味着使其降低后的电流密度为0.5A/dm2。此外，使电流密度降低包含使电流密度成为0A/dm2的情形。由此，能够确实地使形成于下方空间的正下部的填充电镀层所吸附的镀敷促进剂脱离。因此，如果成为下方空间被填充电镀层填充的状态，则由于通孔用孔的内部直径比开口部直径(包含正下部的填充电镀层厚厚地生长的部位的直径。)小，因而通孔用孔的开口部能够更容易吸附镀敷抑制剂，而另一方面，通孔用孔的内部能够更容易吸附促进剂。
工序(2)中在填充电镀的过程中使填充电镀的电流密度暂时降低后再使其增加时的电流密度希望大于或等于即将使其暂时降低之前的电流密度。由此，能够以更短的时间将填充电镀层填充于通孔用孔的内部，生产效率提高。
此外，如本发明的多层配线基板的制造方法那样，在填充电镀铜的过程中暂时使电流密度降低时，在第一层填充电镀铜层与第二层填充电镀铜层之间可观察到条纹。通过该条纹，能够识别第一层填充电镀铜层与第二层电镀铜层的边界，其结果是，能够根据通孔的截面形状来确认是否为第一层填充电镀铜层填充了下方空间的状态。因此，也容易管理第一层填充电镀铜的条件、第一层填充电镀铜层的厚度。
如本发明中多层配线基板的制造方法那样在填充电镀铜的过程中暂时使电流密度降低的次数不限于一次，可以反复进行两次、三次。该情况下，优选分别控制第一层填充电镀层和第二层以后的填充镀铜层各自的厚度，以避免产生空洞。
覆金属箔层叠板是用于多层配线基板的一般内层的层叠板，一般而言，在所需片数的在增强基材中含浸树脂组合物而得到的预浸渍体(树脂含浸基材)的上表面和或下表面，将由铜、铝、黄铜、镍、铁等单质、合金或复合箔构成的金属箔层叠一体化而成。
预浸渍体是形成将绝缘层两侧的铜箔粘接的绝缘层的材料，是指使树脂组合物(树脂清漆)含浸于作为增强基材的玻璃纤维等中，形成半固化的B阶状态的具有粘接性的树脂膜。作为预浸渍体，可使用一般的多层配线基板所用的预浸渍体。此外，除预浸渍体以外，还可使用不具有玻璃纤维等增强基材的树脂膜。作为这样的不具有玻璃纤维等增强基材的树脂膜，可举出在多层配线基板中用于将内层材与绝缘层两侧的铜箔粘接的高分子环氧树脂、热塑性的聚酰亚胺粘接膜等。
作为上述树脂组合物，可使用用作多层配线基板的绝缘材料的公知惯例的树脂组合物。通常为如下组合物：使用耐热性、耐化学试剂性良好的热固性树脂作为基体，混合使用酚醛树脂、环氧树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、氟树脂等树脂中的一种或两种以上，并根据需要添加了滑石、粘土、二氧化硅、氧化铝、碳酸钙、氢氧化铝、三氧化锑、五氧化锑等无机质粉末填充剂、玻璃纤维、石棉纤维、纸浆纤维、合成纤维、陶瓷纤维等纤维质填充剂。
此外，考虑到介电特性、耐冲击性、膜加工性等，也可以在树脂组合物中掺混热塑性树脂。进而，根据需要加入有机溶剂、阻燃剂、固化剂、固化促进剂、热塑性粒子、着色剂、防紫外线透过剂、抗氧化剂、还原剂等各种添加剂、填充剂进行调配。
作为上述增强基材，使用玻璃、石棉等无机质纤维；聚酯、聚酰胺、聚丙烯酸、聚乙烯醇、聚酰亚胺、氟树脂等有机质纤维；木棉等天然纤维的织布、无纺布、纸、垫等。
通常，按照树脂组合物对于增强基材的附着量以干燥后的预浸渍体的树脂含有率计为20～90质量％的方式将其含浸或涂覆于增强基材后，通常以100～200℃的温度加热干燥1～30分钟，得到半固化状态(B阶状态)的预浸渍体。以通常叠加1～20片该预浸渍体，并在其两面配置有金属箔的构成进行加热加压而层叠一体化。
作为用于层叠一体化的成型条件，可适用通常的层叠板的方法，例如使用多级压机、多级真空压机、连续成型、高压釜成型机等，通常在温度100～250℃、压力2～100kgf/cm2(196kPa～9.81MPa)、加热时间0.1～5小时的范围内进行成型，或使用真空层压装置等以层压条件50～150℃、0.1～5MPa的条件，在减压下或大气压的条件下进行。形成绝缘层的预浸渍体的厚度根据用途而不同，通常以0.1～5.0mm的厚度为佳。
金属箔可使用在一般的多层配线基板中所用的金属的箔。关于本发明中所用的金属箔的表面粗糙度，从电气特性方面考虑优选JISB0601中所示的10点平均粗糙度(Rz)在两面均小于或等于2.0μm。金属箔可使用铜箔、镍箔、铝箔等，通常使用铜箔。关于铜箔的制造条件，在硫酸铜浴的情况下，一般常用硫酸50～100g/L、铜30～100g/L、液温20℃～80℃、电流密度0.5～100A/dm2的条件，在焦磷酸铜浴的情况下，一般常用焦磷酸钾100～700g/L、铜10～50g/L、液温30℃～60℃、pH8～12、电流密度1～10A/dm2的条件，考虑到铜的物性、平滑性，有时还加入各种添加剂。
关于对金属箔的树脂粘接面进行的防锈处理，可使用镍、锡、锌、铬、钼、钴中的任一种或它们的合金来进行。这些物质通过溅射、电镀、无电解镀而在金属箔上进行薄膜形成，从成本方面出发，优选电镀。防锈处理金属的量根据金属的种类而不同，合适的是合计为10～2,000μg/dm2。若防锈处理过厚，则会引起蚀刻阻碍和电气特性的降低，而若过薄，则可能会成为与树脂的剥离强度降低的原因。进而，若在防锈处理的基础上还形成有铬酸盐处理层，则能够抑制与树脂的剥离强度降低，因而有用。
通孔是形成有用于将两层以上的多个配线的层间连接的镀层的、贯通多层配线板的层间连接孔。通孔用孔是用于形成通孔的贯通孔，是指形成镀层之前的状态。此外，通孔除了包括在通孔用孔的孔内表面形成有镀层的通孔以外，还包括孔内部全部被镀层填埋的填孔。对于通孔的直径，与绝缘层厚度相比为1/3至同等程度的通孔容易形成填孔，但直径与绝缘层厚度相比越小，则以往方法中越容易产生空洞。
成为填充电镀层的基底的无电解镀层是在设置了通孔用孔后的基板表面整面上设置的无电解镀层，被镀于绝缘层两侧的金属箔的表面、通孔用孔的孔内侧面通孔等。该无电解镀层可以使用在多层配线基板的制造中一般采用的薄覆型的无电解镀铜液来形成。
填充电镀层是指由填充电镀液形成的电镀层。关于第一次填充电镀层的厚度，作为在绝缘层两侧的金属箔上的厚度，设置为优选1～10μm、更优选2～5μm的范围。此外，对于第二次填充电镀层的厚度，作为在绝缘层两侧的金属箔上的厚度，只要可用作配线且通孔用孔能够完全用填充电镀层填埋即可，作为在绝缘层两侧的金属箔上的厚度，优选为1～100μm的范围，更优选为10～50μm的范围。
填充电镀液一般是在硫酸铜镀浴中添加抑制镀层生长的镀敷抑制剂和促进镀层生长的镀敷促进剂而成的电镀液。
镀敷抑制剂被认为有如下效果：按照物质的扩散规律，应用其难以吸附于通孔用孔的内部而容易吸附于基板表面的性质，使基板表面的镀层生长速度与通孔用孔的内部相比慢，从而使通孔用孔的内部被填充电镀铜层填充，在基板表面的通孔用孔的正上方部分和除通孔用孔的正上方部分以外的部分形成平滑的填充电镀铜层。作为镀敷抑制剂，可使用聚亚烷基二醇等聚醚化合物、聚乙烯基咪唑季铵化合物、乙烯基吡咯烷酮与乙烯基咪唑季铵化合物的共聚物等含氮化合物等。
镀敷促进剂被认为有如下效果：均匀地吸附于通孔用孔内的侧面、基板表面，接着，利用在通孔用孔的内部随着镀层的生长，表面积逐渐减少，通孔用孔内的促进剂的分布变密的性质，通孔用孔的内部的镀敷速度变得比基板表面的镀敷速度快，从而使通孔用孔的内部被填充电镀铜层填充，在基板表面的通孔用孔的正上方部分和除通孔用孔的正上方部分以外的部分形成平滑的填充电镀铜层。作为镀敷促进剂，可使用3-巯基-1-丙烷磺酸钠或2-巯基乙烷磺酸钠所表示的硫化合物、或双-(3-磺丙基)-二硫化二钠等所表示的硫化合物。这些镀敷促进剂也是被称为光亮剂(光泽剂)的添加于镀铜液中的添加物的一种。
上述镀敷抑制剂、镀敷促进剂使用一种、或混合使用两种以上。它们的水溶液的浓度没有特别限定，可以以几质量ppm～几质量％的浓度使用。
以下，使用图1～图3来说明本发明的一个实施方式的多层配线基板的制造方法。
首先，如图1的工序(1-1)所示，准备将预浸渍体3和其两侧的配线10用铜箔4层叠一体化而成的覆铜箔层叠板22，在该配线10用铜箔4上设置黑化处理层(未图示。)后，如图1的工序(1-2)所示，通过直接激光加工设置通孔用孔5。在通孔用孔5的开口部产生配线10用铜箔4的突出12，在该配线10用铜箔4的突出12与通孔用孔5的内壁18之间形成下方空间13。该铜箔4的突出量(突出的长度)为3～10μm。此外，在配线10用铜箔4的突出12与通孔用孔5的内壁18之间形成的下方空间13中，在配线10用铜箔4的突出12的背面附近的区域形成正下部17。需要说明的是，本实施方式中，作为粘接配线10用铜箔4的绝缘层3，使用了作为具有玻璃纤维等增强基材的树脂膜的预浸渍体3，但除该预浸渍体3以外，还可以使用用于一般的多层配线基板的、不具有增强基材的高分子环氧树脂、热塑性的聚酰亚胺粘接膜等树脂膜。此外，本实施方式中，使用了铜箔4作为配线10用金属箔4，但除此以外，还可以采用作为多层配线基板的材料使用的镍箔、铝箔、它们的复合箔等。此外，作为绝缘层3和金属箔4，可以使用在铜箔4上配置了具有增强基材的树脂膜或不具有增强基材的树脂膜的、单面带铜箔的树脂膜来形成。
将铜箔在预浸渍体的两侧层叠一体化的方法可以使用将预浸渍体与铜箔层叠压制的方法。绝缘层的厚度为60～300μm程度，希望以100～150μm为佳，铜箔的厚度为3～12μm。
在配线用铜箔上形成的黑化处理层可以由在一般的多层配线基板中为了粘接铜箔和绝缘层而形成的公知的层来形成。作为这样的黑化处理层，可举出通过利用氧化铜处理、蚀刻在铜箔的表面形成凹凸而形成的黑化处理层。
此外，作为可用于形成通孔用孔的激光器，有CO2、CO、受激准分子等气体激光器、YAG等固体激光器。CO2激光器可容易地得到大输出，此外，通过近年正在进行开发的直接激光法，还能够加工直径小于或等于50μm的通孔用孔。
接着，利用氯化铁水溶液、过硫酸钠、硫酸-双氧水混合水溶液等蚀刻液，半蚀刻至上述配线10用铜箔4的厚度为1～5μm程度。通过该处理，在铜箔4上形成的黑化处理层(未图示。)被去除。
接着，进行消拖尾处理而除去位于通孔用孔的壁面的树脂残渣后，在铜箔上和通孔用孔的内部赋予催化剂核后，形成无电解镀铜层(未图示。)。例如，对于催化剂核的赋予，使用作为钯离子催化剂的Activator Neoganth(Atotech Japan株式会社制，商品名。“Neoganth”为注册商标。)、作为钯胶体催化剂的HS201B(日立化成株式会社制，商品名)。本实施方式中的上述钯催化剂在铜箔4上的吸附量为0.03～0.6μg/cm2的范围，更希望为0.05～0.3μg/cm2的范围。吸附钯催化剂时的处理温度优选10～40℃。通过控制处理时间，能够控制钯催化剂在铜箔上的吸附量。
此外，对于无电解镀铜层的形成，可使用CUST2000(日立化成株式会社制，商品名。“CUST”为注册商标。)、CUST201(日立化成株式会社制，商品名)等市售的无电解镀铜液。这些无电解镀铜液以硫酸铜、福尔马林、络合剂、氢氧化钠为主成分。关于无电解镀铜层的厚度，只要是能够进行用于形成下一个填充电镀铜层的供电的厚度即可，为0.1～5μm的范围，更优选为0.5～1.0μm的范围。
接着，如图2的工序(2-1)所示，在形成了无电解镀铜层(未图示。)之后，形成不完全填埋通孔用孔5的程度的第一层填充电镀铜层7。详细而言，形成第一层填充电镀铜层7填充了下方空间13的状态。关于填充电镀铜层7的厚度，与绝缘层3两侧的铜箔4上的填充电镀铜层7的厚度相比，通孔用孔5内的填充电镀铜层7的厚度更厚，作为在绝缘层3两侧的铜箔4上的厚度，设为1.0～5.0μm的范围，作为在通孔用孔5内的厚度，设为1.5～20μm的范围程度。这样的填充电镀铜的条件为1.0A/dm2的电流密度、4～20分钟程度。
接着，在第一层填充电镀铜的过程中，使第一层填充电镀铜的电流密度暂时降低至小于或等于0.3A/dm2，进行降低了电流密度的填充电镀约1分钟。由此，能够使形成于下方空间的填充电镀层所吸附的镀敷促进剂脱离。如果进行该降低了电流密度的填充电镀的时间、即保持使填充电镀铜的电流密度暂时降低的状态的时间大于或等于1秒，则具有使镀敷促进剂脱离的效果，如果为小于或等于10分钟，则可以使填充电镀铜的作业效率不太降低，因而优选。对于即将进行该使电流密度暂时降低之前的通孔15的截面形状，如图2的工序(2-1)所示，在配线10用铜箔4的突出12与通孔用孔5的内壁18之间形成的下方空间13由第一层填充电镀铜层7填充。这样，通过使形成第一层填充电镀层7后的通孔15的截面形状成为下方空间13被第一层填充电镀层7填充的状态，从而与铜箔4的正下部17对应的通孔用孔5的开口部容易吸附镀敷抑制剂，而另一方面，通孔用孔5的内部容易吸附镀敷促进剂。
接着，使填充电镀的电流密度再增加至1.0A/dm2，进行第二层填充电镀铜。如图2的工序(2-2)所示，在使填充电镀的电流密度再增加后的第二层填充电镀中，以正下部17为起点的第二层填充电镀层9的生长被抑制，因此第二层填充电镀层9不会堵住通孔用孔5的开口部，在通孔用孔5的内部优先形成第二层填充电镀层9。因此，即使对于具有与绝缘层3的厚度同等程度的直径的通孔用孔5，也能够抑制第二层填充电镀层9的镀层空洞。通过该第二层填充电镀铜层9，通孔用孔5的内部完全被填埋，成为配线10的通孔用孔5上的部分和除通孔用孔5以外的部分变得平坦。对于第二层填充电镀层9，可使用在通常的多层配线基板中使用的填孔用硫酸铜电镀，可以是形成第一层填充电镀铜层7时的填充电镀液，也可以不同。如果用于形成第一层填充电镀铜层7和第二层填充电镀铜层9的填充电镀铜液相同，则能够在浸渍于相同的填充电镀铜液中的状态下形成第一层填充电镀铜、降低了电流密度的填充电镀铜以及第二层填充电镀铜，因而作业性好。关于第二层填充电镀层9的厚度，只要能够作为配线使用且用导体金属埋入通孔即可，作为在绝缘层3两侧的铜箔4和第一层填充电镀铜层7上的厚度，优选为1～20μm的范围，更优选为1～5μm的范围。这样的填充电镀铜的条件为1.0A/dm2的电流密度、4～90分钟程度，优选为4～22分钟程度。一般而言，由于在填充电镀铜中，在通孔用孔的壁面与表面同等程度地析出铜，因此将第二层填充电镀铜层9埋入通孔用孔的内部时的纵横增加。
需要说明的是，本实施方式中，通过形成填充电镀层而进行的通孔用孔的填埋分为两个阶段来进行，但通孔用孔的填埋不限于两个阶段，还可以分为两个阶段以上来进行。分为两个阶段以上来进行通孔用孔的填埋时，通过在第二阶段以后的各个填充电镀层形成之前，使填充电镀铜的电流密度暂时降低，从而更容易抑制空洞。
接着，使用干膜抗蚀剂等来形成抗蚀剂层。通过显影从除通孔用孔上和应形成配线的部位以外除去抗蚀剂层。
接着，如图3的工序(3)所示，将配线10以外的部分蚀刻去除后，使用碱性剥离液、硫酸或市售的抗蚀剂剥离液进行抗蚀剂层(未图示。)的剥离，形成配线10。通过以上所示的方法完成多层配线基板23，所述多层配线基板23具有用通孔15将绝缘层3两侧的配线10彼此电连接而成的两层配线10。进而，制作具有多层配线10的多层配线基板23时，将该多层配线基板23的配线10的表面进行粗面化等，在提高与形成在该配线10上的绝缘层(未图示。)的密合性的同时，将预浸渍体和铜箔进行层叠等来制作。
实施例
以下，基于实施例来说明本发明，但本发明不限于本实施例。
(实施例1)
首先，如图1的工序(1-1)所示，准备将配线10用铜箔4在绝缘层3的两侧层叠一体化而成的覆铜箔层叠板(厚度0.11mm)。接着，在该铜箔4的表面形成厚度0.3～0.5μm的黑化处理层(未图示。)后，如图1的工序(1-2)所示，通过利用CO2激光器的直接激光法，加工出直径60μm的通孔用孔5。通孔用孔的纵横比为约1.8。在通孔用孔5的开口部产生铜箔4的突出12，在该铜箔4的突出12与通孔用孔5的内壁18之间形成下方空间13。铜箔4的突出量在通孔用孔5的一侧为约8μm。此外，在配线10用铜箔4的突出12与通孔用孔5的内壁之间形成的下方空间13中，在配线10用铜箔4的突出12的背面附近的区域形成正下部17。
接着，为了除去铜箔的黑化处理层，利用氯化铁水溶液、过硫酸铵、硫酸-双氧水混合水溶液等蚀刻液，半蚀刻至铜箔的厚度成为2～3μm。
接着，进行消拖尾处理来除去附着于通孔壁面的树脂残渣。然后，使用作为钯胶体催化剂的HS201B(日立化成株式会社制，商品名)在铜箔上和通孔用孔的内部赋予催化剂核后，使用CUST2000(日立化成株式会社制，商品名。“CUST”为注册商标。)形成厚度0.5μm的成为填充电镀铜的基底的无电解镀铜层。
接着，如图2的工序(2-1)所示，形成作为在铜箔4上的厚度为2μm、作为在通孔用孔5内中央部的厚度为2～5μm的第一层填充电镀铜层7。填充电镀铜液使用市售的直流电镀液CU-BRITE VFIV(株式会社JCU制，商品名)。此时，第一层填充电镀铜的条件为1.0A/dm2的电流密度、约8分钟。此时，形成第一层填充电镀铜层7后的通孔15的截面形状为下方空间13被第一层填充电镀层7填充的状态。
接着，为了使填充电镀铜的电流密度暂时降低，将整流器的电源暂时关闭而成为0A/dm2，在该状态下放置1分钟，然后连续地，如图2的工序(2-2)所示，利用作为在铜箔4和第一层填充电镀铜层7上的厚度为22μm的第二层填充电镀铜层9，进行通孔用孔5的填充。此时的第二层填充电镀铜的条件为1.0A/dm2的电流密度、约100分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。
接着，使用作为干膜抗蚀剂的SL-1229(日立化成株式会社，商品名)，形成厚度29μm的抗蚀剂层。从除通孔用孔上和应形成配线10的部位以外除去抗蚀剂层。接着，如图3的工序(3)所示，将除配线10以外的铜蚀刻去除后，使用碱性剥离液、硫酸或市售的抗蚀剂剥离液进行抗蚀剂层的剥离，形成配线10。
(实施例2)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图2的工序(2-2)所示，形成作为在铜箔4上的厚度为2μm、作为在通孔用孔5内中央部的厚度为2～5μm的第一层填充电镀铜层7。填充电镀铜液使用与实施例1相同的填充电镀铜液。此时的第一层填充电镀铜的条件为1.0A/dm2的电流密度、约8分钟。
接着，使填充电镀铜的电流密度从1.0A/dm2降至0.3A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图2的工序(2-2)所示，利用作为在铜箔4和第一层填充电镀铜层7上的厚度为22μm的第二层填充电镀铜层9，进行通孔15的填充。此时，第二层填充电镀铜的条件为1.0A/dm2的电流密度、约100分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行至图3的工序(3)。
(实施例3)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图2的工序(2-2)所示，形成作为在铜箔4上的厚为2μm、作为在通孔用孔5内中央部的厚度为2～5μm的第一层填充电镀铜层7。电镀液使用与实施例1相同的电镀液。此时的第一层填充电镀铜的条件为1.0A/dm2的电流密度、约8分钟。
接着，使填充电镀铜的电流密度从1.0A/dm2降至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图2的工序(2-2)所示，利用作为在铜箔4和第一层填充电镀铜层7上的厚度为22μm的第二层填充电镀铜层9，进行通孔用孔5的填充。此时，第二层填充电镀铜的条件为1.0A/dm2的电流密度、约100分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行至图3的工序(3)。
(实施例4)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图2的工序(2-2)所示，形成作为在铜箔4上的厚度为2μm、作为在通孔用孔5内中央部的厚度为2～5μm的第一层填充电镀铜层7。电镀液使用与实施例1相同的电镀液。此时，第一层填充电镀铜的条件为1.0A/dm2的电流密度、约8分钟。
接着，将整流器的电源暂时关闭，使填充电镀铜的电流密度从1.0A/dm2变成0A/dm2，在该状态下放置1分钟，再继续进行填充电镀铜，然后连续地，如图2的工序(2-2)所示，利用作为在铜箔4和第一层填充电镀铜层7上的厚度为22μm的第二层填充电镀铜层9，进行通孔用孔5的填充。此时，第二层填充电镀铜的条件为1.5A/dm2的电流密度、约66分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行至图3的工序(3)。
(实施例5)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图2的工序(2-2)所示，形成作为在铜箔4上的厚度为1μm、作为在通孔用孔5内中央部的厚度为1～7μm的第一层填充电镀铜层7。填充电镀液使用与实施例1相同的填充电镀液。此时，第一层填充电镀铜的条件为1.0A/dm2的电流密度、约4分钟。
接着，使填充电镀铜的电流密度从1.0A/dm2降至0A/dm2，保持1分钟。接着连续地，如图2的工序(2-2)所示，进行作为在铜箔4和第一层填充电镀铜层7上的厚度为2μm的第二层填充电镀铜。再次使填充电镀铜的电流密度从1.0A/dm2降至0A/dm2，保持1分钟。进而在第二层填充电镀铜层9上进行20μm的第三层填充电镀铜，进行通孔用孔5的填充。此时，第三层填充电镀铜的条件为1.0A/dm2的电流密度、约92分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行至图3的工序(3)。
(实施例6)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图4的工序(2-2)所示，形成作为在铜箔4上的厚度为0.5μm、作为在通孔用孔5内中央部的厚度为0.5～3μm的第一层填充电镀铜层7。填充电镀铜液使用与实施例1相同的填充电镀铜液。此时，第一层填充电镀铜的条件为1.0A/dm2的电流密度、约2分钟。此时，形成了第一层填充电镀铜层7的通孔15的截面形状为如下状态：下方空间13没有被第一层填充电镀铜层7填充，正下部17的填充电镀铜层7的表面与通孔用孔5内中央部相比凹陷。
接着，使填充电镀铜的电流密度从1.0A/dm2降至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图4的工序(2-2)所示，利用作为在铜箔4和第一层填充电镀铜层7上的厚度为23.5μm的第二层填充电镀铜层9，进行通孔15的填充。此时，第二层填充电镀铜的条件为1.0A/dm2的电流密度、约106分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行至图3的工序(3)。
(比较例1)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图5的工序(2-2)所示，通过一个阶段形成作为在铜箔4上的厚度为25μm的第一层填充电镀铜层7。填充电镀铜液使用与实施例1相同的填充电镀铜液。此时，第一层填充电镀铜的条件为1.0A/dm2的电流密度、约108分钟。接着，与实施例1同样地操作，进行至图3的工序(3)。
用显微镜观察实施例1～6和比较例1中通孔的截面，从而在表1中汇总了镀层空洞的产生频率。实施例1～5中，空洞产生频率为0％，能够填充通孔用孔。此外，实施例6中，空洞产生频率为75％，大致能够填充通孔用孔。另一方面，比较例1中，空洞产生大致为100％。此外，在填充电镀铜的过程中暂时降低了电流密度的实施例1～6中，在第一层填充电镀铜层与第二层填充电镀铜层之间观察到条纹。通过该条纹，能够识别第一层填充电镀铜层与第二层电镀铜层的边界，其结果是，确认到实施例1～5的通孔的截面形状为下方空间被第一层填充电镀铜层填充的状态。此外可知，实施例6的通孔的截面形状中，下方空间没有被第一层填充电镀铜层填充，第二层填充电镀铜层在以正下部为起点的下方空间厚厚地生长，有时以残存空洞的状态堵住开口部。另一方面可知，比较例1的通孔的截面形状中，没有观察到表示第一层填充电镀铜层与第二层电镀铜层的边界的条纹，以正下部为起点的下方空间的填充电镀铜层与通孔内部的其他部位相比厚厚地生长，以残存空洞的状态堵住了开口部。
表1
符号说明
3.预浸渍体或绝缘层，4.金属箔或铜箔，5.通孔用孔，7.第一层填充电镀层或第一层填充电镀铜层，9.第二层填充电镀层或第二层填充电镀铜层，10.配线，12.金属箔的突出，13.下方空间，15.通孔或层间连接，16.空洞，17.正下部，18.内壁，22.覆金属箔层叠板或覆铜箔层叠板，23.多层配线基板。

Claims (5)

1.一种多层配线基板的制造方法，其具有如下工序：
工序(1)，对于将金属箔在绝缘层的两侧层叠一体化而成的覆金属箔层叠板，使用敷形法或直接激光法设置贯通所述绝缘层两侧的金属箔和绝缘层的通孔用孔、在该通孔用孔的开口部形成的绝缘层两侧的金属箔的突出、及在该金属箔的突出与所述通孔用孔的内壁之间形成的下方空间；
工序(2)，通过在所述通孔用孔内和绝缘层两侧的金属箔上形成填充电镀层来填埋所述通孔用孔，形成将所述绝缘层两侧的金属箔彼此电连接的通孔；以及
工序(3)，对形成所述填充电镀层后的绝缘层两侧的金属箔进行电路加工而形成配线，
所述工序(2)中通过形成填充电镀层而进行的通孔用孔的填埋，是通过在填充电镀的过程中使填充电镀的电流密度暂时降低再使其增加来进行的。
2.根据权利要求1所述的多层配线基板的制造方法，所述工序(2)中使填充电镀的电流密度暂时降低的时机为：通孔的截面形状中，在通孔用孔的开口部形成的绝缘层两侧的金属箔的突出与所述通孔用孔的内壁之间的下方空间被填充电镀层填充之时以后。
3.根据权利要求1或2所述的多层配线基板的制造方法，所述工序(2)中使填充电镀的电流密度暂时降低的时机为：在通孔用孔的开口部形成的绝缘层两侧的金属箔的突出与所述通孔用孔的内壁之间的下方空间被填充电镀层填充，并且形成镀层空洞之前。
4.根据权利要求1至3中任一项所述的多层配线基板的制造方法，所述工序(2)中在填充电镀的过程中使填充电镀的电流密度暂时降低时的电流密度的降低率大于或等于即将使其降低之前的50％。
5.根据权利要求1至4中任一项所述的多层配线基板的制造方法，所述工序(2)中在填充电镀的过程中使填充电镀的电流密度暂时降低后再使其增加时的电流密度大于或等于即将进行所述使填充电镀的电流密度暂时降低之前的电流密度。
CN201580078601.7A 2015-04-08 2015-11-24 多层配线基板的制造方法 Active CN107432087B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015079257A JP6641717B2 (ja) 2015-04-08 2015-04-08 多層配線基板の製造方法
JP2015-079257 2015-04-08
PCT/JP2015/082926 WO2016163049A1 (ja) 2015-04-08 2015-11-24 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN107432087A true CN107432087A (zh) 2017-12-01
CN107432087B CN107432087B (zh) 2019-10-22

Family

ID=57071821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580078601.7A Active CN107432087B (zh) 2015-04-08 2015-11-24 多层配线基板的制造方法

Country Status (4)

Country Link
US (1) US10609823B2 (zh)
JP (1) JP6641717B2 (zh)
CN (1) CN107432087B (zh)
WO (1) WO2016163049A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508924A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN112203440A (zh) * 2019-07-08 2021-01-08 相互股份有限公司 电路板中的导通孔结构及其制造方法
CN113747673A (zh) * 2021-08-30 2021-12-03 德中（天津）技术发展股份有限公司 一种用激光分别加工电镀孔、线路掩膜和导电图案的制电路板方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029610A (ja) * 2017-08-03 2019-02-21 日立化成株式会社 配線基板及びその製造方法
JP2019029609A (ja) * 2017-08-03 2019-02-21 日立化成株式会社 配線基板及びその製造方法
WO2023282350A1 (ja) * 2021-07-09 2023-01-12 住友電気工業株式会社 プリント配線板
KR20230093743A (ko) 2021-12-20 2023-06-27 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290544A (ja) * 1997-04-14 1998-10-27 S M C:Kk 厚膜プリントコイルおよびその製造方法
CN1392294A (zh) * 2001-06-07 2003-01-22 希普雷公司 电解铜电镀方法
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP2006283072A (ja) * 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
CN101538727A (zh) * 2009-03-12 2009-09-23 深圳市博敏电子有限公司 Pcb板孔点电镀法
CN101711095A (zh) * 2009-04-16 2010-05-19 深圳市精诚达电路有限公司 Hdi挠性电路板镀铜填孔工艺
JP2011017036A (ja) * 2009-07-07 2011-01-27 Ebara-Udylite Co Ltd 銅めっき方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197897A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Method of producing printed circuit board
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
JP4256603B2 (ja) 2001-08-02 2009-04-22 イビデン株式会社 積層配線板の製造方法
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
DE602005022650D1 (de) * 2004-04-26 2010-09-16 Rohm & Haas Elect Mat Verbessertes Plattierungsverfahren
KR100907841B1 (ko) * 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP5247252B2 (ja) * 2007-06-15 2013-07-24 メルテックス株式会社 プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8112884B2 (en) * 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
JP2009141049A (ja) 2007-12-05 2009-06-25 New Japan Radio Co Ltd スルーホールフィリング方法
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
JP6079150B2 (ja) 2012-11-07 2017-02-15 凸版印刷株式会社 めっきによる貫通孔の銅充填方法
JP6327463B2 (ja) 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290544A (ja) * 1997-04-14 1998-10-27 S M C:Kk 厚膜プリントコイルおよびその製造方法
CN1392294A (zh) * 2001-06-07 2003-01-22 希普雷公司 电解铜电镀方法
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP2006283072A (ja) * 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
CN101538727A (zh) * 2009-03-12 2009-09-23 深圳市博敏电子有限公司 Pcb板孔点电镀法
CN101711095A (zh) * 2009-04-16 2010-05-19 深圳市精诚达电路有限公司 Hdi挠性电路板镀铜填孔工艺
JP2011017036A (ja) * 2009-07-07 2011-01-27 Ebara-Udylite Co Ltd 銅めっき方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508924A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN111508924B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
CN112203440A (zh) * 2019-07-08 2021-01-08 相互股份有限公司 电路板中的导通孔结构及其制造方法
CN113747673A (zh) * 2021-08-30 2021-12-03 德中（天津）技术发展股份有限公司 一种用激光分别加工电镀孔、线路掩膜和导电图案的制电路板方法

Also Published As

Publication number Publication date
US10609823B2 (en) 2020-03-31
WO2016163049A1 (ja) 2016-10-13
US20180084651A1 (en) 2018-03-22
JP6641717B2 (ja) 2020-02-05
CN107432087B (zh) 2019-10-22
JP2016201416A (ja) 2016-12-01

Similar Documents

Publication Publication Date Title
CN107432087B (zh) 多层配线基板的制造方法
CN105612821B (zh) 多层配线基板的制造方法
CN105612820B (zh) 多层配线基板及其制造方法
CN105612819B (zh) 多层配线基板的制造方法
US7681310B2 (en) Method for fabricating double-sided wiring board
CN105075411B (zh) 多层配线基板的制造方法
CN103039131B (zh) 印刷布线板的制造方法以及印刷布线板
JP2009239188A (ja) プリント配線板の製造方法
JP2010153628A (ja) 多層配線基板の製造方法
JP5051443B2 (ja) 多層配線基板の製造方法
JP5077662B2 (ja) 多層配線基板の製造方法
WO2015053082A1 (ja) 多層配線基板及びその製造方法
JP2019029610A (ja) 配線基板及びその製造方法
JP2009239187A (ja) プリント配線板
JP2002299825A (ja) 多層回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: HITACHI CHEMICAL Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20220113

Address after: Tokyo, Japan

Patentee after: Linkus Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Linkus Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: PTCJ-S Holding Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230414

Address after: Tokyo, Japan

Patentee after: PTCJ-S Holding Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Linkus Technology Co.,Ltd.