CN105612820B - 多层配线基板及其制造方法 - Google Patents

多层配线基板及其制造方法 Download PDF

Info

Publication number
CN105612820B
CN105612820B CN201480055473.XA CN201480055473A CN105612820B CN 105612820 B CN105612820 B CN 105612820B CN 201480055473 A CN201480055473 A CN 201480055473A CN 105612820 B CN105612820 B CN 105612820B
Authority
CN
China
Prior art keywords
layer
filling
interlayer connection
hole
upper strata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480055473.XA
Other languages
English (en)
Other versions
CN105612820A (zh
Inventor
吉田信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linkus Technology Co ltd
Ptcj S Holding Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority claimed from PCT/JP2014/075255 external-priority patent/WO2015053082A1/ja
Publication of CN105612820A publication Critical patent/CN105612820A/zh
Application granted granted Critical
Publication of CN105612820B publication Critical patent/CN105612820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Abstract

一种多层配线基板及其制造方法，所述多层配线基板具有：贯通上层配线用金属箔和绝缘层的层间连接用孔、形成于该层间连接用孔的开口部的上层配线用金属箔的突出、在该金属箔的突出与所述层间连接用孔的内壁之间形成的下方空间、以及由填充电镀层填充所述层间连接用孔而成的层间连接，填充所述层间连接用孔的填充电镀层形成有两层以上，下方空间被所述两层以上的填充电镀层中除最外层以外的任一层填充电镀层填充，并且，由除最外层以外的任一层填充电镀层所形成的层间连接的内部直径与开口部直径同等或其以上。

Description

多层配线基板及其制造方法
技术领域
本发明涉及多层配线基板及其制造方法，尤其涉及使用填充电镀液来形成层间连接的多层配线基板及其制造方法。
背景技术
以往，采用如下多层配线基板：在形成有配线的内层材料上将半固化片或树脂膜和其上层的金属箔层叠一体化，利用激光设置层间连接用孔，形成基底无电解镀层后，通过使用填充电镀液形成的电镀层(以下，有时简称为“填充电镀层”。)来填埋上述层间连接用孔。
此时，尤其对于孔径与绝缘层厚度相比为同等程度、即纵横比为1左右以上的层间连接用孔，有在孔内部容易产生镀层空洞(以下，有时简称为“空洞”。)的倾向。作为抑制这样的镀层空洞的方法，提出了应用以低电流密度长时间进行的电镀方法、阶段性地控制电流密度的电镀方法的多层配线基板(专利文献1)。此外，关于层间连接用孔的填埋，提出了从表面平滑性的观点出发而应用将电镀层的形成分2次进行的方法的多层配线基板(专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2003-318544号公报
专利文献2：日本特开2009-21581号公报
发明内容
发明所要解决的课题
在通过利用敷形法、直接激光法的激光加工而形成的层间连接用孔中，在作为激光加工入口的层间连接用孔的开口部产生金属箔的突出，而由于该金属箔的突出，使得层间连接用孔的截面形状中，开口部有时甚至变得比内部或底部窄。对于这样的层间连接用孔，在由填充电镀物进行填充时，在开口部的金属箔的突出上析出的填充电镀层会在填充电镀物填充于层间连接用孔内部之前堵住层间连接用孔的开口部，成为产生镀层空洞的原因之一。
近年来，小型化、薄型化的要求越来越高，从而有层间连接用孔的直径变得更小、绝缘层厚度变得更薄、纵横比变得更大的倾向，而伴随于此，该开口部的金属箔的突出相对于层间连接用孔的直径、深度而言相对变大，因而容易影响镀层空洞的产生。还认为，在层间连接的内部产生的空洞会由于长时间的使用、严酷条件下的使用而产生不良状况。
专利文献1的方法中，作为具有由包含聚酰亚胺树脂等有机绝缘材料的绝缘层与包含铜等导体材料的配线交替层叠而成的多层结构的多层配线基板的制造方法，示出了控制电流密度以抑制空洞产生的方法，但本发明人进行了研究，结果是无法完全消除空洞。此外，专利文献2的方法中，虽然凹陷产生量得以减少，但没有得到抑制空洞产生的效果。
本发明的目的在于，提供一种对具有与绝缘层厚度同等程度的直径的层间连接用孔也能够抑制填充电镀层的镀层空洞的多层配线基板。
用于解决课题的方法
本发明涉及以下内容。
1.一种多层配线基板，其具有：将形成有内层配线的内层材料、绝缘层及上层配线用金属箔层叠一体化而形成的层叠体；贯通该层叠体的上述上层配线用金属箔和绝缘层的层间连接用孔；形成于该层间连接用孔的开口部的上层配线用金属箔的突出；在该金属箔的突出与上述层间连接用孔的内壁之间形成的下方空间；以及由填充电镀层填充上述层间连接用孔而成的层间连接，
填充上述层间连接用孔的填充电镀层至少形成有两层以上，形成于层间连接用孔的开口部的上层配线用金属箔的突出与上述层间连接用孔的内壁之间的下方空间被上述两层以上的填充电镀层中除最外层以外的任一层填充电镀层填充，并且，由除最外层以外的任一层填充电镀层所形成的层间连接的内部的最大直径与开口部的最小直径同等或其以上。
2.根据项1中的多层配线基板，关于由上述两层以上的填充电镀层中除最外层以外的任一层填充电镀层所形成的上述层间连接，在形成于层间连接用孔的开口部的上层配线用金属箔的突出与上述层间连接用孔的内壁之间的下方空间被填充电镀物填充，并且，呈层间连接的内部的最大直径大于开口部的最小直径的陶罐(蛸壺)状。
3.根据项1或2中的多层配线基板，填充上述层间连接用孔的填充电镀层形成有两层，形成于层间连接用孔的开口部的上层配线用金属箔的突出与上述层间连接用孔的内壁之间的下方空间被上述两层填充电镀层中下层的填充电镀层填充，并且，由下层的填充电镀层所形成的层间连接的内部的最大直径与开口部的最小直径同等或其以上。
4.根据项1至3中任一项的多层配线基板，上述层间连接用孔为贯通上述层叠体的上层配线用金属箔和绝缘层而及至内层配线的非贯通孔。
5.根据项1至4中任一项的多层配线基板，层间连接用孔的纵横比大于或等于1.0。
发明的效果
根据本发明，能够提供一种对具有与绝缘层厚度同等程度的直径的层间连接用孔也能够抑制填充电镀层的镀层空洞的多层配线基板。
附图说明
图1为本发明的一个实施方式(实施例1～5)的多层配线基板。
图2表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(1)。
图3表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(2)。
图4表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(3)。
图5表示比较例2的多层配线基板的制造方法的工序(2)。
图6表示比较例1的多层配线基板的制造方法的工序(2)。
图7表示本发明的一个实施方式(实施例2)的多层配线基板的制造方法的填充电镀的电流密度。
具体实施方式
(多层配线基板)
作为本发明的多层配线基板的一个实施方式，可举出如图1所示的多层配线基板23，其具有：将形成有内层配线1的内层材料2与绝缘层3及上层配线10用金属箔4层叠一体化而形成的层叠体22、贯通该层叠体22的上述上层配线10用金属箔4和绝缘层3的层间连接用孔5、形成于该层间连接用孔5的开口部的上层配线10用金属箔4的突出12、在该金属箔4的突出12与上述层间连接用孔5的内壁18之间形成的下方空间13、以及由填充电镀层7a、7b填充上述层间连接用孔5而成的层间连接15；填充上述层间连接用孔5的填充电镀层7a、7b至少形成有两层以上，在形成于层间连接用孔5的开口部的上层配线10用金属箔4的突出12与上述层间连接用孔5的内壁18之间的下方空间13被上述两层以上的填充电镀层7a、7b中除最外层的填充电镀层7b以外的任一层填充电镀层7a填充，并且，由除最外层以外的任一层填充电镀层7a、7b所形成的层间连接15的内部的最大直径20与开口部的最小直径21同等或其以上。
本实施的方式中的层叠体，通过将形成有内层配线的内层材料、绝缘层及上层配线用金属箔层叠一体化而形成。
内层材料是用于多层配线基板的一般内层的材料，一般而言，在将树脂组合物含浸于增强基材而得到的半固化片(树脂含浸基材)的需要片数的上表面和/或下表面上，层叠由铜、铝、黄铜、镍、铁等的单质、合金或复合箔构成的金属箔并一体化，通过蚀刻等将金属箔形成为作为内层配线的配线。
半固化片成为粘接内层材料与上层配线用铜箔的绝缘层，是指使树脂组合物(树脂清漆)含浸于作为增强基材的玻璃纤维等，形成半固化的B阶状态的具有粘接性的树脂膜。作为半固化片，可使用一般的多层配线基板所用的半固化片。此外，除半固化片以外，还可使用不具有玻璃纤维等增强基材的树脂膜。作为这样的不具有玻璃纤维等增强基材的树脂膜，可举出用于在多层配线基板中粘接内层材料与上层配线用铜箔的高分子环氧树脂、热塑性的聚酰亚胺粘接膜等。
作为上述树脂组合物，可使用作为多层配线基板的绝缘材料而使用的公知惯例的树脂组合物。通常为如下物质：使用耐热性、耐化学试剂性良好的热固性树脂作为基体，混合使用酚醛树脂、环氧树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、氟树脂等树脂的一种或两种以上，并根据需要添加有滑石、粘土、二氧化硅、氧化铝、碳酸钙、氢氧化铝、三氧化锑、五氧化锑等无机质粉末填充剂；玻璃纤维、石棉纤维、纸浆纤维、合成纤维、陶瓷纤维等纤维质填充剂。
此外，考虑到介电特性、耐冲击性、膜加工性等，可以在树脂组合物中掺混热塑性树脂。进而根据需要加入有机溶剂、阻燃剂、固化剂、固化促进剂、热塑性粒子、着色剂、防紫外线透过剂、抗氧化剂、还原剂等各种添加剂、填充剂进行调配。
作为上述增强基材，使用玻璃、石棉等无机质纤维；聚酯、聚酰胺、聚丙烯酸、聚乙烯醇、聚酰亚胺、氟树脂等有机质纤维；木棉等天然纤维的织布、无纺布、纸、垫等。
通常，按照树脂组合物对于增强基材的附着量以干燥后的半固化片的树脂含有率计为20～90质量％的方式含浸或涂覆于增强基材后，通常以100～200℃的温度加热干燥1～30分钟，得到半固化状态(B阶状态)的半固化片。通常叠加1～20片该半固化片，在其两面配置金属箔，以该构成加热加压而层叠一体化。
作为用于层叠一体化的成型条件，可应用通常的层叠板的方法，使用例如多层压机、多层真空压机、连续成型、热压成型机等，通常在温度100～250℃、压力2～100kg/cm2(0.2～9.8MPa)、加热时间0.1～5小时的范围内进行成型，或利用真空层压装置等，在层压条件50～150℃、0.1～5MPa的条件下，在减压下或大气压的条件下进行。成为绝缘层的半固化片的厚度根据用途而不同，通常以0.1～5.0mm的厚度为佳。
金属箔可使用在一般的多层配线基板中所用的金属的箔。用于本发明的金属箔的表面粗糙度，从电气特性方面出发，优选JIS B0601所示的10点平均粗糙度(Rz)在两面均小于或等于2.0μm。金属箔可使用铜箔、镍箔、铝箔等，通常使用铜箔。
关于铜箔的制造条件，在硫酸铜浴的情况下，一般常用硫酸50～100g/L、铜30～100g/L、液温20℃～80℃、电流密度0.5～100A/dm2的条件，在焦磷酸铜浴的情况下，一般常用焦磷酸钾100～700g/L、铜10～50g/L、液温30℃～60℃、pH8～12、电流密度1～10A/dm2的条件，考虑到铜的物性、平滑性，有时还加入各种添加剂。
对于层间连接用孔，形成为贯通层叠体的上层配线用金属箔和绝缘层而及至内层配线的非贯通孔、或进而贯通内层配线而及至背面的贯通孔。本实施方式中的层间连接用孔是用于形成所谓的通孔(via hole)或穿孔(through hole)和所谓的层间连接的非贯通孔或贯通孔，是指形成镀层之前的状态。层间连接用孔可应用例如敷形法或直接激光法来形成。
在层间连接用孔的开口部，会形成上层配线用金属箔的突出。该金属箔的突出是因绝缘层的激光加工性比金属箔好(热分解温度低)而引起的。通过采用将设于金属箔的开口(窗孔)的端部作为掩模而进行绝缘层的激光加工的敷形掩模法、金属箔不设置开口而对金属箔和绝缘层进行激光加工的直接激光法，从而形成金属箔的突出。
在金属箔的突出与层间连接用孔的内壁之间，会形成下方空间。本实施方式中，下方空间是指在上层配线用金属箔的突出与层间连接用孔的内壁之间所包围的空间，详细地，是指从上层配线用金属箔的突出的前端向层间连接用孔的底部方向垂下的垂线与层间连接用孔的内壁之间所包围的空间。
由填充电镀层填充层间连接用孔而形成层间连接。本实施方式中，层间连接用于连接两层以上的多个配线的层间，成为层间连接用的孔内部全部被镀层填埋的填充孔。关于层间连接的直径(金属箔开口部的直径)，从与绝缘层的厚度(层间连接用孔的深度)为同等程度至2倍左右的直径容易形成填充孔，但在直径(金属箔开口部的直径)接近与绝缘层的厚度(层间连接用孔的深度)同等程度时，即，绝缘层的厚度相对于层间连接的直径之比(纵横比)接近1.0时，用以往的方法容易产生空洞。
形成无电解镀层作为填充电镀层的基底，该无电解镀层是在设置了层间连接用孔后的基板表面整面设置的无电解镀层，被镀于上层配线用金属箔的表面、层间连接用孔的孔内侧面、层间连接用孔内底面的内层配线表面等。该无电解镀层可以使用在多层配线基板的制造中一般使用的薄覆型无电解镀铜液来形成。
填充电镀层是指由填充电镀液形成的电镀层，就该填充电镀层的厚度而言，在层间连接用孔内的底面的厚度厚于在上层配线用金属箔上的厚度。
填充电镀液一般是在硫酸铜镀浴中添加有抑制镀层生长的镀层抑制剂和促进镀层生长的镀层促进剂的电镀液。
镀层抑制剂被认为有如下效果：按照物质的扩散规律，应用难以吸附于层间连接用孔的内部而容易吸附于基板表面的性质，使基板表面的镀层生长速度与层间连接用孔内部相比慢，从而使层间连接用孔的内部被填充电镀铜层填充，在基板表面的层间连接用孔的正上方部分和层间连接用孔的正上方部分以外的部分形成平滑的填充电镀铜层。作为镀层抑制剂，可使用聚亚烷基二醇等聚醚化合物、聚乙烯基咪唑鎓季铵化合物、乙烯基吡咯烷酮与乙烯基咪唑鎓季铵化合物的共聚物等含氮化合物等。
镀层促进剂被认为有如下效果：同样地吸附于层间连接用孔内的底面、侧面、基板表面，接着，利用在层间连接用孔的内部随着镀层的生长，表面积逐渐减少，层间连接用孔内的促进剂的分布变密的性质，层间连接用孔内部的镀敷速度比基板表面的镀敷速度快，从而使层间连接用孔的内部被填充电镀铜层填充，在基板表面的层间连接用孔的正上方部分和层间连接用孔的正上方部分以外的部分形成平滑的填充电镀铜层。作为镀层促进剂，可使用3-巯基-1-丙烷磺酸钠或2-巯基乙烷磺酸钠所表示的硫化合物、或双-(3-磺丙基)-二硫化二钠等所表示的硫化合物。这些镀层促进剂也是被称为光亮剂(光泽剂)的在镀铜液中添加的添加物中的一种。
上述镀层抑制剂、镀层促进剂使用一种或混合使用两种以上。它们的水溶液的浓度没有特别限定，可以以几质量ppm～几质量％的浓度使用。
本实施方式中，填充层间连接用孔的填充电镀层至少形成两层以上，在形成于层间连接用孔的开口部的上层配线用金属箔的突出与上述层间连接用孔的内壁之间的下方空间被两层以上的填充电镀层中除最外层以外的任一层填充电镀层填充，并且，由除最外层以外的任一层填充电镀层所形成的层间连接的内部的最大直径与开口部的最小直径同等或其以上。
本实施方式的多层配线基板中，在层间连接用孔的开口部具有上层配线用金属箔的突出，在该上层配线用金属箔的突出与层间连接用孔的内壁之间形成下方空间。上层配线用金属箔的突出的背面附近的区域即正下部，成为下方空间中填充电镀液难以流入的区域。因此，包含该正下部的下方空间变得容易吸附填充电镀液的促进剂，在填充电镀的初期阶段，首先以该正下部为起点在下方空间形成填充电镀层，填充下方空间。镀层促进剂具有如下性质：一旦吸附，则在以相同的电流密度继续进行填充电镀期间会原样存留。因此，如果如以往技术那样，以相同的电流密度继续进行填充电镀，且填充层间连接用孔的填充电镀层为单层，则填充了下方空间的填充镀层会以正下部为起点继续生长，与层间连接用孔的内部相比先堵住开口部，因而有容易在层间连接用孔的内部产生镀层空洞的倾向。
正下部是指在上层配线用金属箔的突出与层间连接用孔的内壁之间形成的下方空间中，上层配线用金属箔的突出的背面附近的区域。该正下部如下形成：在用敷形法或直接激光法形成层间连接用孔的情况下，在形成绝缘层的树脂和正上方的金属箔之间，激光加工容易性(热分解温度)存在较大差异，因此位于金属箔正下方的绝缘层的内壁相比于金属箔的开口前端凹陷。尤其在使用具有增强纤维的半固化片作为绝缘层时，在金属箔的正下部存在用于粘接的树脂，由于该树脂与增强纤维相比容易进行激光加工，因此有正下部的树脂与金属箔、层间连接用孔内部的内壁相比大幅凹陷的倾向。因此，填充电镀液的促进剂容易吸附于该正下部，因而有填充电镀层生长得快(厚)并堵住层间连接用孔的开口部的倾向。
根据本实施方式的多层配线基板，填充层间连接用孔的填充电镀层至少形成两层以上，因此，在填充电镀的中途使填充电镀的电流密度暂时降低，从而此时能够使形成于下方空间的正下部的填充电镀层所吸附的促进剂脱离。此时，如果填充电镀层填充下方空间，且层间连接用孔的内部直径与开口部直径(镀层开口部)同等或其以上，则与正下部对应的层间连接用孔的开口部容易吸附镀层抑制剂，另一方面，层间连接用孔的内部容易吸附镀层促进剂。尤其是如果填充电镀层填充下方空间，且呈层间连接的内部直径大于开口部(镀层开口部)的直径的陶罐状，则该效果更大。在此，镀层开口部是指在金属箔开口部形成填充电镀层而变得最窄的部位。因此，在使填充电镀的电流密度再增加后，以正下部为起点的填充电镀层的生长被抑制，因此填充电镀层不会堵住层间连接用孔的开口部，能够在层间连接用孔的内部优先形成填充电镀层。因此，即使对具有与绝缘层厚度同等程度的直径的层间连接用孔，即对纵横比为1.0左右的层间连接用孔，也能够抑制填充电镀层的镀层空洞。
关于第一层填充电镀层的厚度，作为在上层配线用金属箔上的厚度，优选为1～10μm，更优选以2～5μm的范围设置，作为在层间连接用孔内底面的内层配线上的厚度，设置为2～20μm范围程度。此外，关于第二层填充电镀层的厚度，作为在上层配线用金属箔上的厚度，只要能够用作配线且能够用填充电镀层将层间连接用孔完全填埋即可，作为在上层配线用金属箔上的厚度，优选为1～100μm的范围，更优选为10～50μm的范围。
(多层配线基板的制造方法)
本实施方式的多层配线基板的制造方法为如下多层配线基板的制造方法，其具有：工序(1)，将形成有内层配线的内层材料、绝缘层及上层配线用金属箔层叠一体化，使用敷形法或直接激光法，在上述上层配线用金属箔和绝缘层中设置：从上述上层配线用金属箔到内层配线的层间连接用孔、形成于该层间连接用孔的开口部的上层配线用金属箔的突出、以及在该金属箔的突出与上述层间连接用孔的内壁之间形成的下方空间；工序(2)，在上述层间连接用孔内和上层配线用金属箔上形成基底无电解镀层后，通过形成填充电镀层来填埋上述层间连接用孔，从而形成将上述上层配线用金属箔与内层配线连接的层间连接；以及工序(3)，对形成上述填充电镀层后的上层配线用金属箔进行配线形成，从而形成上层配线；上述工序(2)中通过形成填充电镀层而进行的层间连接用孔的填埋如下进行：在填充电镀的中途使填充电镀的电流密度暂时降低，再使其增加。
本实施方式的多层配线基板的制造方法中，在工序(1)中，由于利用敷形法或直接激光法来设置层间连接用孔，因此在层间连接用孔的开口部(金属箔的开口部)产生上层配线用金属箔的突出，在该上层配线用金属箔的突出与层间连接用孔的内壁之间形成下方空间。上层配线用金属箔的突出的背面附近的区域即正下部，成为在下方空间中填充电镀液难以流入的区域。因此，包含该正下部的下方空间变得容易吸附填充电镀液的促进剂，在填充电镀的初期阶段，首先以该正下部为起点在下方空间形成填充电镀层，填充下方空间。在此，下方空间是指在上层配线用金属箔的突出与层间连接用孔的内壁之间所包围的空间，详细地，是指从上层配线用金属箔的突出的前端向层间连接用孔的底部方向垂下的垂线与层间连接用孔的内壁之间所包围的空间。镀层促进剂具有如下性质：一旦吸附，则在以相同的电流密度继续进行填充电镀的期间会原样留存。因此，如果如以往技术那样以相同的电流密度继续进行填充电镀，则填充了下方空间的填充镀层会以正下部为起点继续生长，与层间连接用孔的内部相比先堵住开口部，因此有在层间连接用孔内部容易产生镀层空洞的倾向。
根据本实施方式的多层配线基板的制造方法，由于在填充电镀的中途使填充电镀的电流密度暂时降低，因此，此时能够使形成于下方空间的正下部的填充电镀层所吸附的促进剂脱离。此时，如果填充电镀层填充下方空间，层间连接用孔的内部直径与开口部(在金属箔的开口部形成在使电流密度暂时降低之前所形成的第一层填充电镀层而变得最窄的部位的开口部)的直径同等或其以上，则与正下部对应的层间连接用孔的开口部容易吸附镀层抑制剂，另一方面，层间连接用孔的内部容易吸附镀层促进剂。尤其是如果填充电镀层填充下方空间，并呈层间连接的内部直径大于开口部(在金属箔的开口部形成在使电流密度暂时降低之前所形成的第一层填充电镀层而变得最窄的部位的开口部)的直径的陶罐状，则该效果更大。因此，在使填充电镀的电流密度再增加后，以正下部为起点的填充电镀层的生长被抑制，因而填充电镀层不会堵住层间连接用孔的开口部，能够在层间连接用孔的内部优先形成填充电镀层。因此，即使对具有与绝缘层厚度同等程度的直径的层间连接用孔，也能够抑制填充电镀层的镀层空洞。
上述工序(2)中使填充电镀的电流密度暂时降低的时机设为如下时机：层间连接的截面形状为，形成于层间连接用孔的开口部的上层配线用金属箔的突出与上述层间连接用孔的内壁之间的下方空间被填充电镀物填充，并且，层间连接的内部直径与开口部直径同等或其以上之时。这样，如果填充电镀层填充下方空间，且层间连接用孔的内部直径与开口部直径同等或其以上，则能够使层间连接用孔的开口部更容易吸附镀层抑制剂，另一方面，能够使层间连接用孔的内部更容易吸附促进剂。尤其是如果填充电镀层填充下方空间，且呈层间连接的内部直径大于开口部直径的陶罐状，则该效果更大。
上述工序(2)中使填充电镀的电流密度暂时降低的时机设为如下时机：形成于层间连接用孔的开口部的上层配线用金属箔的突出与上述层间连接用孔的内壁之间的下方空间被填充电镀物填充，并且在形成镀层空洞之前。由此，能够更可靠地将填充电镀层填充至层间连接用孔的内部。
工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低时的电流密度的降低率，希望为大于或等于即将使其降低之前的50％。在此，电流密度的降低率为使电流密度降低的比例，例如从初期电流密度1A/dm2的降低率为50％时，意味着使其降低后的电流密度为0.5A/dm2。此外，使电流密度降低包含使电流密度成为0A/dm2。由此，能够使形成于下方空间的正下部的填充电镀层所吸附的镀层促进剂可靠地脱离。因此，如果填充电镀层填充下方空间，层间连接用孔的内部直径与开口部直径同等或其以上，则能够使层间连接用孔的开口部更容易吸附镀层抑制剂，另一方面，能够使层间连接用孔的内部更容易吸附促进剂。尤其是如果填充电镀层填充下方空间，且呈层间连接的内部直径大于开口部直径的陶罐状，则该效果更大。
工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加时的电流密度，希望为大于或等于在即将使其暂时降低之前的电流密度。由此，能够以更短的时间将填充电镀层填充于层间连接用孔的内部，生产效率提高。
此外，如本发明的多层配线基板的制造方法那样，在填充电镀铜的中途暂时使电流密度降低的情况下，在第一层填充电镀铜层与第二层填充电镀铜层之间可观察到条纹。通过该条纹，能够识别第一层填充电镀铜层和第二层电镀铜层的边界，其结果是，能够根据层间连接的截面形状来确认第一层填充电镀铜层是否填充了下方空间、层间连接的内部直径是否与开口部直径同等或其以上。因此，第一层填充电镀铜的条件、第一层填充电镀铜层的厚度也容易管理。
层间连接用孔可为贯通孔或非贯通孔中的任一种，希望为非贯通孔。在应用敷形法或直接激光法来形成非贯通孔时，容易在层间连接用孔的开口部产生上层配线用金属箔的突出，容易在该上层配线用金属箔的突出与层间连接用孔的内壁之间形成下方空间。此外，当层间连接用孔为非贯通孔时，具有底部，因此，通过填充电镀液的镀层促进剂的作用，更容易将填充电镀层填充于层间连接用孔的内部，能够更可靠地抑制层间连接用孔的空洞。
以下，使用图2～图4，对本发明的一个实施方式的多层配线基板的制造方法进行说明。
首先，如图2的工序(1-1)所示，在形成有内层配线1的内层材料2上使半固化片3和其上层的上层配线10用铜箔4层叠一体化，在该上层配线10用铜箔4上设置黑化处理层8后，如图2的工序(1-2)所示，通过直接激光加工来设置层间连接用孔5。在层间连接用孔5的开口部产生上层配线10用铜箔4的突出12，在该上层配线10用铜箔4的突出12与层间连接用孔5的内壁18之间形成下方空间13。该铜箔4的突出量(突出的长度)为3～10μm。此外，在上层配线10用铜箔4的突出12与层间连接用孔5的内壁18之间形成的下方空间13中，上层配线10用铜箔4的突出12的背面附近的区域形成正下部17。予以说明的是，本实施方式中，作为将内层材料2与上层配线10用铜箔4粘接的绝缘层3，使用作为具有玻璃纤维等增强基材的树脂膜的半固化片3，除该半固化片3以外，还可使用在一般的多层配线基板中所用的、不具有增强基材的高分子环氧树脂、热塑性的聚酰亚胺粘接膜等树脂膜。此外，本实施方式中，使用了铜箔4作为上层配线10用金属箔4，除此之外，还可以使用用作多层配线基板的材料的镍箔、铝箔、它们的复合箔等。此外，作为绝缘层3和金属箔4，可使用在铜箔4上配置有树脂膜的单面带铜箔的树脂膜来形成，该树脂膜为具有增强基材的树脂膜或不具有增强基材的树脂膜。
对于在形成有配线的内层材料上将半固化片和其上层的铜箔层叠一体化的方法，采用将内层材料和半固化片、铜箔层叠压制的方法、在内层材料上层压单面带铜箔的树脂膜的方法。绝缘层的厚度以10～100μm程度为佳，希望为20～60μm，铜箔的厚度为3～12μm。
本实施方式中，由于使用半固化片作为绝缘层，因此此时的单面带铜箔的树脂膜是在铜箔上配置有半固化片(具有增强基材的树脂膜)的构成。在使用半固化片以外的不具有增强基材的树脂膜作为绝缘层的情况下，采用在铜箔上配置有不具有增强基材的高分子环氧树脂、热塑性的聚酰亚胺粘接膜等树脂膜的构成。
对于用于制作单面带铜箔的树脂膜的铜箔、树脂组合物(树脂清漆)，使用与在一般的多层配线基板中所用的材料同样的材料。例如，使用吻涂机、辊涂机、缺角轮涂布机等将树脂组合物(树脂清漆)涂布于铜箔上，或者将树脂组合物制成B阶状态(半固化状态)的膜状而成的树脂膜层压在铜箔上来进行。在将树脂组合物(树脂清漆)涂布于铜箔上的情况下，为了使树脂清漆成为B阶状态(半固化状态)，进行加热以及干燥。关于其条件，适当的是以100～200℃的温度进行1～30分钟，关于加热、干燥后树脂组合物(树脂清漆)中的残留溶剂量，适当的是0.2～10质量％程度。将膜状的树脂层压在金属箔上的情况下，适当的是50～150℃、0.1～5MPa的条件且真空或大气压的条件。
在上层配线层用铜箔上形成的黑化处理层，可由在一般的多层配线基板中为了将铜箔和绝缘层粘接所形成的公知的层来形成。作为这样的黑化处理层，可举出通过氧化铜处理、蚀刻在铜箔的表面形成凹凸而形成的层。
此外，作为可用于形成层间连接用孔的激光，有CO2、CO、受激准分子等气体激光、YAG等固体激光。CO2激光能够容易地得到大的输出，此外，根据近年来正在进行开发的直接激光法，还能够实现直径小于或等于50μm的层间连接用孔的加工。
接着，如图2的工序(1-3)所示，利用氯化铁水溶液、过硫酸钠、硫酸-双氧水混合水溶液等蚀刻液，半蚀刻至上述上层配线10用铜箔4的厚度成为1～5μm程度。通过该处理，在铜箔4上形成的黑化处理层8被去除。此外，层间连接15中底部19被蚀刻，产生凹陷14。通过确保该凹陷14的量(蚀刻量)，能够去除层间连接15的底部19的激光加工残渣，能够确保可靠性。
接着，进行消拖尾处理而除去位于层间连接用孔5的底部的树脂残渣后，如图3的工序(2-1)所示，向铜箔4上以及层间连接用孔5的内部赋予催化剂核，然后形成无电解镀铜层6。例如，对于催化剂核的赋予，使用作为钯离子催化剂的Activator Neoganth(AtotechJapan株式会社制，商品名。“Neoganth”为注册商标。)、作为钯胶体催化剂的HS201B(日立化成株式会社制，商品名)。本实施方式中上述钯催化剂在铜箔4上的吸附量为0.03～0.6μg/cm2的范围，更希望为0.05～0.3μg/cm2的范围。吸附钯催化剂时的处理温度优选为10～40℃。通过控制处理时间，能够控制钯催化剂在铜箔4上的吸附量。
此外，对于无电解镀铜层的形成，可使用CUST2000(日立化成株式会社制、商品名。“CUST”为注册商标。)、CUST201(日立化成株式会社制、商品名)等市售的无电解镀铜液。这些无电解镀铜液以硫酸铜、福尔马林、络合剂、氢氧化钠为主成分。关于无电解镀铜层的厚度，只要是能够进行用于形成下一层填充电镀铜层的供电的厚度即可，为0.1～5μm范围，更优选为0.5～1.0μm的范围。
接着，如图3的工序(2-2)所示，形成无电解镀铜层6后，形成不完全填埋层间连接用孔5的程度的第一层填充电镀铜层7a。详细地，设为如下状态：第一层填充电镀铜层7a填充下方空间13，层间连接15的内部直径20与开口部(镀层开口部24b)的直径21同等或其以上。尤其是如果第一层填充电镀铜层7a填充下方空间13，且呈层间连接15的内部直径20大于开口部(镀层开口部24b)的直径21的陶罐状，则更优选。关于第一层填充电镀铜层7a的厚度，层间连接用孔5内的底面19的第一层填充电镀铜层7a的厚度与上层配线10用铜箔4上的第一层填充电镀铜层7a的厚度相比厚，作为上层配线10用铜箔4上的厚度，设为1.0～5.0μm的范围，作为层间连接用孔5内的底面19的厚度，设为1～20μm的范围程度。这样的填充电镀铜的条件是：1.0A/dm2的电流密度、4～20分钟程度。
接着，如图7所示，在第一层填充电镀铜的中途使第一层填充电镀铜的电流密度暂时降低至0.3A/dm2，进行降低了电流密度的填充电镀约1分钟。由此，能够使形成于下方空间13的第一层填充电镀层7a所吸附的镀层促进剂脱离。关于进行该降低了电流密度的填充电镀的时间，即，在使填充电镀铜的电流密度暂时降低的状态下保持的时间，如果大于或等于1秒，则有使镀层促进剂脱离的效果，如果小于或等于10分钟，则可以不太使填充电镀铜的作业效率降低，因而优选。关于该即将暂时使电流密度降低之前的层间连接15的截面形状，如图3的工序(2-2)所示，使在上层配线10用铜箔4的突出12与层间连接用孔5的内壁18之间形成的下方空间13被第一层填充电镀铜层7a填充。本实施方式中，呈层间连接15的内部直径20大于开口部(镀层开口部24b)的直径21的陶罐状。这样，通过使形成第一层填充电镀层7a后的层间连接15的截面形状成为第一层填充电镀层7a填充下方空间13，且呈层间连接15的内部直径20大于开口部(镀层开口部24b)的直径21的陶罐状，从而与铜箔4的正下部17对应的层间连接用孔5的开口部容易吸附镀层抑制剂，另一方面，层间连接用孔5的内部容易吸附镀层促进剂。
接着，如图7所示，使填充电镀的电流密度再增加至1.0A/dm2，进行第二层填充电镀铜。如图3的工序(2-3)所示，在使填充电镀的电流密度再增加后的第二层填充电镀时，以正下部17为起点的第二层填充电镀层7b的生长被抑制，因此第二层填充电镀层7b不会堵住层间连接用孔5的开口部而在层间连接用孔5的内部优先地形成第二层填充电镀层7a。因此，即使对于具有与绝缘层3的厚度同等程度的直径的层间连接用孔5，也能够抑制第二层填充电镀层7b的镀层空洞16。层间连接用孔5的内部被该第二层填充电镀铜层7b完全填埋，成为上层配线10的层间连接用孔5上的部分和层间连接用孔5以外的部分变得平坦。对于第二层填充电镀层7b，可使用在通常的多层配线基板中所使用的填充孔用硫酸铜电镀，可以是形成第一层填充电镀铜层7a时的填充电镀液，也可以不同。如果在第一层填充电镀铜层7a和第二层填充电镀铜层7b的形成中使用的填充电镀铜液相同，则能够在浸渍于相同的填充电镀铜液的状态下形成第一层填充电镀铜、降低了电流密度的填充电镀铜以及第二层填充电镀铜，因此作业性良好。关于第二层填充电镀层7b的厚度，只要是能够用作配线且能够用导体金属将层间连接用孔5填埋即可，作为在上层配线10用铜箔4以及第一层填充电镀铜层7a上的厚度，优选为1～100μm的范围，更优选为10～50μm的范围。这样的填充电镀铜的条件为：1.0A/dm2的电流密度、4～400分钟程度，优选为40～200分钟程度。一般而言，在填充电镀铜时，铜在层间连接用孔5的底部析出得比表面厚，因此将第二层填充电镀铜层9填埋于层间连接用孔5内部时的纵横降低。
予以说明的是，本实施方式中，将通过形成填充电镀层而进行的层间连接用孔的填埋分为两个阶段来进行，但层间连接用孔的填埋不限于两个阶段，也可以分为两个阶段以上来进行。在分为两个阶段以上来进行层间连接用孔的填埋时，通过在第二阶段以后的各填充电镀层的形成之前使填充电镀铜的电流密度暂时降低，从而空洞的抑制变得更容易。
接着，如图4的工序(3-1)所示，使用干膜抗蚀剂等来形成蚀刻抗蚀剂11。除层间连接用孔5上和应形成上层配线10的部位以外，通过显影除去蚀刻抗蚀剂11。
接着，如图4的工序(3-2)所示，将上层配线10以外的部分蚀刻去除后，使用碱性剥离液、硫酸或市售的抗蚀剂剥离液进行蚀刻抗蚀剂11的剥离，形成上层配线10。通过以上所示的方法，完成包含内层配线1、上层配线10这两层配线的多层配线基板23。进一步，在制作具有多层配线的多层配线基板时，对该多层配线基板23的上层配线10的表面进行粗面化等，一边提高与形成于该上层配线10上的绝缘层(未图示。)的密合性，一边将半固化片与其上层的上层配线用铜箔进行层叠等来制作。
实施例
以下，基于实施例来说明本发明，但本发明不限于本实施例。
(实施例1)
首先，如图2的工序(1-1)所示，将成为绝缘层3的树脂膜厚度为30μm、成为上层配线10用铜箔4的铜箔4厚度为5μm的单面带铜箔的树脂膜在120℃、2MPa的条件下真空层压在形成有内层配线1的内层材料2上。接着，在该上层配线10用铜箔4的表面上形成厚度0.3～0.5μm的黑化处理层8后，如图2的工序(1-2)所示，通过利用CO2激光的直接激光法来加工直径(铜箔开口部24a的直径)35μm的层间连接用孔5。也就是说，该层间连接用孔5的深度为将树脂膜厚度(30μm)和铜箔4厚度(5μm)加在一起的35μm，铜箔开口部24a的直径为35μm。因此，纵横比为约1.0。在层间连接用孔5的开口部24产生上层配线10用铜箔4的突出12，在该上层配线10用铜箔4的突出12与层间连接用孔5的内壁18之间形成了下方空间13。铜箔4的突出量，在层间连接用孔5的一侧为约8μm。此外，在上层配线10用铜箔4的突出12与层间连接用孔5的内壁18之间形成的下方空间13中，在上层配线10用铜箔4的突出12的背面附近的区域形成了正下部17。
接着，如图2的工序(1-3)所示，利用氯化铁水溶液、过硫酸铵、硫酸-双氧水混合水溶液等蚀刻液，半蚀刻至铜箔4的厚度成为2～3μm，以除去上层配线10用铜箔4的黑化处理层8。
接着，进行消拖尾处理以除去附着于层间连接用孔5的底部的树脂。然后，如图3的工序(2-1)所示，使用作为钯胶体催化剂的HS201B(日立化成株式会社制、商品名)向铜箔4上和层间连接用孔5的内部赋予催化剂核后，使用CUST2000(日立化成株式会社制、商品名。“CUST”为注册商标。)来形成厚度0.5μm的成为填充电镀铜基底的无电解镀铜层6。
此外，对于无电解镀铜层的形成，可使用CUST2000(日立化成株式会社制、商品名。“CUST”为注册商标。)、CUST201(日立化成株式会社制、商品名)等市售的无电解镀铜液。这些无电解镀铜液以硫酸铜、福尔马林、络合剂、氢氧化钠为主成分。无电解镀铜层的厚度只要是能够进行用于形成下一层填充电镀铜层的供电的厚度即可，为0.1～5μm的范围，更优选为0.5～1.0μm的范围。
接着，如图3的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为2μm、在层间连接用孔5内的底面19的厚度为2～15μm的第一层填充电镀铜层7a。对于填充电镀铜液，使用市售的直流电镀液CU-BRITE VFIV(株式会社JCU制、商品名)。此时，第一层填充电镀铜的条件是：1.0A/dm2的电流密度、约8分钟。此时，关于形成了第一层填充电镀铜层7a的层间连接15的截面形状，第一层填充电镀层7a填充下方空间13，且呈层间连接15的内部直径20大于开口部(镀层开口部24b)的直径21的陶罐状。
接着，为了使填充电镀铜的电流密度暂时降低，在将整流器的电源暂时关闭而成为0A/dm2的状态下放置1分钟，然后连续地，如图3的工序(2-3)所示，利用在上层配线10用铜箔4和第一层填充电镀铜层7a上的厚度为18μm的第二层填充电镀铜层7b，进行层间连接15的填充。此时的第二层填充电镀铜的条件为：1.0A/dm2的电流密度、约80分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。
接着，如图4的工序(3-1)所示，使用作为干膜抗蚀剂的SL-1229(日立化成株式会社、商品名)，形成厚度29μm的蚀刻抗蚀剂11。除层间连接用孔5上和应形成上层配线10的部位以外，除去蚀刻抗蚀剂11。接着，如图4的工序(3-2)所示，蚀刻去除上层配线10以外的铜，然后使用碱性剥离液、硫酸或市售的抗蚀剂剥离液进行蚀刻抗蚀剂11的剥离，形成上层配线10。
(实施例2)
与实施例1同样地操作，进行图1的工序(1-1)～图3的工序(2-1)。接着，如图3的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为2μm、在层间连接用孔5内的底面19的厚度为2～15μm的第一层填充电镀铜层7a。对于填充电镀铜液，使用与实施例1相同的电镀铜液。此时的第一层填充电镀铜的条件为：1.0A/dm2的电流密度、约8分钟。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.3A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图3的工序(2-3)所示，利用在上层配线10用铜箔4和第一层填充电镀铜层7a上的厚度为18μm的第二层填充电镀铜层7b，进行层间连接15的填充。此时，第二层填充电镀铜的条件为：1.0A/dm2的电流密度、约80分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行图4的工序(3-1)至(3-3)。
(实施例3)
与实施例1同样地操作，进行图2的工序(1-1)～图3的工序(2-1)。接着，如图3的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为2μm、在层间连接用孔5内的底面19的厚度为2～15μm的第一层填充电镀铜层7a。对于电镀液，使用与实施例1相同的电镀液。此时的第一层填充电镀铜的条件为：1.0A/dm2的电流密度、约8分钟。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图3的工序(2-3)所示，利用在上层配线10用铜箔4和第一层填充电镀铜层7a上的厚度为18μm的第二层填充电镀铜层7b，进行层间连接15的填充。此时，第二层填充电镀铜的条件为：1.0A/dm2的电流密度、约80分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行图4的工序(3-1)至(3-3)。
(实施例4)
与实施例1同样地操作，进行图2的工序(1-1)～图3的工序(2-1)。接着，如图3的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为2μm、在层间连接用孔5内的底面19的厚度为2～15μm的第一层填充电镀铜层7a。对于电镀液，使用与实施例1相同的电镀液。此时，第一层填充电镀铜的条件为：1.0A/dm2的电流密度、约8分钟。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图3的工序(2-3)所示，利用在上层配线10用铜箔4和第一层填充电镀铜层7a上的厚度为18μm的第二层填充电镀铜层7b，进行层间连接15的填充。此时，第二层填充电镀铜的条件为：1.5A/dm2的电流密度、约56分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行图4的工序(3-1)至(3-3)。
(实施例5)
与实施例1同样地操作，进行图2的工序(1-1)～图3的工序(2-1)。接着，如图3的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为1μm、在层间连接用孔5内的底面19的厚度为1～7μm的第一层填充电镀铜层7a。对于填充电镀液，使用与实施例1相同的电镀液。此时，第一层填充电镀铜的条件为：1.0A/dm2的电流密度、约4分钟。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图3的工序(2-3)所示，利用在上层配线10用铜箔4和第一层填充电镀铜层7a上的厚度为19μm的第二层填充电镀铜层7b，进行层间连接15的填充。此时，第二层填充电镀铜的条件为：1.0A/dm2的电流密度、约84分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行图4的工序(3-1)至(3-3)。
(比较例1)
与实施例1同样地操作，进行图2的工序(1-1)～图3的工序(2-1)。接着，如图6的工序(2-2)所示，以一个阶段形成在上层配线10用铜箔4上的厚度为20μm的第一层填充电镀铜层7a。对于填充电镀铜液，使用与实施例1相同的电镀铜液。此时，第一层填充电镀铜的条件为：1.0A/dm2的电流密度、约88分钟。接着，与实施例1同样地操作，进行图4的工序(3-1)至(3-3)。
(比较例2)
与实施例1同样地操作，进行图2的工序(1-1)～图3的工序(2-1)。接着，如图5的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为0.5μm、在层间连接用孔5内的底面19的厚度为0.5～3μm的第一层填充电镀铜层7a。对于填充电镀铜液，使用与实施例1相同的电镀铜液。此时，第一层填充电镀铜的条件为：1.0A/dm2的电流密度、约2分钟。此时，关于形成了第一层填充电镀铜层7a的层间连接15的截面形状，第一层填充电镀层7a未填充下方空间13。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图5的工序(2-3)所示，利用在上层配线10用铜箔4和第一层填充电镀铜层7a上的厚度为19.5μm的第二层填充电镀铜层7b，进行层间连接15的填充。此时，第二层填充电镀铜的条件为：1.0A/dm2的电流密度、约86分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，与实施例1同样地操作，进行图4的工序(3-1)至(3-3)。
用显微镜对实施例1～5和比较例1、2中层间连接的截面进行观察，在表1中汇总了镀层空洞的产生频率。实施例1～4中，空洞产生频率为0％，填充了层间连接用孔。实施例5中为6.5％的空洞产生率，基本上填充了层间连接用孔。另一方面，比较例1中，空洞产生率几乎为100％。比较例2中为75％的空洞产生率。此外，在填充电镀铜的中途暂时使电流密度降低的实施例1～5和比较例2中，在第一层填充电镀铜层与第二层填充电镀铜层之间观察到镀层边界。通过该镀层边界，能够识别第一层填充电镀铜层和第二层电解镀铜层的边界，其结果是，确认到了实施例1～5的层间连接的截面形状如下：第一层填充电镀铜层填充下方空间，且呈层间连接的内部直径大于开口部(镀层开口部)的直径的陶罐状。另一方面可知，关于比较例1的层间连接的截面形状，未观察到在实施例1至5中可见的表示第一层填充电镀铜层与第二层电解镀铜层的边界的镀层边界，以正下部为起点的下方空间的填充电镀铜层与在层间连接的内部之外的部位相比生长得厚，并以残存有空洞的状态堵住了开口部。此外，关于比较例2的层间连接的截面形状，第一层填充电镀铜层没有填充下方空间，由此可知，与比较例1同样地，第二层填充电镀铜层在以正下部为起点的下方空间生长得厚，并以残存有空洞的状态堵住了开口部。
表1
符号说明
1.内层配线；2.内层材料；3.半固化片或绝缘层；4.金属箔或铜箔；5.层间连接用孔；6.无电解镀层或无电解镀铜层；7.填充电镀层或填充电镀铜层；7a.第一层填充电镀层或第一层填充电镀铜层；7b.第二层填充电镀层或第二层填充电镀铜层；8.黑化处理层；9.镀层边界；10.上层配线；11.蚀刻抗蚀剂；12.金属箔的突出或铜箔的突出；13.下方空间；14.凹陷；15.层间连接；16.空洞；17.正下部；18.内壁；19.底部或底面；20.(内部的)直径；21.(开口部的)直径；22.层叠体；23.多层配线基板；24.开口部；24a.金属箔开口部或铜箔开口部；24b.镀层开口部。

Claims (11)

1.一种多层配线基板，具有：将形成有内层配线的内层材料、绝缘层及上层配线用金属箔层叠一体化而形成的层叠体；贯通该层叠体的所述上层配线用金属箔和绝缘层的层间连接用孔；形成于该层间连接用孔的开口部的上层配线用金属箔的突出；在该金属箔的突出与所述层间连接用孔的内壁之间形成的下方空间；以及由填充电镀层填充所述层间连接用孔而成的层间连接，
填充所述层间连接用孔的填充电镀层至少形成有2层以上，
在形成于层间连接用孔的开口部的上层配线用金属箔的突出与所述层间连接用孔的内壁之间的下方空间被所述2层以上的填充电镀层中除最外层以外的任一层填充电镀层填充，并且，由除最外层以外的任一层填充电镀层所形成的层间连接的内部的最大直径与开口部的最小直径同等以上。
2.如权利要求1所述的多层配线基板，关于由所述2层以上的填充电镀层中除最外层以外的任一层填充电镀层所形成的所述层间连接，形成于层间连接用孔的开口部的上层配线用金属箔的突出与所述层间连接用孔的内壁之间的下方空间被填充电镀物填充，并且，呈层间连接的内部的最大直径大于开口部的最小直径的陶罐状。
3.如权利要求1或2所述的多层配线基板，填充所述层间连接用孔的填充电镀层形成有2层，
在形成于层间连接用孔的开口部的上层配线用金属箔的突出与所述层间连接用孔的内壁之间的下方空间被所述2层填充电镀层中下层的填充电镀层填充，并且，由下层的填充电镀层所形成的层间连接的内部的最大直径与开口部的最小直径同等以上。
4.如权利要求1或2所述的多层配线基板，所述层间连接用孔为贯通所述层叠体的上层配线用金属箔和绝缘层而及至内层配线的非贯通孔。
5.如权利要求1或2所述的多层配线基板，层间连接用孔的纵横比大于或等于1.0。
6.权利要求1所述的多层配线基板的制造方法，具有：
工序(1)，将形成有内层配线的内层材料、绝缘层及上层配线用金属箔层叠一体化，使用敷形法或直接激光法，在所述上层配线用金属箔和绝缘层中设置从所述上层配线用金属箔到内层配线的层间连接用孔、形成于该层间连接用孔的开口部的上层配线用金属箔的突出、以及在该金属箔的突出与所述层间连接用孔的内壁之间形成的下方空间；
工序(2)，在所述层间连接用孔内和上层配线用金属箔上形成基底无电解镀层后，通过形成填充电镀层来填埋所述层间连接用孔，从而形成将所述上层配线用金属箔与内层配线连接的层间连接；以及
工序(3)，对形成所述填充电镀层后的上层配线用金属箔进行配线形成，从而形成上层配线，
所述工序(2)中通过形成填充电镀层而进行的层间连接用孔的填埋如下进行：在填充电镀的中途使填充电镀的电流密度暂时降低，再使其增加。
7.如权利要求6所述的多层配线基板的制造方法，所述工序(2)中使填充电镀的电流密度暂时降低的时机为如下时机：关于层间连接的截面形状，形成于层间连接用孔的开口部的上层配线用金属箔的突出与所述层间连接用孔的内壁之间的下方空间被填充电镀物填充，并且，层间连接的内部的直径成为与开口部的直径同等以上时。
8.如权利要求6或7所述的多层配线基板的制造方法，所述工序(2)中使填充电镀的电流密度暂时降低的时机为如下时机：形成于层间连接用孔的开口部的上层配线用金属箔的突出与所述层间连接用孔的内壁之间的下方空间被填充电镀物填充，并且在形成镀层空洞之前。
9.如权利要求6或7所述的多层配线基板的制造方法，所述工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低时电流密度的降低率大于或等于即将使其降低之前的50％。
10.如权利要求6或7所述的多层配线基板的制造方法，所述工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加时的电流密度大于或等于即将使其暂时降低之前的电流密度。
11.如权利要求6或7所述的多层配线基板的制造方法，层间连接用孔为非贯通孔。
CN201480055473.XA 2013-10-09 2014-09-24 多层配线基板及其制造方法 Active CN105612820B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013-211871 2013-10-09
JP2013211871 2013-10-09
JP2014-147754 2014-07-18
JP2014-147755 2014-07-18
JP2014147755A JP6350063B2 (ja) 2013-10-09 2014-07-18 多層配線基板
JP2014147754A JP6350062B2 (ja) 2013-10-09 2014-07-18 多層配線基板の製造方法
PCT/JP2014/075255 WO2015053082A1 (ja) 2013-10-09 2014-09-24 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN105612820A CN105612820A (zh) 2016-05-25
CN105612820B true CN105612820B (zh) 2018-06-01

Family

ID=53374411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480055473.XA Active CN105612820B (zh) 2013-10-09 2014-09-24 多层配线基板及其制造方法

Country Status (3)

Country Link
US (1) US9648759B2 (zh)
JP (2) JP6350062B2 (zh)
CN (1) CN105612820B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240378B2 (en) * 2014-05-16 2016-01-19 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming a copper layer using physical vapor deposition
WO2018192681A1 (en) * 2017-04-20 2018-10-25 Plastic Logic Gmbh Method for manufacturing an organic photo detector arrangement
JP2019029610A (ja) * 2017-08-03 2019-02-21 日立化成株式会社 配線基板及びその製造方法
JP2019029609A (ja) * 2017-08-03 2019-02-21 日立化成株式会社 配線基板及びその製造方法
CN111373272B (zh) 2017-11-24 2022-07-01 新电元工业株式会社 检测用基板、组合体以及检测用基板的制造方法
CN111508924B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
CN113994770A (zh) * 2019-05-31 2022-01-28 凸版印刷株式会社 多层配线基板及其制造方法
JP7364383B2 (ja) * 2019-07-19 2023-10-18 株式会社 大昌電子 プリント配線板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744801A (zh) * 2004-09-01 2006-03-08 日本梅克特隆株式会社 多层柔性印刷基板的无电解铜电镀方法
CN1993024A (zh) * 2005-12-28 2007-07-04 新光电气工业株式会社 用于填充通孔的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04187793A (ja) * 1990-11-20 1992-07-06 Fujitsu Ltd 半導体装置及びその製造方法
JPH1143797A (ja) * 1997-07-25 1999-02-16 Hideo Honma ビアフィリング方法
JP2000200975A (ja) * 1998-04-10 2000-07-18 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP3836252B2 (ja) * 1998-04-30 2006-10-25 株式会社荏原製作所 基板のめっき方法
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6708404B1 (en) * 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
JP2002004083A (ja) * 2000-04-18 2002-01-09 Shinko Electric Ind Co Ltd ヴィアフィリング方法
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
JP2003318544A (ja) 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
JP2005019577A (ja) * 2003-06-25 2005-01-20 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP2008258636A (ja) 2003-11-14 2008-10-23 Hitachi Chem Co Ltd 内層導体回路処理方法
KR101277390B1 (ko) * 2005-05-31 2013-06-20 히다치 비아 메카닉스 가부시키가이샤 프린트 배선판의 제조방법 및 그것에 이용되는 동박을 붙인 적층판 및 처리액
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
JP2008021770A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 基板およびその製造方法
WO2008153185A1 (ja) 2007-06-15 2008-12-18 Meltex Inc. プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP4620713B2 (ja) * 2007-09-28 2011-01-26 日立ビアメカニクス株式会社 プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
JP5066427B2 (ja) * 2007-11-02 2012-11-07 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
US8541695B2 (en) * 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013077809A (ja) 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077807A (ja) 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
US20130062210A1 (en) * 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP2013118370A (ja) * 2011-12-05 2013-06-13 Samsung Electro-Mechanics Co Ltd ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
JP2015028973A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 配線板および配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744801A (zh) * 2004-09-01 2006-03-08 日本梅克特隆株式会社 多层柔性印刷基板的无电解铜电镀方法
CN1993024A (zh) * 2005-12-28 2007-07-04 新光电气工业株式会社 用于填充通孔的方法

Also Published As

Publication number Publication date
JP6350062B2 (ja) 2018-07-04
US20160242278A1 (en) 2016-08-18
JP2015097251A (ja) 2015-05-21
US9648759B2 (en) 2017-05-09
CN105612820A (zh) 2016-05-25
JP2015097252A (ja) 2015-05-21
JP6350063B2 (ja) 2018-07-04

Similar Documents

Publication Publication Date Title
CN105612820B (zh) 多层配线基板及其制造方法
CN105612821B (zh) 多层配线基板的制造方法
CN107432087B (zh) 多层配线基板的制造方法
CN105612819B (zh) 多层配线基板的制造方法
CN105075411B (zh) 多层配线基板的制造方法
JP6393619B2 (ja) 多層プリント配線基板の製造方法及びベース基材
CN1545570A (zh) 表面处理铜箔
TW201251533A (en) Print circuit board and method of manufacturing the same
JP2009239188A (ja) プリント配線板の製造方法
CN105408524A (zh) 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法
JP2010153628A (ja) 多層配線基板の製造方法
JPWO2002031228A1 (ja) 不溶性陽極を使用する電解銅めっき方法
TW200938048A (en) Method for manufacturing wire substrate
JP5051443B2 (ja) 多層配線基板の製造方法
WO2015053082A1 (ja) 多層配線基板及びその製造方法
JP2654126B2 (ja) 印刷配線板の製造方法
CN116567919A (zh) 布线基板以及布线基板的制造方法
JP2002299825A (ja) 多層回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: HITACHI CHEMICAL Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220114

Address after: Tokyo, Japan

Patentee after: Linkus Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Linkus Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: PTCJ-S Holding Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20230414

Address after: Tokyo, Japan

Patentee after: PTCJ-S Holding Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Linkus Technology Co.,Ltd.

TR01 Transfer of patent right