CN105612821B - 多层配线基板的制造方法 - Google Patents

多层配线基板的制造方法 Download PDF

Info

Publication number
CN105612821B
CN105612821B CN201480055474.4A CN201480055474A CN105612821B CN 105612821 B CN105612821 B CN 105612821B CN 201480055474 A CN201480055474 A CN 201480055474A CN 105612821 B CN105612821 B CN 105612821B
Authority
CN
China
Prior art keywords
hole
filling
layer
electroplated
upper strata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480055474.4A
Other languages
English (en)
Other versions
CN105612821A (zh
Inventor
吉田信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linkus Technology Co ltd
Ptcj S Holding Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN105612821A publication Critical patent/CN105612821A/zh
Application granted granted Critical
Publication of CN105612821B publication Critical patent/CN105612821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Abstract

一种多层配线基板的制造方法，其具有：工序(1)，使用敷形法或直接激光法，设置从上层配线用金属箔到内层配线的通孔用孔；以及工序(2)，通过在所述通孔用孔内形成填充电镀层来形成通孔，所述工序(2)中填充电镀层的形成如下进行：在所述填充电镀层堵住所述通孔用孔的开口部之前将在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加的电流密度变化反复进行两次以上。

Description

多层配线基板的制造方法
技术领域
本发明涉及多层配线基板的制造方法，尤其涉及使用填充电镀液来形成层间连接的多层配线基板的制造方法。
背景技术
以往采用如下多层配线基板的制造方法：在形成有配线的内层材料上，将半固化片或树脂膜和其上层的金属箔层叠一体化，利用激光设置通孔用孔，形成基底无电解镀层后，通过采用填充电镀液形成的电镀层(以下，有时简称为“填充电镀层”。)来填埋上述通孔用孔。
此外，以往还制造了不填埋通孔用孔的多层配线基板，对于孔径(通孔用孔的开口径)与绝缘层厚度(通孔用孔的深度)相比为大于或等于1.2倍左右之大、即纵横比小于或等于0.8左右的通孔，要求以较少的镀层厚度进行层间连接而制造多层配线基板。作为制造不填埋通孔用孔的多层配线基板的方法，使用如下方法：在内层配线上层叠绝缘树脂和金属箔，通过激光打孔机打出非贯通孔，进行无电解镀铜和一般的电镀铜(不是填充电镀的电镀铜)(专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2008-182273号公报
发明内容
发明所要解决的课题
通过利用敷形法、直接激光法的激光加工而形成的通孔用孔中，在作为激光加工入口的通孔用孔的开口部产生金属箔的突出，而由于该金属箔的突出，使得通孔用孔的截面形状中，开口部有时甚至变得比内部或底部窄。
对于这样的通孔用孔，利用以往的一般的电镀铜来进行不填埋通孔用孔的电镀铜时，有如下问题：由于向通孔用孔的内部的分散能力(throwing power)低，因此若要形成用于确保连接可靠性的厚度的电镀铜层，则在表面的金属箔上也会形成厚的电镀铜层，从而要对表面的金属箔和电镀铜层加在一起的厚度进行蚀刻，因此微细配线形成性差。
此外，作为使表面的金属箔上的电镀铜层的厚度变薄的方法，可考虑优先在通孔用孔内形成镀层的、使用填充电镀的方法。然而，在使用填充电镀时，有如下问题：在开口部的金属箔的突出析出的填充电镀层会在通孔用孔的内部被填充电镀物填充之前堵住通孔用孔的开口部，成为产生镀层空洞的原因之一。
此外，近年来，小型化、薄型化的要求越来越高，有通孔用孔的直径变得更小、绝缘层厚度变得更薄、纵横比变得更大的倾向，但也存在许多具有纵横比较小、无需由填充电镀物填充的通孔用孔(一般的通孔用孔)的多层配线基板。对这样的多层配线基板的通孔用孔进行电镀铜时，使用填充电镀设备进行作业便于减少使用设备，使工序简化。
本发明鉴于上述问题而完成，其目的在于提供一种多层配线基板的制造方法，其在避免表面的金属箔上的电镀层变厚的同时抑制通孔用孔内的镀层空洞的产生，并且能够通过填充电镀设备来形成未被填充电镀物填充的一般通孔。
用于解决课题的方法
本发明涉及以下内容。
1.一种多层配线基板的制造方法，其具有：
工序(1)，将形成有内层配线的内层材料、绝缘层及上层配线用金属箔层叠一体化，使用敷形法或直接激光法，在上述上层配线用金属箔和绝缘层中设置：从上述上层配线用金属箔到内层配线的通孔用孔、形成于该通孔用孔的开口部的上层配线用金属箔的突出、以及在该金属箔的突出与上述通孔用孔的内壁之间形成的下方空间；工序(2)，在上述通孔用孔内和上层配线用金属箔上形成基底无电解镀层后，形成填充电镀层，从而形成将上述上层配线用金属箔与内层配线连接的通孔；以及工序(3)，对形成上述填充电镀层后的上层配线用金属箔进行配线形成，从而形成上层配线，
上述工序(2)中填充电镀层的形成如下进行：在上述填充电镀层堵住上述通孔用孔的开口部之前，将在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加的电流密度变化反复进行两次以上。
2.根据项1中的多层配线基板的制造方法，通过将上述工序(2)中在填充电镀层堵住上述通孔用孔的开口部之前反复进行使填充电镀的电流密度暂时降低后再使其增加的电流密度变化，从而上述填充电镀层形成为追随通孔用孔的内壁和底面的形状。
3.根据项1或2中的多层配线基板的制造方法，上述工序(2)中使填充电镀的电流密度暂时降低的时机为如下时机：形成于通孔用孔的开口部的上层配线用金属箔的突出与上述通孔用孔的内壁之间的下方空间被填充电镀物填充，并且在形成镀层空洞之前。
4.根据项1至3的任一项中的多层配线基板的制造方法，上述工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低时电流密度的降低率大于或等于即将使其降低之前的50％。
5.根据项1至4的任一项中的多层配线基板的制造方法，上述工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加时的电流密度大于或等于上述即将使其暂时降低之前的电流密度。
发明的效果
根据本发明，能够提供一种多层配线基板的制造方法，其在避免表面的金属箔上的电镀层变厚的同时抑制通孔用孔内的镀层空洞的产生，并且能够通过填充电镀设备来形成未被填充电镀物填充的一般通孔。
附图说明
图1表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(1)。
图2表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(2)。
图3表示本发明的一个实施方式(实施例1～5)的多层配线基板的制造方法的工序(3)。
图4表示比较例的多层配线基板的制造方法的工序(2)。
图5表示本发明的一个实施方式(实施例1)的多层配线基板的制造方法的填充电镀的电流密度。
具体实施方式
作为本发明的多层配线基板的制造方法，可举出如下多层配线基板的制造方法，其具有：工序(1)，将形成有内层配线的内层材料、绝缘层及上层配线用金属箔层叠一体化，使用敷形法或直接激光法，在上述上层配线用金属箔和绝缘层中设置：从上述上层配线用金属箔到内层配线的通孔用孔、形成于该通孔用孔的开口部的上层配线用金属箔的突出、以及在该金属箔的突出与上述通孔用孔的内壁之间形成的下方空间；工序(2)，在上述通孔用孔内和上层配线用金属箔上形成基底无电解镀层后，形成填充电镀层，从而形成将上述上层配线用金属箔与内层配线连接的通孔；以及工序(3)，对形成上述填充电镀层后的上层配线用金属箔进行配线形成，从而形成上层配线，
上述工序(2)中填充电镀层的形成如下进行：在上述填充电镀层堵住上述通孔用孔的开口部之前将在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加的电流密度变化反复进行两次以上。
本发明的多层配线基板的制造方法中，在工序(1)中，使用敷形法或直接激光法来设置通孔用孔，因此在通孔用孔的开口部产生上层配线用金属箔的突出，在该上层配线用金属箔的突出与通孔用孔的内壁之间形成下方空间。上层配线用金属箔的突出的背面附近的区域即正下部成为下方空间中填充电镀液难以流入的区域。因此，包含该正下部的下方空间容易吸附填充电镀液的促进剂，在填充电镀的初期阶段，首先以该正下部为起点而在下方空间形成填充电镀层，填充下方空间。在此，下方空间为在上层配线用金属箔的突出与通孔用孔的内壁之间所包围的空间，详细地，是指从上层配线用金属箔的突出的前端向通孔用孔的底部方向垂下的垂线与通孔用孔的内壁之间所包围的空间。镀层促进剂具有如下性质：一旦吸附，则在以相同的电流密度继续进行填充电镀的期间会原样留存。因此，若如以往技术那样以相同的电流密度继续进行填充电镀，则填充了下方空间的填充镀层会以正下部为起点继续生长，与通孔用孔的内部相比先堵住开口部，因此有在通孔用孔的内部容易产生镀层空洞的倾向。
正下部是指在上层配线用金属箔的突出与通孔用孔的内壁之间形成的下方空间中，上层配线用金属箔的突出的背面附近的区域。该正下部如下形成：在利用敷形法或直接激光法来形成通孔用孔时，在形成绝缘层的树脂和正上方的金属箔之间，激光加工容易性(热分解温度)存在较大差异，因此位于金属箔正下方的绝缘层的内壁与金属箔的开口前端相比凹陷。尤其在使用具有增强纤维的半固化片作为绝缘层时，在金属箔的正下部存在用于粘接的树脂，由于该树脂与增强纤维相比容易进行激光加工，因而有正下部的树脂与金属箔、通孔用孔内部的内壁相比大幅凹陷的倾向。因此，填充电镀液的促进剂容易吸附于该正下部，因而有填充电镀层生长得快(厚)并堵住通孔用孔的开口部的倾向。
根据本发明的多层配线基板的制造方法，由于在填充电镀的中途使填充电镀的电流密度暂时降低，因此，此时能够使形成于下方空间的正下部的填充电镀层所吸附的促进剂脱离。此时，如果填充电镀层填充下方空间，且通孔用孔的内部直径为开口部直径的同等程度以上，则与正下部对应的通孔用孔的开口部容易吸附镀层抑制剂，另一方面，通孔用孔的内部容易吸附镀层促进剂。尤其是如果填充电镀层填充下方空间，且呈填充镀层在通孔内部以沿着内壁的形态析出的形状，则该效果更大。因此，在使填充电镀的电流密度再增加后，以正下部为起点的填充电镀层的生长被抑制，因而填充电镀层不会堵住通孔用孔的开口部，优先在通孔用孔的内部形成填充电镀层。通过反复进行该填充电镀的电流密度的增加、抑制，从而填充电镀层以沿着通孔内部的壁面(内壁)的形态析出，能够制造以往的未填埋的通孔(一般的通孔)。
上述工序(2)中使填充电镀的电流密度暂时降低的时机希望设为如下时机：通孔的截面形状为，形成于通孔用孔的开口部的上层配线用金属箔的突出与上述通孔用孔的内壁之间的下方空间被填充电镀物填充，并且呈填充电镀层以沿着内壁的形态析出的形状而成为底面的填充电镀层比内壁薄的状态之时。这样，如果填充电镀层填充下方空间，且呈填充电镀层在通孔用孔的内部以沿着内壁的形态析出的形状而成为底面的填充电镀层比内壁薄的状态，则可维持与通孔用孔的深度相对于填充电镀前的通孔用孔的开口直径之比即纵横比同等程度以上的纵横比，因此能够使通孔用孔的开口部更容易吸附镀层抑制剂，另一方面，能够使通孔用孔的内部更容易吸附促进剂。因此，填充电镀层向通孔用孔的内部的分散能力得到改善。
予以说明的是，在开口部相对于绝缘层的厚度为1.5至2倍程度之大，纵横比小时，通孔底面也与表层同样地，填充电镀物的析出被抑制。因此，填充镀层厚度容易变得与表层同等或者在其以下，因而优选。
上述工序(2)中使填充电镀的电流密度暂时降低的时机设为如下时机：形成于通孔用孔的开口部的上层配线用金属箔的突出与上述通孔用孔的内壁之间的下方空间被填充电镀物填充，并且在形成镀层空洞之前。由此，能够更可靠地以不填充通孔用孔的内部并且避免形成镀层空洞的方式形成填充电镀层。
工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低时电流密度的降低率希望为大于或等于即将使其降低之前的50％。在此，电流密度的降低率是使电流密度降低的比例，例如从初期的电流密度1A/dm2的降低率为50％时，意味着使其降低后的电流密度为0.5A/dm2。此外，使电流密度降低包括使电流密度成为0A/dm2。由此，能够可靠地使形成于下方空间的正下部的填充电镀层所吸附的镀层促进剂脱离。因此，如果填充电镀层填充下方空间，且通孔用孔的内部直径为开口部直径的同等程度以上，则能够使通孔用孔的开口部更容易吸附镀层抑制剂，另一方面，能够使通孔用孔的内部更容易吸附促进剂。
工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加时的电流密度希望为大于或等于即将使其降低之前的电流密度。由此，能够以更短的时间将填充电镀层填充于通孔用孔的内部，生产效率提高。
此外，如本发明的多层配线基板的制造方法那样，在填充电镀铜的中途暂时使电流密度降低时，例如在使电流密度降低之前的第一层填充电镀铜层与再使电流密度升高后的第二层填充电镀铜层之间可观察到条纹。通过该条纹，能够识别第一层填充电镀铜层与第二层电镀铜层的边界，其结果是，能够根据通孔的截面形状来确认使电流密度降低之前的第一层填充电镀铜层是否填充了下方空间，是否呈以沿着内壁的形态析出的形状而成为底面的填充电镀层比内壁薄的状态。此外，还能够确认：对于填充电镀层的形成，在填充电镀层堵住通孔用孔的开口部之前，在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加的电流密度变化是否反复进行了两次以上。因此，使电流密度降低之前的第一层填充电镀铜的条件、厚度也容易管理。
通孔用孔希望为非贯通孔。在应用敷形法或直接激光法来形成非贯通孔时，在通孔用孔的开口部产生上层配线用金属箔的突出，在该上层配线用金属箔的突出与通孔用孔的内壁之间容易形成下方空间。此外，通孔用孔为非贯通孔时具有底部，因此通过填充电镀液的镀层促进剂的作用，更容易将填充电镀层填充至通孔用孔的内部，能够更可靠地抑制通孔用孔的空洞。
内层材料是用于多层配线基板的一般内层的材料，一般而言，在将树脂组合物含浸于增强基材而得到的树脂含浸基材的需要片数的上表面和或下表面上，将由铜、铝、黄铜、镍、铁等的单质、合金或复合箔构成的金属箔层叠一体化，通过蚀刻等将金属箔形成为配线。
半固化片成为将内层材料与上层配线用铜箔粘接的绝缘层，是指将树脂组合物(树脂清漆)含浸于作为增强基材的玻璃纤维等，形成半固化的B阶状态的具有粘接性的树脂膜。作为半固化片，可使用一般的多层配线基板所用的半固化片。此外，除了半固化片以外，还可使用不具有玻璃纤维等增强基材的树脂膜。作为这样的不具有玻璃纤维等增强基材的树脂膜，可举出用于在多层配线基板中将内层材料与上层配线用铜箔粘接的高分子环氧树脂、热塑性的聚酰亚胺粘接膜等。
作为上述树脂组合物，可使用用作多层配线基板的绝缘材料的公知惯例的树脂组合物。通常为如下物质：使用耐热性、耐化学试剂性良好的热固性树脂作为基体，混合使用酚醛树脂、环氧树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、氟树脂等树脂的一种或两种以上，并根据需要添加有滑石、粘土、二氧化硅、氧化铝、碳酸钙、氢氧化铝、三氧化锑、五氧化锑等无机质粉末填充剂；玻璃纤维、石棉纤维、纸浆纤维、合成纤维、陶瓷纤维等纤维质填充剂。
此外，考虑到介电特性、耐冲击性、膜加工性等，也可以在树脂组合物中掺混热塑性树脂。进而，根据需要加入有机溶剂、阻燃剂、固化剂、固化促进剂、热塑性粒子、着色剂、防紫外线透过剂、抗氧化剂、还原剂等各种添加剂、填充剂进行调配。
作为上述增强基材，使用玻璃、石棉等无机质纤维；聚酯、聚酰胺、聚丙烯酸、聚乙烯醇、聚酰亚胺、氟树脂等有机质纤维；木棉等天然纤维的织布、无纺布、纸、垫等。
通常，按照树脂组合物对于增强基材的附着量以干燥后的半固化片的树脂含有率计为20～90质量％的方式含浸或涂覆于增强基材后，通常以100～200℃的温度加热干燥1～30分钟，得到半固化状态(B阶状态)的半固化片。以将该半固化片通常叠加1～20片，并在其两面配置有金属箔的构成进行加热加压。作为成型条件，可应用通常的层叠板的方法，使用例如多层压机、多层真空压机、连续成型、热压成型机等，通常在温度100～250℃、压力2～100kg/cm2、加热时间0.1～5小时的范围内进行成型，或利用真空层压装置等，在层压条件50～150℃、0.1～5MPa的条件下，在减压下或大气压的条件下进行。成为绝缘层的半固化片的厚度根据用途而不同，通常以0.1～5.0mm的厚度为佳。
作为金属箔，可使用在一般的多层配线基板中所用的金属的箔。关于用于本发明的金属箔的表面粗糙度，在电气特性方面优选JISB0601所示的10点平均粗糙度(Rz)在两面均小于或等于2.0μm。金属箔可使用铜箔、镍箔、铝箔等，通常使用铜箔。关于铜箔的制造条件，在硫酸铜浴的情况下，一般常用硫酸50～100g/L、铜30～100g/L、液温20℃～80℃、电流密度0.5～100A/dm2的条件；在焦磷酸铜浴的情况下，一般常用焦磷酸钾100～700g/L、铜10～50g/L、液温30℃～60℃、pH8～12、电流密度1～10A/dm2的条件，考虑到铜的物性、平滑性，有时还加入各种添加剂。
关于对金属箔的树脂粘接面进行的防锈处理，可使用镍、锡、锌、铬、钼、钴中的任一种或它们的合金来进行。这些物质通过溅射、电镀、无电解镀而在金属箔上进行薄膜形成，从成本方面出发，优选电镀。防锈处理金属的量根据金属的种类而不同，合适的是合计为10～2,000μg/dm2。若防锈处理过厚，则会引起蚀刻阻碍和电气特性的降低，若过薄，则有可能成为与树脂的剥离强度降低的原因。进而，在防锈处理上形成有铬酸盐处理层时，能够抑制与树脂的剥离强度降低，因此是有用的。
通孔是形成用于将两层以上的多个配线的层间连接的镀层的、非贯通的层间连接孔，包括层间通孔(IVH，Interstitial Via Hole)。通孔用孔是用于形成通孔的非贯通孔，是指形成镀层之前的状态。此外，除了在通孔用孔的孔内表面形成有镀层的孔以外，还包括孔内部全部被镀层填埋的填充孔。关于通孔的直径，与绝缘层厚度相比为同等程度至1.2倍程度以上的通孔容易形成以往型的未填充的通孔(一般的通孔)，但直径越与绝缘层厚度为同等程度，通孔越容易被填充，并且越容易在通孔内产生空洞。
成为填充电镀层的基底的无电解镀层是在设置了通孔用孔后的基板表面整面上设置的无电解镀层，被镀于上层配线用金属箔的表面、通孔用孔的孔内侧面、通孔用孔内底面的内层配线表面等。该无电解镀层可使用在多层配线基板的制造中一般使用的薄覆型的无电解镀铜液来形成。
填充电镀层是指由填充电镀液形成的电镀层，关于该填充电镀层的厚度，在上层配线用金属箔上的厚度与在通孔用孔内的底面的厚度相比厚。第一层填充电镀层的厚度如下设置：作为在上层配线用金属箔上的厚度，优选为1～10μm，更优选为2～5μm的范围，作为在通孔用孔内底面的内层配线上的厚度，为2～20μm的范围程度。此外，关于第二层填充电镀层的厚度，作为在上层配线用金属箔上的厚度，只要可用作配线且能够用填充电镀层不完全填埋通孔用孔即可，作为在上层配线用金属箔上的厚度，优选为1～10μm的范围，更优选为2～5μm的范围。
填充电镀液一般是在硫酸铜镀浴中添加有抑制镀层生长的镀层抑制剂和促进镀层生长的镀层促进剂的电镀液。
镀层抑制剂被认为有如下效果：按照物质的扩散规律，应用其难以吸附于通孔用孔的内部而容易吸附于基板表面的性质，使基板表面的镀层生长速度与通孔用孔的内部相比慢，从而使通孔用孔的内部被填充电镀铜层填充，在基板表面的通孔用孔的正上方部分和通孔用孔的正上方部分以外的部分形成平滑的填充电镀铜层。作为镀层抑制剂，可使用聚亚烷基二醇等聚醚化合物、聚乙烯基咪唑鎓季铵化合物、乙烯基吡咯烷酮与乙烯基咪唑鎓季铵化合物的共聚物等含氮化合物等。
镀层促进剂被认为有如下效果：同样地吸附于通孔用孔内的底面、侧面、基板表面，接着，利用在通孔用孔的内部随着镀层的生长，表面积逐渐减少，通孔用孔内的促进剂的分布变密的性质，通孔用孔的内部的镀敷速度比基板表面的镀敷速度快，从而使通孔用孔的内部被填充电镀铜层填充，在基板表面的通孔用孔的正上方部分和通孔用孔的正上方部分以外的部分形成平滑的填充电镀铜层。作为镀层促进剂，可使用3-巯基-1-丙烷磺酸钠或2-巯基乙烷磺酸钠所表示的硫化合物、或双-(3-磺丙基)-二硫化二钠等所表示的硫化合物。这些镀层促进剂也是被称为光亮剂(光泽剂)的添加于镀铜液中的添加物的一种。
关于上述镀层抑制剂、镀层促进剂，使用一种、或混合使用两种以上。它们的水溶液的浓度没有特别限定，可以以几质量ppm～几质量％的浓度使用。
以下，利用图1～图3对本发明的一个实施方式的多层配线基板的制造方法进行说明。
首先，如图1的工序(1-1)所示，在形成有内层配线1的内层材料2上，使半固化片3和其上层的上层配线10用铜箔4层叠一体化，在该上层配线10用铜箔4上设置黑化处理层8后，如图1的工序(1-2)所示，通过直接激光加工来设置通孔用孔5。在通孔用孔5的开口部产生上层配线10用铜箔4的突出12，在该上层配线10用铜箔4的突出12与通孔用孔5的内壁18之间形成下方空间13。该铜箔4的突出量(突出的长度)为3～10μm。此外，在上层配线10用铜箔4的突出12与通孔用孔5的内壁18之间形成的下方空间13中，在上层配线10用铜箔4的突出12的背面附近的区域形成正下部17。予以说明的是，本实施方式中，作为将内层材料2与上层配线10用铜箔4粘接的绝缘层3，使用的是作为具有玻璃纤维等增强基材的树脂膜的半固化片3，除了该半固化片3以外，还可以使用在一般的多层配线基板中所用的、不具有增强基材的高分子环氧树脂、热塑性的聚酰亚胺粘接膜等树脂膜。此外，本实施方式中，使用了铜箔4作为上层配线10用金属箔4，除此之外，还可以使用用作多层配线基板的材料的镍箔、铝箔、它们的复合箔等。此外，作为绝缘层3和金属箔4，也可以使用在铜箔4上配置有具有增强基材的树脂膜或不具有增强基材的树脂膜的、单面带铜箔的树脂膜来形成。
对于在形成有配线的内层材料上将半固化片和其上层的铜箔层叠一体化的方法，采用将内层材料和半固化片、铜箔层叠压制的方法；在内层材料上层压单面带铜箔的树脂膜的方法。绝缘层的厚度为10～100μm程度、希望为20～60μm，铜箔的厚度为3～12μm。
本实施方式中，由于使用半固化片作为绝缘层，因此此时的单面带铜箔的树脂膜为在铜箔上配置有半固化片(具有增强基材的树脂膜)的构成。使用半固化片以外的不具有增强基材的树脂膜作为绝缘层时，采用在铜箔上配置有不具有增强基材的高分子环氧树脂、热塑性的聚酰亚胺粘接膜等树脂膜的构成。
对于用于制作单面带铜箔的树脂膜的铜箔、树脂组合物(树脂清漆)，使用与在一般的多层配线基板中所用的材料同样的材料。例如，使用吻涂机、辊涂机、缺角轮涂布机等将树脂组合物(树脂清漆)涂布于铜箔上，或者将树脂组合物制成B阶状态(半固化状态)的膜状而成的树脂膜层压在铜箔上来进行。在将树脂组合物(树脂清漆)涂布于铜箔上时，为了使树脂清漆成为B阶状态(半固化状态)，进行加热以及干燥。关于其条件，适当的是以100～200℃的温度进行1～30分钟，关于加热、干燥后的树脂组合物(树脂清漆)中的残留溶剂量，适当的是0.2～10质量％程度。在将膜状的树脂层压成金属箔时，适当的是50～150℃、0.1～5MPa的条件且真空或大气压的条件。
在上层配线层用铜箔上形成的黑化处理层，可由在一般的多层配线基板中为了将铜箔和绝缘层粘接而形成的公知的层来形成。作为这样的黑化处理层，可举出通过氧化铜处理、蚀刻在铜箔的表面形成凹凸而形成的层。
此外，作为可用于形成通孔用孔的激光，有CO2、CO、受激准分子等气体激光、YAG等固体激光。CO2激光能够容易地得到大的输出，此外，根据近年来正在进行开发的直接激光法，还能够实现直径小于或等于50μm的通孔用孔的加工。
接着，如图1的工序(1-3)所示，利用氯化铁水溶液、过硫酸钠、硫酸-双氧水混合水溶液等蚀刻液，半蚀刻至上述上层配线10用铜箔4的厚度成为1～5μm程度。通过该处理，在铜箔4上形成的黑化处理层8被去除。此外，通孔15中底部19被蚀刻，产生凹陷14。通过确保该凹陷14的量(蚀刻量)，能够去除通孔15的底部19的激光加工残渣，能够确保可靠性。
接着，进行消拖尾处理而除去位于通孔用孔5的底部的树脂残渣后，如图2的工序(2-1)所示，向铜箔4上以及通孔用孔5的内部赋予催化剂核，然后形成无电解镀铜层6。例如，对于催化剂核的赋予，使用作为钯离子催化剂的Activator Neoganth(Atotech Japan株式会社制，商品名。“Neoganth”为注册商标。)、作为钯胶体催化剂的HS201B(日立化成株式会社制，商品名)。本实施方式中的上述钯催化剂在铜箔4上的吸附量为0.03～0.6μg/cm2的范围，更希望为0.05～0.3μg/cm2的范围。吸附钯催化剂时的处理温度优选为10～40℃。通过控制处理时间，能够控制钯催化剂在铜箔4上的吸附量。
此外，对于无电解镀铜层的形成，可使用CUST2000(日立化成株式会社制，商品名。“CUST”为注册商标。)、CUST201(日立化成株式会社制，商品名)等市售的无电解镀铜液。这些无电解镀铜液以硫酸铜、福尔马林、络合剂、氢氧化钠为主成分。关于无电解镀铜层的厚度，只要是能够进行用于形成下一层填充电镀铜层的供电的厚度即可，为0.1～5μm范围，更优选为0.5～1.0μm的范围。
接着，如图2的工序(2-2)所示，形成无电解镀铜层6后，形成不完全填埋通孔用孔5的程度的第一层填充电镀铜层7。详细地，设为如下状态：第一层填充电镀铜层7填充下方空间13，且通孔15的内部直径20为开口部直径21的同等程度以上。尤其是如果第一层填充电镀铜层7填充下方空间13，且呈通孔15的内部直径20大于开口部直径21的陶罐状，则更优选。关于填充电镀铜层7的厚度，通孔用孔5内的底面的填充电镀铜层7的厚度与上层配线10用铜箔4上的填充电镀铜层7的厚度相比厚，作为在上层配线用铜箔4上的厚度，为1.0～5.0μm的范围，作为在层间连接用孔5内的底面的厚度，设为1～20μm的范围程度。这样的填充电镀铜的条件是：1.0A/dm2的电流密度、4～20分钟程度。
接着，如图5所示，在第一层填充电镀铜的中途使第一层填充电镀铜的电流密度暂时降低至0.3A/dm2，进行降低了电流密度的填充电镀约1分钟。由此，能够使形成于下方空间的填充电镀层所吸附的镀层促进剂脱离。关于进行该降低了电流密度的填充电镀的时间，即，在使填充电镀铜的电流密度暂时降低的状态下保持的时间，如果大于或等于1秒，则有使镀层促进剂脱离的效果，如果小于或等于10分钟，则可以不太使填充电镀铜的作业效率降低，因而优选。关于该即将使电流密度暂时降低之前的通孔15的截面形状，如图2的工序(2-2)所示，在上层配线10用铜箔4的突出12与通孔用孔5的内壁18之间形成的下方空间13被第一层填充电镀铜层7填充。本实施方式中，呈通孔15的内部直径20大于开口部直径21的陶罐状。这样，通过使形成第一层填充电镀层7后的通孔15的截面形状成为第一层填充电镀层7填充下方空间13，且呈通孔15的内部直径20大于开口部直径21的陶罐状，从而与铜箔4的正下部17对应的通孔用孔5的开口部容易吸附镀层抑制剂，另一方面，通孔用孔5的内部容易吸附镀层促进剂。
接着，如图5所示，使填充电镀的电流密度再增加至1.0A/dm2，进行第二层填充电镀铜。如图2的工序(2-3)所示，在使填充电镀的电流密度再增加后的第二层填充电镀中，以正下部17为起点的第二层填充电镀层9的生长被抑制，因此第二层填充电镀层9不会堵住通孔用孔5的开口部，在通孔用孔5的内部优先形成第二层填充电镀层9。因此，即使对于具有与绝缘层3的厚度同等程度的直径的通孔用孔5，也能够抑制第二层填充电镀层9的镀层空洞。通过在通孔用孔5的内部完全被该第二层填充电镀铜层9填埋之前再次使电流密度降低至0.3A/dm2，能够再次使吸附于填充电镀层的促进剂脱离。然后，在使填充电镀的电流密度增加至1.0A/dm2而进行第三层填充电镀铜时，第三层填充电镀层不会堵住开口部而沿着通孔形状形成。反复进行该电流密度的降低和增加，直至形成所希望的以往的一般通孔(未被电镀物填埋的通孔)。对于第二层和第三层或更多的填充电镀层9，可使用在通常的多层配线基板中所用的填充孔用硫酸铜电镀，可以是形成第一层填充电镀铜层7时的填充电镀液，也可以不同。如果在第一层填充电镀铜层7和第二层填充电镀铜层9的形成中使用的填充电镀铜液相同，则能够在浸渍于相同的填充电镀铜液的状态下形成第一层填充电镀铜、降低了电流密度的填充电镀铜以及第二层填充电镀铜，因而作业性良好。关于第二层和第三层、更多的填充电镀层9的厚度，只要能够用作配线，并且通孔不被导体金属完全填埋即可，作为在上层配线用铜箔4和第一层填充电镀铜层7上的厚度，优选为1～100μm的范围，更优选为10～50μm的范围。这样的填充电镀铜的条件是：1.0A/dm2的电流密度、4～400分钟程度，优选为40～200分钟程度。一般而言，在填充电镀铜时，通孔用孔的底部与表面相比铜析出得厚，因此能够以较少的表层镀层厚度在通孔底部形成具有连接可靠性和基板特性的镀层。
接着，如图3的工序(3-1)所示，使用干膜抗蚀剂等形成蚀刻抗蚀剂11。除通孔用孔5上和应形成上层配线10的部位以外，通过显影将蚀刻抗蚀剂11除去。
接着，如图3的工序(3-2)所示，将上层配线10以外的部分蚀刻去除后，使用碱性剥离液、硫酸或市售的抗蚀剂剥离液进行蚀刻抗蚀剂11的剥离，形成上层配线10。通过以上所示的方法，完成包含内层配线1和上层配线10的两层配线的多层配线基板。进而，在制作具有多层配线的多层配线基板时，对该多层配线基板的上层配线10的表面进行粗糙化等，一边提高与形成于该上层配线10上的绝缘层(未图示。)的密合性，一边将半固化片和其上层的上层配线用铜箔层叠等来制作。
实施例
以下，基于实施例对本发明进行说明，但本发明不限于本实施例。
(实施例1)
首先，如图1的工序(1-1)所示，将成为绝缘层3的树脂膜的厚度为60μm、成为上层配线10用铜箔4的铜箔4的厚度为12μm的单面带铜箔的树脂膜在120℃、2MPa的条件下真空层压在形成有内层配线1的内层材料2上。接着，在该上层配线10用铜箔4的表面上形成厚度0.3～0.5μm的黑化处理层8后，如图1的工序(1-2)所示，通过利用CO2激光的直接激光法来加工直径150μm的通孔用孔5。也就是说，该通孔用孔5的深度为树脂膜的厚度(60μm)与铜箔4的厚度(12μm)加在一起的72μm，铜箔4的开口部的直径为150μm。因此，纵横比为约0.5。在通孔用孔5的开口部产生上层配线10用铜箔4的突出12，在该上层配线10用铜箔4的突出12与通孔用孔5的内壁18之间形成下方空间13。铜箔4的突出量在通孔用孔5的一侧为约12μm。此外，在上层配线10用铜箔4的突出12与通孔用孔5的内壁之间形成的下方空间13中，在上层配线10用铜箔4的突出12的背面附近的区域形成了正下部17。
接着，如图1的工序(1-3)所示，利用氯化铁水溶液、过硫酸铵、硫酸-双氧水混合水溶液等蚀刻液，半蚀刻至铜箔4的厚度成为9～10μm，以除去上层配线10用铜箔4的黑化处理层8。
接着，进行消拖尾处理来除去附着于通孔底部的树脂。然后，如图2的工序(2-1)所示，使用作为钯胶体催化剂的HS201B(日立化成株式会社制，商品名)向铜箔4上以及通孔用孔5的内部赋予催化剂核后，使用CUST2000(日立化成株式会社制，商品名。“CUST”为注册商标。)来形成厚度0.5μm的成为填充电镀铜的基底的无电解镀铜层6。
接着，如图2的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为3μm、在通孔用孔5内的底面19的厚度为3～15μm的第一层填充电镀铜层7。填充电镀铜液使用市售的直流电镀液CU-BRITE VFIV(株式会社JCU制，商品名)。此时，第一层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。此时，形成了第一层填充电镀铜层7的通孔15的截面形状为：第一层填充电镀层7填充下方空间13，且呈通孔15的内部直径20大于开口部直径21的陶罐状。
接着，为了使填充电镀铜的电流密度暂时降低，在暂时将整流器的电源关闭而成为0A/dm2的状态下放置1分钟，然后连续地，如图2的工序(2-3)所示，形成在上层配线10用铜箔4和第一层填充电镀铜层7上的厚度为3μm的第二层填充电镀铜层9a。此时的第二层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。
接着，为了使填充电镀铜的电流密度暂时降低，在暂时将整流器的电源关闭而成为0A/dm2的状态下放置1分钟，然后连续地，如图2的工序(2-3)所示，在第二层填充电镀铜层9a上形成厚度为3μm的第三层填充电镀铜层9b。此时的第三层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。由此制作表层的铜厚为约19μm的多层配线基板。
接着，如图3的工序(3-1)所示，使用作为干膜抗蚀剂的SL-1229(日立化成株式会社，商品名)，形成厚度29μm的蚀刻抗蚀剂11。除通孔用孔5上和应形成上层配线10的部位以外，除去蚀刻抗蚀剂11。接着，如图3的工序(3-2)所示，将上层配线10以外的铜蚀刻去除后，使用碱性剥离液、硫酸或市售的抗蚀剂剥离液进行蚀刻抗蚀剂11的剥离，形成上层配线10。
(实施例2)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图2的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为3μm、在通孔用孔5内的底面19的厚度为3～15μm的第一层填充电镀铜层7。填充电镀铜液使用与实施例1相同的电镀铜液。此时的第一层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.3A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图2的工序(2-3)所示，形成在上层配线10用铜箔4和第一层填充电镀铜层7上的厚度为3μm的第二层填充电镀铜层9a。此时，第二层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.3A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，在第二层填充电镀铜层9a上形成厚度为3μm的第三层填充电镀铜层9b。此时，第三层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。接着，与实施例1同样地操作，进行图3的工序(3-1)至(3-3)。
(实施例3)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图2的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为3μm、在通孔用孔5内的底面19的厚度为3～15μm的第一层填充电镀铜层7。电镀液使用与实施例1相同的电镀液。此时的第一层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图2的工序(2-3)所示，形成在上层配线10用铜箔4和第一层填充电镀铜层7上的厚度为3μm的第二层填充电镀铜层9a。此时，第二层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，在第二层填充电镀铜层9a上形成厚度为3μm的第三层填充电镀铜层9b。此时，第三层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。接着，与实施例1同样地操作，进行图3的工序(3-1)至(3-3)。
(实施例4)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图2的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为3μm、在通孔用孔5内的底面19的厚度为3～15μm的第一层填充电镀铜层7。电镀液使用与实施例1相同的电镀液。此时，第一层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图2的工序(2-3)所示，形成在上层配线10用铜箔4和第一层填充电镀铜层7上的厚度为18μm的第二层填充电镀铜层9a。此时，第二层填充电镀铜的条件是：1.5A/dm2的电流密度、约9分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，将填充电镀铜的电流密度从1.5A/dm2降低至0.3A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，在第二层填充电镀铜层9a上形成厚度为3μm的第三层填充电镀铜层9b。此时，第三层填充电镀铜的条件是：1.5A/dm2的电流密度、约9分钟。接着，与实施例1同样地操作，进行图3的工序(3-1)至(3-3)。
(实施例5)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图2的工序(2-2)所示，形成在上层配线10用铜箔4上的厚度为1μm、在通孔用孔5内的底面19的厚度为1～7μm的第一层填充电镀铜层7。填充电镀液使用与实施例1相同的电镀液。此时，第一层填充电镀铜的条件是：1.0A/dm2的电流密度、约4分钟。
接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.5A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，然后连续地，如图2的工序(2-3)所示，由在上层配线10用铜箔4和第一层填充电镀铜层7上的厚度为3μm的第二层填充电镀铜层9a进行通孔15的填充。此时，第二层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。在此期间，基板保持浸渍于填充电镀铜液中的状态。接着，将填充电镀铜的电流密度从1.0A/dm2降低至0.3A/dm2，保持1分钟，在该状态下继续进行填充电镀铜，在第二层填充电镀铜层9a上形成厚度为3μm的第三层填充电镀铜层9b。此时，第三层填充电镀铜的条件是：1.0A/dm2的电流密度、约13分钟。接着，与实施例1同样地操作，进行图3的工序(3-1)至(3-3)。
(比较例)
与实施例1同样地操作，进行图1的工序(1-1)～图2的工序(2-1)。接着，如图4的工序(2-3)所示，以一个阶段形成在上层配线10用铜箔4上的厚度为12μm的第一层填充电镀铜层7。填充电镀铜液使用与实施例1相同的电镀铜液。此时，第一层填充电镀铜的条件是：1.0A/dm2的电流密度、约54分钟。接着，与实施例1同样地操作，进行图3的工序(3-1)至(3-3)。
用显微镜对实施例1～5和比较例中通孔的截面进行观察，在表1中汇总了截面形状。实施例1～5中，得到了和以往一样通孔内没有被填充的形状。另一方面，比较例1中，得到了虽然未产生空洞，但通孔的80％被填充的形状。此外，在填充电镀铜的中途使电流密度暂时降低的实施例1～5中，在第一层填充电镀铜层与第二层和第三层填充电镀铜层之间观察到了条纹。通过该条纹，能够识别第一层填充电镀铜层与第二层、第三层电镀铜层的边界，其结果是，对于实施例1～5的通孔的截面形状，确认到了第一层填充电镀铜层填充下方空间，且为通孔的内部直径大于开口部直径的陶罐状。另一方面，对于比较例的通孔的截面形状，未观察到表示第一层填充电镀铜层与第二层电镀铜层的边界的条纹。
表1
符号说明
1.内层配线；2.内层材料；3.半固化片或绝缘层；4.金属箔或铜箔；5.通孔用孔；6.无电解镀层或无电解镀铜层；7.第一层填充电镀层或第一层填充电镀铜层；8.黑化处理层；9.第二层以后的填充电镀层或第二层以后的填充电镀铜层；9a.第二层填充电镀层或第二层填充电镀铜层；9b.第三层填充电镀层或第三层填充电镀铜层；10.上层配线；11.蚀刻抗蚀剂；12.金属箔的突出；13.下方空间；14.凹陷；15.通孔或层间连接；16.空洞；17.正下部；18.内壁；19.底部或底面；20.(内部的)直径；21.(开口部的)直径。

Claims (5)

1.一种多层配线基板的制造方法，具有：
工序(1)，将形成有内层配线的内层材料、绝缘层及上层配线用金属箔层叠一体化，使用敷形法或直接激光法，在所述上层配线用金属箔和绝缘层中设置：从所述上层配线用金属箔到内层配线的通孔用孔、形成于该通孔用孔的开口部的上层配线用金属箔的突出、以及在该金属箔的突出与所述通孔用孔的内壁之间形成的下方空间；
工序(2)，在所述通孔用孔内和上层配线用金属箔上形成基底无电解镀层后，形成填充电镀层，从而形成将所述上层配线用金属箔与内层配线连接的通孔；以及
工序(3)，对形成所述填充电镀层后的上层配线用金属箔进行配线形成，从而形成上层配线，
所述工序(2)中填充电镀层的形成如下进行：在所述填充电镀层堵住所述通孔用孔的开口部之前，将在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加的电流密度变化反复进行2次以上。
2.如权利要求1所述的多层配线基板的制造方法，通过所述工序(2)中在填充电镀层堵住所述通孔用孔的开口部之前将使填充电镀的电流密度暂时降低后再使其增加的电流密度变化反复进行2次以上，从而将所述填充电镀层形成为追随通孔用孔的内壁和底面的形状。
3.如权利要求1或2所述的多层配线基板的制造方法，所述工序(2)中使填充电镀的电流密度暂时降低的时机为如下时机：形成于通孔用孔的开口部的上层配线用金属箔的突出与所述通孔用孔的内壁之间的下方空间被填充电镀物填充，并且在形成镀层空洞之前。
4.如权利要求1或2所述的多层配线基板的制造方法，所述工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低时电流密度的降低率大于或等于即将使其降低之前的50％。
5.如权利要求1或2所述的多层配线基板的制造方法，所述工序(2)中在填充电镀的中途使填充电镀的电流密度暂时降低后再使其增加时的电流密度大于或等于即将使其暂时降低之前的电流密度。
CN201480055474.4A 2013-10-09 2014-09-24 多层配线基板的制造方法 Active CN105612821B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-211871 2013-10-09
JP2013211871 2013-10-09
JP2014147757A JP6350064B2 (ja) 2013-10-09 2014-07-18 多層配線基板の製造方法
JP2014-147757 2014-07-18
PCT/JP2014/075257 WO2015053084A1 (ja) 2013-10-09 2014-09-24 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN105612821A CN105612821A (zh) 2016-05-25
CN105612821B true CN105612821B (zh) 2018-06-22

Family

ID=52812903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480055474.4A Active CN105612821B (zh) 2013-10-09 2014-09-24 多层配线基板的制造方法

Country Status (4)

Country Link
US (1) US10076044B2 (zh)
JP (1) JP6350064B2 (zh)
CN (1) CN105612821B (zh)
WO (1) WO2015053084A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6499925B2 (ja) * 2015-06-02 2019-04-10 タツタ電線株式会社 フレキシブルプリント配線板、フレキシブルプリント配線板用補強部材、及びフレキシブルプリント基板
CN105979709B (zh) * 2016-07-15 2019-04-02 武汉华星光电技术有限公司 多层印刷电路板钻孔方法
JP7063101B2 (ja) * 2018-05-11 2022-05-09 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
EP3883761A4 (en) * 2018-11-19 2022-07-27 Bright Lite Structures LLC LOW-HEAT, HIGH-STRENGTH COMPOSITES REFERRING TO RELATED APPLICATIONS
TWI704852B (zh) * 2018-11-28 2020-09-11 先豐通訊股份有限公司 電路板的電鍍方法及其所製成的電路板
CN111508924B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
CN110996522B (zh) * 2019-12-20 2021-08-24 珠海斗门超毅实业有限公司 一种线路板制作方法和线路板
US20230164925A1 (en) * 2021-11-24 2023-05-25 Ibiden Co., Ltd. Method for manufacturing printed wiring board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100589682C (zh) * 2005-12-28 2010-02-10 新光电气工业株式会社 用于填充通孔的方法
CN103444275A (zh) * 2007-06-15 2013-12-11 美录德有限公司 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316322A (en) * 1979-10-25 1982-02-23 Burroughs Corporation Method of fabricating electrical contacts in a printed circuit board
US4425380A (en) * 1982-11-19 1984-01-10 Kollmorgen Technologies Corporation Hole cleaning process for printed circuit boards using permanganate and caustic treating solutions
JPH04187793A (ja) * 1990-11-20 1992-07-06 Fujitsu Ltd 半導体装置及びその製造方法
US5284548A (en) * 1993-03-03 1994-02-08 Microelectronics And Computer Technology Corporation Process for producing electrical circuits with precision surface features
JPH1143797A (ja) * 1997-07-25 1999-02-16 Hideo Honma ビアフィリング方法
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
JP2000200975A (ja) * 1998-04-10 2000-07-18 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP3836252B2 (ja) * 1998-04-30 2006-10-25 株式会社荏原製作所 基板のめっき方法
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6708404B1 (en) 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
JP2002004083A (ja) * 2000-04-18 2002-01-09 Shinko Electric Ind Co Ltd ヴィアフィリング方法
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
JP2003318544A (ja) 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
JP2005019577A (ja) * 2003-06-25 2005-01-20 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP2008258636A (ja) 2003-11-14 2008-10-23 Hitachi Chem Co Ltd 内層導体回路処理方法
JP4290621B2 (ja) * 2004-09-01 2009-07-08 日本メクトロン株式会社 多層フレキシブルプリント基板の無電解銅メッキ方法
KR20060107053A (ko) * 2005-04-07 2006-10-13 대덕전자 주식회사 인쇄 회로 기판의 비아필 빌드업 기판 제작 방법
KR101277390B1 (ko) 2005-05-31 2013-06-20 히다치 비아 메카닉스 가부시키가이샤 프린트 배선판의 제조방법 및 그것에 이용되는 동박을 붙인 적층판 및 처리액
US7521806B2 (en) 2005-06-14 2009-04-21 John Trezza Chip spanning connection
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
ATE484943T1 (de) 2006-03-30 2010-10-15 Atotech Deutschland Gmbh Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen
JP2008021770A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 基板およびその製造方法
JP4620713B2 (ja) 2007-09-28 2011-01-26 日立ビアメカニクス株式会社 プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
JP5066427B2 (ja) * 2007-11-02 2012-11-07 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
US8541695B2 (en) 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013077807A (ja) 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
US20130062210A1 (en) 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP2013077809A (ja) 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP6016004B2 (ja) 2011-09-29 2016-10-26 日立化成株式会社 配線基板及びその製造方法
JP2013118370A (ja) * 2011-12-05 2013-06-13 Samsung Electro-Mechanics Co Ltd ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
JP2015028973A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 配線板および配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100589682C (zh) * 2005-12-28 2010-02-10 新光电气工业株式会社 用于填充通孔的方法
CN103444275A (zh) * 2007-06-15 2013-12-11 美录德有限公司 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板

Also Published As

Publication number Publication date
US20160242299A1 (en) 2016-08-18
CN105612821A (zh) 2016-05-25
JP6350064B2 (ja) 2018-07-04
WO2015053084A1 (ja) 2015-04-16
US10076044B2 (en) 2018-09-11
JP2015097254A (ja) 2015-05-21

Similar Documents

Publication Publication Date Title
CN105612821B (zh) 多层配线基板的制造方法
CN105612820B (zh) 多层配线基板及其制造方法
CN107432087B (zh) 多层配线基板的制造方法
CN105075411B (zh) 多层配线基板的制造方法
CN105612819B (zh) 多层配线基板的制造方法
KR100220264B1 (ko) 다층 인쇄 회로판의 제조방법
TW573451B (en) Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
TWI609779B (zh) 具備接著劑層之銅箔、貼銅積層板及印刷配線板
CN1276996C (zh) 复合箔及其制造方法
CN1545570A (zh) 表面处理铜箔
CN103039131B (zh) 印刷布线板的制造方法以及印刷布线板
WO2009110259A1 (ja) 多層プリント配線板の製造方法
JP2010153628A (ja) 多層配線基板の製造方法
JPH0793502B2 (ja) 多層積層板の製造方法
JP5051443B2 (ja) 多層配線基板の製造方法
TW202035791A (zh) 表面處理銅箔、以及使用其之覆銅積層板、附樹脂之銅箔及電路基板
WO2015053082A1 (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: HITACHI CHEMICAL Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220106

Address after: Tokyo, Japan

Patentee after: Linkus Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Linkus Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: PTCJ-S Holding Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230425

Address after: Tokyo, Japan

Patentee after: PTCJ-S Holding Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Linkus Technology Co.,Ltd.