JP2008021770A - 基板およびその製造方法 - Google Patents

基板およびその製造方法 Download PDF

Info

Publication number
JP2008021770A
JP2008021770A JP2006191403A JP2006191403A JP2008021770A JP 2008021770 A JP2008021770 A JP 2008021770A JP 2006191403 A JP2006191403 A JP 2006191403A JP 2006191403 A JP2006191403 A JP 2006191403A JP 2008021770 A JP2008021770 A JP 2008021770A
Authority
JP
Japan
Prior art keywords
plating
electroplating
conductor layer
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006191403A
Other languages
English (en)
Inventor
Toshio Sugawa
俊夫 須川
Sadashi Nakamura
禎志 中村
Ayako Iwazawa
綾子 岩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006191403A priority Critical patent/JP2008021770A/ja
Publication of JP2008021770A publication Critical patent/JP2008021770A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】絶縁性基材表面のめっき導体パターンの厚さを任意に設定することができることにより、微細なパターン形成を可能とする基板およびその製造方法を提供する。
【解決手段】絶縁性基材2の表面から裏面に貫通して設けられたビア3がめっきで充填され、絶縁性基材2の少なくとも表面にめっき導体パターンが形成され、めっき導体パターンがビア3に充填されためっきの絶縁性基材2の表面から突出した高さより低いことにより、ビア3内にほぼ平坦にめっき形成しても微細パターンを形成することができる。
【選択図】図1

Description

本発明は絶縁性基材の表面と裏面とを接続するためのビアをめっき充填し、絶縁性基材表面にはめっき導電体層による微細なパターンが形成された基板に関するもので、特に半導体素子、電子部品等を搭載するための基板およびその製造方法に関するものである。
従来、絶縁性基材の表面と裏面とを電気的に接続し表面にパターン形成する場合には、絶縁性基材にレーザーやサンドブラストなどにより表面と裏面とを貫通してなるビアを形成しビアにめっきを施していたが、パターンの微細化やビア上に積層されたビアを形成するいわゆるビアオンビア構造や、ビア上への部品の搭載などのためにビアをめっき充填などで埋めるいわゆるフィルドビア構造が行われている。このようなビアにめっきを充填してなるフィルドビア構造を実現し、しかも絶縁性基材表面にも同時にパターン形成のために、絶縁性基材表面にも均一なめっき層を形成するいわゆるパネルめっきしてパターンをフォトエッチングによって形成するサブトラクティブ法や、選択的にパターンめっきを形成するいわゆるセミアディティブによる方法を用いていた。
しかしビアをめっきで充填する場合、絶縁性基材表面のパネルめっきや選択的パターンめっき層の厚さは、ビアをめっきで充填する条件によって決定されるため、パターン形成と無関係に厚く形成される。このことは、パネルめっきの場合めっき層をフォトエッチングによりパターン形成する際、めっき厚さが厚い程サイドエッチングが大きくなるので、微細パターン形成が困難となる。一方、選択的にパターンめっきを形成するためには、めっき厚さより厚いめっきマスクが必要で、めっきマスクに用いる感光性樹脂が厚くなれば、解像度が低下し微細パターンの形成が困難となる。
そこで絶縁性基材表面のめっき厚さを、ビアをめっきで充填する条件に関係なく形成するために、図5(a)に示す様に、多層基板17の表面に樹脂層12を形成し、さらにその上から感光性ドライフィルム13をラミネートした後、図5(b)に示す如く、ドライフィルム13と樹脂層12を同時に炭酸ガスレーザーなどでビア14を形成する。そしてビア14内の樹脂層12の内壁を無電解めっき処理した後ドライフィルム13を引き剥がし、樹脂層12の表面を露出する。その後図5(c)に示す如く、ビア14を埋めるように電気めっきによって導電体層15を形成し、めっきした表面を樹脂層12とほぼ同じレベルで平滑な表面にする。さらに、図5(d)に示す如く、樹脂層12の表面に無電解めっきを施した後、電気めっきによって厚みが薄く均一な銅16を形成する方法が提案されていた。
なお、この発明の出願に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2001−156453号公報
ビアにめっきを充填してなるフィルドビア構造を実現し、しかも絶縁性基材の表面にも同時にパターン形成のために、絶縁性基材の表面にも均一なめっき層を形成する、いわゆるパネルめっきしてパターンをフォトエッチングによって形成するサブトラクティブ法や、選択的にパターンめっきを形成するいわゆるセミアディティブによる方法では前述の如く、めっき層の厚さは、ビアをめっきで充填する条件によって決定されるため、パターン形成と無関係に厚く形成される。
すなわち、サブトラクティブ法の場合めっき層をフォトエッチングによりパターン形成する際に、めっき厚さが厚い程形成されるパターンのサイドエッチングが大きくなり、微細パターン形成が困難となる。一方、セミアディティブ法では、めっき厚さより厚いめっきマスクが必要で、めっきマスクに用いられる感光性樹脂が厚くなれば解像度が低下し、微細パターンの形成が困難になるという課題があった。
一方、上記の提案された先行文献の方法では、ビア埋めの電気めっきと樹脂層12の表面にパターン形成を行う銅16の形成が全く別に行われるものである。しかしながらビアを埋める電気めっきには時間を要し、さらに別にパターン形成用の銅16の形成を行うことは、さらに電気めっきの時間を必要とするばかりでなく、ビアを埋める電気めっきに際して同じ導電層にビア下層に銅箔があることばかりでなく給電が困難な場合が生じる等の問題があった。
上記目的を達成するために、本発明は、絶縁性基材の表面から裏面に貫通して設けられたビア内に導電体層がめっきで充填され、前記絶縁性基材の少なくとも表面に導体パターンを形成する導電体層がめっきにより形成された基板であって、前記導体パターンとして形成された導電体層の高さが、前記ビア内に充填された導電体層の高さより低いことで、絶縁性基材表面に形成するパターンの微細化を可能とする。また、ビア内めっきにより充填された導電体層と連続するように形成された、前記ビア周辺の少なくとも一部が、ビア内に充填された導電体層の高さより低くなっていることで、ビアをランドとする場合のランド間距離や、ランドからの引き出し配線の微細化を可能とするものである。
さらに、ビアに充填されためっきが少なくとも2層以上で形成され、そのうちの少なくとも1層は絶縁性基材表面のめっき導体パターンと同時に形成することで、ビアをめっき充填しても絶縁性基材表面のめっき導体パターンの厚さを任意に設定することができるもので、絶縁性基材表面のめっき導体パターンの厚さを薄くすることで微細パターン形成を可能とするものである。
このような構造は少なくとも、絶縁性基板を貫通するビアを形成する工程と、ビア以外にめっきマスクを形成する工程と、ビア内にめっきする工程と、ビアおよび絶縁性基板表面にめっきにより導電体層を形成する工程とを含む方法によって実現できる。特に絶縁性基板表面に形成されためっき導電体層をフォトエッチングによりパターン形成することによって、絶縁性基材表面に形成したパターンを矩形状とするものである。
この矩形形状のパターンが最表層でバンプを圧接接続する実装方式の場合に、パターンからのすべりを防止することでその歩留まりを向上することが出来る。
また、絶縁性基板を貫通するビアを形成する工程と、ビア以外にめっきマスクを形成する工程と、ビアにめっきする工程と、ビアおよび絶縁性基板表面に選択的にめっき導電体層の所望パターンをめっき形成する工程と、絶縁性基板表面に選択的にめっき導電体層の所望パターンを形成する工程とを備えることによって、絶縁性基板表面にフォトエッチングを用いずに直接パターン形成することでサイドエッチングがないため、マスクである感光性樹脂の解像度で決まる微細なパターンが形成できる。
さらに、ビアをほぼ完全にめっき充填しても、絶縁性基板表面に選択的に形成されるめっき導電体層のめっき厚さは薄く形成できるため、所望パターンを形成するためのめっきマスクを薄くできる。薄いめっきマスクにすることでパターンの解像度を向上でき、微細パターンの形成ができるものである。これは、ビアおよび絶縁性基板表面に選択的に所望パターンをめっき形成する工程の後にビア以外にめっきマスクを形成する工程と、ビアにめっきする工程とを行う基板の製造方法であっても、ビア以外にめっきマスクを形成する工程と、ビアにめっきする工程との後にビアおよび絶縁性基板表面に選択的に所望パターンをめっき形成する工程とを行う基板の製造方法であっても可能である。
以上のように本発明は、ビアにめっきを充填してビア部の表面がほぼ平坦となるようなフィルドビア構造を実現し、絶縁性基材表面のめっき導体パターンの厚さを任意に設定することができるもので、絶縁性基材表面のめっき導体パターンの厚さを薄くすることで微細パターン形成を可能とするものである。また、絶縁性基板の代わりに水晶などの圧電性基板による表面弾性波素子やセンサー素子などにして絶縁性基材を絶縁層としてビアによって素子の電極と表面と接続するパッケージにも用いることができる。
(実施の形態1)
以下、本発明の実施の形態について、本発明の特に請求項1〜7に記載の発明について、図面を参照しながら説明する。
図1(a)〜(h)は本発明の実施の形態1における基板の製造方法の断面図である。
まず、図1(a)に示すように絶縁性基板1として、ガラス等の絶縁性繊維として例えばガラス繊維を縦糸と横糸として布状に織ったいわゆるガラスクロス(ガラス織布)に、樹脂としてエポキシ樹脂を含浸させ、さらにガラスクロスの両面に、例えば厚さ5〜20μm程度のエポキシ層を形成したガラスエポキシ基板であり、少なくとも表面にはランドなどの導体パターン4が形成されている。なお、この絶縁性基板1は回路形成された通常の回路基板や全層IVH構造の例えばALIVH基板であっても構わない。また、絶縁性基板1は、水晶やリチウムタンタレイトなどの圧電性基板およびセラミックなどの無機材料による基板やエポキシやイミド系などの樹脂基板や、アラミド樹脂であってもよい。
さらに絶縁性基板1の表面に、ガラス等の絶縁性繊維として例えばガラス繊維を縦糸と横糸として布状に織ったいわゆるガラスクロス(ガラス織布)に、樹脂としてエポキシ樹脂を含浸させ、さらにガラスクロスの両面に、例えば厚さ5〜20μm程度のエポキシ層を形成したガラスエポキシなどの材料として、例えば味の素ファインテクノ(株)の厚さ40μmのABF系樹脂フィルムを真空ラミネートして絶縁性基材2を形成する。尚、このときに絶縁性基材2の表面に銅箔など金属箔をプレスや接着しても構わない。
次に絶縁性基材2に、炭酸ガスやYAGなどのレーザーによって、例えば100μmΦのビア3を、絶縁性基材2を貫通するように形成し、絶縁性基板1の表面の導体パターン4の所望ランドを露出する。このとき、絶縁性基材2の表面に金属箔が形成されている場合には、必要に応じてビア形成領域やその周辺も含んで金属箔をエッチング除去する。そして、ビア3の側壁および絶縁性基材2の表面の露出部分に無電解めっきによる導電体層5を例えば厚さ0.5μm程度形成し、表面を電気めっきが可能な様に導体化する。ここで、多層配線の場合、層間の絶縁性基材厚さがビア3の接続部と同様に薄くなるため、レーザーによるビア形成が容易にできる。なお、ビア3は、セラミックや水晶などの無機材料であればサンドブラストや高圧水などによって形成してもよい。
尚、この無電解めっきによる導電体層5は、無電解めっきの他にスパッターや真空蒸着などで形成されてもよく、絶縁層の他に金属箔表面にも形成されても構わない。また絶縁性基板1が水晶などの圧電性基板による表面弾性波素子やセンサー素子などで、導体パターン4が表面弾性波素子やセンサー素子などの電極であっても、以下説明する工程で絶縁性基材を絶縁層として、ビアによって素子の電極と表面と接続するパッケージにも用いることができる。
次に図1(b)に示す如く、無電解めっきによる導電体層5の表面に、1回目の電気めっきの導電体層6を、所望厚さ例えば14.5μmになるように、1A/dm2、60分間めっきを行い形成する。これによって無電解めっきによる導電体層5の厚さ0.5μmと合わせて15μmの厚さに形成することができる。この電気めっきには、ポリエチレングリコール(PEG)と塩素イオンとの組み合わせによる抑制剤とチオールまたはジスフィルドなどの官能基を持つ促進剤との添加剤を硫酸銅めっき液に添加することで、ビア3内のめっき速度を向上することが可能で、以下説明する電気めっきも同様の液が用いられる。
しかし、本発明において、1回目の電気めっきは、後の工程でエッチングによって微細なパターンを形成することを主な目的としており、1回目の電気めっきによる導電体層6はビア3内にも形成されるが、表面がほぼ平坦と成る程充分に充填されるまでには至っておらず、実際ビア3内には無電解めっきによる導電体層5を合わせて25μm程度の厚さにしか形成されていない。
次に、ビア3の領域の表面をほぼ平坦となるように充填するため、図1(c)に示す如く、2回目の電気めっきを選択的に形成するためのマスクとして、ビア3とその周辺部を例えば130μmΦに開口部を設けた状態で、感光性樹脂であるドライフィルムレジストによりめっきマスク7を形成する。この感光性樹脂による電気めっきマスク7は例えば厚さ30μmのドライフィルムレジストを露光,現像することによって形成でき、厚さ30μmであれば130μmΦの開口部は充分解像可能である。尚、この2回目の電気めっきのマスク7は、絶縁性基材2の表面のめっき導体パターンを形成すべき領域、例えば最表層でのランドや、後に多層基板形成における接続用のランドなどの必要な領域にも開口部を設けてもかまわない。
この場合、めっきマスク7の開口領域は、次の工程(d)でビア3と同様に2回目の電気めっきによる導電体層8が形成され、絶縁性基材2の表面に1回目の電気めっきによって形成された導電体層6より厚く形成されるため、突出したものとなる。また、表層の場合には例えばフィルム状の半田レジスト(PSR)を真空ラミネートしたとき、この領域のみ薄くなり、露光,現像を短時間化できる。
次に図1(d)に示す如く、前記形成しためっきマスク7のビア3を含んだ開口部に、2回目の電気めっきによる導電体層8を、ビア3がめっき充填されかつ表面がほぼ平坦になるまで例えば70分間、1A/dm2めっきを行い形成する。このとき、電気めっきマスク7の開口領域は18μm程度新たにめっきが形成され、無電解めっきによる導電体層5および1回目の電気めっきとの合計33μmの厚さとなる。ここで、2回目の電気めっきはビア3内に形成した1回目の電気めっきにさらに追加してビア3内に充填し、その表面をほぼ平坦にすることが主な目的である。
次に図1(e)に示す如く、めっきマスク7のドライフィルムレジストを3%水酸化ナトリウムによって剥離除去する。このとき、ビア3は無電解めっきで形成された導電体層5と1回目の電気めっきで形成された導電体層6および2回目の電気めっきで形成された導電体層8によってほぼ平坦にめっき充填されており、ビア3とその周辺部は33μmの厚さに突起しているが、微細な配線の導体パターンを形成すべき絶縁性基材2の表面の厚さは、1回目の電気めっきと無電解めっきとによる15μmである。
次に図1(f)に示す如く、必要に応じてビア3およびその周辺を含んで、更に所望配線の導体パターンを形成すべく、例えば厚さ10μmの感光性樹脂であるドライフィルムレジストからなるエッチングマスク9を露光,現像することによってパターン形成する。ここで、エッチングマスク9の厚さが薄いほど解像度がよく、10μmの厚さであれば最小ライン/スペースが10μmの微細パターン形成が可能であるが、サイドエッチングを考慮すれば、エッチングマスク9の寸法は最小ライン/スペースを25/10μmとすることが可能である。
次に図1(g)に示す如く、例えば第二塩化鉄系のエッチング液でエッチングすることによって導電体層5,6によるパターンを形成する。このときエッチングされる絶縁性基材2の表面に形成された1回目の電気めっきによる導電体層6と無電解めっきによる導電体層5の厚さは15μmとなり、ビア3内にめっき充填された2回の電気めっきの厚さ33μmに比較して半分程度と薄い。従って、エッチングによるサイドエッチング量は小さくなり、エッチングマスク9の寸法は最小ライン/スペースが25/10μmとすることが可能なので、無電解めっきによる導電体層5および1回目の電気めっきによる導電体層6とで形成されるパターンのライン/スペースは15/25μmの微細パターンを形成することが可能となる。
次に図1(h)に示す如く、エッチングマスク9を剥離除去する。これによって、絶縁性基材2の表面から裏面に貫通して設けられたビア3は無電解めっきによる導電体層5と1回目の電気めっきによる導電体層6と2回目の電気めっきによる導電体層8とで充填された状態である。
このとき絶縁性基材2の表面に無電解めっきによる導電体層5と1回目のめっきによる導電体層6により形成された導電体層の高さは、ビア3内に充填された無電解めっきによる導電体層5と1回目の電気めっきによる導電体層6と2回目の電気めっきによる導電体層8により形成された導電体層の高さより低く形成されている。このため、絶縁性基材2の表面に形成された無電解めっきによる導電体層5および1回目の電気めっきによる導電体層6により形成された導電体層は、めっき厚さを任意に薄く形成できるため微細なパターンを形成することが可能である。
尚、以上説明した(a)〜(h)による工程を更に繰り返すことによって、多層化が可能であることは言うまでもない。
(実施の形態2)
以下、本発明の実施の形態について、本発明の特に請求項1〜5,8,9の発明について、図2(a)〜(h)を参照しながら説明する。なお、実施の形態1と同様の構成を有するものについては、同一符号を付し、その説明を省略する。
まず、図2(a)に示すように、実施の形態1と同様に、表面にランドなどの導体パターン4が形成された絶縁性基板1の表面に絶縁性基材2を形成する。尚、このときに絶縁性基材2の表面に銅箔など金属箔をプレスや接着しても構わない。次に絶縁性基材2に炭酸ガスやYAGなどのレーザーによって、例えば100μmΦのビア3を、絶縁性基材2を貫通するように形成し、絶縁性基板1の表面の導体パターン4の所望ランドを露出する。このとき、絶縁性基材2の表面に金属箔が形成されている場合には、必要に応じてビア形成領域やその周辺も含んで金属箔をエッチング除去する。そして、ビア3の側壁および絶縁性材料2の表面の露出部分に無電解めっきによる導電体層5を0.5μm程度の厚さに形成し、表面に電気めっきが可能な様に導体化する。尚、この導電体層5は無電解めっきの他にスパッターや真空蒸着などでもよく、また、金属箔表面にも形成されても構わない。
次に図2(b)に示す如く、電気めっきを選択的に形成するためのマスクとして、ビア3とその周辺部を例えば130μmΦ開口した状態で、感光性樹脂であるドライフィルムレジストによりめっきマスク7を形成する。この感光性樹脂によるめっきマスク7は、例えば厚さ30μmのドライフィルムレジストを露光,現像することによって形成でき、厚さ30μmであれば130μmΦの開口部は充分解像可能である。尚、ここでめっきマスク7をビア3とその周辺部に形成しているが、絶縁性基材2の表面のめっき導体パターンを形成すべき領域、例えば最表層でのランドや、後に多層基板形成における接続用のランドなどの必要な領域にも開口部を設けてもかまわない。
この場合、この開口領域は後の工程でビア3と同様に電気めっきによる導電体層8が形成され、後の工程で形成される他の絶縁性基材2の表面のめっき導体パターンより厚く形成されるため突出したものとなる。ここで、多層配線基板の場合、層間の絶縁性基材の厚さがビア3の接続部と同様に薄くなるため、レーザーによるビア形成が容易にできる。また、表層の場合には例えばフィルム状の半田レジスト(PSR)を真空ラミネートしたとき、この領域のみ薄くなり、露光,現像を短時間にできる。
次に図2(c)に示す如く、1回目の電気めっきによってめっきマスク7の開口部に選択的にめっきを行うため、ビア3とその周辺および必要に応じてランドとすべき所望領域のめっきマスク7の開口部に、1回目の電気めっきによる導電体層6を形成する。このとき、1回目の電気めっきは、後の工程(e)で、絶縁性材料2の表面に形成される2回目の電気めっきによる導電体層8を形成して表面がほぼ平坦になる条件、例えば1A/dm2で70分間電気めっきすることで、ビア3内には無電解めっきによる導電体層5と合わせて30.5μm程度の厚さまでめっきが充填され、ビア3の周辺には18μm程度の厚さの1回目の電気めっきによる導電体層6が形成される。1回目の電気めっきは、微細パターンを形成するための電気めっきであり、2回目の電気めっきは、ビア3をめっき充填して表面をほぼ平坦にするための電気めっきで、ビア3をあらかじめめっき充填しておくことを主な目的とする。
次に図2(d)に示す如く、ドライフィルムレジストからなる1回目の電気めっきマスク7を、3%水酸化ナトリウムによって剥離除去する。
次に図2(e)に示す如く、絶縁性材料2の表面が所望の厚さ、例えば無電解めっきによる導電体層5の0.5μmと合わせて例えば15μm形成すべく、2回目の電気めっきを1A/dm2で60分間行い、導電体層8を形成する。これによってビア3は表面がほぼ平坦となるまでめっき充填される。ここで、2回目の電気めっきはビア3にめっき充填して表面を平坦に形成するとともに、次の工程でエッチングによって微細なパターンを形成するための導電体層を形成することを主な目的とする。
次に図2(f)に示す如く、必要に応じてビア3およびその周辺を含んで、更に所望配線の導体パターンを形成すべく、例えば厚さ10μmの感光性樹脂であるドライフィルムレジストを所望パターンに露光,現像することによってエッチングマスク9を形成する。ここで、ドライフィルムの厚さが薄いほど解像度がよく、10μmの厚さであれば最小ライン/スペースが10μm/10μm程度の微細パターン形成が可能である。
次に図2(g)に示す如く、例えば第二塩化鉄系のエッチング液で、エッチングマスク9から露出した無電解めっきによる導電体層5および2回目の電気めっきによる導電体層8をエッチングすることによってパターンを形成する。このとき、絶縁性基材2の表面における2回目の電気めっきによる導電体層8と無電解めっきによる導電体層5との厚さは15μmとなり、ビア3とその周辺の絶縁性基材2の表面に形成された、1回目の電気めっきによる導電体層6と2回目の電気めっきによる導電体層8と無電解めっきによる導電体層5の厚さとの合計厚さ33.5μmに比較して半分程度と薄い。従って、エッチングによるサイドエッチング量は小さいため、エッチングマスク9の寸法は最小ライン/スペースが25/10μmで、導電体層5,6によるパターンのライン/スペースは15/25μmの微細パターン形成が可能である。
次に図2(h)に示す如く、エッチングマスク9を剥離除去する。これによって、絶縁性基材2の表面から裏面に貫通して設けられたビア3が、めっきで充填されほぼ平坦となっており、絶縁性基材2の表面に、少なくとも無電解めっきによる導電体層5と2回目の電気めっきによる導電体層8とで、微細なパターンが形成される。
尚、以上説明した(a)〜(h)による工程を更に繰り返すことによって、多層化が可能であることは言うまでもない。
(実施の形態3)
以下、本発明の実施の形態について、本発明の特に請求項1〜5,10,11に記載の発明について、図3(a)〜(g)を参照しながら説明する。なお、実施の形態1と同様の構成を有するものについては、同一符号を付し、その説明を省略する。
まず、図3(a)に示すように、実施の形態1および2と同様に、ランドなどの導体パターン4が形成された絶縁性基板1の表面に絶縁性基材2を形成する。尚、このときに絶縁性基材2の表面に銅箔などの金属箔をプレスや接着しても構わない。次に絶縁性基材2に炭酸ガスやYAGなどのレーザーによって、例えば100μmΦのビア3を、絶縁性基材2を貫通するように形成し、絶縁性基板1の表面の導体パターン4の所望ランドを露出する。このとき、絶縁性基材2の表面に金属箔が形成されている場合には、必要に応じてビア形成領域やその周辺も含んで金属箔をエッチング除去する。そして、ビア3の側壁および絶縁性材料2の表面の露出部分に、無電解めっきによる導電体層5を0.5μm程度の厚さに形成し、表面に電気めっきが可能な様に導体化する。尚、この導電体層5は無電解めっきの他にスパッターや真空蒸着などでもよく、また、金属箔表面にも形成されても構わない。
次に図3(b)に示す如く、選択的に電気めっきの所望パターン形成ができるようにマスクとして、感光性樹脂であるドライフィルムレジストによりめっきマスク10を、例えば130μmΦのビア3とその周辺部およびパターンを形成しない領域に形成する。ここでは、めっきマスク10として、例えば次の工程での電気めっきによる所望のめっき厚さ14.5μmより厚く、かつ微細パターン形成のための解像度が高くできる厚さのドライフィルムレジストとして、20μm程度のものを用いれば、ライン/スペースが15/15μmの微細なパターンの解像が可能である。ここで、ドライフィルムレジストの解像度は一般的に、概ねレジストの厚さの1/1.5程度で、薄い程微細なパターン形成が可能である。
次に図3(c)に示す如く、1回目の電気めっきによって、めっきマスク10と同等かそれより薄い所望の厚さの導電体層6を形成する。この1回目の電気めっきによる導電体層6は、めっきマスク10によって所望パターンに形成されている。本実施の形態において、1回目の電気めっきは導電体層6による微細なパターンを形成することが主な目的で比較的薄く形成する。例えば、1A/dm2で60分間電気めっきすることで、めっき厚さ14.5μmの導電体層を形成する。このとき、1回目の電気めっきによる導電体層6の厚さがめっきマスク10より厚い場合、導電体層6がめっきマスク10の表面にはみ出してめっきマスク10の端部を覆うことで、剥離除去が困難となるため不適切である。
次に図3(d)に示す如く、電気めっきのマスクとして、ビア3とその周辺部を例えば130μmΦ開口するように、例えば厚さ30μmの感光性樹脂であるドライフィルムレジストにより別のめっきマスク11を、1回目の電気めっきによる導電体層6およびめっきマスク10の表面を覆って、ラミネート、露光,現像により被着形成する。めっきマスク11は、厚さ30μmのドライフィルムレジストであれば130μmΦは充分解像可能であり、且つ次の工程の2回目の電気めっきの厚さより厚いものであるので、2回目の電気めっきのマスク11の表面にはみ出し端部を覆うことで剥離除去が困難となることもない。尚、このめっきマスク11は、絶縁性基材2の表面のめっき導体パターンを形成すべき領域のうち必要に応じて、例えば最表層でのランドや、後に多層基板形成における接続用のランドなどの開口部を設けてもかまわない。
次に図3(e)に示す如く、前記形成したビア3およびその周辺領域以外に形成されためっきマスク11の開口部に、2回目の電気めっきによる導電体層8を形成する。この2回目の電気めっきによる導電体層8の厚さは、ビア3を1回目の電気めっきによる導電体層6で充填しきれていない分を補充して、ほぼ平坦にめっき充填できる程度の厚さに形成するもので、例えば1A/dm2で70分間電気めっきにより形成され、ビア3は1回目の電気めっきを含めてほぼ平坦に充填できる。
ここで、ビア3の周辺において2回目の電気めっきのマスク11と1回目の電気めっきのマスク10との位置合わせがずれて、どちらか一方の電気めっきのみで形成された領域や、位置合わせのずれを考慮してビア3やランド部での開口寸法が、1回目の電気めっきのマスク10より2回目の電気めっきのマスク11が小さい場合のビア3周辺の少なくとも一部、および1回目の電気めっきによる導電体層6に於ける絶縁性材料2の表面からめっき形成された導体の高さは、ビア3の1回目と2回目との電気めっきによって形成された導電体層6と8を合わせた高さより当然のことながら低くなっている。この高さの関係は後の無電解めっき層5をエッチング除去しても変わらない。
次に図3(f)に示す如く、例えば3%の水酸化ナトリウムによって2回目の電気めっきのマスク11および1回目の電気めっきのマスク10を剥離除去する。このとき、これらドライフィルムレジストからなるめっきマスク10,11は一度に容易に剥離除去ができる。
ここで、金属構造による違いで、電気めっきによる導電体層6,8より無電解めっきによる導電体層5の方がエッチング速度が速いので、次に図3(g)に示す如く、無電解めっきによる導電体層5を例えば硫酸と過酸化水素との混合液によるエッチング液や過硫酸塩類などのエッチング液に添加剤を加えた、選択性のあるエッチング液でエッチングする。
これによって、1回目および2回目の電気めっきによる導電体層6,8はほとんどエッチングされないため大きな変化は無いが、めっきマスク10を除去して露出した無電解めっきによる導電体層5はエッチング除去される。これによって、ビア3内が1回目および2回目の電気めっきによる導電体層6,8によってほぼ平坦に充填され且つ、絶縁性基材2の表面には、微細なパターンを含む無電解めっきによる導電体層5とその表面の1回目の電気めっきによる導電体層6によるパターンが形成された基板が得られる。なお、説明した図3(a)〜(g)の工程をさらに繰り返すことによって、複数層の基板を製造することもできることは言うまでもない。
(実施の形態4)
以下、本発明の実施の形態について、本発明の特に請求項1〜5,12,13に記載の発明について、図4(a)〜(g)を参照しながら説明する。なお、実施の形態1と同様の構成を有するものについては、同一符号を付し、その説明を省略する。
まず、図4(a)に示すように、すでに説明した本発明の実施の形態1〜3と同様に、表面にはランドなどの導体パターン4が形成された絶縁性基板1の表面に絶縁性基材2を形成する。尚、このときに絶縁性基材2の表面に銅箔など金属箔をプレスや接着しても構わない。次に絶縁性基材2に炭酸ガスやYAGなどのレーザーによって、例えば100μmΦのビア3を、絶縁性基材2を貫通するように形成し、絶縁性基板1の表面の導体パターン4の所望ランドを露出する。このとき、絶縁性基材2の表面に金属箔が形成されている場合には、必要に応じてビア形成領域やその周辺も含んで金属箔をエッチング除去する。そして、ビア3の側壁および絶縁性基材2の表面の露出部分に、無電解めっきによる導電体層5を0.5μm程度の厚さに形成し、表面に電気めっきが可能な様に導体化する。尚、この無電解めっきによる導電体層5は、無電解めっきの他にスパッターや真空蒸着などでもよく、また、金属箔表面に形成されても構わない。
次に図4(b)に示す如く、電気めっきのマスクとして、ビア3とその周辺部を例えば130μmΦ開口するように、感光性樹脂であるドライフィルムレジストからなるめっきマスク7を形成する。このめっきマスク7は、例えば厚さ30μmのドライフィルムレジストを露光,現像することによって形成でき、130μmΦは充分解像可能である。
このめっきマスク7の厚さは、次の工程で形成する1回目の電気めっきによる導電体層6の厚さと同等かそれ以上であれば良い。1回目の電気めっきによる導電体層6の厚さがめっきマスク7より厚い場合、めっきマスク7の周辺部で電気めっきによる導電体層6が覆う様になり、後の工程でめっきマスク7の剥離除去が困難になるため不適切である。尚、このめっきマスク7は、絶縁性基材2の表面のめっきパターンを形成すべき領域に必要に応じて、例えば最表層でのランドや、後に多層基板形成における接続用のランドなどを形成するための開口部を設けてもかまわない。
そして、1回目の電気めっきのマスク7の開口部にめっきを行い、ビア3およびその周辺部に1回目の電気めっきによる導電体層6を形成する。このとき、1回目の電気めっきによる導電体層6の厚さは、ビア3内に30μm形成されるので、無電解めっきの導電体層5の0.5μmとで30.5μm程度の厚さまで充填され、ビア3の周辺には18μm程度の導電体層6が形成される。
ここで後の工程での2回目の電気めっきは、例えば1A/dm2で70分間電気めっきすることで微細パターンを形成し、1回目および2回目それぞれの電気めっきによる厚さの合計で、ビア3の表面をほぼ平坦にめっき充填するものである。従って、1回目の電気めっきは、ビア3をあらかじめめっき充填しておくことを主な目的とする。
次に図4(c)に示す如く、1回目の電気めっきのマスク7を3%の水酸化ナトリウムによって剥離除去する。
次に図4(d)に示す如く、別の感光性樹脂であるドライフィルムをラミネート、露光現像することによって、特に絶縁性材料2の無電解めっきによる導電体層4の表面には微細なパターンを含んで、ビア3部およびその周辺に開口を設けた所望のめっきマスク10を形成する。ここで、このめっきマスク10は、次の工程での電気めっきによる所望のめっき厚さ14.5μmより厚いもの、好ましくは微細パターン形成のための解像度が高くできる厚さ20μm程度のものを用いる。
次に図4(e)に示す如く、2回目の電気めっきによって、例えば1A/dm2で60分間電気めっきすることで、無電解めっきの導電体層5の表面に、めっき厚さ14.5μmの導電体層8を形成する。また、ビア3とその周辺部にも同時に導電体層8が形成され、ビア3とその周辺部はほぼ平坦にめっき充填される。
次に図4(f)に示す如く、3%の水酸化ナトリウムによって2回目の電気めっきに用いためっきマスク10を剥離除去する。
ここで、金属構造による違いで、電気めっきによる導電体層6,8より無電解めっきによる導電体層5の方がエッチング速度が速いので、次に図4(g)に示す如く、無電解めっきによる導電体層5を、例えば硫酸と過酸化水素との混合液によるエッチング液や、過硫酸塩類などのエッチング液に添加剤を加えた選択性のあるエッチング液でエッチングする。これによって、電気めっきによる導電体層6,8をほとんど変化させること無く、めっきマスク10を除去して露出した無電解めっきによる導電体層5がエッチング除去される。これによって、ビア3が電気めっきによる導電体層6,8によってほぼ平坦に充填され且つ、絶縁性基材2の表面には、微細なパターンを含む導電体層のパターンが形成された基板が製造される。なお、説明した図4(a)〜(g)の工程をさらに繰り返すことによって、複数層の基板を製造することもできる。
本発明は、絶縁性基材に形成されたビア表面をほぼ平坦に電気めっきによって充填し、しかも電気めっきによる微細なパターンの導電体層を形成した基板であって、多層配線を必要とする基板を形成することもできるものである。また、絶縁性基板の代わりに水晶などの圧電性基板による表面弾性波素子やセンサー素子などにして、絶縁性基材を絶縁層として、ビアによって素子の電極と表面と接続するパッケージにも用いることができる。
本発明の実施の形態1における基板の製造方法を示す工程断面図 本発明の実施の形態2における基板の製造方法を示す工程断面図 本発明の実施の形態3における基板の製造方法を示す工程断面図 本発明の実施の形態4における基板の製造方法を示す工程断面図 従来の配線基板の製造方法を示す工程断面図
符号の説明
1 絶縁性基板
2 絶縁性基材
3 ビア
4 導体パターン
5 無電解めっきによる導電体層
6 導電体層
7、10、11 めっきマスク
8 導電体層
9 エッチングマスク

Claims (13)

  1. 絶縁性基材の表面から裏面に貫通して設けられたビア内に導電体層がめっきにより充填され、前記絶縁性基材の少なくとも表面に導体パターンを形成する導電体層がめっきにより形成された基板であって、前記導体パターンとして形成された導電体層の高さが、前記ビア内に充填された導電体層の高さより低いことを特徴とする基板。
  2. ビア内にめっきにより充填された導電体層と連続するように形成された、前記ビア周辺の導電体層の少なくとも一部が、ビア内に充填された導電体層の高さより低いことを特徴とする請求項1に記載の基板。
  3. ビア内に導電体層がめっきにより少なくとも2層以上で形成され、そのうち少なくとも1層は絶縁性基材の表面の導体パターンと同時に形成されたことを特徴とする請求項1に記載の基板。
  4. 少なくとも、絶縁性基板を貫通するビアを形成する工程と、ビア以外にめっきマスクを形成する工程と、ビア内にめっきする工程と、ビアおよび絶縁性基板表面にめっきにより導電体層を形成する工程とを含む基板の製造方法。
  5. 絶縁性基板表面にめっきにより形成された導電体層を、エッチングにより所望のパターンを形成する工程を含む請求項4に記載の基板の製造方法。
  6. 少なくとも、絶縁性基材を貫通するビアを形成する工程と、1回目の電解めっきにより前記絶縁性基材の表面に導電体層を形成する工程と、前記ビアが形成されていない領域にめっきマスクを形成する工程と、2回目の電解めっきにより前記ビア内にさらに導電体層を形成する工程とを備えたことを特徴とする基板の製造方法。
  7. 2回目の電気めっき工程の後に、エッチングにより所望のパターンを形成する請求項6に記載の基板の製造方法。
  8. 少なくとも、絶縁性基材を貫通するビアを形成する工程と、前記ビアが形成されていない領域にめっきマスクを形成する工程と、1回目の電解めっきにより前記ビア内に導電体層を形成する工程と、前記めっきマスクを剥離する工程と、2回目の電解めっきにより前記絶縁性基材の表面および前記ビア内に導電体層を形成する工程とを備えたことを特徴とする基板の製造方法。
  9. 2回目の電気めっき工程の後に、エッチングにより所望のパターンを形成する請求項8に記載の基板の製造方法。
  10. 少なくとも、絶縁性基材を貫通するビアを形成する工程と、所望の領域にめっきマスクを形成する工程と、1回目の電解めっきにより前記めっきマスクを形成していない領域に導電体層を形成する工程と、前記ビアが形成されていない領域に別のめっきマスクを形成する工程と、2回目の電解めっきにより前記ビア内に導電体層を形成する工程とを備えたことを特徴とする基板の製造方法。
  11. 2回目の電気めっき工程の後に、所望のパターンを形成する請求項10に記載の基板の製造方法。
  12. 少なくとも、絶縁性基材を貫通するビアを形成する工程と、前記ビアが形成されていない領域にめっきマスクを形成する工程と、1回目の電解めっきにより前記ビア内に導電体層を形成する工程と、前記めっきマスクを剥離する工程と、所望の領域に別のめっきマスクを形成する工程と、このめっきマスクを形成していない領域に2回目の電解めっきにより導電体層を形成する工程とを備えたことを特徴とする基板の製造方法。
  13. 2回目の電気めっき工程の後に、所望のパターンを形成する請求項12に記載の基板の製造方法。
JP2006191403A 2006-07-12 2006-07-12 基板およびその製造方法 Pending JP2008021770A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006191403A JP2008021770A (ja) 2006-07-12 2006-07-12 基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191403A JP2008021770A (ja) 2006-07-12 2006-07-12 基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008021770A true JP2008021770A (ja) 2008-01-31

Family

ID=39077537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191403A Pending JP2008021770A (ja) 2006-07-12 2006-07-12 基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008021770A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014157206A1 (ja) * 2013-03-28 2014-10-02 日立化成株式会社 多層配線基板の製造方法
JP2015097253A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097251A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097254A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
CN111107714A (zh) * 2020-01-15 2020-05-05 广东科翔电子科技股份有限公司 一种任意层互连hdi内层芯板盲孔的制作方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014157206A1 (ja) * 2013-03-28 2014-10-02 日立化成株式会社 多層配線基板の製造方法
JP2014192483A (ja) * 2013-03-28 2014-10-06 Hitachi Chemical Co Ltd 多層配線基板の製造方法
CN105075411A (zh) * 2013-03-28 2015-11-18 日立化成株式会社 多层配线基板的制造方法
US9516764B2 (en) 2013-03-28 2016-12-06 Hitachi Chemical Company, Ltd Method for manufacturing multilayer wiring substrate
JP2015097253A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097251A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
JP2015097252A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板
JP2015097254A (ja) * 2013-10-09 2015-05-21 日立化成株式会社 多層配線基板の製造方法
US10076044B2 (en) 2013-10-09 2018-09-11 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
US10165691B2 (en) 2013-10-09 2018-12-25 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
CN111107714A (zh) * 2020-01-15 2020-05-05 广东科翔电子科技股份有限公司 一种任意层互连hdi内层芯板盲孔的制作方法
WO2021143100A1 (zh) * 2020-01-15 2021-07-22 广东科翔电子科技股份有限公司 一种任意层互连hdi内层芯板的盲孔制作方法

Similar Documents

Publication Publication Date Title
JP4520392B2 (ja) プリント基板の製造方法
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
JP2007128970A (ja) ケーブル部を有する多層配線基板の製造方法
JP2006237088A (ja) 多層プリント配線板の製造方法
JP2009283671A (ja) プリント配線板の製造方法
JP2008021770A (ja) 基板およびその製造方法
KR100905574B1 (ko) 인쇄회로기판의 제조방법
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
JP2009117448A (ja) プリント配線板の製造方法
WO2017094470A1 (ja) 多層プリント配線基板及びその製造方法
JP4730222B2 (ja) 配線基板の製造方法
JP2007243097A (ja) 導電性パターンの形成方法
JP3500977B2 (ja) 両面回路板の製造方法
JP6502106B2 (ja) 印刷配線板の製造方法
JP2007220893A (ja) 多層回路基板およびその製造方法
JP2008205070A (ja) プリント配線基板及びその製造方法
JP4483247B2 (ja) 多層フレキシブル配線基板の製造方法及び多層フレキシブル配線基板
JP2011124315A (ja) フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板を備える電子機器
JP4337408B2 (ja) プリント配線板の製造方法
JPH1168291A (ja) プリント配線板及びその製造方法
JP2017135172A (ja) 厚銅回路基板およびその製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP2647007B2 (ja) 印刷配線板の製造方法
JP2008047788A (ja) 基板の製造方法
JP3817291B2 (ja) プリント配線板