WO2006033315A1 - めっき方法及びめっき装置 - Google Patents

めっき方法及びめっき装置 Download PDF

Info

Publication number
WO2006033315A1
WO2006033315A1 PCT/JP2005/017257 JP2005017257W WO2006033315A1 WO 2006033315 A1 WO2006033315 A1 WO 2006033315A1 JP 2005017257 W JP2005017257 W JP 2005017257W WO 2006033315 A1 WO2006033315 A1 WO 2006033315A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating
insulator
film
hole
wiring board
Prior art date
Application number
PCT/JP2005/017257
Other languages
English (en)
French (fr)
Inventor
Toru Nakai
Satoru Kawai
Hiroshi Niwa
Yoshiyuki Iwata
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to CN2005800322061A priority Critical patent/CN101027431B/zh
Priority to JP2006536373A priority patent/JP4992428B2/ja
Priority to KR1020077006695A priority patent/KR100907841B1/ko
Publication of WO2006033315A1 publication Critical patent/WO2006033315A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C25D5/06—Brush or pad plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0257—Brushing, e.g. cleaning the conductive pattern by brushing or wiping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249958—Void-containing component is synthetic resin or natural rubbers

Definitions

  • the present invention can form a plated film in a uniform hole, a through hole having a fill property, and a via hole when forming a non-through hole in the through hole.
  • the present invention relates to a plating method and a plating apparatus that can be used.
  • Japanese Unexamined Patent Application Publication No. H9-130050 discloses a build-up multilayer printed wiring board having via holes.
  • Japanese Patent Laid-Open No. 2002-47594 discloses a method for producing a plating solution and a printed wiring board used for producing a multilayer printed wiring board in which a resin insulation layer and a conductor circuit are sequentially laminated and the conductor circuits are connected by via holes. Disclose 50-300gZl copper sulfate, 30-200gZl sulfuric acid, 2
  • Patent Document 1 JP-A-9 130050
  • Patent Document 2 JP 2002-47594
  • FIG. As shown in (C), a deep dent sometimes remained in the center of via hole 60.
  • the ratio was sometimes formed by all the no-holes, but it was more powerful to form a part. Filled vias with deep dents are not suitable for stacked vias that stack vias on the upper layer or conductor circuits on the upper layer, so the electrical characteristics deteriorate or the circuit breaks, resulting in electrical connectivity.
  • the front and back electrical connection is performed by forming a plating film.
  • a plating film is formed by electrolytic plating.
  • the plating solution in the through hole may become uneven, or the plating film may stop growing and there may be a portion where the plating film is not formed. For this reason, the circuit in the through hole is deformed due to the uneven thickness of the plating film, which is not the desired shape of the plating film to be formed. In some cases, electrical connectivity may be reduced due to damage.
  • the present invention has been made to solve the above-described problems, and the purpose of the present invention is to easily form a substantially flat filled via in forming a filled via and a through hole. It is to propose a plating apparatus and a plating method that can be used.
  • the substantially flat filled via mentioned here means that the electrical connection reliability after the heat cycle test (-55 degrees X 5 minutes 125 degrees X 5 minutes 1000 times) even in a stacked via structure in which vias are formed on the vias. ) Trouble level of wrinkles (The rate of resistance change relative to the resistance value before the heat cycle test is (Within 10%).
  • these can also be used as a plating apparatus and a plating method for forming a film in a hole in order to fill a concave portion with respect to covering.
  • the present invention relates to a plating method and a plating apparatus for performing electrolytic plating while moving an insulator with respect to a coating surface in which the insulator is brought into contact with or partially in contact with the coating surface.
  • the object to be covered has only been immersed in the solution. For this reason, it is impossible to eliminate liquid flow variations and irregularly generated bubbles during the formation of the plating film. As a result, it was difficult to make the plating film uniform, especially the growth of the plating film around the via hole. Also, the promotion of plating deposition in the recesses deteriorated due to changes in the plating solution composition and accumulation of impurities. As a result, filled vias with deep dents were sometimes created. This tendency tended to increase when the via hole diameter was small (150 ⁇ m or less) or when the gap between via holes was a gorgeous pitch.
  • the insulator is brought into contact with or partially in contact with the surface to be covered, so that the growth of the plating film is slowed or stopped at the contacted part.
  • the plating film grows in the portion where the insulator does not contact. For this reason, the plating power of the opened portions such as via holes and through holes grows.
  • the conductor circuit which is a conductor portion other than the via holes does not become too thick. In other words, plating in via holes and through-holes is a force that can be reliably formed.
  • the liquid flow of the plating solution can be made constant.
  • the plating solution is sent to a via hole or a through hole that is being formed depending on the type of insulator, the moving condition of the insulator, the composition of the plating solution, and the plating condition.
  • the plating solution is forcibly supplied to the via hole or the through hole, and the contact of the plating solution with the surface to be covered increases, so that the growth of the plating film is not hindered.
  • these insulators are preferably moved along the surface to be covered.
  • the insulator may be moved in the vertical and horizontal directions of the substrate with respect to the surface to be plated, or the insulator may be moved in a non-vertical and horizontal direction (for example, an oblique direction).
  • move the mating surface It is possible to move the insulator relative to each other.
  • the desired result can be obtained by adjusting the moving speed of the insulator, the size of the insulator, the contact ratio of the insulator to the surface to be fitted, and the like.
  • the moving speed of the insulator is preferably 1.0 to 8, OmZmin. Below 1.0 mZmin, the liquid flow cannot be changed, and the result may be the same as not using an insulator. 8. If OmZmin is exceeded, the liquid flow may not be changed because the moving speed of the insulator increases. Therefore, it will be inferior to the result obtained by moving. If the moving speed is between 5.0 and 7. OmZmin, which is the most desired range, the liquid flow cannot be changed locally. When manufacturing printed wiring boards, there is an area that is not a product on the outer periphery of the product area (product area). The moving speed here is the moving speed of the insulator in the product area.
  • the size of the insulator 20 in the width direction (X2) is 1: 0.9 when the length in the width direction (XI) of the substrate 30 that is a body to be attached is 1.
  • ⁇ 1: 1.5 is desirable. If it is less than 0.9, the effect of the insulator does not reach both ends, so the result may be the same as when the insulator is not used. 1. If the value exceeds 5, the supply of the plating solution to the substrate may be hindered, which may cause variations in the plating film at the via hole and through hole. It is most desirable that the ratio is 1.0 to 1.2. This is because the plating film is less likely to vary.
  • the size of the insulator 20 in the moving direction (Y2) is 1: 0.2 or more, assuming that the length in the height direction (Y1) of the substrate 30 that is the body to be attached is 1. Is desirable. Since the moving direction (Y2) is the size of the insulator 20, the size of the insulator 20 does not have a significant effect on the fitting quality. However, if it is less than 0.2, the load applied to the board becomes too large and the quality of the fitting is lowered. From.
  • the contact ratio of the insulator is preferably 1: 0.25 to 1: 1 when the size of the substrate is 1. If the contact ratio is less than 0.25, the effect of the insulator does not reach both ends, and the result may be the same as when the insulator is not used. It is most desirable that the contact ratio is 1: 0.5 to 1: 1. This is because the plating film is less likely to vary.
  • the contact ratio means that, when a porous resin (sponge) having an uneven surface is used as an insulator, a pressure is applied and a convex portion is pressed. Protruding contact area and total area (convex Part contact area + non-contact area of the recess). Similarly, as shown in FIG.
  • the contact pressure of the insulator is such that when a porous resin (sponge) is used as an insulator as shown in FIG. 14 (A), or the brush is an insulator as shown in FIG. 14 (B).
  • a porous resin sponge
  • the ceramic is used as the insulator, desired be pressed to apply a pressure of about 30gZcm 2,.
  • the insulator it is desirable to use one selected from long fibers, porous materials, and fibrous materials.
  • Metal can be formed on the entire surface to be covered. After forming a metal film on the entire surface, a desired circuit pattern (conductor circuit) can be formed by etching or the like.
  • Via holes or through holes can be formed by electrolytic plating.
  • a resist by using a resist, a desired circuit pattern can be formed in the resist non-formation portion.
  • a resin brush can be used as the long fiber constituting the insulator. In this case, the hair tip is brought into contact with the covering surface.
  • the resin brush PP, PVC (vinyl chloride), + PTFE (tetrafluoroethylene), etc., which is resistant to plating chemicals, can be used.
  • rosin and rubber may be used.
  • porous material constituting the insulator a porous ceramic such as SiC, a porous resin such as sponge or PE (polyethylene) can be used.
  • porous resin it is possible to use, for example, a polyimide film in which a micropore is formed by applying tension to the polyimide film.
  • a resin fiber such as a vinyl chloride woven fabric or a non-woven fabric as a fiber constituting the insulator.
  • the insulator it is also preferable to slide the insulator with respect to the surface to be covered.
  • the plating solution can be circulated evenly by the plating forming portion such as via hole, and a substantially flat filled via can be formed.
  • the plating apparatus 10 includes a plating tank 12 filled with a plating solution 14, a circulation device 16 for circulating the plating solution 14, and a porous resin (sponge) that contacts the plating surface on the surface side of the printed wiring board 30.
  • a metal layer 52 is formed on the interlayer insulating layer 50, a plating resist 54 is formed on the metal layer 52 (see FIG. 11A), and then electrolysis is performed by electrolytic plating with the plating apparatus 10 shown in FIG. Thickening the adhesive film 56 shows the state of the film (see Fig. 11 (B) and (C))
  • Example 1-1-1 when the electrolytic plating film 56 gradually increases in thickness, the insulator 20 is brought into contact with or partially in contact with the surface to be covered, so that the contacted part is not Electrolysis The growth of the attached film 56 is slowed or the growth of the plating film is stopped. On the other hand, in the portion where the insulator 20 does not contact, the electrolytic plating film 56 grows, and when the insulator 20 contacts the insulator, the precipitation of the plating is stopped or suppressed. Thus, a filled via 60 having a substantially flat surface can be easily manufactured.
  • the plating circuit at the opening of the via hole has a growing force.
  • the conductor circuit 58 which is a conductor portion other than the via hole does not become too thick.
  • the staking in the via hole is a force that is reliably formed.
  • the conductor circuit by the plating method and the staking apparatus of the prior art that does not use the insulator 20.
  • a plating film having a relatively small thickness compared to the thickness can be formed.
  • a conductor circuit having a higher density than the conventional one can be formed.
  • a conductor circuit can be formed at a fine pitch, which is advantageous for increasing the density.
  • the insulator 20 having a porous resin (sponge) force can make the liquid flow of the plating solution, particularly the liquid flow around the via hole, in a certain direction. For this reason, variations in plating film formation around the via hole can be eliminated. Therefore, in the case of forming a via hole, it is difficult to form a recess in the via hole.
  • FIG. 11 (D) shows a conductive circuit connected to the lower conductive circuit 34 and the via hole 60 after the resist 54 is peeled off and the metal film 52 is removed by etching after the electrolytic plating film 56 is formed.
  • FIG. 11 (E) is a sketch enlarging the portion of the electrolytic plating film 56 indicated by a circle D in FIG. 11 (D).
  • FIG. 15B is an enlarged sketch of the portion of the electrolytic plating film 56 indicated by a circle F in the prior art filled via 60 (FIG. 15A) formed without using the insulator 20. Unlike the case of Example 1 11 shown in FIG. 11 (E), the copper crystal structure is not neatly arranged in the prior art.
  • FIG. 6 is a cross-sectional view showing the configuration of the multilayer printed wiring board.
  • conductor circuits 34 are formed on the front surface and the back surface of the core substrate 30.
  • an interlayer resin insulation layer 50 in which via holes 60 and conductor circuits 58 are formed and an interlayer resin insulation layer 150 in which via holes 160 and conductor circuits 158 are formed are disposed on the conductor circuit 34.
  • the A solder resist layer 70 is formed on the via hole 160 and the conductor circuit 158, and the vias 160U and 76D are formed in the via hole 160 and the conductor circuit 158 through the opening 71 of the solder resist layer 70. Te!
  • Phenolite KA-7052 30 parts by weight ethyl diglycol acetate 20 parts by weight, sorbent naphtha 20 15 parts by weight of terminal epoxidized polybutadiene rubber (Danalex R-45EPT, manufactured by Nagase Chemicals) and 2 phenol 4,5 bis (hydroxymethyl) imidazole pulverized product 1.5
  • An epoxy resin composition was prepared by adding parts by weight, 2 parts by weight of finely pulverized silica, and 0.5 parts by weight of a silicon-based antifoaming agent.
  • the resulting epoxy resin composition was applied onto a 38 ⁇ m thick PET film using a roll coater so that the thickness after drying was 50 ⁇ m, and then dried at 80 to 120 ° C. for 10 minutes. By doing so, a resin film for an interlayer resin insulation layer was produced.
  • Bisphenol F-type epoxy monomer manufactured by Yuka Shell Co., Ltd., molecular weight: 310YL983U
  • SiO coated with a silane coupling agent on the surface SiO coated with a silane coupling agent on the surface and an average particle size of 1.
  • Spherical particles manufactured by Adtech, CRS 1101—C
  • a curing agent As a curing agent, 6.5 parts by weight of an imidazole curing agent (manufactured by Shikoku Kasei Co., Ltd., 2E4MZ-CN) was used.
  • a resin filling mask having a plate with an opening corresponding to a through hole and a lower conductor circuit non-forming portion is placed on the substrate, and a lower layer conductor that is a concave portion in the through hole using a squeegee
  • the resin non-formation part and the outer edge part of the lower layer conductor circuit were filled with the resin filler 40 and dried under the condition of 100 ° C. Z20 for 20 minutes.
  • the surface layer portion of the resin filler 40 formed in the through-hole 36 and the lower conductor circuit 34 non-formation portion and the surface of the lower conductor circuit 34 are flattened, and the resin filler and A substrate was obtained in which the side surface of the lower-layer conductor circuit was in close contact with the rough surface, and the inner wall surface of the through-hole 36 and the resin filler 40 were in close contact with each other through the rough surface. . That is, by this step, the surface of the resin filler 40 and the surface of the lower conductor circuit 34 are substantially flush.
  • the substrate is washed with water, acid degreased, soft etched, and then sprayed with spray on both sides of the substrate to spray the surface of the lower conductor circuit 34 and the land surface of the through hole 36. And the inner wall were etched to form a rough surface 36
  • an etching solution (MEC Etch Bond, manufactured by MEC) having 10 parts by weight of imidazole copper (IV) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride was used.
  • a resin film for an interlayer resin insulation layer that is slightly larger than the substrate prepared in A is placed on both sides of the substrate 30, and the pressure is 0.4 MPa, the temperature is 80 ° C, and the pressure bonding is performed.
  • an interlayer resin insulating layer 50 was formed by pasting with a vacuum laminator apparatus by the following method (FIG. 2 (C)). That is, the resin film for the interlayer resin insulation layer is subjected to main pressure bonding on the substrate under the conditions of a vacuum of 67 Pa, a pressure of 0.4 MPa, a temperature of 80 ° C., and a bonding time of 60 seconds, and then heated at 170 ° C. for 30 minutes Cured.
  • a via hole opening 50a with a diameter of 80 ⁇ m was formed in the interlayer oil insulation layer under the conditions of a pulse width of 8.0 / z seconds and a mask through-hole diameter of 1. Omm, 1-3 shots (Fig. 2 ( D)).
  • Substrate 30 on which via hole opening 50a is formed is immersed for 10 minutes in an 80 ° C solution containing 60 gZl of permanganic acid, and epoxy resin particles present on the surface of interlayer resin insulation layer 50 By dissolving and removing the children, the surface of the interlayer resin insulating layer 50 including the inner wall of the opening for the hole 50a was made a rough surface 50a (FIG. 2 (E)).
  • a catalyst core is attached to the surface of the interlayer resin insulation layer 50 and the inner wall surface of the via hole opening 50a by applying a palladium catalyst to the surface 30 of the roughened substrate (roughened and deepened).
  • the substrate is made of palladium chloride (PdCl
  • the substrate to which the catalyst is applied is immersed in an electroless copper plating aqueous solution having the following composition, so that the entire rough surface has a thickness of 0.6 to 3.0 m.
  • a plating film 52 was formed, and a substrate 30 having an electroless copper plating film 52 formed on the surface of the interlayer resin insulation layer 50 including the inner wall of the opening 50a for the hole was obtained (Fig. 3 (A)). .
  • PEG Polyethylene glycol
  • a commercially available photosensitive dry film was pasted on the substrate 30 on which the electroless copper plating film 52 was formed, a mask was placed, and exposure was performed at 100 mj / cm 2.
  • a 20-m thick resist 54 was formed by image processing with an aqueous sodium solution (Fig. 3 (B)).
  • the substrate 30 is washed with 50 ° C water for degreasing, washed with 25 ° C water, and further washed with sulfuric acid, and then the plating described above with reference to FIG. Using device 10, electroplating was performed under the following conditions to form electroplated film 56 (FIG. 3C).
  • the surface to be covered is moved up and down while the plating resist 54 is not formed.
  • An electrolytic copper plating film 56 having a thickness of 20 m was formed.
  • the moving speed of the insulator is 7m / min
  • the contact ratio of the insulator is 0.50 with respect to the printed wiring board
  • the body pressure is 8mm.
  • Viscosity was measured with a B-type viscometer (manufactured by Tokyo Keiki Co., Ltd., DVL-B type) for 60 min- 1 , with a counter No. 4 and with 6 min- 1 , a rotor No. 3.
  • solder resist composition 70 is applied to both sides of the multilayer wiring board to a thickness of 20 ⁇ m (FIG. 4 (C)), and 70 ° C for 20 minutes at 70 ° C. After drying for 30 minutes, a photomask with a thickness of 5 mm on which the solder resist opening pattern was drawn was placed in close contact with the solder resist layer, exposed to UV light of lOOOmjZcm 2 and developed with DMTG solution. After processing, an opening 71 having a diameter of 200 ⁇ m was formed (FIG. 5 (A)).
  • solder resist layer is cured by heating at 80 ° C for 1 hour, 100 ° C for 1 hour, 120 ° C for 1 hour, and 150 ° C for 3 hours, respectively. Then, a solder resist pattern layer 70 having a thickness of 20 ⁇ m was formed.
  • a commercially available solder resist composition can also be used as the solder resist composition.
  • the substrate on which the solder resist layer 70 is formed is made of nickel chloride (2.3 X 10 _1 mol ZD, sodium hypophosphite (2.8 X 10-imolZD, sodium taenoate (1
  • solder paste containing soot-lead is printed on the opening 71 of the solder resist layer 70 on the surface on which the IC chip of the substrate is placed, and the solder resist layer 70 on the other surface is further printed.
  • solder paste 71 containing tin-antimony is printed in the opening, solder bumps (solder bodies) 76U and 76D are formed by reflowing at 200 ° C, and a multilayer printed wiring board having solder bumps 76U and 76D is formed.
  • Figure 6 Manufactured
  • the plating resist 54 is provided on the electroless plating film 52, and the electrolytic plating film 56 is formed on the portion where the plating resist is not formed.
  • an electrolytic plating film 56 is formed on the entire surface of the electroless plating film 52.
  • the substrate 30 is washed with 50 ° C. water for degreasing, washed with 25 ° C. water, further washed with sulfuric acid, and then plated as described above with reference to FIG. Using device 10, electroplating was performed under the following conditions to form electroplating film 56 (Fig. 7 (B)).
  • the insulator 20A, 20B is made of porous resin and the surface to be covered is moved up and down while the electroless plating film 52 is moved up and down.
  • An electrolytic copper plating film 56 having a thickness of 20 ⁇ m was formed on the entire surface.
  • the moving speed of the insulator is 7m / min
  • the size of the insulator to the printed circuit board is 1.1
  • the contact ratio of the insulator is 0.50 to the printed circuit board
  • the pressure of the insulator is 8mm It is.
  • An etching resist 54 was provided on the substrate 30 on which the electrolytic copper plating film 56 was formed (FIG. 7 (C)).
  • Example 1-1-3 As still another example of Example 1-1-1 will be described with reference to FIG.
  • the filled via 60 is manufactured using the plating apparatus 10.
  • a through hole is formed.
  • through-holes 136a are formed in the laminated substrate 130 formed by laminating the core substrates 30A, 30B, and 30C on which the conductor circuit 34 is formed (FIG. 8A).
  • the electroless plating film 52 is formed in the entire laminated substrate 130 and in the through hole 136a.
  • the electroplating film 56 is formed on the surface of the multilayer substrate 130 by the plating apparatus 10 of Example 1-1-1 described above with reference to FIG.
  • the inside is filled with an electroplated membrane 56.
  • the moving speed of the insulator was 8m / min
  • the size of the insulator to the printed wiring board was 1.2
  • the contact ratio of the insulator to the printed wiring board was 1.0
  • the pressure of the insulator was 8mm in pushing amount. .
  • the electrolytic plating film 56 and the electroless plating film 52 in the etching resist non-formation portion are removed by etching, and then the etching resist is dissolved and removed. (Including through-hole 136) (Fig. 8 (D)).
  • FIG. 10 shows a plating apparatus 10 according to Example 1-2-1.
  • the insulators 20A and 20B are in contact with only a part of the printed wiring board 30.
  • the insulators 20A and 20B are configured to slide up and down while in contact with the entire surface of the printed wiring board 30.
  • the moving speed of the insulator is 6 m / min
  • the size of the insulator with respect to the printed wiring board is 1.2
  • the contact ratio of the insulator to the printed wiring board is 1.0
  • the pressure of the insulator is 8 mm in pushing amount. It was.
  • the insulators 20A and 20B are made of porous resin.
  • the insulators 20A and 20B are It is composed of porous ceramic (SiC).
  • the moving speed of the insulator is 5m / min
  • the size of the insulator to the printed wiring board is 0.9
  • the contact ratio of the insulator to the printed wiring board is 0.5
  • the insulation was an indentation pressure of 40 g / cm 2 to form an electrolyzed membrane.
  • Example 2-2-1 in Example 2-1-1, the plating equipment force Insulator moving speed 7m / min, Insulator size to printed circuit board 1.20, Insulator to printed circuit board A contact ratio of 1.0 and an insulator pressure of 40 g / cm 2 were used to form an electroplated membrane.
  • the insulators 20A and 20B are made of porous resin.
  • the insulators 20A and 20B are composed of PVC (salt vinyl) brushes with the hair tips in contact with the printed wiring board side.
  • the moving speed of the wire is 6m / min
  • the size of the insulator to the printed wiring board is 0.9
  • the contact ratio of the insulator to the printed wiring board is 0.75
  • the pressure of the insulator is 2mm in the push-in amount to form an electroplated film did.
  • Example 3-2-1 in Example 3-1-1, the plating equipment force Insulator moving speed 6m / min, Insulator size to printed circuit board 1.0, Insulated to printed circuit board The contact ratio of the body was 0.75, and the pressure of the insulator was 2 mm.
  • the insulators 20A and 20B are made of porous resin.
  • the insulators 20A and 20B are made of vinyl chloride woven fabric.
  • the moving speed of the insulator is 7 m / min, and the size of the insulator relative to the printed wiring board 1 0, Contact ratio of the insulator to the printed wiring board 1.0, The pressure of the insulator was 8 mm in terms of indentation, and an electroplated film was formed.
  • Example 4-1-1 in Example 4-1-1, the plating equipment force Insulator moving speed Degree of 7m / min, size of insulator against printed wiring board 1.2, contact ratio of insulator to printed wiring board 1.0, insulation pressure was 8mm indentation, and an electroplated film was formed .
  • the insulators 20A and 20B are made of porous resin.
  • the insulators 20A and 20B are made of a plate-like body made of rubber.
  • the insulator moving speed is 5 m / min, and the insulator printed wiring board is used.
  • the ratio of the insulation to the printed circuit board is 0.90, the contact ratio of the insulator to the printed wiring board is 0.5, and the pressure of the insulator is 1.
  • the amount of indentation is 1. Omm.
  • Example 5-2-1 in Example 5-1-1, the plating equipment force Insulator moving speed 7m / min, Insulator size to printed circuit board 1.1, Insulated to printed circuit board The contact ratio of the body was 1.05, and the pressure of the insulator was pushed in. 1. An electroplated film was formed at an Omm.
  • Example 1-1-1 In the electrolytic copper plating process of Example 1, the test was performed without using the insulators 20A and 20B. Other than that is the same as Example 1-1-1.
  • Example 1 1 1 to Example 5 2-1 and the results (comparative example) of forming and evaluating filled vias using a conventional plating apparatus are shown in FIG.
  • evaluations are as follows: (1) Filled vias (here, filled vias with deep recesses on the surface of the filled vias (surface force of the conductor circuit 58, depth to the bottom of the filled via recesses (see Fig. 15 (C)) of m or more) )), (2) Physical property values (refer to Fig. 11 (E), copper crystals are neatly aligned, as shown in Fig. 11).
  • Resistance value Measure the resistance value of a specific circuit including a stack via in which a via is formed on the via.
  • Heat cycle test (Condition:-55 ° CX 5 minutes 125 ° CX 5 minutes, number of times: 100 0 times, standard: If the resistivity change after the test of the specified circuit in (3) is within ⁇ 10%, X is the outside.
  • Resistance change rate (Resistance value of specific circuit after test-Resistance value of specific circuit before test) Z Resistance value of specific circuit before test X loo).
  • the plating apparatus and the plating method of the present invention can form a substantially flat filled via.
  • the resistance value of the circuit including the stacked via structure (the structure in which the via is formed immediately above the via) is kept within an allowable value, and is high even for the heat cycle. It became clear that it was reliable. This is presumed that even if the plating solution and contact conditions change slightly, there is an insulator, so the plating film grows until it comes into contact with the insulator, so that it becomes a substantially flat filled via.
  • the substantially flat field via mentioned here means that the resistance change rate of the circuit including the stack via structure is 1000% after the heat cycle test (resistance value after heat cycle test is one initial value) Z initial value
  • a substantially flat filled via means a via hole having a recess depth (FIG. 15C) of, for example, 7 m or less.
  • Example 1-1-1 to Example 5-1-1 the thickness of the conductor circuit 58 (indicated by hi in FIG. 11C) can be made thinner.
  • the plating apparatus of this embodiment is suitable for manufacturing various parts of a printed wiring board. Can be applied.
  • FIG. 1 is a process diagram showing a method for producing a multilayer printed wiring board according to Embodiment 1 1 1 of the present invention.
  • FIG. 2 is a process diagram showing a method for producing the multilayer printed wiring board of Example 1 1 1.
  • FIG. 3 is a process diagram showing a method for producing the multilayer printed wiring board of Example 1 1 1.
  • FIG. 4 is a process diagram showing a method for producing the multilayer printed wiring board of Example 1 1 1.
  • FIG. 5 is a process diagram showing a method for producing the multilayer printed wiring board of Example 1 1 1.
  • FIG. 6 is a cross-sectional view of a multilayer printed wiring board according to Example 1-1-1.
  • FIG. 8 is a process diagram showing a method for manufacturing a printed wiring board according to another example of Example 1-1-3.
  • FIG. 9 is a schematic view showing a configuration of a plating apparatus according to Example 1-1-1.
  • FIG. 10 is a schematic view showing a configuration of a plating apparatus according to Example 1-2-1.
  • FIG. 11 (A), FIG. 11 (B), FIG. 11 (C), and FIG. 11 (D) are explanatory views of via hole manufacturing by the plating apparatus of the first embodiment.
  • E) is an enlarged sketch of the part indicated by circle D in Fig. 11 (D).
  • FIG. 12 is a chart showing test results of examples and comparative examples.
  • FIG. 14 (A) is an explanatory diagram of the contact ratio of an insulator made of porous resin
  • FIG. 14 (B) is an explanatory diagram of the contact ratio of an insulator also having a brush force.
  • Fig. 15 (A) and Fig. 15 (C) are illustrations of via-hole manufacturing using a conventional plating apparatus, and Fig. 15 (B) is the part indicated by circle F in Fig. 15 (A). This is an enlarged sketch.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

　　【課題】　フィールドビアを形成するにあたり、凹みが形成されないめっき方法、装置を提案する。 　　【解決手段】　めっき装置１０は、プリント配線板３０のめっき面に当接する多孔質樹脂（スポンジ）から成る絶縁体２０Ａ、２０Ｂと、絶縁体２０Ａ、２０Ｂをプリント配線板３０に沿って上下動させる昇降装置２４とから成る。電解めっき膜４６が徐々に厚くなると、絶縁体２０が接触することにより、その接触した部分では、電解めっき膜４６の成長を止めることがされる。これにより、表面の平坦なフィルドビア６０を製造することができる。

Description

明 細 書
めっき方法及びめつき装置
技術分野
[0001] 本発明は、非貫通孔ゃ貫通孔内へのめつきを行う際、均一な孔内へのめっき膜の 形成とフィルド性を有するスルーホールめつき、バイァホールめつきを形成することが できるめっき方法とめっき装置に関するものである。
背景技術
[0002] 特開 H9— 130050は、バイァホールを有するビルドアップ多層プリント配線板を開示 している。
特開 2002— 47594は、榭脂絶縁層と導体回路とを順次積層し、導体回路間をバ ィァホールで接続する多層プリント配線板を作製するのに用いられるめっき液とプリ ント配線板の製造方法を開示し、 50〜300gZlの硫酸銅、 30〜200gZlの硫酸、 2
5〜90mgZlの塩素イオン、および、少なくともレべリング剤と光沢剤と力もなる 1〜1
OOOmgZlの添加剤を含有する電解めつき液に基板を浸漬して電解めつきするとで
、 ノィァホールの上面と導体回路の上面とが略同一になるバイァホール (フィルドビ ァ）が得られるとしている。
特許文献 1：特開平 9 130050号
特許文献 2 :特開 2002— 47594号
発明の開示
発明が解決しょうとする課題
[0003] し力しながら、特開 2002— 47594号のめっき液とめっき方法によれば、液濃度の 管理不足や不純物の蓄積によるめつき液の劣化により、フィルドビアを形成しょうとし ても図 15 (C)に示すようにバイァホール 60中央に深い凹みが残ることがあった。その 割合は、すべでのノィァホールで形成されることもあったが、一部分で形成されること の方が多力つた。深い凹みを有するフィルドビアでは、上層にビアを積層するスタック ビアや上層の導体回路における所望の形状ではなぐ変形したりするため、電気特 性を低下したり、回路が断線など損傷するため電気接続性が低下させることがあった [0004] また、高温高湿条件下やヒートサイクル条件下における信頼性試験を行った場合 に、深い凹部が形成されたフィルドビア付近では、絶縁層や導体層（含むスタックビ ァ）の断線やクラック等が、早期に劣化してしまい、基板自体の信頼性を低下させて しまつ 7こ。
さらに、バイァホール径が 150 μ m以下で形成された場合や隣り合うバイァホール 間の距離が狭ピッチとなった場合には、フィルドビアの深い凹みが形成される傾向が 顕著に現れた。
[0005] また、絶縁基材に貫通孔であるスルーホールにおいても、めっき膜を形成すること により、表裏電気接続を行っているのである。この際、電解めつきによりめつき膜を形 成させている。
この場合でも貫通孔内のめっき液が不均一になったり、めっき膜の成長が止まり、 めっき膜の形成がない部分があったりすることがあった。そのために、形成されるめつ き膜の形状が所望のものではなぐめっき膜の厚みの不均一により貫通孔内の回路 が変形したりするため、電気特性が低下したり、回路が断線等の損傷したりするため に、電気接続性を低下させることがあった。
[0006] また、高温高湿条件下やヒートサイクル条件下における信頼性試験を行った場合 に、貫通孔内に形成されためつき膜における断線やクラックなどが、早期に劣化して しまい、基板自体の信頼性を低下させてしまった。
[0007] 特に、直径が 300 μ m未満の貫通孔であるスルーホールにめっき膜を形成する場 合、もしくは貫通孔内をめつきにより、充填させる場合には、前述のめっき膜の不具合 の傾向が顕著に現れた。
[0008] 本発明は、上述した課題を解決するためになされたものであり、その目的とするとこ ろは、本願はフィルドビア及びスルーホールを形成するにあたり、実質的平坦なフィ ルドビアを容易に形成できるめっき装置とめっき方法を提案することにある。
ここで言う実質的平坦なフィルドビアとは、ビア上にビアを形成するスタックビア構造 にても、ヒートサイクル試験後の電気接続信頼性が（― 55度 X 5分 125度 X 5分を 1000回）問題な ヽレベル (ヒートサイクル試験前の抵抗値に対する抵抗変化率が士 10%以内）であることを言う。
また、スルーホールなどの貫通孔にもめつき膜の均一性と表層の平坦性に優れる めっき装置とめっき方法を提案する。
なお、これらは、プリント配線板以外にも被めつきに対して、凹部を充填させるため ゃ孔への膜を形成させるためのめっき装置、めっき方法としても用いることが可能で ある。
課題を解決するための手段
[0009] 本願発明は、被めつき面に、絶縁体を接触あるいは部分的に接触させる被めつき 面に対して、絶縁体を移動しながら電解めつきを行うめっき方法及びめつき装置であ る。
従来は、被めつき物をめつき液に浸漬させているだけであった。そのために、めっき 膜形成中の液流バラツキや不規則に発生する気泡などを排除することができない。 これにより、めっき膜の均一、特に、バイァホール周辺でのめっき膜の成長を均一に することができな力つた。また、めっき液組成の変化や不純物の蓄積により凹部への めっき析出の促進が劣化した。そのために深い凹みを有するフィルドビアとなることが あった。その傾向はバイァホール径が小い（150 μ m以下）場合やバイァホール間が 峡ビツチピッチであった場合には、頻度が高くなる傾向にあった。
[0010] また、貫通孔であるスルーホールでのめっき膜の形成においても、めっき膜の成長 を均一にすることができなかった。そのために、スルーホール内の膜のバラツキゃス ルーホールの表層部分での平坦性が低下することがあった。その傾向は、直径が 30 0 m未満の貫通孔であるスルーホールにめっき膜を形成する場合、もしくは貫通孔 内をめつきにより充填させる場合には、頻度が高くなる傾向にあった。
[0011] 本願発明のように絶縁体が、被めつき面への接触あるいは部分的に接触することに より、その接触した部分では、めっき膜の成長が遅くなるもしくはめっき膜の成長を止 める。それに反して、絶縁体が接触しない部分では、めっき膜が成長するのである。 そのために、バイァホールやスルーホールなどの開口した部分のめっきは成長する 力 該バイァホール以外の導体部分である導体回路は、厚くなりすぎないのである。 つまり、バイァホールやスルーホール内のめっきは確実に形成される力 それ以外の 導体回路部分では、バイァホールの厚みに比べて、また、従来技術での導体回路部 分と比べて相対的に厚みが薄いめっき膜を形成できるのである。それにより、従来よ りも高密度化した導体回路を形成することができるのである。
[0012] 元々、バイァホールもしくはスルーホール周辺では、絶縁体とは接触をすることがな いが、該周辺部におけるめっき膜が形成されると、他の導体部分と均一の高さになる 。その均一の高さになった時点で、絶縁体と接触することとなるために、めっき膜の成 長が抑制されるもしくはめっき膜の成長を止めることになる。その結果、ノィァホール (もしくはスルーホール）と導体回路と均一の高さとなる。
[0013] また、絶縁体を被めつき面に接触させることや絶縁体を移動させることによりめっき 液の液流を一定方向にすることができる。特に、バイァホール回りの液流を一定方向 にして供給量を安定させることができる。そのため、ノィァホール周辺でのめっき膜 形成のノラツキをなくすことが可能となる。そのために、バイァホールを形成する場合 であれば、バイァホールの凹みが形成され難いし、スルーホールを形成する場合で あれば、表層であるスルーホールの肩部分における変形が少な 、のである。
[0014] 本願のめっき方法によれば、絶縁体の種類、絶縁体の移動条件、めっき液の組成 、めっき条件によっては、形成途中のバイァホールもしくはスルーホールへめっき液 が送られる。それにより、強制的にバイァホールもしくはスルーホールへのめっき液が 供給されて被めつき面に対してめつき液の接触が増えるために、めっき膜の成長を阻 害しないのである。
言 、換えると、絶縁体などによりバイァホールもしくはスルーホール周辺にお!、て、 不定期な液流が形成されないのである。そのために形成されためつき膜の内部結晶 構造が整列される。従来に比べると、めっき膜内部での内部抵抗を低減することがで きるのである。そのために、電気接続性が向上されるし、高温高湿下やヒートサイクル 条件下の信頼性試験を行っても、従来と比べ、長期に渡り信頼性が確保されやすく なるのである。これはスルーホールにお!ヽても同様の傾向がみられた。
[0015] これらの絶縁体は、被めつき面に沿って、移動させることが望まし。この場合は、被 めっき面に対して、基板の縦、横方向へ絶縁体を移動させてもよいし、縦、横でない 方向（例えば、斜め方向など）へ絶縁体を移動させてもよい。逆に被めつき面を移動 させることにより、絶縁体を相対的に移動させてもょ ヽ。
これ以外にも絶縁体の移動速度、絶縁体の大きさ、被めつき面に対する絶縁体の 接触割合などを調整することで、所望の結果を得ることができる。
[0016] 絶縁体の移動速度は、 1. 0〜8, OmZminであることが望ましい。 1. 0 mZmin未 満では、液流を変えることができないので、絶縁体を用いないのと同様の結果になる ことがある。 8. OmZminを越えると、絶縁体の移動速度が早くなるために、液流を変 えることができないことがある。そのために、移動して得られる結果よりも劣ってしまう。 移動速度 5. 0〜7. OmZminの間が最も望ましぐその範囲であれば、局所的にも 液流を変えられないことがない。プリント配線板を製造する際、製品となる領域 (製品 エリア）の外周に製品とならな 、領域が存在して 、る。ここでの移動速度は製品エリア での絶縁体の移動速度である。
[0017] 図 13に示すように絶縁体 20の幅方向（X2)の大きさは、被めつき体である基板 30 の幅方向（XI)の長さを 1とすると、 1 : 0. 9〜1 : 1. 5であることが望ましい。 0. 9未満 では、両端部分に絶縁体の効果が及ばないために、絶縁体を用いないのと同様の 結果になることがある。 1. 5を越えると、基板へのめっき液の供給を阻害されるために 、ビアホールおよびスルーホールでのめっき膜のバラツキを誘発してしまうことがある 。その比率 1. 0〜1. 2であることが最も望ましいのである。めっき膜のバラツキが起こ しにくいからである。ここで、絶縁体 20の移動方向（Y2)の大きさは、被めつき体であ る基板 30の高さ方向（Y1)の長さを 1とすると、 1 : 0. 2以上であることが望ましい。移 動方向（Y2)であるため、絶縁体 20の大きさはめつきの品質に大きな影響を与えな いが、 0. 2未満では、基板側へ掛カる荷重が大きくなり過ぎめつき品質を下げるから である。
[0018] 絶縁体の接触割合は、基板の大きさを 1とすると、 1 : 0. 25〜1： 1であることが望ま しい。接触割合が 0. 25未満では、両端部分に絶縁体の効果が及ばないために、絶 縁体を用いないのと同様の結果になることがある。接触割合 1 : 0. 5〜1 : 1であること が最も望ましい。めっき膜のバラツキが起こしにくいからである。接触割合とは、図 14 (A)に示すように、表面に凹凸のある多孔質榭脂 (スポンジ)が絶縁体として用いられ る際に、圧力を掛けて凸部が押された状態において、凸部の接触面積と、全面積 (凸 部接触面積 +凹部の非接触面積)との割合を言う。同様に、図 14 (B)に示すように 榭脂ブラシが絶縁体として用いられる際に、毛先が押し当てられた状態において、毛 先の接触面積と、全面積 (毛先接触面積 +毛と毛との間のすき間面積)との割合を言 う。更に、図 14 (C)に示すように表面に凹凸の有る、又は表面が粗ィ匕されたセラミック 、ゴムが絶縁体として用いられる際に、圧力を掛けて凸部が押された状態において、 凸部の接触面積と、全面積 (凸部接触面積 +凹部の非接触面積)との割合を言う。
[0019] 絶縁体の接触圧力は、図 14 (A)に示すように多孔質榭脂 (スポンジ）が絶縁体とし て用いられる場合、或いは、図 14 (B)に示すようにブラシが絶縁体として用いられる 場合には、被めつき面に対して、 1. 0〜15. Omm押し込む（スポンジの凸部がへこ む、ブラシの毛先が橈む)ことが望ましい。 1. Omm未満では、絶縁体を用いないのと 同様の結果になることがある。 15. Ommを越える押し込み量では、めっき液の供給 が阻害されるために、そのため、ビアホールおよびスルーホールでのめっき膜のバラ ツキを誘発してしまうことがある。 2〜8mの押し込み量が最も望ましい。めっき膜のバ ラツキが起こしにくいからである。他方、セラミックが絶縁体として用いられる際には、 30gZcm2程度の圧力を加えるように押し込むことが望ま 、。
[0020] 被めつき面に絶縁体を接触あるいは部分的に接触させながら、被めつき面に対して 、絶縁体を移動させながら、電解めつきを行うことが望ましい。これにより、バイァホー ルおよびスルーホールに形成されるめつき膜が所望の形状となりやすぐ表層部分に おける平坦性が優れる。形成されるめつき膜の配向が確実に整列されるために、めつ き膜自体にも欠損等が生じにく 、。そのために電気特性や電気接続性が低下するこ とがないのである。さら〖こ、信頼性試験を行っても、早期には信頼性が低下すること が見られない。
[0021] この場合における絶縁体とは、長繊維、多孔質、繊維状のいずれかで選ばれるもの を用いることが望ましい。
[0022] 被めつき面の全面に金属を形成することをができる。全面に金属の膜を形成した後 、エッチング等により所望の回路パターン (導体回路)を形成できる。
[0023] 電解めつきによりバイァホールもしくはスルーホールを形成することができる。この際 に、レジストを用いることで、レジスト非形成部に所望の回路パターンを形成できる。 [0024] 絶縁体を構成する長繊維として榭脂ブラシを用いることができる。この場合、毛先を 被めつき面に当接させる。榭脂ブラシとしては、耐めっき薬液性のある PP、 PVC (塩 化ビニール）、 +PTFE (四弗化工チレン)等を用いることができる。また、榭脂、ゴム を用いてもよい。
[0025] また、絶縁体を構成する多孔質として SiC等の多孔質セラミック、スポンジ、 PE (ポリ エチレン)等の多孔質榭脂を用いることができる。多孔質榭脂として、例えば、ポリイミ ド膜に張力を加えて内部に微少孔を形成したものを用いることも可能である。
[0026] 更に、絶縁体を構成する繊維状として塩化ビニール織布、不織布等の榭脂繊維を 用いることも可能である。
[0027] 絶縁体を被めつき面に対して摺動させることも好適である。これにより、バイァホー ル等のめっき形成部により均等にめっき液を循環させることができ、実質的に平坦な フィルドビアを形成することが可能となる。
発明を実施するための最良の形態
[0028] [実施例 1 1 1]
まず、図 9を参照して本発明の実施例 1— 1— 1に係るめっき装置の構成について 説明する。
めっき装置 10は、めっき液 14を満たしためっき槽 12と、めっき液 14を循環させるた めの循環装置 16と、プリント配線板 30の表面側のめっき面に当接する多孔質榭脂（ スポンジ)力 成る絶縁体 20Aと、裏面側のめっき面に当接するスポンジ力 成る絶 縁体 20Bと、絶縁体 20A、 20Bを昇降桿 22を介してプリント配線板 30に沿って上下 動させる昇降装置 24とから成る。
[0029] 図 11を参照して、該めっき装置 10によるフィルドビア及び導体回路の形成につい て説明する。層間絶縁層 50の上に金属層 52を形成し、この金属層 52上にめっきレ ジスト 54を形成（図 11 (A)参照）した後、図 9に示すめっき装置 10により電解めつき により電解めつき膜 56の厚付けを行って 、る状態を示して 、る（図 11 (B)、 (C)参照
) o
[0030] 実施例 1— 1— 1では、電解めつき膜 56が徐々に厚くなると、絶縁体 20が、被めつ き面への接触あるいは部分的に接触することにより、その接触した部分では、電解め つき膜 56の成長が遅くなるもしくはめっき膜の成長を止める。それに反して、絶縁体 2 0が接触しない部分では、電解めつき膜 56が成長し、絶縁体に接触した時点でめつ きの析出が停止または抑制されるので、図 11 (C)に示すように表面が実質的に平坦 なフィルドビア 60を容易に製造することができる。
[0031] また、バイァホールの開口した部分のめっきは成長する力 該バイァホール以外の 導体部分である導体回路 58は、厚くなりすぎないのである。つまり、バイァホール内 のめつきは確実に形成される力 それ以外の導体回路 58部分では、バイァホールの 厚みに比べて、また、絶縁体 20を使用しない従来技術のめっき方法及びめつき装置 による導体回路厚みと比べて相対的に厚みが薄いめっき膜を形成することができる。 それにより、従来よりも高密度化した導体回路を形成することができる。特に、導体回 路を一面に形成し、エッチングにより導体回路を形成する際には、ファインピッチに導 体回路を形成でき、高密度化のために有利である。
[0032] 更に、多孔質榭脂 (スポンジ)力 成る絶縁体 20は、めっき液の液流、特に、バイァ ホール回りの液流を一定方向にすることができるのである。そのために、バイァホー ル周辺でのめっき膜形成のバラツキをなくすことができるのである。そのために、バイ ァホールを形成する場合であれば、バイァホールの凹みが形成され難 、のである。
[0033] 図 11 (D)は、電解めつき膜 56形成後に、レジスト 54を剥離して金属膜 52をエッチ ングにより除去し、下層の導体回路 34とバイァホール 60により接続された導体回路 5 8を形成した状態を示し、図 11 (E)は、図 11 (D)中の円 Dで示す電解めつき膜 56の 部位を拡大したスケッチである。
[0034] 図 11 (E)中に示すように、実施例 1— 1— 1のめつき装置では、銅の結晶構造は整 列している。これは、多孔質榭脂 (スポンジ)から成る絶縁体 20により、バイァホール 回りの液流を一定方向にすることができるためと考えられる。
[0035] 図 15 (B)は、絶縁体 20を用いないで形成した従来技術のフィルドビア 60 (図 15 (A ) )の円 Fで示す電解めつき膜 56の部位を拡大したスケッチである。従来技術では、 図 11 (E)に示す実施例 1 1 1の場合と異なり、銅の結晶構造が綺麗に整列して いない。
[0036] 引き続き、実施例 1— 1— 1のめつき装置を用いる多層プリント配線板の製造につい て、図 1〜図 6を参照して説明する。
図 6は、多層プリント配線板の構成を示す断面図である。多層プリント配線板では、 コア基板 30の表面及び裏面に導体回路 34が形成されている。更に、該導体回路 34 の上にバイァホール 60及び導体回路 58の形成された層間榭脂絶縁層 50と、バイァ ホール 160及び導体回路 158の形成された層間榭脂絶縁層 150とが配設されてい る。該バイァホール 160及び導体回路 158の上層にはソルダーレジスト層 70が形成 されており、該ソルダーレジスト層 70の開口部 71を介して、バイァホール 160及び導 体回路 158にノ ンプ 76U、 76Dが形成されて!、る。
[0037] 以下、図 6に示す多層プリント配線板の製造工程について説明する。
A.層間榭脂絶縁層の榭脂フィルムの作製
ビスフエノール A型エポキシ榭脂（エポキシ当量 469、油化シェルエポキシ社製ェピ コート 1001) 30重量部、クレゾ一ルノボラック型エポキシ榭脂（エポキシ当量 215、大 日本インキ化学工業社製 ェピクロン N— 673) 40重量部、トリァジン構造含有フエノ 一ルノボラック榭脂 (フエノール性水酸基当量 120、大日本インキ化学工業社製 フ エノライト KA— 7052) 30重量部をェチルジグリコールアセテート 20重量部、ソルべ ントナフサ 20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジ ェンゴム（ナガセ化成工業社製 デナレックス R— 45EPT) 15重量部と 2 フエ-ル 4、 5 ビス (ヒドロキシメチル)イミダゾール粉砕品 1. 5重量部、微粉砕シリカ 2重量 部、シリコン系消泡剤 0. 5重量部を添加しエポキシ榭脂組成物を調製した。
得られたエポキシ榭脂組成物を厚さ 38 μ mの PETフィルム上に乾燥後の厚さが 50 μ mとなるようにロールコーターを用いて塗布した後、 80〜120°Cで 10分間乾燥さ せることにより、層間榭脂絶縁層用榭脂フィルムを作製した。
[0038] B.榭脂充填材の調製
ビスフエノール F型エポキシモノマー（油化シェル社製、分子量： 310YL983U) 10 0重量部、表面にシランカップリング剤がコーティングされた平均粒径が 1. で、 最大粒子の直径が 15 m以下の SiO球状粒子（アドテック社製、 CRS 1101— C
2
E) 170重量部およびレべリング剤（サンノプコ社製 ペレノール S4) l. 5重量部を容 器にとり、攪拌混合することにより、その粘度が 23± 1°Cで 44〜49Pa' sの榭脂充填 材を調製した。
なお、硬化剤として、イミダゾール硬化剤（四国化成社製、 2E4MZ— CN) 6. 5重量 部を用いた。
[0039] C.多層プリント配線板の製造
(1)厚さ 0. 8mmのガラスエポキシ榭脂または BT (ビスマレイミドトリアジン)榭脂から なる絶縁性基板 30の両面に 18 mの銅箔 32がラミネートされている銅張積層板 30 Aを出発材料とした（図 1 (A) )。まず、この銅張積層板をドリル削孔し、無電解めつき 処理を施し、パターン状にエッチングすることにより、基板 30の両面に下層導体回路 34とスルーホール 36を形成した（図 1 (B) )。
[0040] (2)スルーホール 36および下層導体回路 34を形成した基板 30を水洗いし、乾燥し た後、 NaOH(10gZD、NaClO (40g/l) , Na PO
2 3 4 (6gZDを含む水溶液を黒ィ匕 浴 (酸化浴）とする黒化処理、および、 NaOH(10gZD、 NaBH
4 (6gZDを含む水 溶液を還元浴とする還元処理を行!ヽ、そのスルーホール 36を含む下層導体回路 34 の全表面に粗ィ匕面 36 α、 34 αを形成した（図 1 (C) )。
[0041] (3)上記 Bに記載した榭脂充填材を調製した後、下記の方法により調製後 24時間以 内に、スルーホール 36内、および、基板の片面の下層導体 34回路非形成部と下層 導体回路の外縁部とに榭脂充填材 40の層を形成した (図 1 (D) )。
即ち、スルーホールおよび下層導体回路非形成部に相当する部分が開口した版を 有する榭脂充填用マスクを基板上に載置し、スキージを用いてスルーホール内、凹 部となっている下層導体回路非形成部、および、下層導体回路の外縁部に榭脂充 填材 40を充填し、 100°CZ20分の条件で乾燥させた。
[0042] (4)上記（3)の処理を終えた基板の片面を、 # 600のベルト研磨紙 (三共理ィ匕学製） を用いたベルトサンダー研磨により、下層導体回路 34の外縁部やスルーホール 36 のランドの外縁部に榭脂充填材が残らないように研磨し、次いで、上記ベルトサンダ 一研磨による傷を取り除くため、下層導体回路の全表面 (スルーホールのランド表面 を含む）にパフ研磨を行った（図 2 (A) )。このような一連の研磨を基板の他方の面に ついても同様に行った。
次いで、 100°Cで 1時間、 150°Cで 1時間の加熱処理を行って榭脂充填材 40を硬 化した。
[0043] このようにして、スルーホール 36や下層導体回路 34非形成部に形成された榭脂充 填材 40の表層部および下層導体回路 34の表面を平坦ィ匕し、榭脂充填材と下層導 体回路の側面とが粗ィ匕面を介して強固に密着し、またスルーホール 36の内壁面と榭 脂充填材 40とが粗ィ匕面を介して強固に密着した基板を得た。即ち、この工程により、 榭脂充填材 40の表面と下層導体回路 34の表面とが略同一平面となる。
[0044] (5)上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次 、で、エッチング液を 基板の両面にスプレイで吹きつけて、下層導体回路 34の表面とスルーホール 36の ランド表面と内壁とをエッチングすることにより、下層導体回路 34の全表面に粗ィ匕面 36 |8を形成した（図 2 (B) )。
エッチング液としては、イミダゾール銅 (Π)錯体 10重量部、グリコール酸 7重量部、 塩ィ匕カリウム 5重量部力もなるエッチング液 (メック社製、メックエッチボンド)を使用し た。
[0045] (6)基板 30の両面に、 Aで作製した基板より少し大きめの層間榭脂絶縁層用榭脂フ イルムを基板上に載置し、圧力 0. 4MPa、温度 80°C、圧着時間 10秒の条件で仮圧 着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付け ることにより層間榭脂絶縁層 50を形成した (図 2 (C) )。すなわち、層間榭脂絶縁層用 榭脂フィルムを基板上に、真空度 67Pa、圧力 0. 4MPa、温度 80°C、圧着時間 60秒 の条件で本圧着し、その後、 170°Cで 30分間熱硬化させた。
[0046] (7)次に、層間榭脂絶縁層 50に、厚さ 1. 2mmの貫通孔が形成されたマスクを介し て、波長 10. 4 μ m( COガスレーザにて、ビーム径 4. Omm、トップハットモード、パ
2
ルス幅 8. 0 /z秒、マスクの貫通孔の径 1. Omm、 1〜3ショットの条件で層間榭脂絶 縁層に、直径 80 μ mのバイァホール用開口 50aを形成した（図 2 (D) )。
[0047] (8)バイァホール用開口 50aを形成した基板 30を、 60gZlの過マンガン酸を含む 80 °Cの溶液に 10分間浸漬し、層間榭脂絶縁層 50の表面に存在するエポキシ榭脂粒 子を溶解除去することにより、ノィァホール用開口 50aの内壁を含む層間榭脂絶縁 層 50の表面を粗面 50 aとした（図 2 (E) )。
[0048] (9)次に、上記処理を終えた基板 30を、中和溶液 (シプレイ社製）に浸漬して力ゝら水 洗いした。
さらに、粗面化処理 (粗ィ匕深さ した該基板の表面 30に、パラジウム触媒を付 与することにより、層間榭脂絶縁層 50の表面およびバイァホール用開口 50aの内壁 面に触媒核を付着させた（図示せず)。すなわち、上記基板を塩化パラジウム (PdCl
2
)と塩ィ匕第一スズ (SnCl )とを含む触媒液中に浸漬し、ノラジウム金属を析出させる
2
ことにより触媒を付与した。
[0049] (10)次に、以下の組成の無電解銅めつき水溶液中に、触媒を付与した基板を浸漬 して、粗面全体に厚さ 0. 6〜3. 0 mの無電解銅めつき膜 52を形成し、ノィァホー ル用開口 50aの内壁を含む層間榭脂絶縁層 50の表面に無電解銅めつき膜 52が形 成された基板 30を得た (図 3 (A) )。
〔無電解めつき水溶液〕
NiSO 0. 003 mol/1
4
酒石酸 0. 200 mol/1
硫酸銅 0. 030 mol/1
HCHO 0. 050 mol/1
NaOH 0. 100 mol/1
a a ' —ビビリジノレ 100 mg/1
ポリエチレングリコール（PEG) 0. 10 g/1
〔無電解めつき条件〕
34°Cの液温度で 40分
[0050] (11)無電解銅めつき膜 52が形成された基板 30に市販の感光性ドライフィルムを張り 付け、マスクを載置して、 100mj/cm2で露光し、 0. 8%炭酸ナトリウム水溶液で現 像処理することにより、厚さ 20 mのめつきレジスト 54を設けた（図 3 (B) )。
[0051] (12)ついで、基板 30を 50°Cの水で洗浄して脱脂し、 25°Cの水で水洗後、さらに硫 酸で洗浄してから、図 9を参照して上述しためっき装置 10を用いて、以下の条件で電 解めつきを施し電解めつき膜 56を形成した（図 3 (C) )。
〔電解めつき液〕
硫酸 2. 24 mol/1 硫酸銅 0. 26 mol/1
添加剤 19. 5 ml/1
レべリング剤 50 mg/1
光沢剤 50 mg/1
〔電解めつき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22± 2 °C
[0052] このとき、図 9を参照して上述したように絶縁体 20A、 20Bとして、多孔質榭脂を用 いて、被めつき面を上下に稼動させながら、めっきレジスト 54非形成部に、厚さ 20 mの電解銅めつき膜 56を形成した。このとき、絶縁体の移動速度 7m/min、絶縁体の プリント配線板に対する大きさ (X2ZX1：図 13参照） 1. 0、絶縁体の接触割合はプリ ント配線板に対して 0. 50、絶縁体の圧力は押し込み量で 8mmである。
[0053] (13)さらに、めっきレジスト 54を 5%KOHで剥離除去した後、そのめつきレジスト 54 下の無電解めつき膜 52を硫酸と過酸ィ匕水素との混合液でエッチング処理して溶解 除去し、独立の上層導体回路 58 (フィルドビア 60を含む）とした（図 3 (D) )。
[0054] (14)ついで、上記（5)と同様の処理を行い、上層導体回路 58、フィルドビア 60の表 面に粗ィ匕面 58 α、 60 αを形成した（図 4 (A) )。
[0055] (15)上記（6)〜（14)の工程を繰り返すことにより、さらに上層の層間絶縁層 150、 導体回路 158、フィルドビア 160を形成し、多層配線板を得た（図 4 (B) )。
[0056] (16)次に、ジエチレングリコールジメチルエーテル（DMDG)に 60重量％の濃度に なるように溶解させた、クレゾ一ルノボラック型エポキシ榭脂（日本化薬社製)のェポ キシ基 50%をアクリルィ匕した感光性付与のオリゴマー（分子量: 4000) 46. 67重量 部、メチルェチルケトンに溶解させた 80重量％のビスフエノール Α型エポキシ榭脂（ 油化シェル社製、商品名：ェピコート 1001) 15. 0重量部、イミダゾール硬化剤（四国 化成社製、商品名： 2E4MZ— CN) 1. 6重量部、感光性モノマーである 2官能アタリ ルモノマー（日本ィ匕薬社製、商品名： R604) 4. 5重量部、同じく多価アクリルモノマ 一 (共栄化学社製、商品名： DPE6A) 1. 5重量部、分散系消泡剤 (サンノプコ社製、 S— 65) 0. 71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合 組成物に対して光重合開始剤としてベンゾフヱノン（関東ィ匕学社製） 2. 0重量部、光 増感剤としてのミヒラーケトン（関東ィ匕学社製) 0. 2重量部、を加えることにより、粘度 を 25°Cで 2. OPa · sに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型)で 60min— 1の場合は口 一ター No. 4、 6min— 1の場合はローター No. 3によった。
[0057] (17)次に、多層配線基板の両面に、上記ソルダーレジスト組成物 70を 20 μ mの厚 さで塗布し（図 4 (C) )、 70°Cで 20分間、 70°Cで 30分間の条件で乾燥処理を行った 後、ソルダーレジスト開口部のパターンが描画された厚さ 5mmのフォトマスクをソルダ 一レジスト層に密着させて lOOOmjZcm2の紫外線で露光し、 DMTG溶液で現像処 理し、 200 μ mの直径の開口 71を形成した（図 5 ( A) )。
そして、さらに、 80°Cで 1時間、 100°Cで 1時間、 120°Cで 1時間、 150°Cで 3時間 の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、そ の厚さが 20 μ mのソルダーレジストパターン層 70を形成した。上記ソルダーレジスト 組成物としては、市販のソルダーレジスト組成物を使用することもできる。
[0058] (18)次に、ソルダーレジスト層 70を形成した基板を、塩化ニッケル（2. 3 X 10_1mol ZD、次亜リン酸ナトリウム（2. 8 X 10— imolZD、タエン酸ナトリウム（1. 6 X 10_1mol ZDを含む ρΗ=4. 5の無電解ニッケルめっき液に 20分間浸漬して、開口部 71に厚 さ 5 mのニッケルめっき層 72を形成した。さらに、その基板をシアンィ匕金カリウム（7 . 6 X 10— 3molZD、塩化アンモ-ゥム（1. 9 X 10— imolZD、タエン酸ナトリウム（1. 2 X 10_1mol/1)、次亜リン酸ナトリウム（1. 7 X 10— imol/l)を含む無電解金めつき液 に 80°Cの条件で 7. 5分間浸漬して、ニッケルめっき層 72上に、厚さ 0. 03 mの金 めっき層 74を形成した（図 5 (B) )。
[0059] (19)この後、基板の ICチップを載置する面のソルダーレジスト層 70の開口 71に、ス ズー鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層 70 の開口にスズ—アンチモンを含有するはんだペースト 71を印刷した後、 200°Cでリフ ローすることによりはんだバンプ（はんだ体） 76U、 76Dを形成し、はんだバンプ 76U 、 76Dを有する多層プリント配線板を製造した（図 6)。 [0060] 引き続き、実施例 1— 1— 1の別例の実施例 1— 1— 2に係る製造工程について、図
7を参照して説明する。
図 3を参照して上述した工程では、無電解めつき膜 52の上にめっきレジスト 54を設 け、めっきレジスト非形成部に電解めつき膜 56を形成した。これに対して、図 7の工程 では、無電解めつき膜 52の全面に電解めつき膜 56を形成する。
[0061] (10)バイァホール用開口 50aの内壁を含む層間榭脂絶縁層 50の表面に無電解銅 めっき膜 52が形成された基板 30を得た（図 7 (A) )。
[0062] (11)ついで、基板 30を 50°Cの水で洗浄して脱脂し、 25°Cの水で水洗後、さらに硫 酸で洗浄してから、図 9を参照して上述しためっき装置 10を用いて、以下の条件で電 解めつきを施し電解めつき膜 56を形成した（図 7 (B) )。
〔電解めつき液〕
硫酸 2. 24 mol/1
硫酸銅 0. 26 mol/1
添加剤 19. 5 ml/1
レべリング剤 50 mg/1
光沢剤 50 mg/1
〔電解めつき条件〕
電流密度 A/dm'
時間 65 分
温度 22± 2 °C
[0063] 二のとき、図 9を参照して上述したように絶縁体 20A、 20Bとして、多孔質榭脂を用 いて、被めつき面を上下に稼動させながら、無電解めつき膜 52上の全面に、厚さ 20 μ mの電解銅めつき膜 56を形成した。このとき、絶縁体の移動速度 7m/min、絶縁体 のプリント配線板に対する大きさ 1. 1、絶縁体の接触割合はプリント配線板に対して 0. 50、絶縁体の圧力は押し込み量で 8mmである。
[0064] (12)電解銅めつき膜 56が形成された基板 30にエッチングレジスト 54を設けた（図 7 ( C) )。
[0065] (13)さらに、エッチングレジスト 54非形成部の電解めつき膜 56及び無電解めつき膜 52をエッチングで除去した後、エッチングレジスト 54を溶解除去し、独立の上層導体 回路 58 (フィルドビア 60を含む）とした（図 7 (D) )。
[0066] 引き続き、実施例 1— 1— 1の更に別例として実施例 1— 1— 3に係る製造工程につ いて、図 8を参照して説明する。
図 3を参照して上述した例では、めっき装置 10を用いてフィルドビア 60を製造した
。これに対して、別例では、スルーホールを形成する。
[0067] (1)先ず、導体回路 34の形成されたコア基板 30A、 30B、 30Cを積層して成る積層 基板 130にスルーホール用通孔 136aを穿設する（図 8 (A) )。
[0068] (2)次に、積層基板 130全体及びスルーホール用通孔 136a内に無電解めつき膜 52 を形成する。
[0069] (3)図 9を参照して上述した実施例 1— 1— 1のめつき装置 10により、積層基板 130 の表面に電解めつき膜 56を形成すると共に、スルーホール用通孔 136a内を電解め つき膜 56で充填する。このとき、絶縁体の移動速度 8m/min、絶縁体のプリント配線 板に対する大きさ 1. 2、プリント配線板に対する絶縁体の接触割合 1. 0、絶縁体の 圧力は押し込み量で 8mmであった。
[0070] (4)エッチングレジストを形成した後、エッチングレジスト非形成部の電解めつき膜 56 及び無電解めつき膜 52をエッチングで除去した後、エッチングレジストを溶解除去し 、独立の導体回路 134 (スルーホール 136を含む）とした（図 8 (D) )。
[0071] [実施例 1 2— 1]
図 10は、実施例 1— 2— 1に係るめっき装置 10を示している。図 9を参照して上述し た実施例 1— 1— 1では、絶縁体 20A、 20Bが、プリント配線板 30の一部にのみ接す る構造となっていた。これに対して、実施例 1— 2— 1では、絶縁体 20A、 20Bが、プ リント配線板 30の全面に接しながら、上下に摺動する構成となっている。このとき、絶 縁体の移動速度 6m/min、絶縁体のプリント配線板に対する大きさ 1. 2、プリント配線 板に対する絶縁体の接触割合 1. 0、絶縁体の圧力は押し込み量で 8mmであった。
[0072] [実施例 2— 1 1]
図 9を参照して上述した実施例 1— 1— 1のめつき装置では、絶縁体 20A、 20Bを 多孔性榭脂で構成した。これに対して、実施例 2— 1—1では、絶縁体 20A、 20Bを 多孔性セラミック（SiC)で構成し、このとき、絶縁体の移動速度 5m/min、絶縁体のプ リント配線板に対する大きさ 0. 9、プリント配線板に対する絶縁体の接触割合 0. 5、 絶縁体の圧力は押し込み圧 40g/cm2で電解めつき膜を形成した。
[0073] [実施例 2— 2— 1]
実施例 2— 2—1では、実施例 2—1— 1において、めっき装置力 絶縁体の移動速 度 7m/min、絶縁体のプリント配線板に対する大きさ 1. 20、プリント配線板に対する 絶縁体の接触割合 1. 0、絶縁体の圧力は押し込み圧 40g/cm2で電解めつき膜を形 成した。
[0074] [実施例 3— 1 1]
図 9を参照して上述した実施例 1— 1— 1のめつき装置では、絶縁体 20A、 20Bを 多孔性榭脂で構成した。これに対して、実施例 3— 1—1では、絶縁体 20A、 20Bを プリント配線板側に毛の先端が当接する PVC (塩ィ匕ビニール)製のブラシで構成し、 このとき、絶縁体の移動速度 6m/min、絶縁体のプリント配線板に対する大きさ 0. 9、 プリント配線板に対する絶縁体の接触割合 0. 75、絶縁体の圧力は押し込み量で 2m mで電解めつき膜を形成した。
[0075] [実施例 3— 2— 1]
実施例 3— 2—1では、実施例 3— 1— 1において、めっき装置力 絶縁体の移動速 度 6m/min、絶縁体のプリント配線板に対する大きさ 1. 0、プリント配線板に対する絶 縁体の接触割合 0. 75、絶縁体の圧力は押し込み量で 2mmで電解めつき膜を形成 した。
[0076] [実施例 4 1 1]
図 9を参照して上述した実施例 1— 1— 1のめつき装置では、絶縁体 20A、 20Bを 多孔性榭脂で構成した。これに対して、実施例 4— 1—1では、絶縁体 20A、 20Bを 塩化ビニール織布で構成し、このとき、絶縁体の移動速度 7m/min、絶縁体のプリント 配線板に対する大きさ 1. 0、プリント配線板に対する絶縁体の接触割合 1. 0、絶縁 体の圧力は押し込み量で 8mmで電解めつき膜を形成した。
[0077] [実施例 4 2— 2]
実施例 4— 2—1では、実施例 4—1— 1において、めっき装置力 絶縁体の移動速 度 7m/min、絶縁体のプリント配線板に対する大きさ 1. 2、プリント配線板に対する絶 縁体の接触割合 1. 0、絶縁体の圧力は押し込み量で 8mmで電解めつき膜を形成し た。
[0078] [実施例 5— 1 1]
図 9を参照して上述した実施例 1— 1— 1のめつき装置では、絶縁体 20A、 20Bを 多孔性榭脂で構成した。これに対して、実施例 5— 1—1では、絶縁体 20A、 20Bを ゴムで作成した板状体で構成し、このとき、絶縁体の移動速度 5m/min、絶縁体のプ リント配線板に対する大きさ 0. 90、プリント配線板に対する絶縁体の接触割合 0. 5、 絶縁体の圧力は押し込み量 1. Ommで電解めつき膜を形成した。
[0079] [実施例 5— 2— 1]
実施例 5— 2—1では、実施例 5— 1— 1において、めっき装置力 絶縁体の移動速 度 7m/min、絶縁体のプリント配線板に対する大きさ 1. 1、プリント配線板に対する絶 縁体の接触割合 1. 05、絶縁体の圧力は押し込み量 1. Ommで電解めつき膜を形成 した。
[比較例]
実施例 1— 1— 1の電解銅めつき工程において、絶縁体 20A、 20Bを用いないでめつ きした。それ以外は実施例 1— 1— 1と同様である。
[0080] <評価試験 >
実施例 1 1 1〜実施例 5— 2—1、及び、従来技術のめっき装置を用いてフィル ドビアを形成して評価を行った結果 (比較例）につ 、て図 12中に示す。
ここで、評価として (1)穴埋めの状態 (ここで、フィルドビアの表面に深い凹部 (導体 回路 58の表面力 フィルドビアの凹部の下端までの深さ（図 15 (C)参照）が m 以上のフィルドビア）が無い物を〇、有る物を Xとした）、（2)物性値（図 11 (E)を参照 して上述したように銅結晶が綺麗に整列して 、る物を〇、図 15 (B)を参照して上述し たように綺麗に整列して 、な 、物を Xとした） (3)抵抗値 (ビア上にビアを形成したス タックビアを含む特定回路の抵抗値を測定し、許容値以内の物を〇、許容値を超え る物を Xとた) (4)ヒートサイクル試験（条件：― 55°C X 5分 125°C X 5分、回数： 100 0回、規格：（3)の特定回路の試験後の抵抗率変化が ± 10%以内の物を〇、それ以 外を Xとした。 *抵抗変化率 = (試験後の特定回路の抵抗値一試験前の特定回路 の抵抗値) Z試験前の特定回路の抵抗値 X loo)。
[0081] 評価試験の結果からも、本願発明のめっき装置及びめつき方法によれば、実質的 平坦なフィルドビアを構成できることが分力つた。
また、本願発明のめっき装置及びめつき方法によれば、スタックビア構造 (ビアの直 上にビアを形成した構造)を含む回路の抵抗値を許容値に収め、ヒートサイクルに対 しても高い信頼性を有することが明らかになった。これは、めっき液やめつき条件が多 少変化したとしても、絶縁体があるため、絶縁体と接触するまで、めっき膜が成長する ので、実質的平坦なフィルドビアになると推察している。ここで言う実質的平坦なフィ ルドビアとは、スタックビア構造を含む回路の抵抗値がヒートサイクル試験 1000サイ クル後でも、その抵抗変化率（ (ヒートサイクル試験後の抵抗値一初期値) Z初期値
* 100)が ± 10%以内に収まる程度のフィルドビアである。実施例の結果から、マー ジンを考えると、実質的平坦なフィルドビアは、凹部の深さ（図 15 (C) )が例えば 7 m以下のバイァホールを言う。
[0082] なお、この評価試験と共に、実施例と比較例のプリント配線板の導体回路の厚みを 測定した。実施例 1— 1— 1〜実施例 5— 1— 1では、導体回路 58の厚みを（図 11 (C )中に hiで示す)をレジストの厚みはより薄くすることができた。
産業上の利用可能性
[0083] 上述した実施例では、本実施例のめっき装置をバイァホール、スルーホールの製 造に用いる例を挙げた力 本実施例のめっき装置は、プリント配線板の種々の部位 の製造に好適に適用することができる。
図面の簡単な説明
[0084] [図 1]本発明の実施例 1 1 1の多層プリント配線板を製造方法を示す工程図であ る。
[図 2]実施例 1 1 1の多層プリント配線板を製造方法を示す工程図である。
[図 3]実施例 1 1 1の多層プリント配線板を製造方法を示す工程図である。
[図 4]実施例 1 1 1の多層プリント配線板を製造方法を示す工程図である。
[図 5]実施例 1 1 1の多層プリント配線板を製造方法を示す工程図である。 [図 6]実施例 1— 1 1に係る多層プリント配線板の断面図である。
圆 7]実施例 1— 1— 2に係る多層プリント配線板の製造方法を示す工程図である。 圆 8]実施例 1— 1— 3に別例に係るプリント配線板の製造方法を示す工程図である。 圆 9]実施例 1— 1― 1に係るめっき装置の構成を示す模式図である。
[図 10]実施例 1— 2— 1に係るめっき装置の構成を示す模式図である。
[図 11]図 11 (A)、図 11 (B)、図 11 (C)、図 11 (D)は、第 1実施例のめっき装置によ るバイァホール製造の説明図であり、図 11 (E)は、図 11 (D)中の円 Dで示す部位を 拡大したスケッチである。
[図 12]実施例と比較例との試験結果を示す図表である。
圆 13]基板と絶縁体との大きさを説明する説明図である。
圆 14]図 14 (A)は多孔質榭脂からなる絶縁体の接触割合の説明図であり、図 14 (B )はブラシ力もなる絶縁体の接触割合の説明図であり、図 14 (C)はセラミックからなる 絶縁体の接触割合の説明図である。
圆 15]図 15 (A)、図 15 (C)は、従来技術のめっき装置によるバイァホール製造の説 明図であり、図 15 (B)は、図 15 (A)中の円 Fで示す部位を拡大したスケッチである。

Claims

請求の範囲
[I] 被めつき面に絶縁体を接触あるいは部分的に接触させ、被めつき面に対して絶縁 体を移動させながら電解めつきを行うことを特徴とするめつき方法。
[2] 前記被めつき面の表面に金属を形成することを特徴とする請求項 1に記載のめっき 方法。
[3] 被めつき面には、非貫通孔もしくは貫通孔が施されている請求項 1に記載のめっき方 法。
[4] 前記電解めつきによりバイァホールもしくはスルーホールにめっき膜を形成すること を特徴とする請求項 1に記載のめっき方法。
[5] 前記絶縁体として、長繊維、多孔質、繊維状の榭脂、ゴムの 、ずれかで選ばれるも のを用いる請求項 1に記載のめっき方法。
[6] 前記多孔質として多孔質セラミック又は多孔質榭脂を用いる請求項 5に記載のめつ き方法。
[7] 前記長繊維として榭脂ブラシを用いる請求項 5に記載のめっき方法。
[8] 前記繊維状として榭脂繊維を用いる請求項 5に記載のめっき方法。
[9] 前記絶縁体を前記被めつき面に対して摺動させることを特徴とする請求項 1〜請求 項 4のいずれ力 1のめつき方法。
[10] 以下の A〜Cを含むことを特徴とするめつき方法：
A; 被めつき面に絶縁体の少なくとも一部を接触させ；
B; 被めつき面と前記絶縁体を相対的に移動させ；
C; 被めつき面にめっき膜を形成すること。
[II] 請求項 1〜請求項 10のいずれか 1の方法を用いるめっき装置。
PCT/JP2005/017257 2004-09-24 2005-09-20 めっき方法及びめっき装置 WO2006033315A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2005800322061A CN101027431B (zh) 2004-09-24 2005-09-20 电镀方法及电镀装置
JP2006536373A JP4992428B2 (ja) 2004-09-24 2005-09-20 めっき方法及びめっき装置
KR1020077006695A KR100907841B1 (ko) 2004-09-24 2005-09-20 도금 방법 및 도금 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-277317 2004-09-24
JP2004277316 2004-09-24
JP2004277317 2004-09-24
JP2004-277316 2004-09-24

Publications (1)

Publication Number Publication Date
WO2006033315A1 true WO2006033315A1 (ja) 2006-03-30

Family

ID=36090074

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017257 WO2006033315A1 (ja) 2004-09-24 2005-09-20 めっき方法及びめっき装置

Country Status (6)

Country Link
US (4) US7481909B2 (ja)
JP (1) JP4992428B2 (ja)
KR (1) KR100907841B1 (ja)
CN (1) CN101027431B (ja)
TW (1) TWI391539B (ja)
WO (1) WO2006033315A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097335A1 (ja) * 2006-02-22 2007-08-30 Ibiden Co., Ltd. めっき装置及びめっき方法
US7481909B2 (en) 2004-09-24 2009-01-27 Ibiden Co., Ltd. Plating apparatus, plating method and multilayer printed circuit board
JP2011035212A (ja) * 2009-08-03 2011-02-17 Nec Corp 多層配線基板の製造方法、積層化多層配線基板
US8128790B2 (en) 2006-01-30 2012-03-06 Ibiden Co., Ltd. Plating apparatus and plating method

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4642771B2 (ja) 2003-10-22 2011-03-02 ネックス システムズ インコーポレイテッド ワークピースを流体処理する方法及び装置
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
US8581104B2 (en) 2010-03-31 2013-11-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101143358B1 (ko) * 2010-10-21 2012-05-09 아페리오(주) 플립칩 에스오피 제조방법
KR101283009B1 (ko) * 2011-05-26 2013-07-05 주승기 전기 도금장치 및 전기 도금방법
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
CN103165474A (zh) * 2011-12-16 2013-06-19 日东电工株式会社 半导体装置的制造方法
WO2013155229A1 (en) * 2012-04-11 2013-10-17 Tel Nexx, Inc. Method and apparatus for fluid processing a workpiece
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
US10252228B2 (en) * 2012-08-28 2019-04-09 Basf Se Method and device for feeding at least one chemical substance into a main process stream
JP5938426B2 (ja) * 2014-02-04 2016-06-22 株式会社豊田中央研究所 電気めっきセル、及び、金属皮膜の製造方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US9620446B2 (en) * 2014-12-10 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, and method for manufacturing those
JP6250868B2 (ja) * 2015-04-06 2017-12-20 三菱電機株式会社 半導体素子及びその製造方法
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
CN106555214B (zh) * 2015-09-25 2019-05-17 比亚迪股份有限公司 金属表面微孔化处理方法以及金属树脂复合体的制备方法
JP6796253B2 (ja) * 2016-04-04 2020-12-09 日立金属株式会社 接着フィルム及びフラット配線材
JP6637847B2 (ja) * 2016-06-24 2020-01-29 新光電気工業株式会社 配線基板、配線基板の製造方法
WO2018044958A1 (en) 2016-08-29 2018-03-08 Okeeffe James Laser range finder with smart safety-conscious laser intensity
WO2019051712A1 (en) * 2017-09-14 2019-03-21 Apply Card Technology Limited METHODS OF MANUFACTURING INTEGRATED CIRCUIT BOARD CIRCUIT BOARD SUBSTRATES AND INTEGRATED CIRCUIT BOARDS
JP7509502B2 (ja) * 2017-11-28 2024-07-02 住友電工プリントサーキット株式会社 フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
CN110205659B (zh) * 2019-07-17 2020-06-16 广州三孚新材料科技股份有限公司 一种电镀锡添加剂及其制备方法
CN113939112A (zh) * 2020-07-13 2022-01-14 庆鼎精密电子（淮安）有限公司 电路板的制造方法及电路板
JP7063376B1 (ja) 2020-12-22 2022-05-09 田中貴金属工業株式会社 酸素還元反応用のコアシェル触媒及び触媒の設計方法
JP2022127486A (ja) * 2021-02-19 2022-08-31 トヨタ自動車株式会社 配線基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586999A (ja) * 1981-07-07 1983-01-14 Satoosen:Kk 連続自動電解めつき方法及び装置
JPS63297588A (ja) * 1987-05-29 1988-12-05 Sagami Shokai:Kk 孤立した導電体の電解メッキ法
JPH06146066A (ja) * 1992-11-05 1994-05-27 Nkk Corp 連続電解処理装置
JPH07180092A (ja) * 1993-12-22 1995-07-18 Sumitomo Special Metals Co Ltd 連続表面処理装置
WO2003028048A2 (en) * 2001-09-28 2003-04-03 Nutool, Inc. Low-force electrochemical mechanical processing method and apparatus

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3477051A (en) * 1967-12-26 1969-11-04 Ibm Die casting of core windings
US4073699A (en) * 1976-03-01 1978-02-14 Hutkin Irving J Method for making copper foil
US4174261A (en) * 1976-07-16 1979-11-13 Pellegrino Peter P Apparatus for electroplating, deplating or etching
US4102756A (en) * 1976-12-30 1978-07-25 International Business Machines Corporation Nickel-iron (80:20) alloy thin film electroplating method and electrochemical treatment and plating apparatus
JPS5757896A (en) 1980-09-26 1982-04-07 Fuji Photo Film Co Ltd Electrolyzing device for strip-like metallic plate
US4964948A (en) * 1985-04-16 1990-10-23 Protocad, Inc. Printed circuit board through hole technique
US4875982A (en) * 1987-02-06 1989-10-24 Velie Circuits, Inc. Plating high aspect ratio holes in circuit boards
JPS63270497A (ja) 1987-04-27 1988-11-08 Nippon Sanmou Senshoku Kk 導電性材料の電気めつき方法および装置
US5024735A (en) * 1989-02-15 1991-06-18 Kadija Igor V Method and apparatus for manufacturing interconnects with fine lines and spacing
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5229549A (en) * 1989-11-13 1993-07-20 Sumitomo Electric Industries, Ltd. Ceramic circuit board and a method of manufacturing the ceramic circuit board
FR2657219B1 (fr) * 1990-01-11 1994-02-18 Gim Industrie Sa Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en óoeuvre de ce procede.
JP3099498B2 (ja) 1992-02-24 2000-10-16 松下電器産業株式会社 全面めっき装置の給電装置
US6395163B1 (en) * 1992-08-01 2002-05-28 Atotech Deutschland Gmbh Process for the electrolytic processing especially of flat items and arrangement for implementing the process
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JPH08144086A (ja) 1994-11-25 1996-06-04 Taisho Kogyo Kk 給電ロール装置
US5827604A (en) * 1994-12-01 1998-10-27 Ibiden Co., Ltd. Multilayer printed circuit board and method of producing the same
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
EP1541720A3 (en) * 1998-05-20 2006-05-31 Process Automation International Limited An electroplating machine
TW438906B (en) * 1998-06-11 2001-06-07 Kazuo Ohba Continuous plating apparatus
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
BR9906873A (pt) * 1998-10-14 2002-01-02 Faraday Technology Inc Eletrodeposição de metais em pequenos recessos usando campos elétricos modulados
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
JP2000232078A (ja) 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
JP4309503B2 (ja) 1999-02-18 2009-08-05 イビデン株式会社 連続帯の電気めっき装置
US6798058B1 (en) * 1999-02-18 2004-09-28 Seiko Epson Corporation Semiconductor device, mounting and method of manufacturing mounting substrate, circuit board, and electronic instrument
US6322684B1 (en) * 1999-09-07 2001-11-27 Lynntech, Inc Apparatus and method for electroplating or electroetching a substrate
US6652727B2 (en) * 1999-10-15 2003-11-25 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6294060B1 (en) * 1999-10-21 2001-09-25 Ati Properties, Inc. Conveyorized electroplating device
US6863209B2 (en) * 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
TW584899B (en) 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing
US6749737B2 (en) * 2001-08-10 2004-06-15 Unimicron Taiwan Corp. Method of fabricating inter-layer solid conductive rods
JP3916946B2 (ja) 2001-12-14 2007-05-23 イビデン株式会社 電解めっき液の評価方法および多層プリント配線板の製造方法
JP4212905B2 (ja) 2003-01-23 2009-01-21 株式会社荏原製作所 めっき方法およびこれに使用するめっき装置
US6802761B1 (en) * 2003-03-20 2004-10-12 Hitachi Global Storage Technologies Netherlands B.V. Pattern-electroplated lapping plates for reduced loads during single slider lapping and process for their fabrication
JP3723963B2 (ja) * 2003-06-06 2005-12-07 三井金属鉱業株式会社 メッキ装置および電子部品実装用フィルムキャリアテープの製造方法
JP2005113173A (ja) 2003-10-03 2005-04-28 Toppan Printing Co Ltd フレキシブル多層配線基板の電解めっき装置
JP4642771B2 (ja) * 2003-10-22 2011-03-02 ネックス システムズ インコーポレイテッド ワークピースを流体処理する方法及び装置
US7947161B2 (en) * 2004-03-19 2011-05-24 Faraday Technology, Inc. Method of operating an electroplating cell with hydrodynamics facilitating more uniform deposition on a workpiece with through holes
WO2006033315A1 (ja) 2004-09-24 2006-03-30 Ibiden Co., Ltd. めっき方法及びめっき装置
JP4955263B2 (ja) 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
JP4878866B2 (ja) 2006-02-22 2012-02-15 イビデン株式会社 めっき装置及びめっき方法
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US20090218119A1 (en) 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586999A (ja) * 1981-07-07 1983-01-14 Satoosen:Kk 連続自動電解めつき方法及び装置
JPS63297588A (ja) * 1987-05-29 1988-12-05 Sagami Shokai:Kk 孤立した導電体の電解メッキ法
JPH06146066A (ja) * 1992-11-05 1994-05-27 Nkk Corp 連続電解処理装置
JPH07180092A (ja) * 1993-12-22 1995-07-18 Sumitomo Special Metals Co Ltd 連続表面処理装置
WO2003028048A2 (en) * 2001-09-28 2003-04-03 Nutool, Inc. Low-force electrochemical mechanical processing method and apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7481909B2 (en) 2004-09-24 2009-01-27 Ibiden Co., Ltd. Plating apparatus, plating method and multilayer printed circuit board
US7897027B2 (en) 2004-09-24 2011-03-01 Ibiden Co., Ltd. Plating apparatus, plating method and multilayer printed circuit board
US8197659B2 (en) 2004-09-24 2012-06-12 Ibiden Co., Ltd. Plating apparatus, plating method and multilayer printed circuit board
US8383956B2 (en) 2004-09-24 2013-02-26 Ibiden Co., Ltd. Plating apparatus, plating method and multilayer printed circuit board
US8128790B2 (en) 2006-01-30 2012-03-06 Ibiden Co., Ltd. Plating apparatus and plating method
US8721863B2 (en) 2006-01-30 2014-05-13 Ibiden Co., Ltd. Plating apparatus and plating method
WO2007097335A1 (ja) * 2006-02-22 2007-08-30 Ibiden Co., Ltd. めっき装置及びめっき方法
US8679576B2 (en) 2006-02-22 2014-03-25 Ibiden Co., Ltd. Plating apparatus and method of plating
JP2011035212A (ja) * 2009-08-03 2011-02-17 Nec Corp 多層配線基板の製造方法、積層化多層配線基板

Also Published As

Publication number Publication date
JPWO2006033315A1 (ja) 2008-05-15
US20060065534A1 (en) 2006-03-30
TWI391539B (zh) 2013-04-01
KR100907841B1 (ko) 2009-07-14
KR20070045349A (ko) 2007-05-02
US20090107847A1 (en) 2009-04-30
TW200619437A (en) 2006-06-16
US7897027B2 (en) 2011-03-01
US8383956B2 (en) 2013-02-26
US20090107711A1 (en) 2009-04-30
US7481909B2 (en) 2009-01-27
JP4992428B2 (ja) 2012-08-08
CN101027431B (zh) 2011-04-13
US8197659B2 (en) 2012-06-12
US20120005888A1 (en) 2012-01-12
CN101027431A (zh) 2007-08-29

Similar Documents

Publication Publication Date Title
WO2006033315A1 (ja) めっき方法及びめっき装置
JP5216078B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
WO1999034655A1 (fr) Tableau de connexions imprimees multicouche
JP5216079B2 (ja) 多層プリント配線板の製造方法
JP2001121053A (ja) 塗布用ロールコータおよびそれを用いたプリント配線板の製造方法
JP2003023251A (ja) 多層プリント配線板
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP2002271040A (ja) 多層プリント配線板の製造方法
JP4036564B2 (ja) プリント配線板の製造方法
JP4374683B2 (ja) プリント配線板の製造方法
JP4817516B2 (ja) 多層プリント配線板
JP4514308B2 (ja) 多層プリント配線板の製造方法
JP4748889B2 (ja) 多層プリント配線板の製造方法
JP4587571B2 (ja) 多層プリント配線板の製造方法
JP4094143B2 (ja) 多層プリント配線板の製造方法
JP4514309B2 (ja) 多層プリント配線板の製造方法
JP4859301B2 (ja) 樹脂充填用マスク
JP4817517B2 (ja) 多層プリント配線板
JP4484350B2 (ja) プリント配線板の製造方法
JP4557334B2 (ja) 絶縁層形成用樹脂組成物、それを用いたプリント配線板の製造方法およびプリント配線板
JP4518660B2 (ja) 多層プリント配線板の製造方法
JP4209006B2 (ja) 多層プリント配線板の製造方法
JP4334052B2 (ja) 粗化面形成用樹脂組成物およびプリント配線板
JP2010109396A (ja) プリント配線板の製造方法
JP2007227959A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006536373

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077006695

Country of ref document: KR

Ref document number: 200580032206.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05785472

Country of ref document: EP

Kind code of ref document: A1