KR101143358B1 - 플립칩 에스오피 제조방법 - Google Patents

플립칩 에스오피 제조방법 Download PDF

Info

Publication number
KR101143358B1
KR101143358B1 KR1020100102881A KR20100102881A KR101143358B1 KR 101143358 B1 KR101143358 B1 KR 101143358B1 KR 1020100102881 A KR1020100102881 A KR 1020100102881A KR 20100102881 A KR20100102881 A KR 20100102881A KR 101143358 B1 KR101143358 B1 KR 101143358B1
Authority
KR
South Korea
Prior art keywords
solder
solder resist
copper foil
manufacturing
bump
Prior art date
Application number
KR1020100102881A
Other languages
English (en)
Other versions
KR20120041430A (ko
Inventor
한재현
이승헌
Original Assignee
아페리오(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아페리오(주) filed Critical 아페리오(주)
Priority to KR1020100102881A priority Critical patent/KR101143358B1/ko
Publication of KR20120041430A publication Critical patent/KR20120041430A/ko
Application granted granted Critical
Publication of KR101143358B1 publication Critical patent/KR101143358B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더페이스트가 프린트된 기판 표면을 아래로 향하게 해서, 미리 준비된 서스 플레이트(SUS plate) 위에 솔더페이스트가 접하도록 하고 가압한 상태에서 리플로우 공정을 진행함으로써, 솔더페이스트 안의 플럭스(flux)를 배출시킴과 동시에 만들어지는 범프의 표면을 평탄화하는 공정을 진행한다. 본 발명은 서스 플레이트에 솔더페이스트가 접하도록 해서 가압하는 것을 효율적으로 하기 위해 기판의 반대편 표면에 오픈 서스 플레이트(opened SUS plate)를 올려놓고 가압할 수 있다.

Description

플립칩 에스오피 제조방법{METHOD FOR MANUFACTURING A FLIP-CHIP SOLDER-ON-PAD}
본 발명은 패키지 기판 제조 방법에 관한 것으로, 특히 플립칩(flip chip) 에스오피(SOP; solder on pad) 제조공법에 관한 것이다. 더욱 상세하게는, 본 발명은 프린트, 리플로우(reflow), 디플럭스(deflux), 코이닝(coining)의 단계로 구성된 기본 에스오피 제조공법을 단순화하여 불량률을 감소시키고 제조비용을 절감할 수 있는 새로운 제조공법에 관한 것이다.
종래에는 비지에이(BGA; ball grid array) 또는 씨에스피(CSP; chip scale package) 제품의 경우 칩과 기판과의 전기적 접속을 와이어 본딩(wire bonding) 방식으로 진행하였으나, 최근 들어 기판회로의 집적도가 증가하고 신호간섭을 최소화하기 위한 수단으로 기판표면에 금속 범프(bump)를 형성해서 칩 단자와 직접 접속하는 기술이 통용되고 있다.
이와 같이 기판에 범프를 제작하기 위해서는 통상적으로 프린트, 리플로우(reflow), 디플럭스(deflux), 코이닝(coining)의 단계를 거치게 되는데, 코이닝 단계에서 동박 패드 위에 구형으로 고착된 범프 상부를 평탄화하도록 하기 위한 목적으로 헤드를 이용해서 솔더 범프를 가압하는 공정이다.
도1은 종래기술에 따라 프린트, 리플로우(reflow), 디플럭스(deflux) 공정을 거친 범프를 코이닝하는 공정을 나타낸 도면이다. 도1을 참조하면, 범프(40) 위에 코이닝 헤드(50)를 얹어 놓고 가압함으로써 범프(40)의 표면을 평탄(flat)하게 만드는 것을 보여주고 있다. 범프의 표면을 평탄화함으로써 칩 단자와 밀착을 손쉽게 할 수 있으며 불량접속을 감소시킬 수 있는 것이다.
그런데, 코이닝을 위한 장비는 매우 고가이며, 프린트, 리플로우(reflow), 디플럭스(deflux), 코이닝(coining) 등 네 개의 단위공정 중 코이닝 공정이 차지하는 제조비용은 35% 이상을 차지하는 문제가 있다. 더욱이, 코이닝 공정에서 범프를 평탄화하려면 가압 가열을 하여야 하는데, 가압 가열 공정 중 기판이 손상되어 불량이 발생할 수 있다.
따라서, 본 발명의 목적은 플립칩(flip chip) 에스오피(SOP; solder on pad)를 제조하는 데 있어, 고비용 공정단계로 지목되는 코이닝 프로세스를 생략할 수 있는 제조공법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 솔더 페이스트가 프린트된 기판 표면을 아래로 향하게 해서, 미리 준비된 서스 플레이트(SUS plate) 위에 솔더 페이스트가 접하도록 하고 가압한 상태에서 리플로우 공정을 진행함으로써, 솔더 페이스트 안의 플럭스(flux)를 배출시킴과 동시에 만들어지는 범프의 표면을 평탄화하는 공정을 진행한다. 본 발명은 서스 플레이트에 솔더 페이스트가 접하도록 해서 가압하는 것을 효율적으로 하기 위해 기판의 반대편 표면에 오픈 서스 플레이트(opened SUS plate)를 올려놓고 가압할 수 있다.
본 발명은 종래기술과 달리 고비용의 코이닝 프로세스를 생략할 수 있으므로, 매우 간편하게 고 신뢰성의 솔더 범프를 구현할 수 있어 미세패턴의 플립 칩 장착이 가능하게 되며, 추가의 제품불량 발생을 사전에 차단 방지할 수 있을 수 있다.
도1은 종래기술에 따른 코이닝 프로세스를 나타낸 도면.
도2a 내지 도2j는 본 발명의 제1 실시예에 따라 범프를 제작하는 과정을 나타낸 도면.
도3a 내지 도3j는 본 발명의 제2 실시예에 따라 범프를 제작하는 과정을 나타낸 도면.
본 발명은 칩을 표면 실장하기 위한 범프를 제조하는 방법에 있어서, (a) 동박패드를 포함한 동박회로가 형성되어 있는 기판 표면에 솔더레지스트를 도포하고, 칩 단자가 접속될 동박패드 표면이 노출되도록 솔더레지스트를 선택적으로 식각하여 솔더레지스트 개구부를 형성하는 단계; (b) 상기 솔더레지스트 개구부와 동일위치에 개구부가 형성된 마스크를 상기 솔더레지스트 위에 정렬하여 스퀴즈 페인트 함으로써, 동박패드 표면 위에 형성한 솔더레지스트 개구부 속에 솔더페이스트를 삽입하여 솔더를 형성하는 단계; (c) 상기 솔더가 형성된 동박패드를 포함한 동박회로가 아래로 향하도록 기판을 뒤집어서, 상기 솔더가 표면과 접하도록 플레이트 위에 올려놓는 단계; (d) 상기 플레이트에 솔더가 접하도록 뒤집어 올려놓은 기판을 가열함으로써, 솔더가 위에서 아래로 내리누르는 하중에 의해 가압된 상태에서 리플로우를 진행함으로써, 추가의 후속 코이닝 프로세스 없이, 플럭스 배출 프로세스와 솔더 표면을 평탄화하는 프로세스를 동시에 진행하는 단계; 및 (e) 상기 단계 (d) 과정에 솔더로부터 배출된 플럭스를 제거하는 단계를 포함하는 범프 제조방법을 제공한다.
이하에서는 도2a 내지 도2j를 참조하여 본 발명의 제1 실시예를 상세히 설명한다.
도2a를 참조하면, 우선 동박회로(10)가 형성되어 있는 기판의 표면에 솔더 레지스트(20)를 도포한다. 본 발명의 양호한 실시예로서, 솔더레지스트(20)는 열경화성 또는 광경화성 잉크를 사용할 수 있다. 이때에 기판의 동박회로(10)는 솔더가 위에 형성될 동박 패드를 포함하고 있을 수 있다. 도포한 솔더레지스트는 통상의 도포 → 노광 → 현상 → 경화의 과정을 거치게 된다.
도2b를 참조하면, 솔더레지스트(20)에 레이저 다이렉트 어블레이션(LDA; laser direct ablation) 공정 또는 DI 공정으로 솔더 범프가 위치할 부위의 솔더레지스트를 제거함으로써 개구부(25)를 형성한다.
도2c를 참조하면, 프린트 설비에서 마스크(30)의 개구부(35)와 기판 솔더레지스트의 개구부(25)가 정렬되도록 한다. 여기서, 마스크(30)는 서스(SUS) 재질의 메탈 마스크가 흔히 사용되며, 솔더레지스트(SR) 개구부와 동일한 어레이 형태의 마스크이다. 엄밀히 말하면, 마스크(30)의 개구부의 크기는 솔더레지스트 개구부(25)의 개구부 크기보다는 약간 크게 제작되어 정렬된다.
도2d를 참조하면, 마스크(30) 위에서 스퀴즈(squeegee)를 이용해서 솔더페이스트(solder paste; 40a)를 도포한다. 솔더페이스트(40a)는 납이 없는 자재와 납이 함유된 자재가 사용될 수 있다. 솔더페이스트는 주석, 은, 구리 등의 알갱이와 로진(플럭스)으로 형성되어 있다. 도2e를 참조하면, 도포된 솔더페이스트(40a)가 마스크 개구부(35) 속으로 들어가서 솔더레지스트 개구부(25) 속으로 삽입된다.
도2f를 참조하면, 솔더페이스트(40a)가 도포되어 개구부(25) 속으로 삽입되고 나면 마스크(30)를 분리한다. 도2g를 참조하면, 본 발명은 리플로우 공정 진행 전에 편평한 서스 플레이트(100) 위에 솔더페이스트(40a)가 아래를 향하도록 뒤집어서 놓는 것을 특징으로 한다.
도2h를 참조하면, 본 발명의 양호한 실시예로서 뒤집어 놓은 기판에 일정 하중을 주면서 상부에 열을 제공하기 위해서 오픈 서스 플레이트(opened SUS plate; 110)와 같은 기구를 올려놓을 수 있다. 여기서 오픈 서스 플레이트란 메시(mesh) 모양으로 개방된 철망 형상의 로드로서, 리플로우 공정단계에서 열전달을 위하여 메시형상을 만들고 하중을 주어 고온용융 시에 서스면으로 향한 페이스트에 하중을 주기 위함이다.
도2i를 참조하면, 고온의 가열설비(120) 속으로 투입되면 고온에 의해 솔더페이스트가 용융됨과 동시에 하중을 받으면서 평탄화된 솔더 범프 형태를 띠게 된다. 도2i를 참조하면, 리플로우 과정에서 플럭스(flux)가 솔더페이스트(40a)로부터 빠져나오는 것을 도식적으로 표현하기 위해, 플럭스가 빠져나온 솔더페이스트를 도면부호 40으로 새로 나타내고 플럭스를 도면부호 40b로 나타내었다. 도2j를 참조하면, 디플럭스 공정을 진행하여 플럭스(40b)를 제거하면 동박패드 위에 표면이 평탄화된 솔더(이를 '범프'라 칭함; 40)가 최종적으로 형성된다. 그 결과, 본 발명은 종래기술과 달리 코이닝 프로세스를 생략할 수 있어 제조시간과 제조비용을 절약할 수 있다.
도3a 내지 도3j는 본 발명의 제2 실시예에 따른 범프 제조방법을 설명하는 도면이다. 도3a 내지 도3g의 도면은 도2a 내지 도2g의 도면과 동일한 도면으로서, 제2 실시예의 제조공정은 제1 실시예와 동일하다.
단지, 본 발명의 제2 실시예는 첨부도면 도3h와 도3i의 단계에서 제1 실시예와 차이가 있다. 도3h 또는 도3i를 참조하면, 본 발명의 제2 실시예는 하부의 서스 플레이트(100)에 돌출부(101)를 구비함으로써 디플럭스 과정에서 범프(40)의 높이를 돌출부(101)의 높이로 제어할 수 있는 특징이 있다. 즉, 서스 플레이트는 돌출부(101)를 구비하고 있어 리플럭스 단계에서 범프의 높이가 돌출부의 단차에 의해 결정되는 것을 특징으로 한다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 종래기술과 달리 고비용의 코이닝 프로세스를 생략할 수 있으므로, 매우 간편하게 고 신뢰성의 솔더 범프를 구현할 수 있어 미세패턴의 플립칩 장착이 가능하게 되며 추가의 제품불량 발생을 사전에 차단 방지할 수 있을 수 있다.
10 : 동박회로
20 : 솔더레지스트
25, 35 : 개구부
30 : 마스크
40a : 솔더페이스트
40b : 플럭스
40 : 범프
50 : 코이닝 헤드
100 : 서스 플레이트
101 : 돌출부
110 : 오픈 서스 플레이트
120 : 가열설비

Claims (4)

  1. 칩을 표면 실장하기 위한 범프를 제조하는 방법에 있어서,
    (a) 동박패드를 포함한 동박회로가 형성되어 있는 기판 표면에 솔더레지스트를 도포하고, 칩 단자가 접속될 동박패드 표면이 노출되도록 솔더레지스트를 선택적으로 식각하여 솔더레지스트 개구부를 형성하는 단계;
    (b) 상기 솔더레지스트 개구부와 동일위치에 개구부가 형성된 마스크를 상기 솔더레지스트 위에 정렬하여 스퀴즈 페인트 함으로써, 동박패드 표면 위에 형성한 솔더레지스트 개구부 속에 솔더페이스트를 삽입하여 솔더를 형성하는 단계;
    (c) 상기 솔더가 형성된 동박패드를 포함한 동박회로가 아래로 향하도록 기판을 뒤집어서, 상기 솔더가 표면과 접하도록 플레이트 위에 올려놓는 단계;
    (d) 상기 플레이트에 솔더가 접하도록 뒤집어 올려놓은 기판을 가열함으로써, 솔더가 위에서 아래로 내리누르는 하중에 의해 가압된 상태에서 리플로우를 진행함으로써, 코이닝 장비를 이용한 추가의 후속 코이닝 프로세스 없이, 플럭스 배출 프로세스와 솔더 표면을 평탄화하는 프로세스를 동시에 진행하는 단계; 및
    (e) 상기 단계 (d) 과정에 솔더로부터 배출된 플럭스를 제거하는 단계;
    를 포함하는 범프 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 플레이트는 돌출부를 구비하고 있어 상기 단계(d)에서 평탄화되는 범프의 높이가 상기 플레이트의 돌출부의 단차에 의해 결정되는 것을 특징으로 하는 범프 제조방법.
KR1020100102881A 2010-10-21 2010-10-21 플립칩 에스오피 제조방법 KR101143358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100102881A KR101143358B1 (ko) 2010-10-21 2010-10-21 플립칩 에스오피 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102881A KR101143358B1 (ko) 2010-10-21 2010-10-21 플립칩 에스오피 제조방법

Publications (2)

Publication Number Publication Date
KR20120041430A KR20120041430A (ko) 2012-05-02
KR101143358B1 true KR101143358B1 (ko) 2012-05-09

Family

ID=46271638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102881A KR101143358B1 (ko) 2010-10-21 2010-10-21 플립칩 에스오피 제조방법

Country Status (1)

Country Link
KR (1) KR101143358B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431918B1 (ko) 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326853A (ja) * 1994-05-31 1995-12-12 Nippon Avionics Co Ltd プリント配線板のボールバンプ形成方法
KR100429134B1 (ko) 2001-06-28 2004-04-28 동부전자 주식회사 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치
KR20070045349A (ko) * 2004-09-24 2007-05-02 이비덴 가부시키가이샤 도금 방법 및 도금 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326853A (ja) * 1994-05-31 1995-12-12 Nippon Avionics Co Ltd プリント配線板のボールバンプ形成方法
KR100429134B1 (ko) 2001-06-28 2004-04-28 동부전자 주식회사 볼 그리드 어레이 패키지의 볼 어태치를 위한 볼 평탄화 장치
KR20070045349A (ko) * 2004-09-24 2007-05-02 이비덴 가부시키가이샤 도금 방법 및 도금 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431918B1 (ko) 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법

Also Published As

Publication number Publication date
KR20120041430A (ko) 2012-05-02

Similar Documents

Publication Publication Date Title
US20050287705A1 (en) Flip chip on leadframe package and method for manufacturing the same
US7387910B2 (en) Method of bonding solder pads of flip-chip package
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
KR101143358B1 (ko) 플립칩 에스오피 제조방법
CA2541977A1 (en) Vertical removal of excess solder from a circuit substrate
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
KR101069980B1 (ko) 솔더 범프 형성 방법
KR100959856B1 (ko) 인쇄회로기판 제조방법
KR20110013902A (ko) 패키지 및 그 제조방법
JP4946965B2 (ja) 電子部品実装装置及びその製造方法
KR101069973B1 (ko) 범프 형성 장치 및 이를 이용한 범프 형성 방법
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
KR20150030079A (ko) 볼 프레스 장치 및 이를 포함하는 실장처리 시스템
CN112151398B (zh) 一种芯片封装方法
US20170213785A1 (en) Method of forming solder bumps on solid state module including printed cirucuit board
JP4570177B2 (ja) プリント配線基板とチップ部品との接続方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
JP2005268704A (ja) 半導体装置、半導体装置の実装方法及び半導体装置を有する電子機器
KR20100049381A (ko) 범프 형성 방법 및 장치
US20070148950A1 (en) Object and bonding method thereof
JP4618549B2 (ja) バンプ形成方法
JPH09116257A (ja) ハンダバンプ形成方法
KR100608360B1 (ko) 반도체 장치의 솔더 구조물 형성 방법
KR100955603B1 (ko) 솔더범프 형성장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee