JP4570177B2 - プリント配線基板とチップ部品との接続方法 - Google Patents

プリント配線基板とチップ部品との接続方法 Download PDF

Info

Publication number
JP4570177B2
JP4570177B2 JP06022898A JP6022898A JP4570177B2 JP 4570177 B2 JP4570177 B2 JP 4570177B2 JP 06022898 A JP06022898 A JP 06022898A JP 6022898 A JP6022898 A JP 6022898A JP 4570177 B2 JP4570177 B2 JP 4570177B2
Authority
JP
Japan
Prior art keywords
wiring board
chip component
printed wiring
solder paste
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06022898A
Other languages
English (en)
Other versions
JPH11261210A (ja
Inventor
善仁 関
昭夫 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP06022898A priority Critical patent/JP4570177B2/ja
Publication of JPH11261210A publication Critical patent/JPH11261210A/ja
Application granted granted Critical
Publication of JP4570177B2 publication Critical patent/JP4570177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、デジタルビデオカメラ等の電子機器の内部回路を作製する際にプリント配線基板上にエリアアレイチップ部品を搭載するのに好適なプリント配線基板とチップ部品との接続方法に関し、特に、プリント配線基板とチップ部品との間隔を均一にすると共に、これらの電気的接続性の信頼性の向上を図ったプリント配線基板とチップ部品との接続方法に関する。
【0002】
【従来の技術】
近時、電子機器の内部回路の高密度化に伴い、プリント配線基板とチップ部品とを接続する方法として、BGA(Ball Grid Array)、CSP(Chip Sized Package)又はベアチップ(Bare chip)とよばれるチップ部品の下面に電極を配置しこれをプリント配線基板と接続させるエリアバンプ法が採用されてきている。
【0003】
以下、従来の接続方法について説明する。図2は従来のプリント配線基板とチップ部品との接続方法を示す断面図である。従来の接続方法においては、先ず、はんだボールをチップ部品13に設けられた電極又はプリント配線基板14に設けられたランド部に載置する。はんだボールには、例えば、共晶組成を有するSn−38.1質量%Pb合金を使用する。次に、はんだボールがチップ部品13及びプリント配線基板14により挟持された状態でリフローによりはんだボールを溶融させる。この結果、図2に示すように、チップ部品13とプリント配線基板14とがはんだ材11により接続される。
【0004】
図3は他の従来のプリント配線基板とチップ部品との接続方法を示す断面図である。この従来の接続方法においては、先ず、ワイヤボンダ等を使用してチップ部品23の電極に金属バンプ21を形成する。金属バンプ21には、例えば、Auが使用される。このとき、金属バンプ21の高さが揃わないので、次に、Si板等で圧力を加えて押付けるレベリングにより金属バンプ21の高さを揃える。
そして、プリント配線基板24の所定位置に導電性ペースト22を塗布し、図3に示すように、金属バンプ21と導電性ペースト22とを接続する。
【0005】
【発明が解決しようとする課題】
しかしながら、前述の従来の接続方法では、プリント配線基板とチップ部品とを接続する際に重要である配線基板とチップ部品電極との確実な電気的接続性又は配線基板とチップ部品電極との間隔の制御等が十分ではないという問題点がある。
【0006】
はんだボールを使用する方法においては、電気的接続性は良好であるが、はんだボールが溶融するため、配線基板とチップ部品電極との間隔が不均一となりやすい。図4は共晶はんだ材の望ましい形状を示す断面図である。一般的に、共晶はんだ材31により配線基板34とチップ部品33の電極とを接続する際には、図4に示すように、共晶はんだ材31の形状は、配線基板34とチップ部品33の電極との中間部がくびれた鼓形状であることが望ましいとされる。しかし、はんだ材31の形状を前記鼓形状にするためには、リフロー炉内での溶融中に一旦チップ部品33を引き上げる工程が必要となり、製造工程が増加してしまう。
【0007】
一方、金属バンプを使用する方法においては、金属バンプの高さを揃える工程を有しているので、配線基板とチップ部品電極との間隔を制御することは容易であるが、導電性ペーストによる接続であるため、電気的接続が不確実であると共に、接触抵抗の増大の虞がある。
【0008】
本発明はかかる問題点に鑑みてなされたものであって、電気的接続性の信頼性を向上させることができると共に、チップ部品とプリント配線基板との間隔の制御及び位置合わせを容易に行うことができるプリント配線基板とチップ部品との接続方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明に係るプリント配線基板とチップ部品との接続方法は、チップ部品の複数の電極及びこのチップ部品に接続されるプリント配線基板の複数の電極にはんだペーストを塗布する工程と、前記チップ部品の電極及び前記プリント配線基板の電極の対毎にその塗布された前記はんだペーストに前記はんだペーストより融点が高いNiボール又は金めっきが施されたNiボールからなる金属ボールであって粒径が同一のものを挟持させる工程と、リフロー炉により前記はんだペーストの融点以上前記金属ボールの融点未満の温度に昇温し前記はんだペーストを溶融させる工程と、溶融したはんだペーストを凝固させてこの凝固したはんだペーストによりチップ部品とプリント配線基板とを接続すると共に前記金属ボールにより前記チップ部品と前記プリント配線基板とを平行に保持する工程と、を有することを特徴とする。
【0011】
本発明においては、はんだペーストの融点以上金属ボールの融点未満の温度に昇温することにより、金属ボールが溶融しない条件ではんだペーストを溶融させており、更に、粒径が揃った金属ボールを作製することは容易であるため、チップ部品とプリント配線基板との間隔の制御を容易に行うことができる。また、はんだペーストの溶融及び凝固によりチップ部品とプリント配線基板とを接続しているので、電気的接続性の信頼性が極めて高いと共に、接触抵抗が低い。そして、はんだペーストの溶解によるセルフアライメント効果を得ることができるので、チップ部品とプリント配線基板との位置合わせを容易に行うことができる。
【0012】
【発明の実施の形態】
以下、本発明の実施例に係るプリント配線基板とチップ部品との接続方法について、添付の図面を参照して具体的に説明する。図1(a)乃至(d)は本発明の実施例に係る接続方法を工程順に示す断面図である。本実施例においては、先ず、図1(a)に示すように、チップ部品3の電極及びプリント配線基板4の電極にはんだペースト2をスクリーン印刷又はディスペンサにより塗布する。はんだペースト2には、例えば、共晶組成を有するSn−38.1質量%Pb合金を使用する。但し、はんだペースト2の組成は、共晶組成に限定されるものではない。
【0013】
次に、図1(b)に示すように、プリント配線基板4に塗布されたはんだペースト2上に粒径が揃った複数個の金属ボール1をボールプレイサにより載置する。金属ボール1は、例えば、Niボールである。但し、Niボールに限定されるものではなく、これに金めっきされたボール又はCuボール等を使用することもできる。また、金属ボール1をチップ部品3に塗布されたはんだペースト2上に載置してもよい。
【0014】
次いで、図1(c)に示すように、チップ部品3の電極及びプリント配線基板4の電極に塗布されたはんだペースト2に金属ボール1を挟持させ、これらをリフロー炉に挿入してはんだペースト2を溶融させる。このとき、リフロー炉内の温度ははんだペースト2の融点以上であって金属ボール1の融点未満である。このため、金属ボール1は溶融しない。
【0015】
そして、図1(d)に示すように、プリント配線基板4等をリフロー炉から取り出し、はんだペースト2が凝固してチップ部品3とプリント配線基板4とが接続されていることを確認した後、チップ部品3とプリント配線基板4との間に封止材5を充填する。
【0016】
本実施例においては、粒径が揃った金属ボール1を作製することは容易であり、リフロー炉内で溶融しない金属ボール1を使用しているので、従来のはんだボールを使用する方法では制御することが困難であったチップ部品3とプリント配線基板4との間隔を一定にすることができる。
【0017】
また、はんだペースト2の溶融及び凝固によりチップ部品3とプリント配線基板4とを接続しているので、従来の金属バンプ及び導電ペーストを使用する方法と比して電気的接続性の信頼性が極めて高いと共に、接触抵抗が低い。更に、はんだペースト2の溶解によるセルフアライメント効果を得ることができるので、チップ部品3とプリント配線基板4との位置合わせが極めて容易である。
【0018】
また、本実施例には、従来のはんだボールを使用する方法に必要であったチップ部品の引き上げ工程が不要である。また、粒径が揃った金属ボール1を使用しているので、従来の金属バンプを使用する方法に必要であったバンプの高さ調整が不要である。従って、従来の接続方法と比して工程数の削減が可能である。
【0019】
【発明の効果】
以上詳述したように、本発明によれば、 金属ボールが溶融しない条件ではんだペーストを溶融させており、更に、粒径が揃った金属ボールを作製することは容易であるため、チップ部品とプリント配線基板との間隔の制御を容易に行うことができる。また、はんだペーストの溶融及び凝固によりチップ部品とプリント配線基板とを接続しているので、電気的接続性の信頼性が極めて高いと共に、接触抵抗が低い。そして、はんだペーストの溶解によるセルフアライメント効果を得ることができるので、チップ部品とプリント配線基板との位置合わせを容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る接続方法を工程順に示す断面図である。
【図2】従来のプリント配線基板とチップ部品との接続方法を示す断面図である。
【図3】従来のプリント配線基板とチップ部品との接続方法を示す断面図である。
【図4】共晶はんだ材の望ましい形状を示す断面図である。
【符号の説明】
1;金属ボール
2;はんだペースト
3、13、23、33;チップ部品
4、14,24,34;プリント配線基板
5;封止材
11、31;はんだ材
21;金属バンプ
22;導電ペースト

Claims (1)

  1. チップ部品の複数の電極及びこのチップ部品に接続されるプリント配線基板の複数の電極にはんだペーストを塗布する工程と、前記チップ部品の電極及び前記プリント配線基板の電極の対毎にその塗布された前記はんだペーストに前記はんだペーストより融点が高いNiボール又は金めっきが施されたNiボールからなる金属ボールであって粒径が同一のものを挟持させる工程と、リフロー炉により前記はんだペーストの融点以上前記金属ボールの融点未満の温度に昇温し前記はんだペーストを溶融させる工程と、溶融したはんだペーストを凝固させてこの凝固したはんだペーストによりチップ部品とプリント配線基板とを接続すると共に前記金属ボールにより前記チップ部品と前記プリント配線基板とを平行に保持する工程と、を有することを特徴とするプリント配線基板とチップ部品との接続方法。
JP06022898A 1998-03-11 1998-03-11 プリント配線基板とチップ部品との接続方法 Expired - Fee Related JP4570177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06022898A JP4570177B2 (ja) 1998-03-11 1998-03-11 プリント配線基板とチップ部品との接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06022898A JP4570177B2 (ja) 1998-03-11 1998-03-11 プリント配線基板とチップ部品との接続方法

Publications (2)

Publication Number Publication Date
JPH11261210A JPH11261210A (ja) 1999-09-24
JP4570177B2 true JP4570177B2 (ja) 2010-10-27

Family

ID=13136114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06022898A Expired - Fee Related JP4570177B2 (ja) 1998-03-11 1998-03-11 プリント配線基板とチップ部品との接続方法

Country Status (1)

Country Link
JP (1) JP4570177B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287712A (ja) * 2006-04-12 2007-11-01 Oki Electric Ind Co Ltd 半導体装置、半導体装置の実装構造、及びそれらの製造方法
WO2015040714A1 (ja) 2013-09-19 2015-03-26 千住金属工業株式会社 Niボール、Ni核ボール、はんだ継手、フォームはんだ、はんだペースト

Also Published As

Publication number Publication date
JPH11261210A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
US5607099A (en) Solder bump transfer device for flip chip integrated circuit devices
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
JP3202903B2 (ja) 基板上にソルダ・ボールを形成する方法
US5926731A (en) Method for controlling solder bump shape and stand-off height
TW201237976A (en) Bump-on-lead flip chip interconnection
US20040232562A1 (en) System and method for increasing bump pad height
US6319810B1 (en) Method for forming solder bumps
US6380060B1 (en) Off-center solder ball attach and methods therefor
JPWO2006126361A1 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP2003007960A5 (ja)
JPH0810716B2 (ja) 電子パッケージ
JPH08204322A (ja) バンプの形成方法
US20080099535A1 (en) Method for mounting electronic component on substrate and method for forming solder surface
US20020089836A1 (en) Injection molded underfill package and method of assembly
JPH09326416A (ja) 半導体素子の実装方法およびその製品
JP4570177B2 (ja) プリント配線基板とチップ部品との接続方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JPH09246319A (ja) フリップチップ実装方法
JP3180041B2 (ja) 接続端子及びその形成方法
JP3304854B2 (ja) 半田バンプ形成方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法
JP3173109B2 (ja) 半導体素子及びその製造方法
JPH11345826A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080723

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees