KR101431918B1 - 인쇄회로기판 및 인쇄회로기판의 표면처리방법 - Google Patents

인쇄회로기판 및 인쇄회로기판의 표면처리방법 Download PDF

Info

Publication number
KR101431918B1
KR101431918B1 KR1020120157887A KR20120157887A KR101431918B1 KR 101431918 B1 KR101431918 B1 KR 101431918B1 KR 1020120157887 A KR1020120157887 A KR 1020120157887A KR 20120157887 A KR20120157887 A KR 20120157887A KR 101431918 B1 KR101431918 B1 KR 101431918B1
Authority
KR
South Korea
Prior art keywords
lead
free solder
circuit board
printed circuit
pad
Prior art date
Application number
KR1020120157887A
Other languages
English (en)
Other versions
KR20140087509A (ko
Inventor
하경무
이창배
김진구
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120157887A priority Critical patent/KR101431918B1/ko
Priority to JP2013248923A priority patent/JP2014131026A/ja
Priority to US14/143,475 priority patent/US20140182905A1/en
Publication of KR20140087509A publication Critical patent/KR20140087509A/ko
Application granted granted Critical
Publication of KR101431918B1 publication Critical patent/KR101431918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/081—Blowing of gas, e.g. for cooling or for providing heat during solder reflowing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 솔더 레지스트 높이와 동등한 높이의 무연 솔더(Pb-free solder)로 표면 처리된 동박층을 포함하는 인쇄회로기판, 및 인쇄회로기판의 표면처리 방법에 관한 것이다.
본 발명에 따르면, 초 미세 피치(300㎛ 이하) 크기의 패키지 기판이나 인터포저 기판의 표면처리를 저가의 공정으로 쉽게 구현할 수 있다. 또한, 무연 솔더(Pb-free solder)를 사용함으로써 친환경 공정으로 인쇄회로기판의 표면처리를 실현할 수 있고, 고온에 민감한 유기물을 기반으로 하는 패키지 기판이나 인터포저 기판의 표면처리에 용이하다.

Description

인쇄회로기판 및 인쇄회로기판의 표면처리방법{Printed circuit board, and surface treatment method of the printed circuit board}
본 발명은 인쇄회로기판 및 인쇄회로기판의 표면처리방법에 관한 것이다.
전자 산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이에 따라 IC의 I/O 수의 급격한 증가와 더불어 고밀도의 패키징 기술이 요구되고 있으며, 이를 가능하게 하는 중요한 기술 중의 하나가 바로 SIP 패키지(package) 기술이다.
SIP 패키지 기술에 있어서 패키지 기판의 Fine pitch 기술은 IC의 I/O의 급격한 증가로 인한 미세피치화에 적절히 대응 하지 못하고 있는 실정이다. 이에 IC와 패키지 기판 사이의 전기적 연결(Interconnection)을 가능케 하는 기판으로 인터포저(Interposer)가 대두되고 있다.
이런 인터포저 기판의 경우 매우 작은 피치(pitch)와 패드 사이즈를 가지며, 기판 특성상 매우 얇은 두께를 가진다. 또한 유기물을 기반으로 하는 인터포저의 경우 고온 공정 시 열에 의해 심각한 손상을 입을 수 있다. 특히, 이러한 인터포저 기판이나 패키지 기판의 경우 매우 작은 패드 크기와 피치를 갖는다. 그러므로 이런 특수한 기판의 경우 종래의 표면처리 방식으로는 많은 문제가 예상된다.
PCB 표면처리란 인쇄회로기판(PCB)의 동선 회로의 산화방지 및 탑재 부품과의 접속을 용이하게 하기 위해 실시하는 PCB 동 노출 부위 코팅 방식이다. 이러한 PCB 표면처리 방식은 PCB 표면에 IC 및 전자 부품들을 배치하기 위해 개방시켜둔 동박층의 동 노출 부위를 코팅하여 동 노출 부위의 산화를 방지하고, 또 전자 부품 표면 실장 시 IC나 전자부품의 접합력을 강화시켜주는 역할을 한다.
이러한 PCB의 표면처리 방식은 HASL(Hot Air Solder Leveling), 무전해 금(Gold) 도금, OSP(Organic Solderability Preservative), 무전해 주석(Sn) 도금, 무전해 은(Ag) 도금, 무전해 팔라듐(Pd) 도금 등이 있다.
이 중에서, 상기 HASL(Hot Air Solder Leveling)은 용융점 이상의 액체 솔더 코타 위를 PCB 제품이 지나감으로 솔더의 표면 장력에 의한 젖음성을 이용하여 PCB 동박층에 솔더가 코팅되는 방식이다. 그러나, 상기 방법은 균일하게 솔더를 코팅할 수 없기 때문에 미세 피치에는 불가능하고, 또한, 원치 않는 부위에 솔더가 묻어 있는 경우 그 부분만 미세하게 없애기도 어려운 문제가 있다.
한국공개특허 2006-091198
본 발명의 목적은 무연 솔더(Pb-free solder)이용하여 표면처리된 동박층을 포함하는 인쇄회로기판을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 종래　HASL 처리 방식에서 Throughput의 장점을 최대화시켜 초 미세 피치(100㎛ 이하) 크기의 기판 패드에도 표면 처리가 안정적으로 가능한 인쇄회로기판의 표면처리 방법을 제공하는 데 있다.
본 발명에 따른 인쇄회로기판은 솔더 레지스트 높이와 동등한 높이의 무연 솔더(Pb-free solder)로 표면 처리된 동박층을 포함하는 것을 특징으로 한다.
상기 무연 솔더는 Sn을 주성분으로 하며, 여기에 Bi, In, Ag, Zn, 및 Cu 중에서 선택되는 1종 이상을 포함하는 것일 수 있다.
상기 무연 솔더는 융점 110~220℃인 것이 바람직하다.
상기 인쇄회로기판은 패키지 기판 또는 인터포저 기판일 수 있다.
상기 동박층은 패드 크기가 200㎛ 이하이고, 패드 피치가 300㎛ 이하인 미세 피치의 구리 패드가 바람직하다.
또한, 본 발명에 따른 인쇄회로기판의 표면 처리 방법은 동박층 이외의 오픈(open) 패드를 마스크 처리하는 단계, 상기 동박층에 무연 솔더 파우더를 가하는 단계, 상기 마스크를 제거하는 단계, 상기 동박층에 가해진 무연 솔더 파우더를 리플로우시켜 상기 무연 솔더 파우더를 뭉치는 단계, 및 상기 뭉쳐진 무연 솔더 파우더를 고온 수증기 유입 분사법(Hot Air Flux Spray)으로 평탄화시키는 단계를 포함할 수 있다.
상기 동박은 패드 크기가 200㎛ 이하이고, 패드 피치가 300㎛ 이하인 미세 피치의 구리 패드가 바람직하다.
상기 무연 솔더 파우더는 Sn을 주성분으로 하며, 여기에 Bi, In, Ag, Zn, 및 Cu 중에서 선택되는 1종 이상을 포함하는 것일 수 있다.
상기 무연 솔더 파우더는 융점 110~220℃인 것이 바람직하다.
상기 무연 솔더 파우더의 평균 입경은 상기 오픈 패드 지름의 1/2 이하인 것일 수 있다.
상기 리플로우는 상기 무연 솔더 파우더의 용융점 이상에서 수행되는 것일 수 있다.
본 발명에 따르면, 초 미세 피치(300㎛ 이하) 크기의 패키지 기판이나 인터포저 기판의 표면처리를 저가의 공정으로 쉽게 구현할 수 있다.
또한, 무연 솔더(Pb-free solder)를 사용함으로써 친환경 공정으로 인쇄회로기판의 표면처리를 실현할 수 있고, 고온에 민감한 유기물을 기반으로 하는 패키지 기판이나 인터포저 기판의 표면처리에 용이하다.
도 1은 본 발명에 따른 인쇄회로기판의 표면처리 과정을 나타낸 것이고,
도 2는 실시예에 따라 표면처리된 동박층을 포함하는 인쇄회로기판의 동박층 패드의 크기를 측정한 결과이다.
이하에서 본 발명을 더욱 상세하게 설명하면 다음과 같다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명은 인쇄회로기판과 인쇄회로기판의 표면 처리 방법에 관한 것이다.
본 발명에 따른 인쇄회로기판은 솔더 레지스트 높이와 동등한 높이의 무연 솔더(Pb-free solder)로 표면 처리된 동박층을 포함하는 것을 특징으로 한다.
본 발명에서는 인쇄회로기판의 동선 회로의 산화방지 및 탑재 부품과의 접속 용이를 위한 PCB 동 노출 부위의 표면처리를 무연 솔더를 이용하며, 상기 무연 솔더로 표면처리된 동박층은 솔더 레지스트의 높이와 동등한 높이를 가지는 데 특징이 있다.
상기 무연 솔더로 표면처리된 동박층의 높이가 솔더 레지스트의 높이와 동등하게 되면 프리 솔더 상부에 범프 형성시 딤플(dimple) 형성을 방지함으로써 칩과 기판 사이의 인터커넥션 보이드를 방지할 수 있는 효과를 가진다.
본 발명에 따른 상기 무연 솔더(Pb-free solder)는 Sn을 주성분으로 하며, 여기에 Bi, In, Ag, Zn, 및 Cu 중에서 선택되는 1종 이상을 포함하는 것으로, 예를 들어, SnCu, SnZn, SnBi, SnAg, SnAgCu 등이 있으나 이에 한정되는 것은 아니다.
본 발명에 따른 표면 처리는 납(Pb) 성분을 포함하지 않는 무연-솔더를 이용하는 것이므로, 친환경 공정으로 인쇄회로기판의 표면처리를 실현할 수 있고, 고온에 민감한 유기물을 기반으로 하는 패키지 기판이나 인터포저 기판의 표면처리에 용이하다.
또한, 상기 무연 솔더는 융점이 110 ~220℃인 저융점 솔더를 이용하는 것이 유기판이 받는 열적 스트레스를 줄일 수 있는 점에서 바람직하다.
또한, 본 발명에 따른 상기 무연 솔더는 평균 입경이 오픈 패드 지름의 1/2 이하인 것이 바람직한데, 이는 본 발명의 무연 솔더가 상기 구리 패드 내에 적절하게 프리-솔더링(pre-soldering)될 수 있도록 그 크기를 조절하여 사용하는 것이 바람직하다.
또한, 본 발명에 따른 상기 인쇄회로기판은 패키지 기판 또는 인터포저 기판일 수 있으나, 특별히 이에 한정되는 것은 아니며, 미세한 피치 크기를 가지는 모든 기판에 사용할 수 있다.
본 발명의 상기 동박층은 패드 크기가 200㎛ 이하이고, 패드 피치가 300㎛ 이하인 미세 피치의 구리 패드가 바람직하게 이용될 수 있다.
또한, 본 발명에 따른 인쇄회로기판의 표면 처리는 동박층 이외의 오픈(open) 패드를 마스크 처리하는 단계, 상기 동박층에 무연 솔더 파우더를 가하는 단계, 상기 마스크를 제거하는 단계, 상기 동박층에 가해진 무연 솔더 파우더를 리플로우시켜 상기 무연 솔더를 뭉치는 단계, 및 상기 뭉쳐진 무연 솔더 파우더를 고온 수증기 유입 분사법(Hot Air Flux Spray)으로 평탄화시키는 단계를 거쳐 제조될 수 있다.
구체적으로는, 본 발명에 따른 인쇄회로기판의 표면 처리 공정을 나타낸 다음 도 1을 참조하여 설명한다.
먼저, 인터포저 기판(110)의 미세한 피치(A, 패드 크기 200㎛ 이하, 패드 피치 300㎛ 이하)의 구리 패드(111)가 적절하게 프리-솔더링(Pre-soldering) 될 수 있도록 파우더 형태의 무연 솔더(112)를 사용한다. 이때, 상기 무연 솔더(112) 파우더의 크기는 오픈 패드 지름(Diameter)의 1/2 이하 사이즈(오픈 패드는 100㎛ 이하)를 가지도록 하여 패드 안에 충분한 양이 들어 갈 수 있도록 한다.
그리고 상기 무연 솔더 파우더(112)가 기판(110)의 불필요한 부분에 묻지 않고, 프리-솔더링이 진행되어야 할 인터포저 기판의 오픈 패드가 존재하는 적절한 위치에 놓이게 하기 위해 마스크(113, 구리 패드가 존재하는 칩 단위의 부분으로　오픈한다)로 스크린한다.
기존의 솔더 디핑(Solder Dipping)이나 솔더 프린팅(Solder Printing)을 이용하여 고밀도의 미세 피치와 크기를 갖는 PCB(Interposer)를 프리-솔더링을 실시할 경우 매우 작은 오픈 패드는 솔더가 효과적으로 웨팅되지 않을 수 있다. 그러나, 본 발명과 같이 마스크를 이용하는 경우, 미세한 피치와 크기를 가지는 PCB에서도 프리-솔더링을 효과적으로 진행할 수 있다.
본 발명에서는, 무연 솔더(112) 파우더를 뿌리기 전에 솔더링시 무연 솔더(112) 파우더가 잘 웨팅(wetting)되게 하기 위해 유성(油性)의 플럭스를 스프레이　방식으로 분사하며, 플럭스가 활성화될 수 있도록 미리 기판을 적절한 온도로 승온시킨다.
그 다음, 상기 마스크(113)를 제거하고 적절한 온도로 승온하여 리플로우를 통해 무연 솔더 파우더(112)가 구리 패드(111)에 잘 웨팅되어 상기 무연 솔더 파우더(112)를 뭉치도록 하는 단계이다. 이때, 용융 솔더가 형성되어 상기 구리 패드(111)를 가득 메우게 되고, 여분의 용융 솔더가 기판의 패시베이션층 위로 넘쳐 올라가게 된다.
그 다음으로, 상기 뭉쳐진 무연 솔더 파우더(112)에 고온 수증기 유입 분사(115, Hot Air Flux Spray)를 통하여 불필요한 무연 솔더 파우더(112)를 제거하여 솔더를 평탄화시킨다. 이때, 구리 패드(111)의 범위를 한정하는 외부 패시베이션(Pasivasion)의 적절한 두께와 고온 수증기 유입 분사의 분사 각도를 조절하여 프리-솔더의 높이와 평탄화시킨다.
상기 무연 솔더 파우더(112)는 각 솔더의 용융점 이상에서 리플로우를 실시하는 것이 바람직하다.
이하에서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되어서는 안 된다.
실시예
다음 도 1과 같은 공정을 따라 본 발명에 따른 인쇄회로기판의 표면처리를 수행하였다.
먼저, 구리 회로가 인쇄된 인쇄회로기판에, 상기 구리 동박층 이외의 Cu 패드가 드러난 부분을 마스크 처리하였다.
그 다음, 솔더 파우더가 잘 웨팅되도록 유성(油性)의 특수 플럭스를 스프레이 방식으로 상기 구리 동박층에 분사시켰다.
또한, 상기 동박층에 상기 오픈 패드 지름의 1/3 크기(60 ㎛)를 가지는 무연 솔더 파우더(SnBi, 융점 138 ℃)를 충진시키고, 상기 마스크를 제거시켰다.
상기 동박층에 가해진 무연 솔더를 160℃에서 1분 이하 동안 리플로우시켜 상기 무연 솔더가 잘 뭉쳐지도록 하고, 상기 뭉쳐진 무연 솔더에 고온 수증기를 분사(Hot Air Flux Spray)시켜 평탄화시킴과 동시에, 페시베이션층에 묻어 있는 무연 솔더를 제거시켜, 솔더 레지스트 높이와 동등한 높이의 무연 솔더(Pb-free solder)로 표면 처리된 동박층을 가지도록 인쇄회로기판의 표면처리를 수행하였다.
비교예
상기 뭉쳐진 무연 솔더에 고온 수증기를 분사시켜(Hot Air Flux Spray) 평탄화시키는 대신에 종래 HASL(Hot Air Solder Leveling) 방법으로 평탄화시키는 것을 제외하고는, 상기 실시예와 동일한 방법으로 인쇄회로기판의 표면처리를 수행하였다.
실험예 : 표면처리한 인쇄회로기판의 패턴 크기 측정
상기 실시예와 비교예에 따라 표면처리된 동박층을 포함하는 인쇄회로기판의 동박층 패드의 크기를 측정하였으며, 그 결과를 다음 표 1과 다음 도 2에 나타내었다.
동박층 패드 크기
실시예 200㎛ 이하
비교예 400㎛ 이상
상기 표 1과 다음 도 2를 참조하면, 본 발명의 HAFS 방법으로 표면처리된 동박층은 그 패드 크기가 200㎛ 이하로 매우 미세한 반면, 종래 HASL 방법으로 표면처리된 동박층의 패드는 400㎛ 이상인 것으로 측정되었다.
이러한 결과로부터, 본 발명의 방법으로 인쇄회로기판의 동박 회로를 표면처리를 효과적으로 수행할 수 있어 동선 회로의 산화방지 및 탑재 부품과의 접속을 용이하게 할 수 있다.
110 : 기판
111 : 구리 패드
112 : 무연 솔더
113 : 마스크
114 : 플럭스
115 : 고온 수증기 유입 분사

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 패드 크기가 200㎛ 이하이고, 패드 피치가 300㎛ 이하인 미세 피치의 구리 패드 이외 영역을 마스크 처리하는 단계,
    상기 구리 패드에 무연 솔더 파우더를 가하는 단계,
    상기 마스크를 제거하는 단계,
    상기 구리 패드에 가해진 무연 솔더 파우더를 리플로우시켜 상기 무연 솔더 파우더를 뭉치는 단계, 및
    상기 뭉쳐진 무연 솔더 파우더를 고온 수증기 유입 분사(Hot Air Flux Spray)로 평탄화시키는 단계를 포함하는 인쇄회로기판의 표면 처리 방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 무연 솔더 파우더는 Sn을 주성분으로 하며, 여기에 Bi, In, Ag, Zn, 및 Cu 중에서 선택되는 1종 이상을 포함하는 것인 인쇄회로기판의 표면 처리 방법.
  9. 제6항에 있어서,
    상기 무연 솔더 파우더는 융점 110~220℃인 저융점 솔더를 이용하는 것인 인쇄회로기판의 표면 처리 방법.
  10. 제6항에 있어서,
    상기 무연 솔더 파우더의 평균 입경은 상기 오픈 패드 지름의 1/2 이하인 것인 인쇄회로기판의 표면 처리 방법.
  11. 제6항에 있어서,
    상기 리플로우는 상기 무연 솔더 파우더의 용융점 이상에서 수행되는 것인 인쇄회로기판의 표면 처리 방법.
KR1020120157887A 2012-12-31 2012-12-31 인쇄회로기판 및 인쇄회로기판의 표면처리방법 KR101431918B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120157887A KR101431918B1 (ko) 2012-12-31 2012-12-31 인쇄회로기판 및 인쇄회로기판의 표면처리방법
JP2013248923A JP2014131026A (ja) 2012-12-31 2013-12-02 印刷回路基板及び印刷回路基板の表面処理方法
US14/143,475 US20140182905A1 (en) 2012-12-31 2013-12-30 Printed circuit board and surface treatment method of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157887A KR101431918B1 (ko) 2012-12-31 2012-12-31 인쇄회로기판 및 인쇄회로기판의 표면처리방법

Publications (2)

Publication Number Publication Date
KR20140087509A KR20140087509A (ko) 2014-07-09
KR101431918B1 true KR101431918B1 (ko) 2014-08-19

Family

ID=51015855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157887A KR101431918B1 (ko) 2012-12-31 2012-12-31 인쇄회로기판 및 인쇄회로기판의 표면처리방법

Country Status (3)

Country Link
US (1) US20140182905A1 (ko)
JP (1) JP2014131026A (ko)
KR (1) KR101431918B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110839322A (zh) * 2018-08-17 2020-02-25 神讯电脑(昆山)有限公司 防止pcb板上螺孔与铜箔氧化的装置及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091198A (ko) * 2005-02-14 2006-08-18 이창석 무납 쏠더를 이용한 인쇄회로기판 표면처리 방식
KR20110013902A (ko) * 2009-08-04 2011-02-10 삼성전기주식회사 패키지 및 그 제조방법
US20110175223A1 (en) 2005-05-19 2011-07-21 Wood Alan G Stacked Semiconductor Components Having Conductive Interconnects
KR101143358B1 (ko) 2010-10-21 2012-05-09 아페리오(주) 플립칩 에스오피 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546065A (en) * 1983-08-08 1985-10-08 International Business Machines Corporation Process for forming a pattern of metallurgy on the top of a ceramic substrate
TW271496B (ko) * 1994-06-09 1996-03-01 Samsung Electronics Co Ltd
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3549017B2 (ja) * 2000-07-21 2004-08-04 松下電器産業株式会社 フリップチップ実装方法
JP4923336B2 (ja) * 2001-04-10 2012-04-25 日本電気株式会社 回路基板及び該回路基板を用いた電子機器
US7554039B2 (en) * 2002-11-21 2009-06-30 Hitachi, Ltd. Electronic device
US6924440B2 (en) * 2003-03-28 2005-08-02 Sony Corporation Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board
US20060158784A1 (en) * 2005-01-18 2006-07-20 Arya Satya P Method and apparatus for extending a cover layer formation with respect to a solder pad portion on an electrical lead suspension
TWI305115B (en) * 2006-04-14 2009-01-01 Gigno Technology Co Ltd Glass circuit board and manufacturing method thereof
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
JP2008147458A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp プリント配線板およびその製造方法
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
KR100923501B1 (ko) * 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법
KR100962370B1 (ko) * 2008-04-02 2010-06-10 삼성전기주식회사 솔더 볼 부착 지그 및 이를 이용한 반도체 장치 제조방법
JP2010073872A (ja) * 2008-09-18 2010-04-02 Sumitomo Bakelite Co Ltd 半田の接続方法および電子機器
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
JP2011253853A (ja) * 2010-05-31 2011-12-15 Sony Corp はんだ接合方法
US20130069680A1 (en) * 2011-09-16 2013-03-21 Cascade Microtech, Inc. Risers including a plurality of high aspect ratio electrical conduits and systems and methods of manufacture and use therof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091198A (ko) * 2005-02-14 2006-08-18 이창석 무납 쏠더를 이용한 인쇄회로기판 표면처리 방식
US20110175223A1 (en) 2005-05-19 2011-07-21 Wood Alan G Stacked Semiconductor Components Having Conductive Interconnects
KR20110013902A (ko) * 2009-08-04 2011-02-10 삼성전기주식회사 패키지 및 그 제조방법
KR101143358B1 (ko) 2010-10-21 2012-05-09 아페리오(주) 플립칩 에스오피 제조방법

Also Published As

Publication number Publication date
JP2014131026A (ja) 2014-07-10
KR20140087509A (ko) 2014-07-09
US20140182905A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
US8610285B2 (en) 3D IC packaging structures and methods with a metal pillar
KR100722645B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
US7781232B2 (en) Method to recover underfilled modules by selective removal of discrete components
US5615827A (en) Flux composition and corresponding soldering method
KR100737498B1 (ko) 반도체 소자의 실장 방법 및 실장 구조
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
WO2021059047A1 (en) Prevention of bridging between solder joints
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
KR20090039740A (ko) 땜납 회로 기판의 제조 방법
US20120161312A1 (en) Non-solder metal bumps to reduce package height
Hong et al. MLCC Solder joint property with vacuum and hot air reflow soldering processes
US20140362550A1 (en) Selective wetting process to increase solder joint standoff
KR101431918B1 (ko) 인쇄회로기판 및 인쇄회로기판의 표면처리방법
KR101062706B1 (ko) 땜납 분말의 부착 방법 및 납땜 전자 회로 기판의 제조 방법
US6790758B2 (en) Method for fabricating conductive bumps and substrate with metal bumps for flip chip packaging
JP2014045190A (ja) 印刷回路基板の製造方法
US20090301760A1 (en) Method of Soldering a Module Board
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
US8604356B1 (en) Electronic assembly having increased standoff height
KR100567103B1 (ko) 플립칩 범프 형성 방법
JP2013004738A (ja) 配線基板の製造方法
KR20130006139A (ko) 인쇄회로기판의 제조방법
JP2006210707A (ja) 電子部品実装回路基板の製造方法
JP2010283133A (ja) 電極バンプの形成方法および半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee