TWI382799B - 貫孔之填充方法 - Google Patents

貫孔之填充方法 Download PDF

Info

Publication number
TWI382799B
TWI382799B TW095149153A TW95149153A TWI382799B TW I382799 B TWI382799 B TW I382799B TW 095149153 A TW095149153 A TW 095149153A TW 95149153 A TW95149153 A TW 95149153A TW I382799 B TWI382799 B TW I382799B
Authority
TW
Taiwan
Prior art keywords
current density
hole
plating
filling
substrate
Prior art date
Application number
TW095149153A
Other languages
English (en)
Other versions
TW200735740A (en
Inventor
Mashino Naohiro
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200735740A publication Critical patent/TW200735740A/zh
Application granted granted Critical
Publication of TWI382799B publication Critical patent/TWI382799B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/026—Electroplating of selected surface areas using locally applied jets of electrolyte
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

貫孔之填充方法
本揭示案係關於一種填充貫孔之方法，且更明確地說，係關於一種使用一金屬薄膜藉由電解電鍍來以一電鍍金屬填充一貫孔之貫孔填充方法，藉由該金屬薄膜來覆蓋一在其中形成該貫孔之基板的整個表面使其作為一電源饋入層。
在一用於一半導體裝置等之電子組件的基板中，一延伸穿過該基板之介層形成且形成於該基板之兩個表面上的導線圖案被電連接。
此介層之一形成方法包括(例如)一藉由電解電鍍來以一電鍍金屬填充一延伸穿過一基板之貫孔來形成該介層的方法。此方法展示於圖4中。在圖4中所示之方法中，如圖4(a)中所示，在一圓柱形貫孔102被首先形成於一由絕緣材料所製成之基板100中後，如圖4(b)中所示，一薄的薄膜金屬層104藉由無電極電鍍而被形成於包括貫孔102之一內壁表面的基板100之表面上。
另外，執行使用薄的薄膜金屬層104作為電源饋入層之電解電鍍且一電鍍金屬層106形成於貫孔102之內壁表面及薄的薄膜金屬層104之暴露表面上。首先進行此電解電鍍以使得形成於貫孔102之內壁表面上的電鍍金屬層之厚度(tin )等於形成於一基板表面上之電鍍金屬層之厚度(tout )，如圖4(c)中所示，在該基板表面中貫孔102為開放的。
當進行此電解電鍍時，如圖4(d)中所示，達到一在其中即使在進一步執行電解電鍍之情況下貫孔102之內徑不減小的接縫直徑。此處，在本說明書中，術語“接縫直徑”意謂在貫孔之電解電鍍中，貫孔不再以電鍍金屬填充(或貫孔之內徑不再減小)的限制(或在貫孔之中央中保留/形成的空間)。
即使當電解電鍍在貫孔102之內徑因而達到接縫直徑後在相同條件下持續進行時，雖然貫孔102之內徑不增加，但電流密度集中於貫孔102之開口的轉角附近，且貫孔102之開口之轉角附近填充有電鍍金屬，且如圖4(e)中所示一孔隙108形成於一介層之中央附近。
此接縫直徑傾向於隨著電解電鍍之電流密度變高而變大，以使得一貫孔藉由低電流密度之電解電鍍來以電鍍金屬填充以形成一無諸如孔隙之缺陷之介層。
然而，當藉由電解電鍍對貫孔之電鍍填充係在低電流密度執行時，完成該填充要花費較長時間。
此外，介層隨著佈線圖案因近年來半導體裝置之大規模整合等之精細度而變更精細。作為此之結果，一形成該介層之貫孔亦變精細，且當變精細之貫孔藉由電解電鍍來以電鍍金屬填充時，必須採用一較低電流密度且花費較長時間來完成對該貫孔之填充。
關於填充相關技術之貫孔之此方法，一藉由電解電鍍來填充一貫孔之方法(其中，如圖5中所示，電極極性係週期性地反轉)提出於以下專利參考案1中。
在此電解電鍍中，藉由以預定時間間隔施加反電解歷時一小段時間，一吸附至一貫孔之一開口附近之薄的薄膜金屬層的組件被剝離且在正電解時貫孔之內部的極化電阻保持低於在該開口附近之極化電阻，且具有均一厚度之電鍍金屬層試圖形成於該貫孔內部。
[專利參考案1]國際公開案第03/033775號，小冊子。
根據專利參考案1中所提出之電解電鍍，可形成貫孔之內部完全被一電鍍金屬填充之介層，即使一電流密度在正電解時係相對增加亦如此。
然而，在此電解電鍍中，反電解被施加且電鍍金屬層之一部分被剝離，且有必要在正電解時將貫孔內部之極化電阻保持低於該開口附近之極化電阻，因此有必要精確地控制施加反電解之時間及時序。
作為此之一結果，結合作為電解電鍍裝置之複雜性，藉由此電解電鍍來以電鍍金屬填充貫孔之方法實際上難以在工業上使用。
本發明之具體例提供一種貫孔填充方法，其可減少完成以電鍍金屬填充貫孔所花費的時間且易於在工業上使用。
作為為了解決問題而進行研究之結果，本發明之發明者已發現以下事實：與以一低電流密度持續電解電鍍之情況相比，完成以一電鍍金屬對一貫孔之填充所花費的電鍍時間可藉由切換至一低電流密度之電解電鍍直至貫孔之直徑達到接縫直徑時，甚至直至在電解電鍍以高電流密度被執行於在開始電鍍時在其中形成貫孔之基板上且已達到本發明時而減少。
亦即，根據本發明之一或多個具體例為一種填充貫孔之方法，其特徵在於：在藉由電解電鍍以一電鍍金屬填充一形成於一基板中之貫孔的情況下，當該電解電鍍係以保持恆定為該電解電鍍之電流密度的電流密度執行時，該電解電鍍由一高於能夠充分填充該貫孔之恆定電流密度的高電流密度來開始，且該電解電鍍藉由改變為一低於該高電流密度之電流密度而持續，直至達到即使在該高電流密度之電解電鍍開始後該電解電鍍持續時一內徑不減小的接縫直徑之形成為止。
在本發明中，將一以之由形成於一貫孔之一內壁表面上之一電鍍金屬層之厚度(tin )與形成於一在其中貫孔為開放的基板表面上之電鍍金屬層之厚度(tout )之間的比率[(tin /tout )×100]表示的分佈力之初始值可維持90%或更大的高電流密度用作該高電流密度，且藉此貫孔必然可以一電鍍金屬來填充。
另外，一電流密度自一初始高電流密度被逐步改變為恆定電流密度之電流密度或更小，且藉此該電流密度可容易地被改變。
尤其較佳的係一貫孔應設定為一具有60至70 μ m之內徑的貫孔，且當該內徑藉由形成於該貫孔之內壁表面上之電鍍金屬層而達到約10 μ m時，電流密度應被設定為0.9 A/cm2 或更小。
同樣，將一在其中形成複數個具有相同內徑之貫孔的基板用作一基板，且隨後自一初始高電流密度逐步改變為恆定電流密度之電流密度或更小，且藉此該等貫孔可容易地以一電鍍金屬來填充。
另一方面，將一在其中形成複數個具有不同內徑之貫孔的基板用作一基板，且在完成以一電鍍金屬對該基板的具有小內徑之貫孔所組成的小內徑貫孔群之填充後，完成以一電鍍金屬對由具有大內徑之貫孔所組成的大內徑貫孔群之填充，且藉此，亦可以該電鍍金屬來填充複數個具有不同內徑之貫孔。
在此種情況下，在其電流密度自一高電流密度依序地減小的同時執行小內徑貫孔群之電解電鍍，且在完成以一電鍍金屬對該小內徑貫孔群的填充後，將該電流密度改變為一高於完成該小內徑貫孔群之填充的填充電流密度之電流密度，且隨後在其電流密度自該高電流密度依序減小的同時執行對該大內徑貫孔群之電解電鍍，且完成以一電鍍金屬對該大內徑貫孔群之填充，且藉此複數個具有不同內徑之貫孔可以該電鍍金屬來充足地填充。同樣，電鍍時間可減少。
此處，形成相同貫孔群之貫孔的內徑之間的差異被設定為小於10 μ m，且藉此，相同貫孔群中之所有貫孔可藉由在一電流密度自一高電流密度依序地減小的同時所執行的電解電鍍來以一電鍍金屬充足地填充。
另外，在小內徑貫孔群中具有最大內徑的貫孔之內徑與大內徑貫孔群中具有最小內徑的貫孔之內徑之間的差異被設定為10 μ m或更大，且藉此，大內徑貫孔群中之貫孔可藉由在電流密度改變為一高於以之完成該小內徑貫孔群之填充的填充電流密度之電流密度後而自此高電流密度依序地減小的同時所執行的電解電鍍以一電鍍金屬來充足地填充。
在本發明中，在一電鍍液被噴塗於一基板之一電鍍目標表面上的同時而執行電解電鍍之情況下，該電鍍液係自形成於與在一用於供應該電鍍液之第一供應管中的裝設成U型的第二供應管之電鍍目標表面平行裝設的一平行部分中的複數個噴射開口而被噴塗，且藉此，該電鍍液可自該等噴射開口中之每一者被均一地噴塗。
在此種情況下，在其中形成複數個噴射開口之第二供應管的平行部分被配置於一基板之兩側中，以使得一電鍍液可被噴塗於該基板之兩側之電鍍目標表面上，且同樣，平行部分中之每一者被裝設於自噴射開口所噴射之電鍍液之射流不相互抵消的位置處，且藉此，該電鍍液可均勻地噴塗於形成於該基板中之貫孔上。
通常，在藉由對在其中形成貫孔之基板執行電解電鍍而以電鍍金屬填充貫孔之情況下，一即使在電解電鍍持續時內徑不減小的接縫直徑傾向於隨著電流密度增加而增加。
此接縫直徑出現的原因被認為如下。亦即，由於因電鍍金屬之沉澱以細化該貫孔之內徑而減小在一貫孔中循環一電鍍液的量，且發生每單位時間沉澱於內壁表面上的該貫孔之內部的電鍍液中之金屬離子的沉澱量大於每單位時間在該貫孔中循環之電鍍液之金屬離子量的情形。作為此之一結果，在貫孔中所循環之電鍍液中的金屬離子最終被消耗於該貫孔之開口之周邊邊緣附近，且該等金屬離子實質上在該貫孔之內部的電鍍液中消失，且可能達到即使電解電鍍持續時內徑不減小的接縫直徑。
此接縫直徑傾向於隨電流密度增加而增加之事實係因為在電鍍液中之金屬離子之消耗的量增加。作為此之一結果，在該貫孔之內部之電鍍液中每單位時間沉澱於內壁表面上之金屬離子的沉澱量變得大於在該貫孔中每單位時間所循環之電鍍液的金屬離子量的情形可能較早地發生，此係因為電解電鍍係在電流密度增加時開始。
在此方面，在本發明中，當電解電鍍係以一保持恆定之電流密度執行時在電解電鍍在一高於能夠充分填充一貫孔之恆定電流密度的高電流密度下開始後，將該電流密度改變為一低於該高電流密度之電流密度，直至達到在開始該電流密度時的接縫直徑。作為此之一結果，在電解電鍍中之接縫直徑可依序地變細且貫孔可以一電鍍金屬來填充。
另外，在本發明中，以一電鍍金屬對一貫孔的填充係藉由一高於恆定電流密度之高電流密度之電解電鍍開始，因此與藉由持續執行恆定電流密度之電解電鍍來以電鍍金屬填充一貫孔之情況相比，可減少完成以該電鍍金屬對該貫孔之填充所花費的時間。
同樣，電解電鍍之恆定電流密度及高電流密度可在先前容易地以實驗方法獲得，且同樣，若自該高電流密度改變為一低電流密度之時序係在先前以實驗方法獲得，則該時序可藉由自該電解電鍍之開始而流逝之時間來容易地管理。
作為此之一結果，根據本發明，與一相關技術電解電鍍裝置可適當地作為一電解電鍍裝置之事實結合，可減少完成以一電鍍金屬對一貫孔之填充所花費之時間且其易於在工業上使用。
在本發明中，當以一保持恆定之電流密度來執行電解電鍍時，有必要藉由一高於能夠充分填充一貫孔之恆定電流密度的高電流密度來開始電解電鍍。
較佳地，當複數個具有相同直徑之貫孔形成於一基板中時，此恆定電流密度應為一考慮到內徑等之變化的電流密度。
同樣，較佳採用一以之由形成於一貫孔之一內壁表面上之一電鍍金屬層之厚度(tin )與形成於在其中此貫孔為開放的基板表面上之一電鍍金屬層之厚度(tout )之間的一比率[(tin /tout )×100]所表示之分佈力之初始值變為90%或更大的高電流密度作為高於此恆定電流密度之高電流密度。在此高電流密度之電解電鍍中，自該電解電鍍之開始時，可使形成於一貫孔之內壁表面上之電鍍金屬層之厚度幾乎等於在該貫孔之開口周邊邊緣附近形成於一基板表面上的電鍍金屬層的厚度，且該貫孔必然可以一電鍍金屬來填充。
另外，在本發明中，重要的係，藉由改變為一低於此高電流密度之電流密度來持續該電鍍電解，直至達到一即使在該高電流密度之電解電鍍開始後該電解電鍍持續時內徑不減小的接縫直徑的形成為止。此係因為藉由此電流密度之改變，該接縫直徑可變細以持續該電解電鍍。當具有相同直徑之複數個貫孔形成於一基板中時，較佳決定考慮到內徑等之變化的此電流密度的改變之時序，且該時序可由自該電解電鍍之開始所消逝的時間來管埋。
同樣，電流密度之改變可持續或逐步地進行，且易於自該初始高電流密度逐步改變為該恆定電流密度之電流密度或更小。
另外，此接縫直徑係藉由在一保持恆定之電流密度時對在其中形成一經填充之貫孔的基板執行電解電鍍來以實驗方法獲得。
當對在其中形成複數個具有相同直徑之貫孔的基板執行電解電鍍且以一電鍍金屬來填充該等貫孔時，例如，將形成於基板中具有300 μ m之厚度的貫孔設定為一具有60至70 μ m之內徑的貫孔且當該內徑藉由形成於此貫孔之一內壁表面上之一電鍍金屬層而達到約10 μ m時，一電流密度被設定為0.9 A/cm2 或更小，且藉此，該貫孔必然可以該電鍍金屬來填充。
圖3中所示之電鍍裝置可較佳被用作一用於實施根據本發明之填充該貫孔的方法的電鍍裝置。
在圖3中所示之電鍍裝置中，如圖3(a)中所示，將一在其中形成具有相同直徑之複數個貫孔14，14...之基板12浸入一容納於一電鍍槽10中的電鍍液中。此基板12之包括貫孔14之內壁表面的一表面覆蓋有一藉由無電極電鍍所形成之金屬薄膜層(未圖示)且被電連接至一DC電源(未圖示)之陰極。陽極16，16配置於此基板12之兩側中，且用於將電鍍液噴塗於基板12之電鍍目標表面中之每一者上的複數個噴射開口18，18...係沿著基板12之在陽極16與基板12之一側之間及在陽極16與基板12之另一側之間的電鍍目標表面中之每一者而形成。
如圖3(b)中所示，複數個噴射開口18，18...係形成於與在用於供應電鍍液之第一供應管20中裝設成U型之第二供應管22之基板12的電鍍目標表面平行所裝設的平行部分22a中。作為此之一結果，電鍍液對形成於第二供應管22之平行部分22a中之噴射開口18，18...中之每一者所施加的壓力可幾乎相等且幾乎相等量之電鍍液可自噴射開口18中之每一者噴射出。
另外，如圖3(a)中所示，配置於基板12之兩側中之第二供應管22之平行部分22a被裝設於一自噴射開口18，18所噴射之電鍍液的射流不相互抵消的位置，且基板12亦如右箭頭A所示而擺動。
作為此之一結果，根據圖3中所示之電鍍裝置，電鍍液可均勻地噴射於基板12之兩側之電鍍目標表面上。
使用圖3中所示之電鍍裝置，藉由圖1(a)至圖1(d)之電流密度隨時間之改變而對在其中形成複數個具有60 μ m內徑之貫孔的基板12執行電解銅電鍍，且該等貫孔中之每一者以一電鍍銅來填充。
如圖1(d)中所示，當電解電鍍係以在此貫孔中保持恆定之電流密度來執行時，能夠充分填充貫孔之恆定電流密度為0.7 A/cm2 (在下文中，“A/cm2 ”可稱為ASD)。在圖1(d)中所示之恆定電流密度之電解銅電鍍中，完成以電鍍銅對貫孔之填充所需的時間長達4.75小時。
另一方面，在圖1(a)中所示之電流密度隨時間而改變的電解銅電鍍中，在開始該電解銅電鍍時之電流密度被設定為1.84 ASD且在自該電解銅電鍍開始已消逝1.75小時之時間點時，該電流密度減小至0.7 ASD且該電解銅電鍍持續進行0.25小時且結束。
在圖1(a)中所示之此電解銅電鍍中，結束該電解銅電鍍所花費之時間可減少至2小時，但一孔隙形成於以一電鍍銅所填充之一貫孔內。
在圖1(a)中所示之電流密度隨時間的此改變中，一貫孔之一內徑已形成為細於在減小電流密度之時間點時具有一1.84 ASD之電流密度的貫孔之接縫直徑。作為此之一結果，即使減小電流密度且執行電解銅電鍍，但此接縫直徑不可能被完全消除且有可能留下一孔隙。
在相對於圖1(a)中所示之電流密度隨時間而改變的圖1(b)中所示之電流密度隨時間而改變的電解銅電鍍中，在開始該電解銅電鍍時之電流密度被設定為1.84 ASD，且在自該電解銅電鍍開始已消逝0.5小時之時間點時，該電流密度減小至1.5 ASD且接著該電流密度在1.25 ASD及1.0 ASD兩級依序地減小且被設定為0.7 ASD，其在自該電解銅電鍍開始已消逝2小時之時間點時的恆定電流密度。另外，該電流密度被設定為0.5 ASD，其為低於在自該電解銅電鍍開始已消逝2.25小時之時間點時的恆定電流之電流密度。在圖1(b)中所示之電流密度隨時間而改變的電解銅電鍍中，電解銅電鍍時間為3小時。與圖1(d)中所示之電解銅電鍍時間相比，該電解銅電鍍時間可減少約37%。
檢查在該電解銅電鍍已結束之基板中以電鍍銅對貫孔之填充狀態，且貫孔以電鍍銅來充足地填充，而沒有諸如孔隙之缺陷。
接下來，在圖1(c)中所示之電流密度隨時間而改變的電解銅電鍍中，相對於圖1(b)中所示之電流密度隨著時間的改變，在開始該電解銅電鍍時之電流密度減小至1.2 ASD。在開始該電解銅電鍍時之此電流密度在1.0 ASD及0.9 ASD兩級依序地減小且被設定為0.7 ASD，其為自電解銅電鍍開始已消逝2.25小時之時間點時的恆定電流。
在圖1(c)中所示之電流密度隨時間而改變之電解銅電鍍中，電流密度進一步被設定為0.5 ASD，其為低於在自該電解銅電鍍開始已消逝2.75小時之時間點時的恆定電流密度之電流密度。在圖1(c)中所示之電流密度隨時間而改變之電解銅電鍍中，電解銅電鍍時間為4小時。與圖1(d)中所示之電解銅電鍍時間相比，該電解銅電鍍時間可減少約16%。
檢查一在該電解銅電鍍已結束之基板中以電鍍銅對貫孔之填充狀態，且貫孔以該電鍍銅來充分填充而沒有諸如孔隙之缺陷。
在圖1(b)及圖1(c)中所示之電流密度隨時間而改變的電解銅電鍍中，相對於在其中形成複數個具有40 μ m之內徑的貫孔的基板12，該等貫孔可以電鍍銅來充分填充而沒有諸如孔隙之缺陷。
作為檢驗本文中在圖1(b)及圖1(c)中所示之電流密度隨時間而改變的電解銅電鍍之初始分佈力的結果，當圖1(b)之初始高電流密度為1.84 ASD時，在形成於一貫孔之內壁表面上之一電鍍金屬層之厚度(tin )與形成於在其中此貫孔為開放的基板表面上之電鍍金屬層之厚度(tout )之間的比率[(tin /tout )×100]為一接近90%的值。
另一方面，當圖1(c)之初始高電流密度為1.2 ASD時，在形成於一貫孔之內壁表面上之電鍍金屬層之厚度(tin )與形成於在其中此貫孔為開放的基板表面上的電鍍金屬層之厚度(tout )之間的比率[(tin /tout )×100]為95%或更大。
另外，根據圖1(d)中所示之恆定電流密度的電解銅電鍍，相對於在其中形成複數個具有40 μ m之內徑的貫孔的基板12，藉由連續執行該電解銅電鍍歷時4.75小時，貫孔可以電鍍銅來充足地填充而未偵測到諸如孔隙之缺陷。
在上述描述中，已對在其中形成具有相同內徑之貫孔的基板12執行了電解電鍍，但該等貫孔可藉由對在其中形成具有不同內徑之貫孔的基板12執行電解電鍍來以電鍍金屬作類似地填充。
然而，在完成以一電鍍金屬對由形成於基板12中之具有小內徑的貫孔所組成之小內徑貫孔群之填充後，藉由完成以一電鍍金屬對具有大內徑之貫孔所組成的大內徑貫孔群的填充，具有不同內徑之貫孔中的每一者必然可以電鍍金屬來填充。
亦即，在小內徑貫孔群中之貫孔以該電鍍金屬填充時，大內徑貫孔群之貫孔亦以該電鍍金屬來填充。然而，小內徑貫孔群之電鍍金屬的電流密度通常低於大內徑貫孔群之恆定電流密度。作為此之一結果，在完成以電鍍金屬對小內徑貫孔群之填充的時間點時，以電鍍金屬對大內徑貫孔群之填充尚未完成且大內徑貫孔群之貫孔之內徑變細。
在以電鍍金屬對小內徑貫孔群之填充已完成後以電鍍金屬填充大內徑貫孔群的情況下，最適合以電鍍金屬填充大內徑貫孔群之電流密度可被設定。
在此種情況下，在一電流密度自其高電流密度依序減小時執行對小內徑貫孔群之電解電鍍，且在以電鍍金屬對小內徑貫孔群之填充完成後，將該電流密度改變為一高於以之完成對小內徑貫孔群之填充之填充電流密度的電流密度，且隨後在其電流密度自該高電流密度依序減小時執行對大內徑貫孔群之電解電鍍，且完成以該電鍍金屬對大內徑貫孔群之填充，且藉此電解電鍍時間可減少。
此處，形成相同貫孔群之貫孔的內徑之間的差異被設定為小於10 μ m，且藉此以電鍍金屬對形成相同貫孔群之所有貫孔的填充可完成。
因此，對在其中形成具有不同內徑之貫孔的基板12執行的電解電鍍可使用圖3中所示之電鍍裝置來執行。
使用圖3中所示之電鍍裝置，對基板12執行電解銅電鍍，在基板12中，一小內徑貫孔群係由具有30 μ m及40 μ m之內徑的貫孔形成且一大內徑貫孔群由具有60 μ m及70 μ m之內徑的貫孔形成。
形成於基板12中的具有30 μ m、40 μ m、60 μ m及70 μ m之內徑的貫孔的恆定電流密度為0.7 ASD。
在此電解銅電鍍中之電流密度隨著時間的改變展示於圖2中。在圖2中所示之電流密度隨著時間的改變中，在開始電解銅電鍍時之高電流密度被設定為1.2 ASD，且在自電解銅電鍍開始已消逝0.5小時之時間點時，該電流密度被設定為0.9 ASD，且另外在自電解銅電鍍開始已消逝1小時之時間點時，該電流密度被設定為0.7ASD且持續直至自電解銅電鍍開始已消逝2.25小時。藉由電流密度隨時間而改變的此序列，以一電鍍金屬對小內徑貫孔群之填充得以完成。小內徑貫孔群之填充電流密度為0.7 ASD。
在自電解銅電鍍開始消逝2.25小時之時間點時，電流密度再次增加至1.2 ASD，其高於小內徑貫孔群之填充電流密度，且在自電解銅電鍍開始消逝2.75小時之時間點時，該電流密度減小至0.9 ASD，且接著在自電解銅電鍍開始消逝3小時之時間點時，該電流密度減小至0.7 ASD，且在自電解銅電鍍開始消逝4小時之時間點時，該電解銅電鍍結束。藉由電流密度隨著自再次增加此電流密度至該電解銅電鍍結束之時間點的時間的一系列改變，以電鍍銅對大內徑貫孔群之填充得以完成。
接著，檢查在該電解銅電鍍已結束之基板12中以電鍍銅對貫孔之填充的狀態，且貫孔以電鍍銅來充足地填充，而沒有偵測到諸如孔隙之缺陷。
10．．．電鍍槽
12．．．基板
14．．．貫孔
16．．．陽極
18．．．噴射開口
20．．．第一供應管
22．．．第二供應管
22a．．．平行部分
100．．．基板
102．．．貫孔
104．．．薄膜金屬層
106．．．電鍍金屬層
108．．．孔隙
tin ．．．電鍍金屬層之厚度
tout ．．．電鍍金屬層之厚度
圖1(a)至圖1(d)各自為展示在以一電鍍銅來填充形成於一基板中的具有相同內徑之貫孔的電解銅電鍍中，電流密度隨時間而改變的圖式。
圖2為展示在以一電鍍銅來填充形成於一基板中的具有不同內徑之貫孔的電解銅電鍍中，電流密度隨時間而改變的圖式。
圖3(a)及圖3(b)各自為解釋用於對基板執行圖1及圖2中所示之電流密度隨時間而改變的電解銅電鍍的電鍍裝置的解釋性圖式。
圖4(a)至圖4(e)各自為解釋一用於填充一貫孔之相關技術方法的過程圖。
圖5為解釋一用於改良圖4中所示之用於填充貫孔之方法的改良方法的解釋性圖式。

Claims (10)

  1. 一種貫孔之填充方法，係藉由電解電鍍以電鍍金屬填充該形成於基板中之貫孔，該方法包含以下步驟：在該電解電鍍係以保持恆定為該電解電鍍之電流密度的電流密度執行時，藉由高於能夠充分填充該貫孔之恆定電流密度的高電流密度來開始該電解電鍍；及在該高電流密度之該電解電鍍開始後，藉由改變為低於該高電流密度之電流密度並持續進行該電解電鍍，直至形成達到即使該電解電鍍持續時內徑亦不減小的極限接縫直徑為止；上述高電流密度採用分佈力之初始值為90%以上之高電流密度，該分佈力之初始值係將以由形成於貫孔內壁表面之電鍍金屬層厚度(tin )與形成於上述貫孔呈開口的基板面之電鍍金屬層厚度(tout )之間的比率[(tin /tout )×100]所表示。
  2. 如申請專利範圍第1項之貫孔之填充方法，其中，電流密度係自初始高電流密度逐步改變為恆定電流密度以下之電流密度為止。
  3. 如申請專利範圍第1項之貫孔之填充方法，其中，貫孔係設定為具有60至70 μm內徑的貫孔，且當上述內徑藉由形成於上述貫孔之內壁表面之電鍍金屬層而達到約10 μm時，將電流密度設定為0.9 A/cm2 以下。
  4. 如申請專利範圍第1項之貫孔之填充方法，其中，基板係使用形成有複數個具有相同內徑之貫孔的基板。
  5. 如申請專利範圍第1項之貫孔之填充方法，其中，基板係使用形成有複數個具有不同內徑之貫孔的基板，且在完成以電鍍金屬對由該基板之具有小內徑之該等貫孔所組成之小內徑貫孔群的填充後，完成以電鍍金屬對由具有大內徑之該等貫孔所組成之大內徑貫孔群的填充。
  6. 如申請專利範圍第5項之貫孔之填充方法，其中，當其電流密度自高電流密度依序減小時執行對該小內徑貫孔群之電解電鍍，且在完成以電鍍金屬對該小內徑貫孔群之填充後，將該電流密度改變為高於完成對該小內徑貫孔群之該填充的填充電流密度的電流密度，接著，在其電流密度自該高電流密度依序地減小時執行對該大內徑貫孔群之電解電鍍，完成以電鍍金屬對該大內徑貫孔群之填充。
  7. 如申請專利範圍第5項之貫孔之填充方法，其中，將形成相同貫孔群之貫孔的內徑差異設定為小於10 μm。
  8. 如申請專利範圍第5項之貫孔之填充方法，其中，將在該小內徑貫孔群中具有最大內徑的貫孔之內徑、與該大內徑貫孔群中具有最小內徑的貫孔之內徑之間的差異，設定為10 μm以上。
  9. 如申請專利範圍第1項之貫孔之填充方法，其中，在電鍍液被噴塗於該基板之電鍍目標表面時而執行電解電鍍之情況下，將上述電鍍液自複數個噴射開口進行噴塗，該複數個噴射開口係形成於用以供應上述電鍍液之第一供應管裝設成U型的第二供應管中與該電鍍目標表面平 行裝設的平行部分。
  10. 如申請專利範圍第9項之貫孔之填充方法，其中，在形成有複數個噴射開口的第二供應管之平行部分被配置於該基板之兩面側，以使電鍍液可被噴塗於該基板兩面側之電鍍目標表面，同時，上述平行部分分別裝設於與自該等噴射開口所噴射之該等電鍍液之射流不相互抵消的位置。
TW095149153A 2005-12-28 2006-12-27 貫孔之填充方法 TWI382799B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005378638A JP4764718B2 (ja) 2005-12-28 2005-12-28 スルーホールの充填方法

Publications (2)

Publication Number Publication Date
TW200735740A TW200735740A (en) 2007-09-16
TWI382799B true TWI382799B (zh) 2013-01-11

Family

ID=38214859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095149153A TWI382799B (zh) 2005-12-28 2006-12-27 貫孔之填充方法

Country Status (4)

Country Link
US (1) US7909976B2 (zh)
JP (1) JP4764718B2 (zh)
CN (1) CN100589682C (zh)
TW (1) TWI382799B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120003458A (ko) * 2009-04-24 2012-01-10 스미토모 덴키 고교 가부시키가이샤 프린트 배선판용 기판, 프린트 배선판, 및 그들의 제조방법
JP6161863B2 (ja) * 2010-12-28 2017-07-12 株式会社荏原製作所 電気めっき方法
CN102647862B (zh) * 2012-04-25 2014-07-09 博敏电子股份有限公司 一种采取不同电流参数组合的电镀填盲孔方法
JP5980735B2 (ja) * 2012-08-07 2016-08-31 株式会社荏原製作所 スルーホールの電気めっき方法及び電気めっき装置
CN103280426A (zh) * 2013-05-31 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种通过电流编程防止tsv过电镀的方法
WO2015053082A1 (ja) * 2013-10-09 2015-04-16 日立化成株式会社 多層配線基板及びその製造方法
JP6327463B2 (ja) 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法
JP6350064B2 (ja) 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
JP6350062B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
CN104703391A (zh) * 2014-06-10 2015-06-10 上海美维电子有限公司 线路板及其制造方法
CN104328465B (zh) * 2014-11-10 2017-05-24 浙江振有电子股份有限公司 Hdi印制线路板高均匀性通孔电镀装置
CN104532318A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 一种电镀填通孔的方法
US10512174B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US10508357B2 (en) 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP7119620B2 (ja) * 2018-06-18 2022-08-17 大日本印刷株式会社 配線基板および配線基板の製造方法
TWI704852B (zh) * 2018-11-28 2020-09-11 先豐通訊股份有限公司 電路板的電鍍方法及其所製成的電路板
TWI682074B (zh) * 2018-12-11 2020-01-11 欣興電子股份有限公司 電鍍裝置及電鍍方法
JP7449076B2 (ja) * 2019-11-26 2024-03-13 Ｎｇｋエレクトロデバイス株式会社 セラミック配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6277494A (ja) * 1985-10-01 1987-04-09 Hitachi Plant Eng & Constr Co Ltd プリント基板のメツキ装置
JP2893916B2 (ja) * 1990-10-09 1999-05-24 富士通株式会社 プリント配線基板の電解メッキ方法
JP2005093934A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd スルーホールの充填方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
US4534832A (en) * 1984-08-27 1985-08-13 Emtek, Inc. Arrangement and method for current density control in electroplating
JPH05331697A (ja) * 1992-06-03 1993-12-14 Hitachi Chem Co Ltd 電気めっき方法
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
DE69929967T2 (de) * 1998-04-21 2007-05-24 Applied Materials, Inc., Santa Clara Elektroplattierungssystem und verfahren zur elektroplattierung auf substraten
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
JP2001023932A (ja) * 1999-07-07 2001-01-26 Nec Corp 半導体素子製造方法及び製造装置
US20040045832A1 (en) * 1999-10-14 2004-03-11 Nicholas Martyak Electrolytic copper plating solutions
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
JP4148895B2 (ja) 2001-10-16 2008-09-10 新光電気工業株式会社 ホールの銅めっき方法
JP3780302B2 (ja) * 2002-02-27 2006-05-31 株式会社関東学院大学表面工学研究所 ビアホール及びスルーホールを有する基板のめっき方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6277494A (ja) * 1985-10-01 1987-04-09 Hitachi Plant Eng & Constr Co Ltd プリント基板のメツキ装置
JP2893916B2 (ja) * 1990-10-09 1999-05-24 富士通株式会社 プリント配線基板の電解メッキ方法
JP2005093934A (ja) * 2003-09-19 2005-04-07 Shinko Electric Ind Co Ltd スルーホールの充填方法

Also Published As

Publication number Publication date
CN1993024A (zh) 2007-07-04
TW200735740A (en) 2007-09-16
JP4764718B2 (ja) 2011-09-07
US20070170065A1 (en) 2007-07-26
US7909976B2 (en) 2011-03-22
JP2007180359A (ja) 2007-07-12
CN100589682C (zh) 2010-02-10

Similar Documents

Publication Publication Date Title
TWI382799B (zh) 貫孔之填充方法
US6835294B2 (en) Electrolytic copper plating method
US9376758B2 (en) Electroplating method
US20020020627A1 (en) Plating apparatus and plating method for substrate
JP2001303289A (ja) 変調された波形を使用する金属の電気化学堆積方法
US6808612B2 (en) Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
JP2007023368A (ja) 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
US6372116B1 (en) Method of forming a conductive layer and an electroplating apparatus thereof
JP2003124214A (ja) 配線形成方法及びその装置
US20110240481A1 (en) Seed layer deposition in microscale features
KR20010015297A (ko) 전기적 펄스 변조를 이용하는 고 종횡비 구조를 위한 전기화학적 증착
JPH1197391A (ja) 半導体ウエハー配線電解メッキ方法
KR20020042730A (ko) 상호 절연된 판 및 막 재료 피스의 도전성 표면을 전해처리하는 방법 및 장치와 그 방법의 이용
JP4212905B2 (ja) めっき方法およびこれに使用するめっき装置
WO2022271390A1 (en) Complex waveform for electrolytic plating
JP2006032984A (ja) 配線形成方法
JP2000129490A (ja) 電解めっき方法及び電解めっき装置
TWI221862B (en) Apparatus and method for plating a substrate, and method and apparatus for electrolytic treatment
JP7408566B2 (ja) フラックスを用いずに付与されるはんだにおけるボイドを減少させるまたは除去するためのメッキ方法
JP5257919B2 (ja) めっき装置
TWI722290B (zh) 配線用基板之製造方法
JP2001342589A (ja) 銅箔の製造方法及び製造装置
EP4239109A1 (en) Method of filling through-holes to reduce voids
JP2006265735A (ja) 微細Ｖｉａホールを有する基板への電解めっき方法
JP2005264339A (ja) 電解処理方法及びその装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees