JPH0327587A - スルーホールの壁面に直接電気めっきを行なう方法 - Google Patents

スルーホールの壁面に直接電気めっきを行なう方法

Info

Publication number
JPH0327587A
JPH0327587A JP2115376A JP11537690A JPH0327587A JP H0327587 A JPH0327587 A JP H0327587A JP 2115376 A JP2115376 A JP 2115376A JP 11537690 A JP11537690 A JP 11537690A JP H0327587 A JPH0327587 A JP H0327587A
Authority
JP
Japan
Prior art keywords
metal
hole
conductive
electroplating
polymer electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2115376A
Other languages
English (en)
Other versions
JPH0671140B2 (ja
Inventor
Bernd K Appelt
バーンド・カール・アピイール
Perminder Bindra
パーミンダー・ビンドラ
Robert D Edwards
ロバート・ダクラス・エドワーズ
James R Loomis
ジエームズ・リチヤード・ルーミス
Jae M Park
ジヨー・マイリング・パーク
Jonathan D Reid
ジヨナサン・デヴイド・レイド
Lisa J Smith
リサ・ジエニイ・スミス
James R White
ジエームズ・ランダル・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0327587A publication Critical patent/JPH0327587A/ja
Publication of JPH0671140B2 publication Critical patent/JPH0671140B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54Electroplating of non-metallic surfaces
    • C25D5/56Electroplating of non-metallic surfaces of plastics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0716Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax or thiol
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気めっきを行なうために非導電性基板を前
処理するプロセスに関するものである。
具体的には、直接電気めっきを行なうために金属クラッ
ド誘電積層体のスルーホールを前処理するプロセスに関
するものである。
〔従来の技術〕
金属クラッド誘電積層体を印刷回路基板とじて−4− 使用することは、よく知られている。印刷回路基板とし
て用いる金属クラッド誘電積層体は、1つ以上の非導電
体層と導電性金属層を交互に積層して作られる。誘電体
の表面に導電経路を作るためには、1つ以上の導電性金
属層の化学的エッチング、即ちフォトレジストを露光し
、現像して、フォトレジストで保護されたラインを残す
か(減法プロセス)、ポジ型フォトレジストで露光し、
現像したラインパターンにアンクラツド誘電体をめっき
するか(加法プロセス)、又は戒形を行なうことができ
る。
これらの金属クラッド又はパターニングされた積層体の
多くを熱及び圧力によって結合させ,多層の積層体を形
或することができる。印刷回路基板において1つ以上の
金属層の間に電気的な接続を与えることが要求されてい
る。この要求は、例えば構造体の全体にわたって延在す
るホール中に導電性経路を作って外側金属層を互いに接
続するか、又は構造体の一部にわたって延在するホール
中に導電性経路を作って外側金属層と特定の内側金属層
を接続することにより、達成することができる。後者の
ホールをバイア、ブラインドバイア又はパイアダクトと
呼ぶことがあるが、本発明においてはこれらのすべての
経路を表現する、ために、「スルーホール」という言葉
を用いる。
印刷回路基板のウェットプロセスでは、スルーホールの
穴をあけ、穴あけに伴う残留物を硫酸クロム溶液又は温
アルカリ洗浄液等を用いてきれいにし、次に行なう無電
解めっきのために一又は二ステップのパラジウム/スズ
(Pb/Sn)処理又は他の触媒処理で増感させ、活性
化させることが行なわれる。無電解めっきは周知であり
、多くのめっき浴及びシステムが市販されている。非導
電体への金属の無電解めっきは、増感され活性化された
表面で始められ、そして電解の還元よりむしろめっき浴
中の還元剤の作用によって進められるのである。又、r
無電解」という用語が使用されたのは、イオン化傾向の
より大きい金属の上にイオン傾向のより小さい金属を付
着させることが、交換反応又は電気化学的置換反応の結
果として行ねれる場合、すなわち標準電位列 (electromotive series)におけ
る金属の相対的位置に基いて行われる場合、又は非電解
ウェットめっき方法による場合である。
広範に使用されてはいるが、無電解溶液は制御するのが
一般に困難であり、遅い速度で付着が行われるばかりか
、注意深く検討しない場合には、環境上の問題を生ずる
可能性がある。銅を無電解付着させる場合、代表的な浴
は、光沢剤及び応力還元剤とともに、ホルムアルデヒド
還元剤及びエチレンジアミンテ1・ラセテー1・錯体の
ような物質を含む。これらのうちのいくつかは、処理又
は再生上の問題があり、特別な取り扱い及び装置を必要
とする上、労働者のための安全措置も必要である。様々
な浴構成物質の濃度及びプロセス・パラメータの監視は
複雑であるが、結果の再現性を維持するため及び無電解
めっき浴の制御できない分解をさけるために必要不可欠
である。又、無電解付着の使用は、印刷回路基板を完成
させるのに追加の高価なプロセス・ステップ及び中間リ
ンスを7 一8ー 多く必要とする。
無電解付着は比較的遅いので、印刷回路基板に電気的連
続表面を与えるためのみに使用されてきた。かかる表面
は、その後に行われる非常に速い電気めっきのプロセス
による付着の累積膜を支持する。
さらに、スルーホールへの無電解めっき及びその後で行
なう電気めっきには、ホールを通る浴剤の浸透の問題及
びホール壁面への気泡の付着による欠陥があり、その結
果としてめっきの空所及び不連続が発生する。印刷回路
基板及びスルーホールへの金属の付着力を高めるために
、この技術分野では多くの提案が見出されるが、非導電
体への無電解めっきの付着力を改善するという課題はま
だ解決されておらず、現在も研究されている。
従来の無電解プロセスに従わないで電気めっきすること
も、この技術分野では研究されている。
米国特許第458130t号は、基板表面のあらかじめ
決められた領域に導電性パターンを形戊することに関す
るものである。これらの領域及びスルーホールの壁面の
みを、導電性粒子及びバインダからなるシード(see
d) Jlでコーティングし、次いで電気めっきする。
バインダは、高い温度で硬化される樹脂付着剤であって
、導電性粒子を均一に分散させている。この混合液を、
シルクスクリーニングによってホールにコーディングす
る。
米国特許第3267007号は、樹脂への金属の付着を
向上させるために、シルクスクリーニング、ロールコー
ティング及び同様の方法で非導電体に樹脂の溶液をコー
ティングし、樹脂を部分的に熱硬化させ、真空又は無電
解の蒸着を行ない、真空で最終熱硬化することに関する
ものである。
この特許におけるスルーホールは、構造体の残りの部分
の処理と同じ処理を受ける。
米国特許第2897409号は、「基板に開けられたホ
ールの露出部分を導電性表面にするためにグラファイト
を使用すると、きわめて不完全な製品ができあがる。・
・・・・なぜなら電着する際に絶縁部材の中に距離を移
入するからである。・・・」と記述している。その結果
、めっきされた金属と樹脂の結合は不完全となる。従っ
て、カーボンではなく、「ホールの露出部分のまわり」
にある非拡散金属粒子層内で例えば鉄、亜鉛、ニッケル
、又はアルミニウムの粒子、望ましくは銅を使用してい
る。この非拡散金属粒子層は、揮発性溶剤及びラッカー
混合物で塗布され、風乾される。粒子のメッシュサイズ
は重要であり、どのような超過粒子も布でふき取られる
。このようにして調整されたホールを直接電気めっきす
る。
米国特許第3775176号は、約0.1miQ (2
.45X10  ’an)ないし約2.0min (5
.08xl0  3印)の熱可塑性有機重合体層を付着
後、非導電性基板へ電着することについて記述している
。この重合体は、1μmないし10μmの微小孔構造の
金属粒子を少なくとも25vol.%分散させている。
またこの特許は、電気めっき前に″化学的置換型空電解
″があると、より強力に電気めっきを付着できることを
教示している。(第2段、9〜36行参照)。この特許
は回路基板におけるスルーホールではなく、非導電性基
板表面の処理に係るものである。この特許の例3でわか
るように、有機プリコートの多孔度が良好な付着を得る
ための重要な要囚である。
米国特許第4454168号は、接着しそうな(tac
ky)部分及びバイアに流動微粒子金属を付着させ、置
換反応させ、金属を電着することによって導電性回路を
作ることについて記述している。
この発明には、樹脂の接着しそうな(tacky)部分
及びそうでない(nontacky)部分が重要である
(第2段、14〜16行参照)。熱処理又は置換前の機
械的な粒子の圧こんば、電着された金属層の付着力を高
める。
米国特許第3619382号では、カドミウム、インジ
ウム、鉛又は亜鉛の酸化物又は水酸化物を含むエジスト
マ・バインダにおける分散について記述している。これ
らの物質は、チューブの内面を含む表面を後で電気めっ
きするために、ブラシ接触陰極を用いて電気化学的に金
属に還元される。
米国特許第4193849号は、印刷回路基板の電気め
っきを後で行なうためのベースとして気−11一 −12− 相付着した金属に関するものである。
米国特許第4325780号は、無電解めっきを行なっ
た後で電気めっきを行なうプロセスを用いて、スルーホ
ールをメタライズする従来の減法ウェットプロセスにつ
いて記述している。
米国特許第4735676号は、印刷回路基板に回路を
与えるために銅ペーストを使用することに関するもので
ある。このペーストは、80%〜85%の銅粉及び15
%〜20%の合或樹脂からなり、選択的にカーボンを含
む。これを多層の積層体を形或するために使用し、加熱
して硬化させる。ペーストはスルーホール中での活性化
及び無電解めっきにかわるものではない。
米国特許第4691091号は、移動式レーザビームを
使用し、レーザの経路に沿って物質を熱分解することに
よって、回路基板のような重合体基板上に導電性カーボ
ン経路を形或することについて言及している。このよう
にすると、カーボン経路の直接電気めっきが可能となる
。重合体中の賊活剤の存在は、レーザの吸収に影響を及
ぼすことができる。スルーホールの処理は、このプロセ
スには含まれない。
特開昭58−12392号は、レーザの走査を用いる経
路に沿って非導電性重合体を導電性に変えることについ
て言及している。樹脂中のいくらかの銀及び銅の粒子の
存在は、効果を高める。しかし、重合体を絶縁体として
機能させる必要があるので、金属不純物の量は限定され
る。
米国特許第4718993号は、スルーホール及び印刷
配線基板の直接電気めっきのプロセスについて記述して
いる。このプロセスは、ケイ酸塩アルカリ性水溶液と接
触させ、表面活性剤中に分散させたカーボンブラックと
接触させ、カーボン分散液の液体部分を除去し、次いで
電気めっきを行なうことを含む。
米国特許第4724005号は、カーボン分散させた表
面活性剤溶液で処理した表面の直接電気めっきについて
記述している。
米国特許第4622108号は、米国特許第47240
05号の改良であり、エチレングリコール及びモノエタ
ノールアミン、他の可能な表面活性剤の中にアルカリ性
水酸化物の水溶液を加えた前処理溶液を付着させる、追
加ステップについて記述している。
米国特許第4 7 8 3 2 4. 3号はポリイミ
ド中の硫化金属、例えば硫化銅を県板に含浸させること
によって、直接電気めっきを行なうことができるように
重合体基板に十分な導電性を持たせることを言及してい
る。この特許は、スルーホールを有する積層回路基板の
製造には応用できないことは明らかである。即ち、表面
が導電性になるだけでなく、不都合なことに、重合体基
板の誘電特性も影響を受けてしまうからである。
米国特許第4790912号は、フォトレジストを用い
てパターニングされた回路基板(スルーホールを含む)
の表面に直接電気めっきを行なうことについて言及して
いる。このため触媒表面においてプロチウム浴から水素
の電解質を発生させ、続いて同じ浴から金属を電着させ
るようにしている。水素と触媒の効果的な共同動作は、
金属の電着前の基板における表面活性剤のような促進剤
の存在によって高められる。
以上のような方法があるにもかかわらず、印刷回路基板
のプロセス及びスルーホールの壁面のメタライゼーショ
ンには従来の無電解プロセスが用いられている。
米国特許第4554182号は、無電解めっき前映体と
しての「多機能陽イオン性共重合体」の使用について記
述している。本発明の例で記連されている、直接電気め
っきするための2つの高分子電解質は、このような共重
合体である。
米国特許第4634619号及び第4701350号は
、無電解付着前の非導電体の前処理中に高分子電解質を
使用することについて言及している。
〔発明が解決しようとする課題〕
本発明は、従来技術における不都合な問題点を解決する
ため、そして、無電解又は他の非電解質のプロセスを使
用せず,しかも硬化工程を伴わすに、積層体のスルーホ
ールのウェッ1へプロセスを15 16 行なうことを目的とする。
本発明の他の目的は、プロセス時間を削減し、スルーホ
ールのプロセス手順を簡単にすることである。
本発明の他の目的は、金属で直接電気めっきできるよう
なスルーホールの壁面を与えることである。
本発明の他の目的は、高分子電解質のような、水に加え
た希釈陽イオン又は陰イオンの表面活性剤をスルーホー
ルの壁面に付着させ、高分子電解質に帯電した金属を含
む種を吸着させ、次いで電気めっきを行なうことにより
、一貫して強い付着力を与え且つ印刷回路基板のスルー
ホール内に実質的に欠陥のない電着を与えることである
〔課題を解決するための手段〕
高分子電解質は特殊な型の表面活性剤である。
それは、多帯電で高分子量の物質であり、凝固剤として
水処理産業において用いられてきたし、無電解付着の表
面処理にも用いられてきた(前記米国特許第46346
19号及び第4554182号参照)。
本発明のプロセスは、積層印刷回路基板の中に広がるバ
イア及び基板を貫通するスルーホール内に、金属を直接
電気めっきするための前処理に応用できる。結果として
得られる付着物の付着力及び質は優れていて、再現性が
よいだけでなく、均一電着性も非常に改善されている。
誘電体(例えば、エボシキ・ガラス印刷回路基板に開け
られたホール)をシードするため、まずその表面を表面
活性剤又は高分子電解質を用いて前処理し、次に貴金属
又は非貴金属の錯体、塩、又はコロイドのいずれかを加
える様々な方法によって、これを導電性に変えなくては
ならない。結果として得られる膜又はシード層は、イオ
ン伝導性の高分子電解質/表面活性剤の網状構造の中に
入り込んだ導電性金属を含む。印刷回路基板の銅表面が
電解めっきのための陰極となるので、めっきされる銅は
浸出(percolation)作用によって銅箔から
シード層を横切って移動する。高分子電解質/表面活性
剤によって作られた膜は、イオン伝導性網状構造を与え
、そしてシード層の金属はめっき金属の核を作る導電部
分を与える。非常に多くの核形或部分のおかげで、電気
めっきされる金属はシード層を迅速に伝播し、均一な電
気めっき域を与える。
本発明は、以下の手順に従う。
1.少なくとも1つの非導電層の片側又は両側に導電性
金属層が積層されている印刷回路基板を与え、該基板を
少なくとも部分的に貫通する少なくともlつのスルーホ
ールを規定し、 2.前記スルーホールを陽イオン性又は陰イオン性の高
分子電解質/表面活性剤の希釈溶液で処理した後リンス
し、 3.前記高分子電解質/表面活性剤に該高分子電解質の
巨大分子に吸着されるような物質のコロイド懸濁液又は
溶液を接触させ、必要ならばその表面が電気的に連続と
なるように化学的に処理を行ない、 4.所望の膜厚になるまで前記ホール内に電気めっきを
行なう。
〔実施例〕
本発明は、誘電層内のスルーホール、すなわち積層され
た印刷回路基板の外部導電層と少なくとも王っ他の導電
層とを接続するスルーホールの前処理に関するものであ
る。この前処理は、スルーホールの壁面と接触させる陽
イオン性又は陰イオン性の高分子電解質又は他の表面活
性剤の溶液を使用し、当該高分子電解質の巨大分子表面
に導電性物質を吸着させた後、スルーホールを電気めっ
きすることを含んでいる。
当業者には明らかなように、誘電物質と相溶性の溶液か
ら電気めっきされうる任意の金属、例えばニッケル、金
、パラジウム、銀、望ましくは銅及び電気的に相互付着
されうるこれらの金属の合金を、本発明のプロセスに使
用することができる。
適切な浴が、多くの業者から入手可能である。
同様に、当業者には明らかなように、本発明のプロセス
は、印刷回路基板又はカードを構或するのに適すると一
般的に考えられている任意の誘電物質、例えば、充てん
エポキシ又はポリイミ1〜に19 −20一 機械的に又はレーザ等の適切な方法で設けられたホール
の前処理を行なうのに適用することができる。この場合
、必要に応じて通常の汚れ取り( desmear)を
行なうことができるのは勿論である。
本明細書に記述されている具体例に従って、誘電体シー
1・、望ましくは両面に金属箔(望ましくは銅箔)を有
するクラッドを貫いて、必要とされるスルーホールを開
け、汚れ取りを行なうことによって印刷回路基板を製造
する。
高分子電解質又は表面活性剤の水溶液は、他の戒分を混
合されない。この溶液は、非常に薄く、概ね高分子電解
質又は他の長鎖式表面活性剤の単層であり、これが誘電
体表面に必要とされる最小である。電気めっきするため
に導電性でなければならない粒子とすべき親水性部分及
び誘電体と結合すべき疎水性部分を有する、陽イオン性
又は陰イオン性の表面活性剤又は高分子電解質表面活性
剤の大きな分子が、本発明のプロセスに適することは十
分に予想できる。数種の表面活性剤及び高分子電解質を
用いることによって、非導電体上に優れた質で高い付着
力を有する膜を電着できることが実証された。そのよう
な高分子電解質には、リテン2 1 0 (Reten
2 10: Hercules社の登録商標)及びTe
cna社から提供されるポリテック7M(Polyte
c 7 M : W.R. Grace and Co
.の登録商標)がある。これらは、粉末の形状で供給さ
れ、アクリルアミド及びβ−メタクリルーオキシエチル
トリメチルアンモニウム硫酸メチルの共重合体からなり
、1%の溶液において800〜1200cpのプルック
フィールド粘度を有する。フッ素から得られるFC95
は、非イオン性過フッ化アクリルスルフォン酸カリウム
の非高分子電解質表面活性剤であり、3M社の製品であ
る。
陰イオン性高分子電解質であるパーコル727(Per
col 7 2 7  : Allied Collo
ids社の登録商標)は、アクリル酸バックボーンを持
っスルフォン酸塩官能基からなる。パーコル7 G 3
 (Percol763)は、リテン210及びポリテ
ック7Mと同様に、陽イオン性である。
プロセス中に都合のよいステップの後でプロセスを停止
することができ、基板はプロセス再開のために乾燥され
、保存される。
以下の例は本発明を十分に明瞭にするためのみに示され
ており、本発明の範囲を限定するものではない。すべて
の%は特に指定がない限り重量%を意味する。そしてス
テップ1の前には、すべてのスルーホールの汚れ取りを
行なった。
例1:コロイド状S n / P d及び陽イオン性高
分子電解質 ガラスを充てんしたエボキシ含浸型の印刷回路基板(P
CB)は、それを貫通する少なくともlつのホール及び
2つの主表面を有していて、その各表面には銅クラッド
が積層されている。このような印刷回路基板を、以下の
プロセスにかけた。
(括弧に入れた数字は、許容可能な時間、温度及び濃度
のおよその範囲を表わしている。)* 1     K2ア助り洗浄液 5(3〜7)  60
(50−70)  変わらず2    純水リンス  
 160 3    純水リンス   1   室温4    リ
テン210    2(1〜3)室温   0.05%
(0.001〜0.1)5    純水リンス   2
   室温6           Sn/Pdのシー
ド     3(1−5)   鶴7    純水リン
ス   2   室温8    硫酸浸せき   1.
5   室温   10%溶液(8〜15)9    
 “1゜コ嗅会1{’iの@YX≦頁レもつき15AS
F−65ASF(16ntA/j−70mA/aで月斤
5匡のlm力i4られるまでの時間*K2は、Penn
walt社の製品であり、水酸化ナトリウム溶液中にメ
タケイ酸ナトリウム及びラウリル硫酸ナ1〜リウムを含
む。
**Sn/Pdのシードの組或及び方法は、米国特許第
4478883号に記述されている。
**8ここで使用されるに好ましい酸性の銅電気めっき
浴は、Chemcutから得られ、銅酸23 (cupracid )と呼ばれる。これは、少量の塩
素イオン、光沢剤及び平滑剤とともに、硫酸溶液の中に
硫酸銅を含んでいる。このステップ9では、市販されて
いるどのような酸性の銅電気めっき浴でも使用可能であ
る。電気めっき浴は、銅浴に限定されない。
例2:陽イオン性 例2の印刷回路基板を用いて、例1と同じプロセスにか
けた。ただし、例2においては、ステップ5及び6の間
で、以下のような過硫酸ナトリウムのマイクロエッチン
グを行なった。
ステップ5a−1%/ v o lの硫酸中、100g
/Q (80〜120)の過硫酸ナトリウムを用いる。
室温で1.5分間。
ステップ5b一純水リンス。室温で2分間。
過硫酸塩エッチング剤は高分子電解質に浸透して銅表面
をマイクロエッチするが、スルーホールの誘電体部分の
上の高分子電解質をそのままにする。
24一 例3:陽イオン性 第3の印刷回路基板を用いて、例lと同じプロセスにか
けた。ただし、例3において高分子電解質はりテン21
0の代わりにポリテック7Mを用いた。
例4:陽イオン性 第4の印刷回路基板を用いて、例2と同じプロセスにか
けた。ただし、例4においてはりテン210の代わりに
ボリテック7Mを用いた。
例5:陽イオン性 第5の印刷回路基板を用いて、例1と同じプロセスにか
けた。ただし、例5においてはりテン210の代わりに
パーコル763を用いた。
例6:陽イオン性 第6の印刷回路基板を用いて、例2と同じプロセスにか
けた。ただし、例6においてはりテン210の代わりに
パーコル763を用いた。
例7:陰イオン性 第7の印刷回路基板を用いて、例lと同しプロセスにか
けた。ただし、例7においては、リテン210の代わり
にパーコル727を用いた。
例8:陰イオン性 第8の印刷回路基板を用いて、例2と同じプロセスにか
けた。ただし、例8においてはりテン210の代わりに
パーコル727を用いた。
例9:高分子電解質 無し 第9の印刷回路基板を用いて、例工と同じプロセスにか
けた。ただし、例9においてはステップ4及び5、即ち
高分子電解質浸せき及びリンスのステップを省略した。
例lO:高分子電解質 無し 第10の印刷回路基板を用いて、例2と同じプロセスに
かけた。ただし、例10においては、ステップ4及び5
、即ち高分子電解質浸せき及びリンスのステップを省略
した。
均一電着性については、例1ないし例8まですべて同じ
である。均一電着性とは、電気めっきの分野で用いられ
る表現であり、平坦な露出面に比べて、引っ込んでいた
り、でこぼこしている所にも均一に付着させられる浴の
能力を表わしている。
:均一電着性(%)=(スルーホールの中央における金
属厚/スルーホールの上端における金属厚)XIOO。
例9及び例10は満足のいく結果ではなく、約40%と
低い均一電着性であった。
例1↓:乾燥 第11の印刷回路基板を用いて、例lと同しプロセスに
かけた。ただし、ステップ7及び8、即ち純水リンス及
び硫酸浸せきの間で基板を乾燥させ、保存した。
この乾燥ステップはパターンを電気めっきする処理の中
に挿入され、そこでステップ9即ち電気めっきステップ
の前にフオトレジス1・の処理をするために印刷回路基
板はシードの後にラインから外された。この乾燥ステッ
プは、ステップ6及び7、即ちシード及び純水リンスの
後に挿入された。
乾燥したシード層を元にもどすために、ステップ8、即
ち硫酸浸せきの時間を長くする必要があることに注意さ
れたい。
ステップ7a一約100℃熱送風機を用いて、15分間
(10〜20)基盤を乾燥させる。
27 一28 ステップ8−10%/ v o l .の硫酸浸せき。
室温で15分間(2〜20)。
例12:乾燥 第12の印刷回路基板を用いて、例2と同じプロセスに
かけた。ただし、例1lに記述されるように乾燥し、希
硫酸浸せきした。
例13:非貴金属コロイド 第13の印刷回路基板を用いて、例1と同じプロセスに
かけた。ただし、ステップ6のS n / Pdのシー
ドの代わりに銅コロイドのシードを用いた。銅コロイド
のシードを全濃度で用いる。これは、以下のようにして
作られる。
0.05%のFC95過フッ化炭化水素表面活性剤を含
む水500mUに、0.53Mの塩化スズ溶液を100
mll加える。そこに、2Mの塩化銅溶液を2 0 m
 Q加える。そして0.4Mのチオ硫酸ナトリウム溶液
を100mQ加える。混合液を45℃で1時間加熱し、
コロイドを形或させる。
このコロイドを全濃度で使用し、例1におけるSn /
 P dの代わりにすることができる,例14:非コロ
イド貴金属 第14の印刷回路基板は以下のプロセスに従った。
アルカリ洗浄 純水リンス ボリテック7M 純水リンス PdCQ2溶液 純水リンス ホウ水素ナトリウム+NaOH 純水リンス 硫酸浸せき 酸性の銅電気めっき 1g/i(0.1〜10) 5g/ Q (4〜100)+40g/tステップ5の
Pd(112(塩化パラジウム)溶液の代わりに,他の
溶解できるパラジウム又はプラチナの塩又は錯体、例え
ばプラチナ又はアセチルアセトンパラジムをこのプロセ
スに用いることができる。濃度範囲及びプロセス時間は
すべてのステップで同じである。
例15 第15の印刷回路基板を用いて、例↓4と同じプロセス
にかけた。ただし、工程5のPdCQ2溶液の代わりに
1g/Q (0.1〜Log/氾)のRuC9.3(塩
化ルテニウム)溶液を用いて、3分間(1〜5)行なっ
た。そして塩化ルテニウムを導電性RuOx(ここでX
は約2に等しい)に換えるために、例14のステップ7
即ちホウ水素ナ1−リウムのリンスを削除し、代わりに
40g/氾のN a O I{溶液の浸せきを2分間(
1〜5)行なった。
例16:カーボン S n / P dのコロイドを例1において記述され
たように前処理した。このコロイドにグラファイト粉末
を4 g / Q加えた。ホールを開けた印刷回路基板
を例lに従うプロセスにかけると、均一電着性は減少し
た。グラファイトの代わりにカーボンブラックを用いる
ならば、均一電着性の向上が期待できる。
以上のプロセスの結果として得られるものは、導電性金
属層の間に硬化された樹脂状物質が位置するサンドイン
チ構造となる。これらの導電性金属層はパターニングさ
れていてもいなくても構わないが、少なくとも1つの導
電性スルーホールによって、少なくとも2つの金属層が
電気的に接続されている。第1図は、例↓のプロセスに
従って処理したスルーホールを、15amps  ft
2(ASF)(16mA/cn?)の条件で、表面が1
.6miQ(4.06X10  2mm)の銅厚及びス
ルーホールの中央部分が1.02mi氾±0.17((
2.59±0.43)xlO  2nin)となるまで
十分な時間にわたって電気めっきした場合の断面図であ
る。均一電着性は約64%であった。
左ハッチングは銅工を表わしている。多層を積層した場
合の2つの外側導電層を導電性スルーホールで接続する
ためにも、このプロセスを使用することができることは
明らかである。
同様に第2図は、例工のプロセスに従って処理31− 32 したスルーホールを65ASFで電気めっきした断面図
である。
第3図は、前処理溶液中の高分子電解質の重量%に対す
る銅厚の関係を示すグラフである。このグラフから、高
分子電解質を使用すると、スルーホール壁面の銅付着の
均一電着性が向上することがわかる。3種類の高分子電
解質溶液の濃度は、モル濃度ではなく、重量%で表わさ
れているが、溶液の高分子電解質濃度に銅厚は比例しな
いことがわかる。銅厚の値は、代表的なスルーホールの
中央において得たものである。
〔発明の効果〕
本発明は、積層印刷回路基板の中に広がるバイア及び基
板を貫通するスルーホール内に,金属を直接電気めっき
するための前処理に応用できるプロセスを提供できる。
【図面の簡単な説明】
第1図は、例1のプロセスに従って処理したスルーホー
ルを電気めっきした断面図である。 第2図は、例1のプロセスに従って処理したブラインド
バイアを電気めっきした断面図である。 第3図は、前処理溶液中の高分子電解質の重旦%と銅厚
の関係を示すグラフである。 I・・・・・・銅。

Claims (18)

    【特許請求の範囲】
  1. 1.下記の(a)〜(g)の工程からなる金属クラッド
    誘電積層体のスルーホールの壁面に直接電気めっきを行
    なう方法。 (a)前記金属クラッド誘電積層体に少なくとも1つの
    スルーホールを設ける工程。 (b)前記スルーホールの汚れを取る工程。 (c)前記スルーホールの壁面に表面活性剤溶液を付着
    させる工程。 (d)前記スルーホールの壁面への金属含有物質の付着
    を活性化させ促進させるのに十分な量を超える過剰の表
    面活性剤をリンスする工程。 (e)前記スルーホールの壁面に金属含有物質を含む溶
    液を付着させる工程。 (f)電気めっきを行なうのに十分な量を超える過剰の
    前記導電性金属含有物質をスルーホールからリンスする
    工程。 (g)前記金属含有物質によって導電性となった前記ス
    ルーホールの壁面に予定の厚さになるまで金属を電気め
    っきする工程。
  2. 2.前記電気めっきされる金属が銅からなる請求項1記
    載の直接電気めっきを行なう方法。
  3. 3.前記表面活性剤が高分子電解質からなる請求項1記
    載の直接電気めっきを行なう方法。
  4. 4.前記金属含有物質が導電性コロイドからなる請求項
    3記載の直接電気めっきを行なう方法。
  5. 5.前記高分子電解質が陽イオン性高分子電解質からな
    る請求項3記載の直接電気めっきを行なう方法。
  6. 6.前記高分子電解質がアクリル酸バックボーンからな
    る請求項3記載の直接電気めっきを行なう方法。
  7. 7.前記高分子電解質が陰イオン性高分子電解質からな
    る請求項3記載の直接電気めっきを行なう方法。
  8. 8.前記高分子電解質がスルフォン酸群からなる請求項
    3記載の直接電気めっきを行なう方法。
  9. 9.前記高分子電解質がアミン群からなる請求項3記載
    の直接電気めっきを行なう方法。
  10. 10.前記金属含有物質が酸化ルテニウム(IV)に変換
    された塩化ルテニウム(III)からなり、さらに前記電
    気めっき前にアルカリ土水酸化物からなる溶液でリンス
    し且つ水でリンスする工程を含む請求項3記載の直接電
    気めっきを行なう方法。
  11. 11.前記金属含有物質が溶液に溶解する導電性金属塩
    からなり、さらに前記めっき前に前記スルーホールの壁
    面を還元剤からなる溶液でリンスする工程を含む請求項
    3記載の直接電気めっきを行なう方法。
  12. 12.前記伝導性コロイドがスズ/パラジウム(Sn/
    Pd)コロイドからなる請求項4記載の直接電気めっき
    を行なう方法。
  13. 13.前記導電性コロイドがSn/Pdコロイド溶液か
    らなりカーボンブラック粒子を含む請求項4記載の直接
    電気めっきを行なう方法。
  14. 14.前記導電性コロイドが銅コロイドからなる請求項
    4記載の直接電気めっきを行なう方法。
  15. 15.前記高分子電解質がアクリルアミド及びβ−メタ
    クリル−オキシエチルトリメチルアンモニウム硫酸メチ
    ルの共重合体からなる請求項5記載の直接電気めっきを
    行なう方法。
  16. 16.前記スルーホールの壁面に過硫酸塩を含むマイク
    ロエッチング溶液を付着させる工程を含む請求項13記
    載の直接電気めっきを行なう方法。
  17. 17.前記Sn/Pdコロイドを付着させた後前記スル
    ーホールの側壁を乾燥させる工程を含む請求項13記載
    の直接電気めっきを行なう方法。
  18. 18.下記の(a)〜(g)の工程からなるプロセスに
    よって形成される少なくとも1つのスルーホールを規定
    する印刷回路基板。 (a)金属クラッド誘電積層体に少なくとも1つのスル
    ーホールを設ける工程。 (b)前記スルーホールの汚れを取る工程。 (c)前記スルーホールの壁面に高分子電解質溶液を付
    着させる工程。 (d)前記スルーホールの壁面への金属含有物質の付着
    を活性化させ促進させるのに十分な量を超える過剰の高
    分子電解質をリンスする工程。 (e)前記スルーホールの壁面に金属含有物質からなる
    溶液を付着させる工程。 (f)前記電気めっきを行なうのに十分な量を超える過
    剰の前記導電性金属含有物質をスルーホールからリンス
    する工程。 (g)前記金属含有物質によって導電性となった前記ス
    ルーホールの壁面に予定の厚さになるまで金属を電気め
    っきする工程。
JP2115376A 1989-05-08 1990-05-02 スルーホールの壁面に直接電気めっきを行なう方法 Expired - Fee Related JPH0671140B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/348,844 US4969979A (en) 1989-05-08 1989-05-08 Direct electroplating of through holes
US348844 1994-11-28

Publications (2)

Publication Number Publication Date
JPH0327587A true JPH0327587A (ja) 1991-02-05
JPH0671140B2 JPH0671140B2 (ja) 1994-09-07

Family

ID=23369797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2115376A Expired - Fee Related JPH0671140B2 (ja) 1989-05-08 1990-05-02 スルーホールの壁面に直接電気めっきを行なう方法

Country Status (4)

Country Link
US (1) US4969979A (ja)
EP (1) EP0398019B1 (ja)
JP (1) JPH0671140B2 (ja)
DE (1) DE69020796T2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204339A (ja) * 1995-01-30 1996-08-09 Nec Toyama Ltd 印刷配線板の製造方法
JPH09102677A (ja) * 1995-08-25 1997-04-15 Macdermid Inc プリント回路板の製造方法
JP2003519285A (ja) * 2000-01-06 2003-06-17 エレクトロケミカルズ インコーポレイティド スルーホール及びガラスのコンディショニング
JP2008188756A (ja) * 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
US9608303B2 (en) 2013-01-26 2017-03-28 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9888600B2 (en) 2013-03-15 2018-02-06 Nuvotronics, Inc Substrate-free interconnected electronic mechanical structural systems
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
US10074885B2 (en) 2003-03-04 2018-09-11 Nuvotronics, Inc Coaxial waveguide microstructures having conductors formed by plural conductive layers
US10193203B2 (en) 2013-03-15 2019-01-29 Nuvotronics, Inc Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems
US10310009B2 (en) 2014-01-17 2019-06-04 Nuvotronics, Inc Wafer scale test interface unit and contactors
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4141416A1 (de) * 1991-12-11 1993-06-17 Schering Ag Verfahren zur beschichtung von oberflaechen mit feinteiligen feststoff-partikeln
US5268088A (en) * 1991-12-12 1993-12-07 Eric F. Harnden Simplified method for direct electroplating of acrylic or epoxy containing dielectric substrates
DE4211152C1 (de) * 1992-03-31 1993-11-25 Schering Ag Verfahren zur Metallisierung von Nichtleitern und Anwendung des Verfahrens
US6303181B1 (en) 1993-05-17 2001-10-16 Electrochemicals Inc. Direct metallization process employing a cationic conditioner and a binder
US6171468B1 (en) 1993-05-17 2001-01-09 Electrochemicals Inc. Direct metallization process
US5725807A (en) * 1993-05-17 1998-03-10 Electrochemicals Inc. Carbon containing composition for electroplating
US5476580A (en) * 1993-05-17 1995-12-19 Electrochemicals Inc. Processes for preparing a non-conductive substrate for electroplating
US6710259B2 (en) 1993-05-17 2004-03-23 Electrochemicals, Inc. Printed wiring boards and methods for making them
US5690805A (en) * 1993-05-17 1997-11-25 Electrochemicals Inc. Direct metallization process
US5387332A (en) * 1993-07-14 1995-02-07 Straus; Martin Cleaner/conditioner for the direct metallization of non-conductors and printed circuit boards
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
US5376232A (en) * 1993-08-23 1994-12-27 Parlex Corporation Method of manufacturing a printed circuit board
US5421989A (en) * 1993-08-31 1995-06-06 Atotech Deutschland Gmbh Process for the metallization of nonconductive substrates with elimination of electroless metallization
US5484518A (en) * 1994-03-04 1996-01-16 Shipley Company Inc. Electroplating process
DE4412463C3 (de) * 1994-04-08 2000-02-10 Atotech Deutschland Gmbh Verfahren zur Herstellung einer Palladium-Kolloid-Lösung und ihre Verwendung
US5545429A (en) * 1994-07-01 1996-08-13 International Business Machines Corporation Fabrication of double side fully metallized plated thru-holes, in polymer structures, without seeding or photoprocess
US5626736A (en) 1996-01-19 1997-05-06 Shipley Company, L.L.C. Electroplating process
US5762777A (en) * 1996-05-02 1998-06-09 Persee Chemical Co. Ltd. Process of directly electroplating onto a nonconductive substrate
US5997997A (en) * 1997-06-13 1999-12-07 International Business Machines Corp. Method for reducing seed deposition in electroless plating
US6136513A (en) * 1997-06-13 2000-10-24 International Business Machines Corporation Method of uniformly depositing seed and a conductor and the resultant printed circuit structure
DE19731184C2 (de) * 1997-07-10 1999-10-07 Atotech Deutschland Gmbh Vorrichtung zur analytischen Überwachung eines Bades zur galvanotechnischen Behandlung von Substratoberflächen
US6776893B1 (en) 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US6770558B2 (en) * 2002-02-25 2004-08-03 International Business Machines Corporation Selective filling of electrically conductive vias for three dimensional device structures
KR101329989B1 (ko) * 2006-11-06 2013-11-15 우에무라 고교 가부시키가이샤 다이렉트 플레이팅 방법 및 팔라듐 도전체층 형성 용액
US7656256B2 (en) 2006-12-30 2010-02-02 Nuvotronics, PLLC Three-dimensional microstructures having an embedded support member with an aperture therein and method of formation thereof
EP1973190A1 (en) 2007-03-20 2008-09-24 Rohm and Haas Electronic Materials LLC Integrated electronic components and methods of formation thereof
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
US8659371B2 (en) * 2009-03-03 2014-02-25 Bae Systems Information And Electronic Systems Integration Inc. Three-dimensional matrix structure for defining a coaxial transmission line channel
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
WO2011091334A2 (en) 2010-01-22 2011-07-28 Nuvotronics, Llc Thermal management
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
EP3224899A4 (en) 2014-12-03 2018-08-22 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
US10986738B2 (en) * 2018-05-08 2021-04-20 Macdermid Enthone Inc. Carbon-based direct plating process

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3267007A (en) * 1966-08-16 Bonding metal deposits to electrically non-conductive material
GB493485A (en) * 1937-01-13 1938-10-10 Langbein Pfanhauser Werke Ag Process for the electrolytic production of metal coatings on objects with a non-conducting surface
US2897409A (en) * 1954-10-06 1959-07-28 Sprague Electric Co Plating process
US3163588A (en) * 1955-02-14 1964-12-29 Technograph Printed Electronic Method of interconnecting pathway patterns of printed circuit products
US3099608A (en) * 1959-12-30 1963-07-30 Ibm Method of electroplating on a dielectric base
US3619382A (en) * 1970-01-27 1971-11-09 Gen Electric Process of reducing metal compounds to metal in a matrix
US3775176A (en) * 1971-02-23 1973-11-27 Amicon Corp Method of forming an electroplatable microporous film with exposed metal particles within the pores
US3793159A (en) * 1972-05-05 1974-02-19 Phillips Petroleum Co Electroplating plastics
US4090984A (en) * 1977-02-28 1978-05-23 Owens-Corning Fiberglas Corporation Semi-conductive coating for glass fibers
JPS53115069A (en) * 1977-03-18 1978-10-07 Nippon Mining Co Method of producing printed circuit board
DE2746938C2 (de) * 1977-10-17 1987-04-09 Schering AG, 1000 Berlin und 4709 Bergkamen Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung dieses Bades
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
US4701350B2 (en) * 1980-11-06 1997-08-05 Surface Technology Corp Process for electroless metal deposition
US4634619A (en) * 1981-10-13 1987-01-06 Surface Technology, Inc. Process for electroless metal deposition
JPS5812392A (ja) * 1981-07-15 1983-01-24 株式会社日立製作所 平坦化配線
DE3323476A1 (de) * 1982-07-01 1984-01-05 Kollmorgen Technologies Corp., 75201 Dallas, Tex. Verbessertes verfahren zur galvanischen metallabscheidung auf nichtmetallischen oberflaechen
US4478883A (en) * 1982-07-14 1984-10-23 International Business Machines Corporation Conditioning of a substrate for electroless direct bond plating in holes and on surfaces of a substrate
US4454168A (en) * 1982-09-29 1984-06-12 E. I. Du Pont De Nemours And Company Printed circuits prepared from metallized photoadhesive layers
US4683036A (en) * 1983-06-10 1987-07-28 Kollmorgen Technologies Corporation Method for electroplating non-metallic surfaces
US4554182A (en) * 1983-10-11 1985-11-19 International Business Machines Corporation Method for conditioning a surface of a dielectric substrate for electroless plating
US4581301A (en) * 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
US4790912A (en) * 1985-06-06 1988-12-13 Techno-Instruments Investments Ltd. Selective plating process for the electrolytic coating of circuit boards without an electroless metal coating
US4724005A (en) * 1985-11-29 1988-02-09 Olin Hunt Specialty Products Inc. Liquid carbon black dispersion
US4691091A (en) * 1985-12-31 1987-09-01 At&T Technologies Direct writing of conductive patterns
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board
US4622108A (en) * 1986-05-05 1986-11-11 Olin Hunt Specialty Products, Inc. Process for preparing the through hole walls of a printed wiring board for electroplating
US4783243A (en) * 1986-12-18 1988-11-08 American Cyanamid Company Articles comprising metal-coated polymeric substrates and process
US4718993A (en) * 1987-05-29 1988-01-12 Olin Hunt Specialty Products Inc. Process for preparing the through hole walls of a printed wiring board for electroplating
US4806159A (en) * 1987-07-16 1989-02-21 Sprague Electric Company Electro-nickel plating activator composition, a method for using and a capacitor made therewith
US4874477A (en) * 1989-04-21 1989-10-17 Olin Hunt Specialty Products Inc. Process for preparing the through hole walls of a printed wiring board for electroplating

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204339A (ja) * 1995-01-30 1996-08-09 Nec Toyama Ltd 印刷配線板の製造方法
JPH09102677A (ja) * 1995-08-25 1997-04-15 Macdermid Inc プリント回路板の製造方法
JP2003519285A (ja) * 2000-01-06 2003-06-17 エレクトロケミカルズ インコーポレイティド スルーホール及びガラスのコンディショニング
JP5005867B2 (ja) * 2000-01-06 2012-08-22 オーエムジー エレクトロニック ケミカルズ,リミティド ライアビリティ カンパニー スルーホール及びガラスのコンディショニング
US10074885B2 (en) 2003-03-04 2018-09-11 Nuvotronics, Inc Coaxial waveguide microstructures having conductors formed by plural conductive layers
JP2008188756A (ja) * 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
US9608303B2 (en) 2013-01-26 2017-03-28 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9888600B2 (en) 2013-03-15 2018-02-06 Nuvotronics, Inc Substrate-free interconnected electronic mechanical structural systems
US10193203B2 (en) 2013-03-15 2019-01-29 Nuvotronics, Inc Structures and methods for interconnects and associated alignment and assembly mechanisms for and between chips, components, and 3D systems
US10257951B2 (en) 2013-03-15 2019-04-09 Nuvotronics, Inc Substrate-free interconnected electronic mechanical structural systems
US10310009B2 (en) 2014-01-17 2019-06-04 Nuvotronics, Inc Wafer scale test interface unit and contactors
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages

Also Published As

Publication number Publication date
DE69020796D1 (de) 1995-08-17
EP0398019A1 (en) 1990-11-22
EP0398019B1 (en) 1995-07-12
JPH0671140B2 (ja) 1994-09-07
US4969979A (en) 1990-11-13
DE69020796T2 (de) 1996-03-14

Similar Documents

Publication Publication Date Title
JPH0327587A (ja) スルーホールの壁面に直接電気めっきを行なう方法
US5015339A (en) Process for preparing nonconductive substrates
US4683036A (en) Method for electroplating non-metallic surfaces
EP0244535B1 (en) Improved electroless plating process
JP3135124B2 (ja) 電気めっきのための非伝導性基体を製造するための改善された方法
EP0502120B1 (en) Method for directly electroplating a dielectric substrate
US4897164A (en) Process for preparing the through hole walls of a printed wiring board for electroplating
US5547558A (en) Process for electroplating nonconductive surface
US5342501A (en) Method for electroplating metal onto a non-conductive substrate treated with basic accelerating solutions for metal plating
JPH028476B2 (ja)
US4964959A (en) Process for preparing a nonconductive substrate for electroplating
GB2123036A (en) Electroplating non-metallic surfaces
US5110355A (en) Process for preparing nonconductive substrates
US5262041A (en) Additive plating process
KR100541893B1 (ko) 금속으로 기판을 코팅하는 방법
US5106537A (en) Liquid dispersion for enhancing the electroplating of a non-conductive surface
US5674372A (en) Process for preparing a non-conductive substrate for electroplating
US6632344B1 (en) Conductive oxide coating process
JP2000169998A (ja) 電気めっき前処理液、電気めっき方法および多層プリント配線板の製造方法
AU659857B2 (en) Mildly basic accelerating solutions for direct electroplating
JPH05308189A (ja) スルーホールめっき回路基板とその製造方法
JPS648078B2 (ja)
Lönhoff Production of Printed Circuits by the Additive Technique using Nibodur

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees