JPH0671140B2 - スルーホールの壁面に直接電気めっきを行なう方法 - Google Patents

スルーホールの壁面に直接電気めっきを行なう方法

Info

Publication number
JPH0671140B2
JPH0671140B2 JP2115376A JP11537690A JPH0671140B2 JP H0671140 B2 JPH0671140 B2 JP H0671140B2 JP 2115376 A JP2115376 A JP 2115376A JP 11537690 A JP11537690 A JP 11537690A JP H0671140 B2 JPH0671140 B2 JP H0671140B2
Authority
JP
Japan
Prior art keywords
metal
hole
direct electroplating
conductive
polyelectrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2115376A
Other languages
English (en)
Other versions
JPH0327587A (ja
Inventor
バーンド・カール・アピイール
パーミンダー・ビンドラ
ロバート・ダクラス・エドワーズ
ジエームズ・リチヤード・ルーミス
ジヨー・マイリング・パーク
ジヨナサン・デヴイド・レイド
リサ・ジエニイ・スミス
ジエームズ・ランダル・ホワイト
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH0327587A publication Critical patent/JPH0327587A/ja
Publication of JPH0671140B2 publication Critical patent/JPH0671140B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気めっきを行なうために非導電性基板を前
処理するプロセスに関するものである。具体的には、直
接電気めっきを行なうために金属クラッド誘電積層体の
スルーホールを前処理するプロセスに関するものであ
る。
〔従来の技術〕
金属クラッド誘電積層体を印刷回路基板として使用する
ことは、よく知られている。印刷回路基板として用いる
金属クラッド誘電積層体は、１つ以上の非導電体層と導
電性金属層を交互に積層して作られる。誘電体の表面に
導電経路を作るためには、１つ以上の導電性金属層の化
学的エッチング、即ちフォトレジストを露光し、現像し
て、フォトレジストで保護されたラインを残すか（減法
プロセス）、ポジ型フォトレジストで露光し、現像した
ラインパターンにアンクラッド誘電体をめっきするが
（加法プロセス）、又は成形を行なうことができる。
これらの金属クラッド又はパターニングされた積層体の
多くを熱及び圧力によって結合させ、多層の積層体を形
成することができる。印刷回路基板において１つ以上の
金属層の間に電気的な接続を与えることが要求されてい
る。この要求は、例えば構造体の全体にわたって延在す
るホール中に導電性経路を作って外側金属層を互いに接
続するか、又は構造体の一部にわたって延在するホール
中に導電性経路を作って外側金属層と特定の内側金属層
を接続することにより、達成することができる。後者の
ホールをバイア、ブラインドバイア又はバイアダクトと
呼ぶことがあるが、本発明においてはこれらのすべての
経路を表現するために、「スルーホール」という言葉を
用いる。
印刷回路基板のウェットプロセスでは、スルーホールの
穴をあけ、穴あけに伴う残留物を硫酸クロム溶液又は温
アルカリ洗浄液等を用いてきれいにし、次に行なう無電
解めっきのために一又は二ステップのパラジウム／スズ
（Pb/Sn）処理又は他の触媒処理で増感させ、活性化さ
せることが行なわれる。無電解めっきは周知であり、多
くのめっき浴及びシステムが市販されている。非導電体
への金属の無電解めっきは、増感され活性化された表面
で始められ、そして電解の還元よりむしろめっき浴中の
還元剤の作用によって進められるのである。又、「無電
解」という用語が使用されたのは、イオン化傾向のより
大きい金属の上にイオン傾向のより小さい金属を付着さ
せることが、交換反応又は電気化学的置換反応の結果と
して行われる場合、すなわち、標準電位列（electromot
ive series）における金属の相対的位置に基いて行われ
る場合、又は非電解ウェットめっき方法による場合であ
る。
広範に使用されてはいるが、無電解溶液は制御するのが
一般に困難であり、遅い速度で付着が行われるばかり
か、注意深く検討しない場合には、環境上の問題を生ず
る可能性がある。銅を無電解付着させる場合、代表的な
浴は、光沢剤及び応力還元剤とともに、ホルムアルデヒ
ド還元剤及びエチレンジアミンテトラセテート錯体のよ
うな物質を含む。これらのうちのいつくかは、処理又は
再生上の問題があり、特別な取り扱い及び装置を必要と
する上、労働者のための安全措置も必要である。様々な
浴構成物質の濃度及びプロセス・パラメータの監視は複
雑であるが、結果の再現性を維持するため及び無電解め
っき浴の制御できない分解をさけるために必要不可欠で
ある。又、無電解付着の使用は、印刷回路基板を完成さ
せるのに追加の高価なプロセス・ステップ及び中間リン
スを多く必要とする。
無電解付着は比較的遅いので、印刷回路基板に電気的接
続表面を与えるためのみに使用されてきた。かかる表面
は、その後に行われる非常に速い電気めっきのプロセス
による付着の累積膜を支持する。
さらに、スルーホールへの無電解めっき及びその後で行
なう電気めっきには、ホールを通る浴剤の浸透の問題及
びホール壁面への気泡の付着による欠点があり、その結
果としてめっきの空所及び不連続が発生する。印刷回路
基板及びスルーホールへの金属の付着力を高めるため
に、この技術分野では多くの提案が見出されるが、非導
電体への無電解めっきの付着力を改善するという課題は
まだ解決されておらず、現在も研究されている。
従来の無電解プロセスに従わないで電気めっきすること
も、この技術分野では研究されている。
米国特許第4581301号は、基板表面のあらかじめ決めら
れた領域に導電性パターンを形成することに関するもの
である。これらの領域及びスルーホールの壁面のみを、
導電性粒子及びバインダからなるシード（seed）層でコ
ーティングし、次いで電気めっきする。バインダは、高
い温度で硬化される樹脂付着剤であって、導電性粒子を
均一に分散させている。この混合液を、シルクスクリー
ニングによってホールにコーディングする。
米国特許第3267007号は、樹脂への金属の付着を向上さ
せるために、シルクスクリーニング、ロールコーティン
グ及び同様の方法で非導電体に樹脂の溶液をコーティン
グし、樹脂を部分的に熱硬化させ、真空又は無電解の蒸
着を行ない、真空で最終熱硬化することに関するもので
ある。この特許におけるスルーホールは、構造体の残り
の部分の処理と同じ処理を受ける。
米国特許第2897409号は、「基板に開けられたホールの
露出部分を導電性表面にするためにグラファイトを使用
すると、きわめて不完全な製品ができあがる。……なぜ
なら電着する際に絶縁部材の中に距離を移送するからで
ある。……」と記述している。その結果、めっきされた
金属と樹脂の結合は不完全となる。従って、カーボンで
はなく、「ホールの露出部分のまわり」にある非拡散金
属粒子層内で例えば鉄、亜鉛、ニッケル、又はアルミニ
ウムの粒子、望ましくは銅を使用している。この非拡散
金属粒子層は、揮発性溶剤及びラッカー混合物で塗布さ
れ、風乾される。粒子のメッシュサイズは重要であり、
どのような超過粒子も布でふき取られる。このようにし
て調整されたホールを直接電気めっきする。
米国特許第3775176号は、約0.1mil（2.45×10-4cm）な
いし約2.0mil（5.08×10-3cm）の熱可塑性有機重合体層
を付着後、非導電性基板へ電着することについて記述し
ている。この重合体は、１μｍないし10μｍの微小孔構
造の金属粒子を少なくとも25vol.％分散させている。ま
たこの特許は、電気めっき前に“化学的置換型空電解”
があると、より協力に電気メッキを付着できることを教
示している。（第２段、９〜36行参照）。この特許は回
路基板におけるスルーホールではなく、非導電性基板表
面の処理に係るものである。この特許の例３でわかるよ
うに、有機プリコードの多孔度が良効な付着を得るため
の重要な要因である。
米国特許第4454168号は、接着しそうな（tacky）部分及
びバイアに流動微粒子金属を付着させ、置換反応させ、
金属を電着することによって導電性回路を作ることにつ
いて記述している。この発明には、樹脂の接着しそうな
（tacky）部分及びそうでない（nontacky）部分が重要
である（第２段、14〜16行参照）。熱処理又は置換前の
機械的な粒子の圧こんは、電着された金属層の付着力を
高める。
米国特許第3619382号で、カドミウム、インジウム、鉛
又は亜鉛の酸化物又は水酸化物を含むエラストマ・バイ
ンダにおける分散について記述している。これらの物質
は、チューブの内面を含む表面の後で電気めっきするた
めに、ブラシ接触陰極を用いて電気化学的に金属に還元
される。
米国特許第4193849号は、印刷回路基板の電気めっきを
後で行なうためのベースとして気相付着した金属に関す
るものである。
米国特許第4325780号は、無電解めっきを行なった後で
電気めっきを行なうプロセスを用いて、スルーホールを
メタライズする従来の減法ウェットプロセスについて記
述している。
米国特許第4735676号は、印刷回路基板に回路を与える
ために銅ペーストを使用することに関するものである。
このペーストは、80％〜85％に銅粉及び15％〜20％の合
成樹脂からなり、選択的にカーボンを含む。これを多層
の積層体を形成するために使用し、加熱して硬化させ
る。ペーストはスルーホール中での活性化及び無電解め
っきにかわるものではない。
米国特許第4691091号は、移動式レーザビームを使用
し、レーザの経路に沿って物質を熱分解することによっ
て、回路基板のような重合体基板上に導電性カーボン経
路を形成することについて言及している。このようにす
ると、カーボン経路の直接電気めっきが可能となる。重
合体中の賊活剤の存在は、レーザの吸収に影響を及ぼす
ことができる。スルーホールの処理は、このプロセスに
は含まれない。
特開昭58−12392号は、レーザの走査を用いる経路に沿
って非導電性重合体を導電性に変えることについて言及
している。樹脂中のいくらかの銀及び銅の粒子の存在
は、効果を高める、。しかし、重合体を絶縁体として機
能させる必要があるので、金属不純物の量は限定され
る。
米国特許第4718993号は、スルーホール及び印刷配線基
板の直接電気めっきのプロセスについて記述している。
このプロセスは、ケイ酸塩アルカリ性水溶液と接触さ
せ、表面活性剤中に分散させたカーボンブラックと接触
させ、カーボン分散液の液体部分を除去し、次いで電気
めっきを行なうことも含む。
米国特許第4724005号は、カーボン分散させた表面活性
溶液で処理した表面の直接電気めっきについて記述して
いる。
米国特許第4622108号は、米国特許第4724005号の改良で
あり、エチレングリコール及びモノエタノールアミン、
他の可能な表面活性剤の中にアルカリ性水酸化物の水溶
液を加えた前処理溶液を付着させる、追加ステップにつ
いて記述している。
米国特許第4783243号はポリイミド中の硫化金属、例え
ば硫化銅を基板に含浸させることによって、直接電気め
っきを行なうことができるように重合体基板を十分な導
電性を持たせることを言及している。この特性は、スル
ーホールを有する積層回路基板の製造には応用できない
ことは明らかである。即ち、表面が導電性になるだけで
なく、不都合なことに、重合体基板の誘電特性も影響を
受けてしまうからである。
米国特許第4790912号は、フォトレジスタを用いてパタ
ーニングされた回路基板（スルーホールを含む）の表面
に直接電気めっきを行なうことについて言及している。
このため触媒表面においてプロチウム浴から水素を電解
質を発生させ、続いて同じ浴から金属を電着させるよう
にしている。水素と触媒の効果的な共同動作は、金属の
電着の基板における表面活性剤のような促進剤の存在に
よって高められる。
以上のような方法があるにもかかわらず、印刷回路基板
のプロセス及びスルーホールの壁面のメタライゼーショ
ンには従来の無電解プロセスが用いられている。
米国特許第4554182号は、無電解めっき前駆体としての
「多機能陽イオン性共重合体」の使用について記述して
いる。本発明の例で記述されている。直接電気めっきす
るための２つの高分子電解質は、このような共重合体で
ある。
米国特許第4634619号及び第4701350号は、無電解付着前
の非導電体の前処理中に高分子電解質を使用することに
ついて言及している。
〔発明が解決しようとする課題〕
本発明は，従来技術における不都合な問題点を解決する
ため、そして、無電解又は他の非電解質のプロセスを使
用せず、しかも硬化工程を伴わずに、積層体のスルーホ
ールのウェットプロセスを行なうことを目的とする。
本発明の他の目的は、プロセス時間を削減し、スルーホ
ールプロセス手順を簡単にすることである。
本発明の他も目的は、金属で直接電気めっきできるよう
なスルーホールを壁面を与えることである。
本発明の他の目的は、高分子電解質のような、水に加え
た希釈陽イオン又は陰イオンの表面活性剤をスルーホー
ルの壁面に付着させ、高分子電解質に帯電した金属を含
む種を吸着させ、次いで電気めっきを行なうことによ
り、一貫して強い付着力を与え且つ印刷回路基板のスル
ーホール内に実質的に欠陥のない電着を与えることであ
る。
〔課題を解決するための手段〕 高分子電解質は特殊な型の表面活性剤である。それは、
多帯電で高分子量の物質であり、凝固剤として水処理産
業において用いられてきたし、無電解付着の表面処理に
も用いられてきた（前記米国特許第4634619号及び第455
4182号参照）。
本発明のプロセスは、積層印刷回路基板の中に広がるバ
イア及び基板を貫通するスルーホール内に、金属を直接
電気めっきするための前処理に応用できる。結果として
得られる付着物の付着力及び質は優れていて、再現性が
よいだけでなく、均一電着性も非常に改善されている。
誘電体（例えば、エポキシ・ガラス印刷回路基板に開け
られたホール）をシードするため、まずその表面を表面
活性剤又は高分子電解質を用いて前処理し、次に貴金属
又は非貴金属の錯体、塩、又はコロイドのいずれかを加
える様々な方法によって、これを導電性に変えなくては
ならない。結果として得られる膜又はシード層は、イオ
ン伝導性の高分子電解質／表面活性剤の網状構造の中に
入り込んだ導電性金属を含む。印刷回路基板の銅表面が
電解めっきのための陰極となるので、めっきされる銅は
浸出（percolation）作用によって銅箔からシード層を
横切って移動する。高分子電解質／表面活性剤によって
作られた膜は、イオン伝導性網状構造を与え、そしてシ
ード層の金属はめっき金属の核を作る導電部分を与え
る。非常に多くの核形成部分のおかげで、電気めっきさ
れる金属はシールド層を迅速に伝播し、均一な電気めっ
き域を与える。
本発明は、以下の手順に従う。
1.少なくとも１との非導電層の片側又は両側に導電性金
属層が積層されている印刷回路基板を与え、該基板を少
なくとも部分的に貫通する少なくとも１つのスルーホー
ルを規定し、 2.前記スルーホールを陽イオン性又は陰イオン性の高分
子電解質／表面活性剤の希釈溶液で処理した後リンス
し、 3.前記高分子電解質／表面活性剤に該高分子電解質の巨
大分子に吸着されるような物質のコロイド懸濁液又は溶
液を接触させ、必要ならばその表面が電気的に連続とな
るよう化学的に処理を行ない、 4.所望の膜厚になるまで前記ホール内に電気めっきを行
なう。
〔実施例〕
本発明は、誘電層内のスルーホール、すなわち積層され
た印刷回路基板の外部導電層と少なくとも１つの他の導
電層とを接続するスルーホールの前処理に関するもので
ある。この前処理は、スルーホールの壁面と接触させる
陽イオン性又は陰イオン性の高分子電解質又は他の表面
活性剤の溶液を使用し、当該高分子電解質の巨大分子表
面に導電性物質を吸着させた後、スルーホールを電気め
っきすることを含んでいる。
当業者には明らかなように、誘電物質と相溶性の溶液か
ら電気めっきされうる任意の金属、例えばニッケル、
金、パラジウム、銀、望ましくは銅及び電気的に相互付
着されうるこれらの金属の合金を、本発明のプロセスに
使用することができる。適切な浴が、多くの業者から入
手可能である。
同様に、当業者には明らかなように、本発明のプロセス
は、印刷回路基板又はカードを構成するのに適すると一
般的に考えられている任意の誘電物質、例えば、充てん
エポキシ又はポリイミドに機械的に又はレーザ等の適切
な方法で設けられたホールの前処理を行なうのに適用す
ることができる。この場合、必要に応じて通常の汚れ取
り（desmear）を行なうことができるのは勿論である。
本明細書に記述されている具体例に従って、誘電体シー
ト、望ましくは両面に金属箔（望ましくは銅箔）を有す
るクラッドを貫いて、必要とされるスルーホールを開
け、汚れ取りを行なうことによって印刷回路基板を製造
する。
高分子電解質又は表面活性剤の水溶液は、他の成分を混
合されない。この溶液は、非常に薄く、概ね高分子電解
質又は他の長鎖式表面活性剤の単層であり、これが誘電
体表面に必要とされる最小である。電気めっきするため
に導電性でなければならない粒子とすべき親水性部分及
び誘電体と結合すべき疎水性部分を有する、陽イオン性
又は陰イオン性の表面活性剤又は高分子電解質表面活性
剤の大きな分子が、本発明のプロセスに適することは十
分に予想できる。数種の表面活性剤及び高分子電解質を
用いることによって、非導電体上に優れた質で高い付着
力を有する膜を電着できることが実証された。そのよう
な高分子電解質には、リテン210（Reten210:Hercules社
の登録商標）及びTecna社から提供されるポリテック7M
（Polytec 7M:W.R.Grace and Co.の登録商標）がある。
これらは、粉末の形状で供給され、アクリルアミド及び
β−メタクリル−オキシエチルトリメチルアンモニウム
硫酸メチルの共重合体からなり、１％の溶液において80
0〜1200cpのブルックフィールド粘度を有する。フッ素
から得られるFC95は、非イオン性過フッ化アクリルスル
フォン酸カリウムの非高分子電解質表面活性剤であり、
3M社の製品である。
陰イオン性高分子電解質であるパーコル727（Percol 72
7:Allied Colloids社の登録商標）は、アクリル酸バッ
クボーンを持つスルフォン酸塩官能基からなる。パーコ
ル763（Percol 763）は、リテン210及びポリテック7Mと
同様に、陽イオン性である。
プロセス中に都合のよいステップの後でプロセスを停止
することができ、基板はプロセス再開のために乾燥さ
れ、保存される。
以下の例は本発明を十分に明瞭にするためのみに示され
ており、本発明の範囲を限定するものではない。すべて
の％は特に指定がない限り重量％を意味する。そしてス
テップ１の前には、すべてのスルーホールの汚れ取りを
行なった。
例1:コロイド状Sn/Pd及び陽イオン性高分子電解質 ガラスを充てんしたエポキシ含浸型の印刷回路基板（PC
B）は、それを貫通する少なくとも１つのホール及び２
つの主表面を有していて、その各表面には銅クラッドが
積層されている。このような印刷回路基板を、以下のプ
ロセスにかけた。（括弧に入れた数字は、許容可能な時
間、温度及び濃度のおよその範囲を表わしている。） 例2:陽イオン性 例２の印刷回路基板を用いて、例１と同じプロセスにか
けた。ただし、例２においては、ステップ５及び６の間
で、以下のような過硫酸ナトリウムのマイクロエッチン
グを行なった。
ステップ5a−１％/volの硫酸中、100g/l（80〜120）の
過硫酸ナトリウムを用いる。室温で1.5分間。
ステップ5b−純水リンス。室温で２分間。
過硫酸塩エッチング剤は高分子電解質に浸透して銅表面
をマイクロエッチするが、スルーホールの誘電体部分の
上の高分子電解質をそそままにする。
例3:陽イオン性 例３の印刷回路基板を用いて、例１と同じプロセスにか
けた。ただし、例３において高分子電解質はリテン210
の代わりにポリテック7Mを用いた。
例4:陽イオン性 第４の印刷回路基板を用いて、例２と同じプロセスにか
けた。ただし、例４においてはリテン210の代わりにポ
リテック7Mを用いた。
例5:陽イオン性 例５の印刷回路基板を用いて、例１と同じプロセスにか
けた。ただし、例５においてはリテン210の代わりにパ
ーコル763を用いた。
例6:陽イオン性 例６の印刷回路基板を用いて、例２と同じプロセスにか
けた。ただし、例６においてはリテン210の代わりにパ
ーコル763を用いた。
例7:陰イオン性 例７の印刷回路基板を用いて、例１と同じプロセスにか
けた。ただし、例７においては、リテン210の代わりに
パーコル727を用いた。
例8:陽イオン性 例８の印刷回路基板を用いて、例２と同じプロセスにか
けた。ただし、例８においてはリテン210の代わりにパ
ーコル727を用いた。
例9:高分子電解質 無し 例９の印刷回路基板を用いて、例１と同じプロセスにか
けた。ただし、例９においてはステップ４及び５、即ち
高分子電解質浸せき及びリンスのステップを省略した。
例10:高分子電解質 無し 例10の印刷回路基板を用いて、例２と同じプロセスにか
けた。ただし、例10においてはステップ４及び５、即ち
高分子電解質浸せき及びリンスのステップを省略した。
均一電着性については、例１ないし例８まですべて同じ
である。均一電着性とは、電気めっきの分野で用いられ
る表現であり、平坦な露出面に比べて、引っ込んでいた
り、でこぼこしている所にも均一付着させられる浴の能
力を表わしている。：均一電着性（％）＝（スルーホー
ルの中央における金属厚／スルーホールの上端における
金属厚）×100。例９及び例10は満足のいく結果ではな
く、約40％と低い均一電着性であった。
例11:乾燥 第11の印刷回路を用いて、例１と同じプロセスにかけ
た。ただし、ステップ７及び８、即ち純水リンス及び硫
酸浸せきの間で基板を乾燥させ、保存した。
この乾燥ステップはパターンを電気めっきする処理の中
に挿入され、そこでステップ９即ち電気めっきステップ
の前にフォトレジストの処理をするために印刷回路基板
はシードの後にラインから外された。この乾燥ステップ
は、ステップ６及び７、即ちシード及び純水リンスの後
に挿入された。乾燥したシード層を元にもどすために、
ステップ８、即ち硫酸浸せきの時間を長くする必要があ
ることに注意されたい。
ステップ7a−約100℃熱送風機を用いて、15分間（10〜2
0）基盤を乾燥させる。
ステップ８−10％/vol.の硫酸浸せき。室温で15分間
（２〜20）。
例12:乾燥 第12の印刷回路基板を用いて、例２と同じプロセスにか
けた。ただし、例11に記述されるように乾燥し、希硫酸
浸せきした。
例13:非貴金属コロイド 第13の印刷回路基板を用いて、例１と同じプロセスにか
けた。ただし、ステップ６のSn/Pdのシードの代わりに
銅コロイドのシードを用いた。銅コロイドのシードを全
濃度で用いる。これは、以下のようにして作られる。
0.05％のFC95過フッ化炭化水素表面活性剤を含む水500m
lに、0.53Mの塩化スズ溶液を100ml加える。そこに、2M
の塩化銅溶液を20ml加える。そして0.4Mのチオ硫酸ナト
リウム溶液を100ml加える。混合液を45℃で１時間加熱
し、コロイドを形成させる。このコロイドを全濃度で使
用し、例１におけるSn/Pdの代わりにすることができ
る。
例14:非コロイド貴金属 第14の印刷回路基板は以下のプロセスに従った。
ステップ５のPdCl2（塩化パラジウム）溶液の代わり
に、他の溶解できるパラジウム又はプラチナの塩又は錯
体、例えばブラチナ又はアセチルアセトンパラジムをこ
のプロセスに用いることができる。濃度範囲及びプロセ
ス時間はすべてのステップで同じである。
例15 第15の印刷回路基板を用いて、例14と同じプロセスにか
けた。ただし、工程５のPdCl2溶液の代わりに1g/l（0.1
〜10g/l）のRuCl3（塩化ルテニウム）溶液を用いて、３
分間（１〜５）行なつた。そして塩化ルテニウムを導電
性RuOx（ここでＸは約２に等しい）に換えるために、例
14のステップ７即ちホウ水素ナトリウムのリンスを削除
し、代わりに40g/lのNaOH溶液の浸せきを２分間（１〜
５）行なった。
例16:カーボン Sn/Pdのコロイッドを例１において記述されたように前
処理した。このコロイドにグラファイト粉末を4g/l加え
た。ホールに開けた印刷回路基板を例１に従うプロセス
にかけると、均一電着性は減少した。グラファイトの代
わりにカーボンブラックを用いるならば、均一電着性の
向上が期待できる。
以上のプロセスの結果として得られるものは、導電性金
属層の間に硬化された樹脂状物質が位置するサンドイッ
チ構造となる。これらの導電性金属層はパターニングさ
れていてもいなくても構わないが、少なくとも１つの導
電性スルーホールによって、少なくとも２つの金属層が
電気的に接続されている。第１図は、例１のプロセスに
従って処理したスルーホールを、15amps ft2（ASF）（1
6mA/cm2）の条件で、表面が1.6mil（4.06×10-2mm）の
銅厚及びスルーホールの中央部分が1.02mil±0.17
（（2.59±0.43）×10-2mm）となるまで十分な時間にわ
たって電気めっきした場合の断面図である。均一電着性
は約64％であった。左ハッチングは銅１を表わしてい
る。多層を積層した場合の２つの外側導電層を導電性ス
ルーホールで接続するためにも、このプロセスを使用す
ることができることは明らかである。
同様に第２図は、例１のプロセスに従って処理したスル
ーホールを65ASFで電気めっきした断面図である。
第３図は、前処理溶液中の高分子電解質の重量％に対す
る銅厚の関係を示すグラフである。このグラフから、高
分子電解質を使用すると、スルーホール壁面の銅付着の
均一電着性が向上することがわかる。３種類の高分子電
解質溶液の濃度は、モル濃度ではなく、重量％で表ささ
れているが、溶液の高分子電解質濃度に銅厚は比例しな
いことがわかる。銅厚の値は、代表的なスルーホールの
中央において得たものである。
〔発明の効果〕
本発明は、積層印刷回路基板の中に広がるバイア及び基
板を貫通するスルーホール内に、金属を直接電気めっき
するための前処理に応用できるプロセスを提供できる。
【図面の簡単な説明】
第１図は、例１のプロセスに従って処理したスルーホー
ルを電気めっきした断面図である。 第２図は、例１のプロセスに従って処理したブラインド
バイアを電気めっきした断面図である。 第３図は、前処理溶液中の高分子電解質の重量％と銅厚
の関係を示すグラフである。 １……銅。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジエームズ・リチヤード・ルーミス アメリカ合衆国ニユーヨーク州ビングハン トン、レロイ・ストリート133番地 (72)発明者 ジヨー・マイリング・パーク アメリカ合衆国ニユーヨーク州ビングハン トン、マリイ・ヒル・ロード304番地 (72)発明者 ジヨナサン・デヴイド・レイド アメリカ合衆国ニユーヨーク州ジヨンソ ン・シテイ、プラセツク・ドライブ806エ ヌ番地 (72)発明者 リサ・ジエニイ・スミス アメリカ合衆国ニユーヨーク州メイン、チ エリイ・ヒル・ロード、ボツクス137番地 (72)発明者 ジエームズ・ランダル・ホワイト アメリカ合衆国ニユーヨーク州オウエゴ、 ボツクス123、アール・デイー３番地

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】下記の（ａ）〜（ｇ）の工程を含む金属ク
    ラッド誘電積層体のスルーホールの壁面に直接電気めっ
    きを行なう方法。 （ａ）前記金属クラッド誘電積層体に少なくとも１つの
    スルーホールを設ける工程。 （ｂ）前記スルーホールの汚れをとる工程。 （ｃ）前記スルーホールの壁面に表面活性剤溶液を付着
    させる工程。 （ｄ）前記スルーホールの壁面への金属含有物質の付着
    を活性化させ促進させるのに十分な量を超える過剰の表
    面活性剤をリンスする工程。 （ｅ）前記スルーホールの壁面に金属含有物質を含む溶
    液を付着させる工程。 （ｆ）電気めっきを行なうのに十分な量を超える過剰の
    前記導電性金属含有物質をスルーホールからリンスする
    工程。 （ｇ）前記金属含有物質によって導電性となった前記ス
    ルーホールの壁面に予定の厚さになるまで金属を電気め
    っきする工程。
  2. 【請求項２】前記電気めっきされる金属が銅を含む請求
    項１記載の直接電気めっきを行なう方法。
  3. 【請求項３】前記表面活性剤が高分子電解質を含む請求
    項１記載の直接電気めっきを行なう方法。
  4. 【請求項４】前記金属含有物質が導電性コロイドを含む
    請求項３記載の直接電気めっきを行なう方法。
  5. 【請求項５】前記高分子電解質が陽イオン性高分子電解
    質を含む請求項３記載の直接電気めっきを行なう方法。
  6. 【請求項６】前記高分子電解質がアクリル酸バックボー
    ンを含む請求項３記載の直接電気めっきを行なう方法。
  7. 【請求項７】前記高分子電解質が陰イオン性高分子電解
    質を含む請求項３記載の直接電気めっきを行なう方法。
  8. 【請求項８】前記高分子電解質がスルフォン酸群を含む
    請求項３記載の直接電気めっきを行なう方法。
  9. 【請求項９】前記高分子電解質がアミン群を含む請求項
    ３記載の直接電気めっきを行なう方法。
  10. 【請求項１０】前記金属含有物質が酸化ルテニウム（I
    V）に変換された塩化ルテニウム（III）を含み、さらに
    前記電気めっき前にアルカリ土水酸化物を含む溶液でリ
    ンスし且つ水でリンスする工程を含む請求項３記載の直
    接電気めっきを行なう方法。
  11. 【請求項１１】前記金属含有物質が溶液に溶解する導電
    性金属塩を含み、さらに前記めっき前に前記スルーホー
    ルの壁面を還元剤を含む溶液でリンスする工程を含む請
    求項３記載の直接電気めっきを行なう方法。
  12. 【請求項１２】前記導電性コロイドがスズ／パラジウム
    （Sn/Pd）コロイドを含む請求項４記載の直接電気めっ
    きを行なう方法。
  13. 【請求項１３】前記導電性コロイドがSn/Pdコロイド溶
    液を含みカーボンブラック粒子を含む請求項４記載の直
    接電気めっきを行なう方法。
  14. 【請求項１４】前記導電性コロイドが銅コロイドを含む
    請求項４記載の直接電気めっきを行なう方法。
  15. 【請求項１５】前記高分子電解質がアクリルアミド及び
    β−メタクリル−オキシエチルトリメチルアンモニウム
    硫酸メチルの共重合体を含む請求項５記載の直接電気め
    っきを行なう方法。
  16. 【請求項１６】前記スルーホールの壁面に過硫酸塩をマ
    イクロエッチング溶液を付着させる工程を含む請求項13
    記載の直接電気めっきを行なう方法。
  17. 【請求項１７】前記Sn/Pdコロイドを付着させた後前記
    スルーホールの側壁を乾燥させる工程を含む請求項13記
    載の直接電気めっきを行なう方法。
JP2115376A 1989-05-08 1990-05-02 スルーホールの壁面に直接電気めっきを行なう方法 Expired - Fee Related JPH0671140B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/348,844 US4969979A (en) 1989-05-08 1989-05-08 Direct electroplating of through holes
US348844 1989-05-08

Publications (2)

Publication Number Publication Date
JPH0327587A JPH0327587A (ja) 1991-02-05
JPH0671140B2 true JPH0671140B2 (ja) 1994-09-07

Family

ID=23369797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2115376A Expired - Fee Related JPH0671140B2 (ja) 1989-05-08 1990-05-02 スルーホールの壁面に直接電気めっきを行なう方法

Country Status (4)

Country Link
US (1) US4969979A (ja)
EP (1) EP0398019B1 (ja)
JP (1) JPH0671140B2 (ja)
DE (1) DE69020796T2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4141416A1 (de) * 1991-12-11 1993-06-17 Schering Ag Verfahren zur beschichtung von oberflaechen mit feinteiligen feststoff-partikeln
US5268088A (en) * 1991-12-12 1993-12-07 Eric F. Harnden Simplified method for direct electroplating of acrylic or epoxy containing dielectric substrates
DE4211152C1 (de) * 1992-03-31 1993-11-25 Schering Ag Verfahren zur Metallisierung von Nichtleitern und Anwendung des Verfahrens
US6303181B1 (en) 1993-05-17 2001-10-16 Electrochemicals Inc. Direct metallization process employing a cationic conditioner and a binder
US5476580A (en) * 1993-05-17 1995-12-19 Electrochemicals Inc. Processes for preparing a non-conductive substrate for electroplating
US6171468B1 (en) 1993-05-17 2001-01-09 Electrochemicals Inc. Direct metallization process
US5725807A (en) * 1993-05-17 1998-03-10 Electrochemicals Inc. Carbon containing composition for electroplating
US5690805A (en) * 1993-05-17 1997-11-25 Electrochemicals Inc. Direct metallization process
US6710259B2 (en) 1993-05-17 2004-03-23 Electrochemicals, Inc. Printed wiring boards and methods for making them
US5387332A (en) * 1993-07-14 1995-02-07 Straus; Martin Cleaner/conditioner for the direct metallization of non-conductors and printed circuit boards
US5376232A (en) * 1993-08-23 1994-12-27 Parlex Corporation Method of manufacturing a printed circuit board
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
US5421989A (en) * 1993-08-31 1995-06-06 Atotech Deutschland Gmbh Process for the metallization of nonconductive substrates with elimination of electroless metallization
US5484518A (en) * 1994-03-04 1996-01-16 Shipley Company Inc. Electroplating process
DE4412463C3 (de) * 1994-04-08 2000-02-10 Atotech Deutschland Gmbh Verfahren zur Herstellung einer Palladium-Kolloid-Lösung und ihre Verwendung
US5545429A (en) * 1994-07-01 1996-08-13 International Business Machines Corporation Fabrication of double side fully metallized plated thru-holes, in polymer structures, without seeding or photoprocess
JPH08204339A (ja) * 1995-01-30 1996-08-09 Nec Toyama Ltd 印刷配線板の製造方法
EP0762813A1 (en) * 1995-08-25 1997-03-12 Macdermid Incorporated Method for the manufacture of printed circuit boards
US5626736A (en) 1996-01-19 1997-05-06 Shipley Company, L.L.C. Electroplating process
US5762777A (en) * 1996-05-02 1998-06-09 Persee Chemical Co. Ltd. Process of directly electroplating onto a nonconductive substrate
US6136513A (en) * 1997-06-13 2000-10-24 International Business Machines Corporation Method of uniformly depositing seed and a conductor and the resultant printed circuit structure
US5997997A (en) * 1997-06-13 1999-12-07 International Business Machines Corp. Method for reducing seed deposition in electroless plating
DE19731184C2 (de) * 1997-07-10 1999-10-07 Atotech Deutschland Gmbh Vorrichtung zur analytischen Überwachung eines Bades zur galvanotechnischen Behandlung von Substratoberflächen
US6375731B1 (en) * 2000-01-06 2002-04-23 Electrochemicals Inc. Conditioning of through holes and glass
US6776893B1 (en) 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US6770558B2 (en) * 2002-02-25 2004-08-03 International Business Machines Corporation Selective filling of electrically conductive vias for three dimensional device structures
CN1784807B (zh) 2003-03-04 2013-03-20 诺福特罗尼有限公司 同轴波导微结构及其形成方法
CN101605928B (zh) * 2006-11-06 2011-07-13 上村工业株式会社 直接镀覆方法和钯导电体层形成溶液
US7656256B2 (en) 2006-12-30 2010-02-02 Nuvotronics, PLLC Three-dimensional microstructures having an embedded support member with an aperture therein and method of formation thereof
JP2008188756A (ja) * 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
US7898356B2 (en) 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
KR101593686B1 (ko) 2007-03-20 2016-02-12 누보트로닉스, 엘.엘.씨 일체화된 전자 요소들 및 이들의 형성 방법
US8659371B2 (en) * 2009-03-03 2014-02-25 Bae Systems Information And Electronic Systems Integration Inc. Three-dimensional matrix structure for defining a coaxial transmission line channel
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
JP5639194B2 (ja) 2010-01-22 2014-12-10 ヌボトロニクス，エルエルシー 熱制御
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
WO2015109208A2 (en) 2014-01-17 2015-07-23 Nuvotronics, Llc Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
EP3224899A4 (en) 2014-12-03 2018-08-22 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10986738B2 (en) 2018-05-08 2021-04-20 Macdermid Enthone Inc. Carbon-based direct plating process

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3267007A (en) * 1966-08-16 Bonding metal deposits to electrically non-conductive material
GB493485A (en) * 1937-01-13 1938-10-10 Langbein Pfanhauser Werke Ag Process for the electrolytic production of metal coatings on objects with a non-conducting surface
US2897409A (en) * 1954-10-06 1959-07-28 Sprague Electric Co Plating process
US3163588A (en) * 1955-02-14 1964-12-29 Technograph Printed Electronic Method of interconnecting pathway patterns of printed circuit products
US3099608A (en) * 1959-12-30 1963-07-30 Ibm Method of electroplating on a dielectric base
US3619382A (en) * 1970-01-27 1971-11-09 Gen Electric Process of reducing metal compounds to metal in a matrix
US3775176A (en) * 1971-02-23 1973-11-27 Amicon Corp Method of forming an electroplatable microporous film with exposed metal particles within the pores
US3793159A (en) * 1972-05-05 1974-02-19 Phillips Petroleum Co Electroplating plastics
US4090984A (en) * 1977-02-28 1978-05-23 Owens-Corning Fiberglas Corporation Semi-conductive coating for glass fibers
JPS53115069A (en) * 1977-03-18 1978-10-07 Nippon Mining Co Method of producing printed circuit board
DE2746938A1 (de) * 1977-10-17 1979-04-19 Schering Ag Saures galvanisches kupferbad
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
US4634619A (en) * 1981-10-13 1987-01-06 Surface Technology, Inc. Process for electroless metal deposition
US4701350B2 (en) * 1980-11-06 1997-08-05 Surface Technology Corp Process for electroless metal deposition
JPS5812392A (ja) * 1981-07-15 1983-01-24 株式会社日立製作所 平坦化配線
DE3323476A1 (de) * 1982-07-01 1984-01-05 Kollmorgen Technologies Corp., 75201 Dallas, Tex. Verbessertes verfahren zur galvanischen metallabscheidung auf nichtmetallischen oberflaechen
US4478883A (en) * 1982-07-14 1984-10-23 International Business Machines Corporation Conditioning of a substrate for electroless direct bond plating in holes and on surfaces of a substrate
US4454168A (en) * 1982-09-29 1984-06-12 E. I. Du Pont De Nemours And Company Printed circuits prepared from metallized photoadhesive layers
US4683036A (en) * 1983-06-10 1987-07-28 Kollmorgen Technologies Corporation Method for electroplating non-metallic surfaces
US4554182A (en) * 1983-10-11 1985-11-19 International Business Machines Corporation Method for conditioning a surface of a dielectric substrate for electroless plating
US4581301A (en) * 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
US4790912A (en) * 1985-06-06 1988-12-13 Techno-Instruments Investments Ltd. Selective plating process for the electrolytic coating of circuit boards without an electroless metal coating
US4724005A (en) * 1985-11-29 1988-02-09 Olin Hunt Specialty Products Inc. Liquid carbon black dispersion
US4691091A (en) * 1985-12-31 1987-09-01 At&T Technologies Direct writing of conductive patterns
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board
US4622108A (en) * 1986-05-05 1986-11-11 Olin Hunt Specialty Products, Inc. Process for preparing the through hole walls of a printed wiring board for electroplating
US4783243A (en) * 1986-12-18 1988-11-08 American Cyanamid Company Articles comprising metal-coated polymeric substrates and process
US4718993A (en) * 1987-05-29 1988-01-12 Olin Hunt Specialty Products Inc. Process for preparing the through hole walls of a printed wiring board for electroplating
US4806159A (en) * 1987-07-16 1989-02-21 Sprague Electric Company Electro-nickel plating activator composition, a method for using and a capacitor made therewith
US4874477A (en) * 1989-04-21 1989-10-17 Olin Hunt Specialty Products Inc. Process for preparing the through hole walls of a printed wiring board for electroplating

Also Published As

Publication number Publication date
EP0398019B1 (en) 1995-07-12
EP0398019A1 (en) 1990-11-22
JPH0327587A (ja) 1991-02-05
US4969979A (en) 1990-11-13
DE69020796T2 (de) 1996-03-14
DE69020796D1 (de) 1995-08-17

Similar Documents

Publication Publication Date Title
JPH0671140B2 (ja) スルーホールの壁面に直接電気めっきを行なう方法
US4683036A (en) Method for electroplating non-metallic surfaces
US5015339A (en) Process for preparing nonconductive substrates
US5071517A (en) Method for directly electroplating a dielectric substrate and plated substrate so produced
US4874477A (en) Process for preparing the through hole walls of a printed wiring board for electroplating
US4964959A (en) Process for preparing a nonconductive substrate for electroplating
JPH028476B2 (ja)
US5536386A (en) Process for preparing a non-conductive substrate for electroplating
US5342501A (en) Method for electroplating metal onto a non-conductive substrate treated with basic accelerating solutions for metal plating
US5110355A (en) Process for preparing nonconductive substrates
US5106537A (en) Liquid dispersion for enhancing the electroplating of a non-conductive surface
WO1999060189A2 (de) Verfahren zur metallischen beschichtung von substraten
DE2809842A1 (de) Verfahren zur abscheidung von metall auf einer oberflaeche
JP3261569B2 (ja) 電気メッキ用非伝導性基材の製造方法
JP2871828B2 (ja) 印刷回路板の直接金属化法
DD297194A5 (de) Verfahren zur direkten metallisierung eines nicht leitenden substrates
JP2000169998A (ja) 電気めっき前処理液、電気めっき方法および多層プリント配線板の製造方法
AU659857B2 (en) Mildly basic accelerating solutions for direct electroplating
US5262042A (en) Simplified method for direct electroplating of dielectric substrates
Lönhoff Production of Printed Circuits by the Additive Technique using Nibodur
JPH0634443B2 (ja) プリント配線板の製造方法
JPS648078B2 (ja)
JPH05308189A (ja) スルーホールめっき回路基板とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees