KR20080063217A - 3차원 미세구조 및 그 형성방법 - Google Patents

3차원 미세구조 및 그 형성방법 Download PDF

Info

Publication number
KR20080063217A
KR20080063217A KR1020070141060A KR20070141060A KR20080063217A KR 20080063217 A KR20080063217 A KR 20080063217A KR 1020070141060 A KR1020070141060 A KR 1020070141060A KR 20070141060 A KR20070141060 A KR 20070141060A KR 20080063217 A KR20080063217 A KR 20080063217A
Authority
KR
South Korea
Prior art keywords
seed layer
microstructure
layer
conductor
dielectric support
Prior art date
Application number
KR1020070141060A
Other languages
English (en)
Inventor
크리스토퍼 에이. 니콜스
시팡 조우
윌리엄 디. 훅크
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Publication of KR20080063217A publication Critical patent/KR20080063217A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/005Manufacturing coaxial lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06Coaxial lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component

Abstract

3차원 미세구조(microstructure) 및 그 형성방법이 제공된다. 상기 미세구조는 순차적 조직 공정(sequential build process)에 의하여 형성되며, 서로 부착된 미세구조성 요소들을 포함한다. 상기 미세구조는 예컨대 전자기적 에너지의 동축 전달 라인에 사용된다.
3차원, 미세구조, 형성, 방법

Description

3차원 미세구조 및 그 형성방법{THREE-DIMENSIONAL MICROSTRUCTURES AND METHODS OF FORMATION THEREOF}
본 발명은 협정 번호 W911QX-04-C-0097 하에 DARPA에 의해 수여된 미합중국 정부의 지원으로 만들어졌다. 미합중국 정부는 본 발명에 대하여 일정한 권리를 가진다.
본 출원은 35 U.S.C. §119(e) 하에 2006. 12. 30. 자로 출원된 가출원 제60/878,319호의 우선권의 이익을 청구하며, 그 전체 내용은 본 명세서에 참고로서 도입된다.
본 발명은 일반적으로 미세제작 기술 및 3차원 미세구조(microstructure)의 형성에 관한 것이다. 본 발명은 특히, 예컨대 동축(coaxial) 전달 요소 미세구조와 같은 전자기적 에너지의 전달을 위한 미세구조 및 그러한 미세구조를 순차적 조직 공정(sequential build process)에 의해 형성하는 방법에 적용된다.
순차적 조직 공정에 의한 3차원 미세구조의 형성은 예컨대 Sherrer et al.의 미합중국 특허 제7,012,489호에 기재되어 있다. 도 1을 참조하여 '489 특허는 순차적 제조 과정에 의해 형성된 동축 전송 라인 미세구조 2를 개시하였다. 미세구조 는 기재 4 상에 형성되며, 외부 컨덕터 6, 중앙 컨덕터 8 및 상기 중앙 컨덕터를 지지하는 하나 이상의 유전성 지지 부재 10을 포함한다. 외부 컨덕터는 외부 컨덕터의 하부 벽을 형성하는 전도성 기저층 12, 측벽을 형성하는 전도층 14, 16 및 18과 상부 벽을 형성하는 전도층 20을 포함한다. 내부 및 외부 컨덕터 사이의 공간 22는 상기 공간를 이전에 채우고 있던 희생 물질을 상기 구조로부터 제거하여 형성되는 공기이거나 진공이다.
서로 다른 물질들의 미세구조, 예컨대 상기 특허의 미세구조 내의 중심 컨덕터와 같이 서스펜드된(suspended) 미세구조를 제작할 때, 특히 구조적 요소들이 다른 물질들로 형성될 때에는 구조적 요소들 간의 불충분한 접착으로 인한 문제들이 야기될 수 있다. 예컨대, 유전성 지지 부재를 형성하는 데에 유용한 물질들은 외부 컨덕터 및 중심 컨덕터의 금속 물질에 대하여 열악한 접착성을 보일 수 있다. 이러한 열악한 접착의 결과, 유전성 지지 부재가 외부 및 중심 컨덕터 중 어느 하나 또는 양자 모두로부터 탈착될 수 있으며, 이는 유전성 지지 부재가 외부 컨덕터 측벽의 한 말단에 묻혀있음(embeded)에도 불구하고 그렇다. 그러한 탈착은, 장치가 제조 중 또는 제조후 정상 작동되는 동안에 진동 또는 다른 힘에 처해질 때 특히 문제될 수 있다. 장치는 예컨대 비행체와 같은 고속 운송 수단에서 사용될 경우 극단적인 힘에 처해질 수 있다. 그러한 탈착의 결과, 동축 구조의 전달 성능은 저하될 수 있으며, 장치는 작동불능으로 될 수 있다.
따라서, 이 기술의 상태와 관련된 문제들을 해결할 개선된 3차원 미세구조 및 그 형성 방법에 대한 당 분야의 수요가 있다.
본 발명의 제1 측면에 따르면, 제공된 것은 순차적 조직 공정에 의해 형성된 3차원 미세구조이다. 미세구조는 제1 전기도금 시드 층을 포함한다. 미세구조의 성분은 제1 시드 층상에 배치되고, 미세구조의 성분은 제1 표면, 제1 표면에 반대인 제2 표면 및 그를 통해 제1 표면에서 제2 표면으로 제1 시드층에 걸쳐 확장하는 개구부를 갖는다. 제2 전기도금 시드 층은 제1 미세구조의 성분상에, 그리고 개구부내에 배치된다. 전기도금된 금속은 개구부에서 제1 및 제2 시드 층상에서 배치된다. 본 발명의 일구체예에서, 미세구조는 중심 전도체를 갖는 동축 전송선, 외부 전도체 및 중심 전도체를 지지하기 위한 유전체 지지 멤버를 포함할 수 있고, 유전체 지지 멤버는 미세구조의 성분이다.
본 발명의 제2 측면에 따르면, 제공된 것은 순차적 조직 공정에 의한 3차원 미세구조를 형성하는 방법이다. 본 방법은 기재상에 제1 전기도금 시드 층을 형성하는 것을 포함한다. 미세구조의 성분이 제1 시드 층상에 형성되고, 여기에서, 미세구조의 성분은 제1 표면, 제1 표면에 반대인 제2 표면 및 그를 통해 제1 표면에서 제2 표면으로 제1 시드층에 걸쳐 확장하는 개구부를 갖는다. 제2 전기도금 시드 층은 제1 미세구조의 성분상에, 그리고 개구부내에 형성된다. 전기도금된 금속은 개구부에서 제1 및 제2 시드 층에 걸쳐 형성된다.
본 발명의 다른 특징 및 장점은 이하에서 본원의 상세한 설명, 청구항 및 도면을 봄으로써 당업자에게 명백할 것이다.
본 발명은 이하의 도면을 참조하여 설명이 되는데, 여기에서 같은 참조번호는 같은 특징을 나타내고, 여기에서:
도 1은 공지된 동축 전송선 미세구조의 단면도를 도시하고;
도 2는 본 발명에 따른 예시적인 3차원 미세구조의 단면도를 도시하며;
도 3-15는 본 발명에 따른 다양한 형성 단계에서 도 2의 3차원 미세구조의 측면 및 상면(top-sectional) 도를 도시하고;
도 16A-D는 본 발명에 따른 예시적인 3차원 미세구조의 유전체 성분 및 개구부의 측면 도를 도시하며;
도 17은 본 발명의 추가적인 측면에 따른 예시적인 3차원 미세구조의 측면 도를 도시하고;
도 18은 본 발명의 추가적인 측면에 따른 예시적인 3차원 미세구조의 측면 및 상면 도를 도시하며;
도 19A-H는 본 발명에 따른 예시적인 3차원 미세구조의 유전체 성분 및 개구부의 부분적인 상면 도를 도시하고;
도 20A-B는 본 발명에 따른 예시적인 3차원 미세구조의 단면도를 도시한다.
기술될 예시적인 공정은 3차원 미세구조를 발생시키기 위한 순차적 조직을 포함한다. 용어 "미세구조"는 미세제작 공정에 의해 전형적으로, 웨이퍼 또는 그리 드레벨(grid-level) 상에 형성되는 구조를 언급한다. 본 발명의 순차적 조직 공정에서, 미세구조는 다양한 물질의 순차 레이어링(layering)과 프로세싱 및 결정된 방식에 의해서 형성된다. 예를 들면, 필름 형성, 리소그래피 패터닝(lithography patterning), 에칭 및 평탄화(planarizition) 같은 다른 선택적 공정이 주어진 때에, 다양한 3차원 미세구조를 형성하기 위한 탄력적인 방법이 제공된다.
순차적 조직 공정은 일반적으로 다음의 것들의 다양한 조합을 포함하는 공정을 통해서 완성된다: (a) 금속, 희생 물질(예로, 포토레지스트) 및 유전체 코팅 공정; (b) 표면 평탄화; (c) 포토리소그래피; 및 (d) 에칭 또는 다른 층 제거 공정. 금속을 증착하는데 있어서, 비록 물리적 증기 증착(PVD) 또는 화학적 증기 증착(CVD) 기술 같은 다른 금속 증착 기술이 사용될 수 있지만, 도금 기술은 특히 유용하다.
본 발명의 예시적인 구체예는 본원에서 전자기 에너지용 동축 전송선로(coaxial transmission line)의 제조로서 기술된다. 이러한 구조는 예를 들면, 레이더 시스템 및 극초단파와 밀리미터파 장치에서의 전기통신 산업 내의 애플리케이션에서 발견된다. 그러나, 미세구조를 발생시키기 위하여 기술된 기술은 예시적인 구조 또는 응용분야에서만 제한되는 것이 아니라 압력 센서, 전복(rollover) 센서 같은 미세장치, 질량분석기, 필터, 미세유동장치(microfluidic device), 수술 기구, 혈압 센서, 기류 센서, 보청기 센서, 이미지 스태빌라이저(image stabilizer), 고도 센서, 및 자동초점 센서를 위한 수많은 분야에서 사용될 수 있다는 것은 명백하다. 본 발명은 새로운 성분을 형성하기 위하여 함께 마이크로제조 된 이질적인(heterogeneous) 물질을 함께 기계적으로 결합하기 위한 일반적인 방법으로 사용 가능하다. 예시적인 동축 전송선로 미세구조는 예를 들면, 밀리미터파와 극초단파를 포함하는 수 MHz부터 100GHz 또는 이상까지의 주파수를 갖는 전자기 에너지의 전파에 유용하다. 기술된 전송선로는 예를 들면, 바이어스(bias)를 통합된 또는 부착된 반컨덕터 장치에 제공하는 직류(DC) 신호 및 전류의 전송에서의 사용에서도 발견된다.
도 2는 본 발명에 따른 순차적 조직 공정으로 형성된 3-차원 전송 라인 미세구조 202의 예시적 특징을 설명한다. 미세구조는 기질 204, 외부 도체 206, 중심 도체 208 및 중심 도체를 지지하기 위한 하나 이상의 지지 부재 210'을 포함한다. 외부 도체는 낮은 벽을 형성하는 전도성 기질 층 212, 측벽을 형성하는 전도성 층 214, 216 및 218 및 외부 도체의 상부 벽을 형성하는 기질 층 220을 포함한다. 전도성 기질 층 212 및 전도성 층 220은 기질 상에서 전도성 기질 또는 전도성 층의 부분으로서 임의로 제공될 수 있다. 중심 도체 및 외부 도체 사이의 용적 222는 비-고체, 예를 들어, 공기 또는 설퍼 헥사플로라이드와 같은 가스, 진공, 또는 액체이다. 유전체 지지 부재은 중심 도체 및/또는 외부 도체의 부근에서 하나 이상의 어퍼쳐 224를 갖는다. 기술된 어퍼쳐는 원의 윗 표면 내지 바닥 표면의 유전체 지지 부재을 통하여 연장되지만, 그들을 통하여 부분적으로 연장될 수 있다. 금속 물질은 중심 및 외부 도체에 유전체 지지 부재을 첨부함으로써 어퍼쳐에 배열된다.
도 2의 동축 전달 라인 미세구조를 형성하는 예시적인 방법은 도 3 내지 15를 참조하여 설명될 것이다. 전달 라인은 도 3에 나타낸 바와 같이 기재 204 위에 형성되며, 다양한 형태를 취할 수 있다. 기재는 예를 들어 세라믹, 유전체, 실리콘 또는 갈륨 아르제나이드와 같은 반컨덕터, 구리 또는 스틸과 같은 금속, 중합체 또는 그의 배합물을 사용하여 제조할 수 있다. 기재는 예를 들어 인쇄된 와이어 보드와 같은 전자기재 또는 실리콘, 실리콘 게르마늄 또는 갈륨 아르제나이드 웨이퍼와 같은 반컨덕터 기재의 형태를 취할 수 있다. 기재는 전달 라인을 형성하는데 사용된 물질과 유사한 팽창 계수를 갖도록 선택될 수 있으며, 전달 라인의 형성 중에 온전하게 유지될 수 있도록 선택되어야 한다. 전달 라인을 형성하고자 하는 기재의 표면은 통상 평면이다. 기재 표면은 고도의 평면성을 달성하기 위해 예를 들어 갈기, 씻기 및/또는 연마를 할 수 있다. 형성된 구조물의 표면 평면화는 공정 중에 어느 한 층을 형성하기 전 후에 수행할 수 있다. 통상의 평면화 기술로는 예를 들어 화학적-기계적-연마 (CMP), 씻기(lapping), 또는 이들 방법의 조합을 들 수 있다. 기타 공지된 평면화 기술로는 예를 들어 기계 가공, 다이아몬드 튜닝, 플라스마 에칭, 레이저 절제 등과 같은 기계적 가공을 언급할 수 있으며, 이들은 추가로 또는 대안적으로 사용될 수 있다.
희생 감광성 물질의 첫번째 층 226a, 예를 들어, 포토레지스트는 기재 204 위에 침착, 노출 및 전개되어 전달 라인 외부 도관의 저부 벽의 후속 침착을 위해 패턴 227를 형성한다. 패턴은 희생적 물질안에 채널을 포함하며, 기재 204의 상부 표면을 노출시킨다. 통상의 평판술(photolithography) 단계 및 물질이 이러한 목적으로 사용될 수 있다. 희생 감광성 물질은, 예를 들어, Rohm and Haas Electronic Materials LLC로부터 구입할 수 있고, 미국 특허 제6,054,252호 (Lundy et al)에 기재된 Shipley BPRTM 100 또는 PHOTOPOSITTM SN과 같은 네거티브 포토레지스트, 또는 역시 Rohm and Haas로부터 구입할 수 있는 LAMINARTM 건조 필름과 같은 건조 필름일 수 있다. 본 단계 및 기타 단계에서 희생 감광성 물질 층의 두께는 직조될 구조물의 치수에 따라 다르지만 통상 10 내지 200 미크론이다.
도 4에 나타낸 바와 같이 컨덕터 베이스 층(conductive base layer) 212은 기재 204 위에 형성되며 최종 구조에서 외부 도관의 저부 벽을 형성한다. 베이스 층은 높은 전도성을 갖는 물질, 예를 들어 금속 또는 금속-합금(총칭하여 "금속"이라 한다), 예를 들어, 구리, 은, 니켈, 알루미늄, 크로뮴, 금, 티타늄, 이들의 합금, 불순물이 첨가된 반컨덕터 물질, 또는 그의 배합물, 예를 들어 이러한 물질의 다중층으로부터 형성될 수 있다. 베이스 층은 통상의 방법, 예를 들어 전해질 또는 무전해질 도금, 또는 침지 도금, 스퍼터링 또는 증발과 같은 물리적 증착 (PVD), 또는 화학적 증착 (CVD)에 의해 침착될 수 있다. 도금된 구리는 예를 들어 베이스 층 물질로서 특히 적합할 수 있으며, 이러한 기술은 당업계에 주지되어 있다. 예를 들어, 도금은 구리 염 및 환원제를 사용하는 무전해질 공정일 수 있다. 적당한 물질은 상업적으로 구입할 수 있으며, 예를 들어 Rohm and Haas Electronic Materials LLC (Marlborough, MA)에서 구입할 수 있는 CIRCUPOSITTM 무전해질 구리를 포함한다. 또는, 전기적으로 전도성인 씨드 층을 코팅한 다음 전해질 도금을 수행함으로써 물질이 도금될 수 있다. 씨드 층은 희생적 물질 102a의 코팅 전에 기재 위에서 PVD를 통해 침착될 수 있다. 적당한 전해질 물질은 상업적으로 구입 가능하며, 예를 들어 Rohm and Haas Electronic Materials로부터 구입할 수 있는 COPPER GLEAMTM 산 도금 제품을 포함한다. 활성화 촉매의 사용 후에 무전해질 및/또는 전해질 침착을 수행할 수 있다. 베이스 층 (및 후속 층)은 임의의 기하학적 모양으로 패턴화되어 본 명세서에 개시된 방법을 통해 목적하는 장치 구조를 실현할 수 있다.
베이스 층 (및 그 이후에 형성되는 외부 도관의 다른 벽)의 두께는 미세구조에 기계적 안정성을 제공하고 전달 라인을 따라 움직이는 전자에 충분한 전도성을 제공할 수 있도록 선택된다. 극초단파 진동수 및 그 이상에서 구조적 및 열적 전도성 영향은 스킨 깊이가 통상 1㎛ 미만으로 됨에 따라 좀더 명확해진다. 따라서 두께는 예를 들어 특정 베이스 층 물질, 전파되는 특별한 주파수 및 의도된 용도에 따라 변화한다. 예를 들어, 최종 구조가 기재로부터 제거되는 경우에는 예를 들어 약 20 내지 150㎛ 또는 20 내지 80㎛의 비교적 두꺼운 베이스 층을 사용하는 것이 구조 보전에 유익하다. 최종 구조가 기재과 함께 온전하게 남아있는 경우에는 사용된 주파수의 스킨 깊이 요건에 의해 결정될 수 있는 비교적 얇은 베이스 층을 사용하는 것이 바람직하다.
측벽 형성에 적절한 물질 및 기술은, 기저층(base layer)과 관련하여 상기 언급된 것과 동일하다. 측벽은 전형적으로 기저층 212 형성시 사용된 물질과 동일한 물질로 형성되나, 상이한 물질도 사용될 수 있다. 플레이팅(plating) 공정의 경우, 만일 후속 단계의 금속이 이전에 형성된 노출된 금속 영역에만 직접적으로 적용된다면, 씨드층(seed layer) 또는 플레이팅 베이스의 적용은 여기서 생략될 수 있다. 그러나, 도면에 나타난 예시적 구조는 전형적으로 특정 장치의 작은 영역만을 구성하며, 이들 및 다른 구조의 금속화(metallization)은 공정 시퀀스의 어떤 층에서도 시작될 수 있음은 명백하며, 이 경우 씨드층이 전형적으로 사용된다.
후속 공정을 위해 평평한 표면을 제공함과 동시에 희생 물질의 상부 표면에 침전된 바람직하지 못한 금속을 제거하기 위하여, 이 단계 및/또는 후속 단계에서 표면 평탄화가 수행될 수 있다. 표면 평탄화를 통하여, 주어진 층의 전체 두께는, 코팅만으로 달성되는 경우에 비하여 보다 단단히 조절될 수 있다. 예를 들어, CMP 공정은 금속 및 희생 물질을 같은 정도로 평탄화하는데 사용될 수 있다. 이 후에, 예를 들어, 랩핑 공정이 후속될 수 있으며, 이 공정은 금속, 희생 물질 및 모든 유전체(dielectric)를 동일 속도로 천천히 제거하여, 층의 최종 두께를 보다 잘 조절할 수 있다.
도 5에 있어서, 희생 감광 물질의 제2층 226b은, 기저층 212 및 제1 희생층 226a에 침전되고, 노출 및 현상되어 전송 라인(transmission line) 외부 컨덕터의 낮은 측벽 부분의 후속 침전을 위한 패턴 228을 형성한다. 패턴 228은 기저층의 상부 표면을 노출시키면서, 희생 물질 내 두 개의 평행하는 채널을 포함한다.
도 6에 도시한 바와 같이, 전송 라인 외부 컨덕터의 낮은 측벽 부분 214이 이어서 형성된다. 측벽 형성에 적절한 물질 및 기술은, 기저층 212과 관련하여 상기 언급된 것과 동일하나, 상이한 물질도 사용될 수 있다. 플레이팅 공정의 경우, 만일 후속 단계의 금속이 이전에 형성된 노출된 금속 영역에만 직접적으로 적용된 다면, 씨드층 또는 플레이팅 베이스의 적용은 여기서 생략될 수 있다. 상기 언급한 표면 평탄화는 이 단계에서 수행될 수 있다.
유전체 물질 층 210은 도 7에 도시된 바와 같이, 제2 희생층 226b 및 낮은 측벽 부분 214에 이어서 침전된다. 후속 공정에서, 지지 구조는 유전체층으로부터 패턴화하여, 형성되는 송신 라인의 중앙 컨덕터를 지지한다. 이러한 지지 구조는 최종 송신 라인 구조의 코어 영역에 위치하므로, 지지층은 송신 라인을 통해 송신되는 시그날의 과도한 손실을 일으키지 않는 물질로 형성되어야 한다. 물질은 또한 중심 컨덕터를 지지하는데 필요한 기계적 내구력을 제공할 수 있어야 하며, 최종 송신 라인 구조로부터 희생 물질을 제거하는데 사용되는 용매에 상대적으로 불용성이어야 한다.
전형적으로, 물질은 상표명 사이클로텐(Cyclotene)(Dow Chemical Co.), SU-8 레지스트 (MicroChem Corp.) 하에 판매되고 있는 것과 같은 감광-벤조사이클로부텐(Photo-BCB) 수지; 실리카 및 실리콘 산화물, SOL 겔, 다양한 유리, 실리콘 질화물(Si3N4), 알루미나(Al2O3)와 같은 알루미늄 산화물, 알루미늄 질화물(AIN), 및 마그네슘 산화물(MgO)와 같은 무기 물질; 폴리에틸렌, 폴리에스테르, 폴리카보네이트, 셀룰로스 아세테이트, 폴리프로필렌, 폴리비닐 클로라이드, 폴리비닐리덴 클로라이드, 폴리스티렌, 폴리아미드, 및 폴리이미드와 같은 유기 물질; 유기 실세스퀴옥산(silsesquioxane) 물질과 같은 유기-무기 혼성 물질; 수행되는 희생 물질 제거 공정에서 영향을 받지 않는 네가티브 활성 포토레지스트 또는 포토에폭시와 같은 광한정(photodefinable) 유전체로부터 선택되는 유전체 물질이다. 물론, SU-8 2015 레지스트가 전형적이다. 예를 들어, 스핀-코팅, 롤러 코팅, 스퀴지 코팅, 스프레이 코팅, 화학적 증기 침전(CVD) 또는 라미네이션에 의해 쉽게 침전되는 물질을 사용하는 것이 좋다. 지지층(support layer) 210은 크래킹 또는 파손없이 중앙 컨던터의 필수 지지체를 제공하는 두께로 침전된다. 아울러, 두께는 평면의 관점에서 희생 물질 층의 후속 적용에 심한 영향을 주지 않아야 한다. 유전체 지지층의 두께가 미세구조의 다른 성분들의 디멘션 및 물질에 의존하는 반면, 두께는 전형적으로 1 내지 100 마이크론, 예를 들어, 약 20 마이크론이다.
도 8과 관련하여, 유전성 물질 층 210은 표준 사진 평판술 및 에칭 기술(etching techniques)을 사용하여 후에 패턴화되어, 중앙 컨덕터가 형성되는 것을 지지하기 위하여 하나 또는 이상의 유전성 지지 부재 210'을 제공한다. 도시된 장치에서, 유전성 지지 부재는 외부 컨덕터의 첫번째 사이트로부터 외부 컨덕터의 반대편 사이드까지 연장된다. 다른 대표적인 면에서, 유전성 지지 부재는 외부 컨덕터로부터 연장되어 중앙 컨덕터에서 끝난다. 이런 경우, 지지 부재의 한쪽 말단은 하나 또는 다른 낮은 측벽 부분 214를 넘어서 형성되며, 반대편 말단은 하부 측벽 부분 사이의 희생층 226b를 넘어서 연장된다. 지지 부재 210'은 서로 떨어져서, 일반적으로 고정된 거리를 두고 위치한다. 유전성 지지 부재의 수, 형태, 및 배열 패턴은 중앙 컨덕터 및 그것의 종결(terminations)에 대한 지지를 제공하는 반면, 초과 시그날 손실(loss) 및 분산(dispersion)을 방지하기에 충분하여야 한다. 더욱이, 형태 및 주기성(periodicity) 또는 불규칙성(aperiodicity)은 브래그 격자 및 여과기를 제조하는 공지의 방법을 사용하여 계산됨으로써, 그러한 기능이 요구되지 않는 한, 낮은 손실 전파가 요구되는 프리퀀시에서 반사를 방지하기 위해 선택된다. 후자의 경우, 그러한 주기적 구조의 주의 깊은 디자인은 여과 기능을 제공할 수 있다.
유전체 지지 부재 210'의 양식화 동안, 여기에서 하나 이상의 어퍼쳐 224가 형성된다. 어퍼쳐는 전형적으로 개시된 유전체 지지 부재을 통하여 꼭대기 표면에서 바닥 표면까지 연장된다. 어퍼쳐는 그에 부착되는 금속 물질의 수령을 위한 용적을 제공하기 위한 목적을 제공하고 중심 도체 및/또는 외부 도체의 부분으로서 고려될 수 있다. 유전체원과 중심 및/또는 외부 도체사이의 인접 영역은 어퍼쳐를 채우는 금속 물질을 통함으로써 어퍼쳐가 없는 경우과 비교할 경우 증가된다. 결과적으로, 유전체 지지 부재은 중심 및/또는 외부 도체의 관점에서 좀더 유효하게 잠길 수 있다. 기술된 구체예에서, 어퍼쳐는 중심 및 하나의 끝의 유전체 지지 부재에서 나타난다. 다른 구성이 이용될 수 있다. 예를 들어, 지지 부재의 각각의 말단에서 어퍼쳐를 포함하는 것이 효과적일 수 있다.
개시된 어퍼쳐는 원통형인 도형이다. 물론 다른 도형, 예를 들어, 사각형, 직사각형, 삼각형 및 배 횡단면이 이용될 수 있다. 어퍼쳐 측벽은 수직 또는 비-수직일 수 있다. 예시 어퍼쳐 수조는 도 16A-D에 기재한다. 도 16A는 수직 측벽 228 및 도형이 원통형인 도 8에서 묘사한 바와 같은 어퍼쳐 224를 나타낸다. 어퍼쳐는 비-수직 측벽 228, 예를 들어, 도 16B-D에서 묘사한 바와 같은 요각 프로필을 갖는 것이 바람직할 수 있다. 이러한 구조는 어퍼쳐에 놓여질 금속에서 그들이 기 작적으로 잠겨지기 때문에 완성된 미세구조의 요소 사이를 강하게 결합을 추가로 제공할 것으로 여겨진다. 이는 어퍼쳐를 채우는 금속의 미끄러짐을 최소화 또는 예방한다. 이러한 구조는 또한 하나 이상의 층, 예를 들어, 도 16D에서 보여진 층 210', 210"를 이용함으로써 제조될 수 있다.
도 9은, 제3의 희생 감광성 층 226c가 기재 상에 코팅되며, 노출 및 현상되어 전도 라인 외부 컨덕터 및 중앙 컨덕터의 어퍼쳐 224의 서브시퀀트 필링 및 중간 측벽 부분의 형성을 위하여 패턴 230 및 232를 형성한다. 중간 측벽 부분을 위한 패턴 230는 두 개의 더 적은 측벽 214과 동시에 걸치는 두 개의 채널을 포함한다. 더 적은 측벽 214 및 더 적은 측벽 부분에 겹치는 유전성 지지 부재 210'의 말단은 패턴 230에 노출된다. 중앙 컨덕터의 패턴 232는 두 개의 중간 측벽 패턴 사이에 평행하는 채널이며, 컨덕터 지지 부재 210'의 반대편 말단 및 지지 부분을 노출한다. 상기 기술된 것과 같은 전형적인 사진 평판 기술 및 물질은 본 발명의 목적을 위하여 사용될 수 있다.
도 10에 도시한 바와 같이, 외부 컨덕터의 필링된 어퍼쳐 224 및 중앙 컨덕터 208 및 중간 측벽 부분 216은 적절한 금속 물질을 희생 (sacrificial) 물질층 226c 내에 형성된 채널안으로 침착시켜 형성된다. 어퍼쳐 224는 같은 공정에서 채워질 수 있으며 중간 측벽 부분 및 중심 도체를 형성하는데 이용된 같은 물질을 이용함으로써 채워질 수 있다. 임의로, 어퍼쳐는 중심 도체 및 중간 측벽 부분을 위하여 이용된 것과 같은 또는 상이한 물질을 이용하는 분리 공정에서 채워질 수 있다. 어퍼쳐를 채우는 금속 물질은 서로서로에 미세구조 요소를 첨부하기 위하여 유전체 지지원 210' 및 중심 도체 및 외부 도체사이의 결합을 형성한다. 어퍼쳐를 채우기 위한 적절한 물질 및 기술, 중간 측벽 부분 및 중심 도체를 형성하기 위한 적절한 물질 및 기술은 기질 층 212 및 더 낮은 측벽 부분 214의 관점에서 상술한 바와 유사하지만, 다른 물질 및/또는 기술이 이용될 수 있다. 표면 평탄화는 희생의 물질의 꼭대기 표면에 놓여진 임의의 원하지 않는 물질을 제거하기 위하여 이 단계에서 임의로 수행될 수 있고, 다음 공정을 위하여 평평한 표면을 제거하기 위하여 전술 및 임의의 단계에서 임의로 적용될 수 있다.
평탄화 공정은 어퍼쳐를 채우기 위하여 이용될 경우, 기질로서 제공되는 하나 이상의 플레이팅 씨드 층 및 부착 층은 어퍼쳐의 바닥 및/또는 측면을 통하여 형성될 수 있다. 씨드 층은 공정에서 다양한 부분에 적용된다. 예를 들어, 도 7에 나타낸 유전체 지지 층 210의 코팅에 앞서 씨드 층은 도 6의 구조를 통하여 적용될 수 있다. 어퍼쳐의 양식화에 따라, 씨드 층은 어퍼쳐의 바닥 표면에 남겨질 수 있다. 추가적으로 또는 대안적으로, 플레이팅 씨드 층은 유전체 지지원의 양식화에 따르는 구조를 통하여 형성될 수 있다. 요각-모양 어퍼쳐를 갖는 씨드 층의 다수를 이용하는 예시적 구조는 도 17에 묘사한다. 제1의 씨드 층 234는 희생적인 물질 층 226 및 외부 도체 낮은 측벽 부분 214 및 낮은 유전체 지지원 210'을 통하여 배열된다. 제1의 씨드 층 236은 유전체 지지원의 표면의 측면, 상부 및 내부(어퍼쳐 측벽) 및 어퍼쳐 바닥 표면 및 제1의 씨드 층의 다른 노출 영역에 배열된다. 이는 유전체 지지원 210'이 외부 도체에 끼워진 제1 및 제2 씨드 층 사이에 끼워진 구조를 제공한다. 유전체 지지원에서 어퍼쳐의 금속 플레이팅을 위하여, 이러한 방식에서 다수의 씨드 층의 이용은 다른 미세구조 요소의 관점에서 유전체 지지원 위치에서 잠금을 돕는다.
씨드 층은 코팅된 표면상에서 이상적으로 등각이며 지속적인 층이지만 수행에서 필수적이지는 않다. 비-연속성 씨드 층은 어퍼쳐 224에서 금속 보이드를 유도하는 반면, 이러한 보이드의 존재는 금속의 충분한 양이 어퍼쳐에 존재하는 한 전반적으로 금속화된 어퍼쳐의 물질로부터 가지고 갈 수 없다. 특정한 씨드 층 물질의 선택은 예를 들어, 어퍼쳐의 채움을 위하여 선택되는 금속 물질에 좌우될 수 있다. 예시적 씨드 층 물질은 예를 들어, 금, 은, 팔라듐, 니켈, 크롬, 알미늄 및 이의 배합물을 포함한다. 물론 알루미늄/니켈 및 크롬/금의 스택이 전형적이다. 씨드 층(들)은 전형적으로 1000 내지 3000Å의 두께로 놓여진다.
도 11에 대하여, 제4 희생 물질 층 226d는 기재상에 침착되고, 외부 컨덕터의 상위 측벽 부분에 순차적으로 침착되기 위한 패턴 238을 형성하기 위해 노출되어 발달된다. 상위 측벽 부분에 대한 패턴 238은 두 개의 중간 측벽 부분 216을 노출하고 같은 공간에 위치하는(coextensive with) 두 개의 채널을 포함한다. 상기 기술한 통상의 사진평판술 단계 및 물질이 이 목적을 위하여 사용될 수 있다.
도 12에 도시한 바와 같이, 그 다음으로 외부 컨덕터의 상위 측벽 부분 218은 제4 희생층 226d내에 형성된 채널 안으로 적절한 물질을 침착시켜 형성될 수 있다. 상위 측벽을 형성하기 위한 적절한 물질 및 기술은 기저층 및 기타 측벽 부분에 대하여 상기 기술한 물질 및 기술과 같다. 상위 측벽 218는 비록 상이한 물질 및/또는 기술이 도입될 수 있기는 하지만, 전형적으로 기저층 및 기타 측벽을 형성 하는데 사용되는 같은 물질 및 기술로 형성된다. 다음 과정에 편평한 표면을 제공하고, 또한 희생 물질의 상층 표면상에 임의의 원치않는 금속을 제거하기 위하여 희생 평탄화가 이 단계에서 임의로 수행될 수 있다.
도 13에서 나타나는 바와 같이, 제5 감광성 희생층 226e가 기재상에 침착되고, 전달 라인 외부 컨덕터의 최상벽에 순차적으로 침착되기 위한 패턴 240를 형성하기 위하여 노출되고 발달된다. 최상 벽에 대한 패턴 240는 더 높은 측벽 부분 218 및 제4 희생 물질층 226d를 그 사이에 노출한다. 희생층 226e를 패턴화하는데 있어, 더 높은 측벽 부분 사이에 있는 지역 내에 하나 이상의 희생물질 부분 242 지역을 남겨두는 것이 바람직하다. 이러한 지역에 있어, 금속 침착은 외부 컨덕터 최상 벽의 순차적인 형성 동안 방해된다. 하기에서 설명하는 바와 같이, 이로 인하여 미세구조로부터 희생물질의 제거를 촉진하는 외부 컨덕터 최상 벽 내부가 열리는 결과를 낳는다. 희생물질의 이 남아있는 부분은 예컨대, 실린더 형, 사면체와 같은 다면체 형, 기타 주상절리(shaped pillars) 242 형 일 수 있다.
도 14에 도시한 바와 같이, 더 높은 측벽 부분 218 사이 및 그 위에 노출된 지역 내로 적절한 물질을 침착시켜 외부 컨덕터의 최상 벽 220이 그 다음으로 형성된다. 희생 물질 필러 242에 의해 채워진 공간내에서는 금속배선(metallization)이 방해를 받는다. 최상 벽 220의 경우, 비록 다른 물질 및/또는 기술이 도입될 수는 있으나, 전형적으로 기저층 및 기타 측벽을 형성시키는데 사용되는 같은 물질 및 기술을 사용하여 형성된다. 표면 평탄화가 임의로 이 과정에서 수행된다.
전달 라인의 베이직 구조가 완료됨과 함께 부가층이 추가되거나, 구조 내에 남아있는 희생 물질이 그 다음으로 제거될 수 있다. 사용되는 물질의 타입에 따라 공지된 스트리퍼로 희생 물질을 제거할 수 있다. 미세구조로부터 제거되기 위한 물질을 위하여, 스트리퍼를 희생물질과 접촉시킨다. 희생물질은 전달 라인 구조의 페이스 말단에 노출될 수 있다. 상기 기술한 바와 같은 전달 라인 내에 있는 부가적인 개구가 구조를 통한 스트리퍼와 희생 물질사이의 접촉을 촉진하기 위하여 제공될 수 있다. 희생 물질 및 스트리퍼 사이의 접촉을 하게 만드는 기타 구조는 나타내지 않았다. 예컨대, 개구들은 패턴화 과정동안 전달 라인 측벽 내에 형성될 수 있다. 이 개구들의 차원은 가이드된 파의 샘(leakage) 또는 흩어짐(scattering)과 같은 방해를 최소화 하기 위하여 선택될 수 있다. 차원은 예컨대 사용되는 가장 높은 진동수의 파장의 1/8, 1/10 또는 1/20 이하로 선택될 수 있다. 이러한 개구의 임팩트는 쉽게 측정될 수 있으며, Ansoft, Inc.에서 만든 HFSS와 같은 소프트웨어를 사용하여 최적화될 수 있다.
희생 저항의 제거 후, 최종 전달 라인 구조 202을 도 15에 나타내었다. 미리 전달 라인의 외벽 내 희생 물질로 채워진 공간은 외부 컨덕터 및 전달 라인 코어 222 내의 어퍼쳐 244를 형성한다. 코어 볼륨은 일반적으로 공기와 같은 가스로 채워진다. 보다 나은 유전성을 지닌 가스가 코어에 사용될 수 있다는 사실을 알 수 있다. 임의로, 예를 들면, 구조가 밀봉 패키지의 일부를 형성하는 경우, 코어 내에 진공이 생성될 수 있다. 결국, 수증기로부터 흡수의 감소는 그렇지 않으면 투과선의 표면으로 흡수되는 것이 실현될 수 있다. 액체가 중심 컨덕터와 외부 컨덕터 사이에 볼륨 222를 채울 수 있다는 사실을 더 알 수 있다.
도 18은 서로 잠긴 요소에서 유지되기 위한 미세장치의 미세구조 요소를 추가로 허용하는 본 발명의 추가의 예시적 관점을 묘사한다. 이 도면은 상술한 방식에서 유전체 지지원의 양식화 후 미세구조를 나타낸다. 유전체 지지원은 또한 외부 도체로부터 떨어져 그들의 당김의 가능성을 감소시키는 도형으로 양식화된다. 예시화된 미세구조에서, 유전체 지지원은 양식화 공정 동안 "T" 모양의 형태로 양식화된다. 상술한 바와 같이 연속의 공정 동안, "T"의 꼭대기 부분 246은 외부 도체의 벽에서 채워지고 닻-모양 잠금 구조로 작용한다. 묘사된 구조는 유전체 지지원의 하나의 말단에서 닻-모양 잠금 구조를 포함하는 반면, 이러한 다중 구조가, 예를 들어, "I" 모양에서 유전체 지지원의 각각의 하나의 말단에 이용될 수 있음이 명백해야만 한다. 묘사된 닻-모양 구조는 임의로 또는 대안적으로 유전체 및 금속 미세구조 요소를 함께 잠그기 위한 금속화된 조리개의 하나 이상에 이용될 수 있다.
도 19A-H는 "T" 잠금 구조의 위치에서 유전체 지지에 대하여 이용될 수 있는 추가 예시적 도형을 묘사한다. 묘사의 목적을 위하여, 구조는 지지 구조의 부분적 렌더링이다. 지지 구조는 임의로 반대 말단에서 닻 구조를 포함하고, 이는 묘사된 닻 구조의 거울상이거나 묘사된 닻 구조와는 다른 도형일 수 있다. 선택된 도형은 지지원의 적어도 한 부분을 통하여 외부 도체로부터 분리되는 저항을 위하여 횡단면의 도형에서 변화를 제공해야만 한다. 요각 프로필 및 묘사한 바와 같이 깊이 방향의 횡단면의 도형에서 증가를 제공하는 다른 도형이 전형적이다. 이 방식에서 유전체 지지원은 장소에서 기계적으로 잠궈지게 되고 외부 도체 변으로부터 떨어져 서 당김의 가능성을 매우 감소시킨다. 묘사된 구조가 그의 하나의 말단에서 단일 닻 부분을 포함하는 반면, 다중 닻, 예를 들어, 유전체 지지의 각각의 말단에서, 계획된다. 임의의 특별한 이론의 결부 없이, 이는 기계적 잠김 효과를 제공하는 것 외에, 닻-잠금 구조는 노출 및 발달 동안 감소된 스트레스의 결과로서 부착을 증진시키는 것으로 여겨진다. 이는 또한 제조 동안 열적으로 감소된 스트레스가 예를 들어, 도 19B 및 19G에서와 같이 곡선의 모양의 이용을 통하여 날카로운 코너를 제거함으로써 증진될 수 있다.
어떤 응용분야에 있어서, 최종 전달 라인 구조를 그것이 연결된 기재로부터 제거하는 것이 바람직할 수 있다. 이는 다른 기재, 예를 들어, 모놀리식 마이크로파 통합 회로 또는 다른 장치와 같은 갈륨 비소 다이(die)와 상호연결된 네트워크의 풀린 양쪽을 결합시킨다. 기재로부터 구조의 풀림은 다양한 기술, 예를 들어, 기재와 적당한 용매 내에서 구조의 완전성이 제거될 수 있는 염기층(base layer) 사이에 희생층(sacrificial layer)을 사용함으로써 수행될 수 있다. 희생층으로 적절한 물질은 예를 들어, 포토레지스트, 선택적으로 애칭가능한 금속, 고온 왁스 및 다양한 염을 포함한다.
예시된 전달 라인은 금속화된 어퍼쳐를 지닌 유전성 지지 부재 상에 형성된 중앙 컨덕터를 포함하는 반면, 각각 오목하지 않고 오목한 금속화된 어퍼쳐를 나타내는 도 20A 및 20B에 도시된 바와 같이, 밑에 있는 유전성 지지 부재에 부가되거나 택일적으로 유전성 지지 부재가 중앙 컨덕터 상에 형성 될 수 있다는 사실을 알 수 있다. 또한, 유전성 지지 부재를 상술한 다양한 형상, 예를 들면, 플러스(+)-형 태, T-형태, 도 16 및 19에 나타낸 표 또는 도형을 사용한 분열 중앙 컨덕터(split center conductor)와 같은 중앙 컨덕터에 배치시킬 수 있다.
본 발명의 전달 라인은 일반적으로 횡단면에서 정사각형이다. 그러나 다른 모양들도 예상할 수 있다. 예를 들면, 다른 직사각형 전달 라인을 전달 라인의 너비 및 높이를 달리하는 것을 제외하고는, 정사각형 전달 라인이 형성되는 것과 동일한 방식으로 얻을 수 있다. 둥근 전달 라인, 예를 들면, 원형 또는 부분적으로 둥근 전달 라인은 그래이-스케일 패터닝(gray-scale patterning)을 사용하여 형성할 수 있다. 이러한 둥근 전달 라인을, 예를 들어, 버티컬 트랜지션(vertical transition)용 및 외부 미세-동축 컨덕터와 보다 쉽게 조화시키는 데 사용될 수 있는 통상적인 석판술로 생성하여, 커넥터 인터페이스 등을 만들 수 있다. 상술한 복수의 전달 라인은 스택(stack) 배열로 형성될 수 있다. 스택 배열은 각 스택을 통해 순차적 조직 공정의 연속, 또는 개별의 기재 상에 전달 라인을 수행하거나, 분열 층을 사용한 각각의 기재로부터 전달 라인을 분리하거나, 구조를 쌓음으로써 수행할 수 있다. 이러한 스택 구조는 납땜의 얇은 층 또는 전도성 접착제로 합쳐질 수 있다. 이론적으로, 본원에서 논의되는 공정 단계를 사용하여 쌓일 수 있는 전달 라인의 수가 한정된 것은 아니다. 그러나, 실제로, 층의 수는 두께 및 압력 및 각 부가 층과 관련된 저항 제거를 통제하는 능력에 따라 한정될 수 있다.
3차원 미세 구조 및 그들의 형성 방법이 예시된 전달 라인을 참조하여 설명되는 동안, 미세 구조 및 방법이 금속 미세구조 요소를 유전성 미세구조 요소에 부착시키기 위한 미세기계 과정의 사용으로부터 이득을 얻을 수 있는 열거된 다양한 기술 분야에 다양하게 적용될 수 있다는 것이 명백하다. 본 발명의 미세구조 및 방법은, 예를 들어, 다음 산업에서의 용도를 발견한다: 마이크로파 및 밀리미터파 필터 및 커플러에서의 텔레커뮤니케이션; 항공우주산업 및 군대에서 레이더 및 충돌방지 시스템 및 통신 시스템; 자동차에서 압력 및 전복 센서; 화학에서 질량 분광계 및 필터; 바이오테크놀로지 및 바이오메디컬에서 필터, 미세유동 장치, 외과용 도구 및 혈압, 기류 및 보청기 센서; 소비자 전자장치에서 이미지 안정제, 고도 센서, 및 자동초점 센서.
본 발명이 상세한 구체예들을 참조하여 상세하게 설명되는 동안, 청구 범위를 벗어나지 않고, 다양한 변화 및 수정을 할 수 있고, 동등물이 사용될 수 있음이 당업자에게 명백할 것이다.
본 발명은 3차원 미세구조 및 그 형성방법에 관한 것이며, 상기 미세구조는 예컨대 전자기적 에너지의 동축 전달 라인에 사용된다.
.
도 1은 공지된 동축 전송선 미세구조의 단면도를 도시하고;
도 2는 본 발명에 따른 예시적인 3차원 미세구조의 단면도를 도시하며;
도 3-15는 본 발명에 따른 다양한 형성 단계에서 도 2의 3차원 미세구조의 측면 및 상면(top-sectional) 도를 도시하고;
도 16A-D는 본 발명에 따른 예시적인 3차원 미세구조의 유전체 성분 및 개구부의 측면 도를 도시하며;
도 17은 본 발명의 추가적인 측면에 따른 예시적인 3차원 미세구조의 측면 도를 도시하고;
도 18은 본 발명의 추가적인 측면에 따른 예시적인 3차원 미세구조의 측면 및 상면 도를 도시하며;
도 19A-H는 본 발명에 따른 예시적인 3차원 미세구조의 유전체 성분 및 개구부의 부분적인 상면 도를 도시하고;
도 20A-B는 본 발명에 따른 예시적인 3차원 미세구조의 단면도를 도시한다.

Claims (10)

  1. 제1 전기도금 시드 층;
    제1 시드 층상의 미세구조성 요소, 여기에서 미세구조성 요소는 제1 시드 층상에 배치되고, 미세구조성 요소는 제1 표면, 제1 표면에 반대인 제2 표면 및 그를 통해 제1 표면에서 제2 표면으로 제1 시드층에 걸쳐 확장하는 개구부를 갖고;
    상기 제1 미세구조성 요소상 및 개구부 내에 배치되는 제2 전기도금 시드 층; 및
    개구부에서 제1 및 제2 시드 층상에서 배치되는 전기도금된 금속을 포함하는 순차적 조직 공정에 의해 형성된 3차원 미세구조.
  2. 제1항에 있어서, 미세구조성 요소, 제1 및 제2 시드층, 및 전기도금된 금속이 배치되는 기재를 추가로 포함하는 3차원 미세구조.
  3. 제1항에 있어서, 중심 도체, 외부 도체, 및 중심 도체를 지지하기 위한 유전성 지지 부재를 포함하는 동축 전달 라인을 포함하며, 여기에서 유전성 지지 부재가 미세구조성 요소인 3차원 미세구조.
  4. 제3항에 있어서, 중심 도체 및 외부 도체 사이에 배치된 비-고체 부피가 진공하에 있거나 또는 가스를 포함하는, 3차원 미세구조.
  5. 제1항에 있어서, 미세구조성 요소가 유전성 물질을 포함하는 3차원 미세구조.
  6. 제1항에 있어서, 제1 및 제2 시드층이 금, 은, 팔라듐, 니켈, 크롬, 알루미늄 및 이들의 조합으로부터 선택되는 3차원 미세구조.
  7. 제6항에 있어서, 제1 및 제2 시드층이 알루미늄/니켈 또는 크롬/금 스택(stack)을 형성하는 3차원 미세구조.
  8. 기재상에 제1 전기도금 시드 층을 형성하는 단계;
    제1 시드층상에 제1 표면, 제1 표면에 반대인 제2 표면 및 그를 통해 제1 표면에서 제2 표면으로 제1 시드층에 걸쳐 확장하는 개구부를 갖는 미세구조성 요소를 형성하는 단계;
    제1 미세구조의 성분상 및 개구부 내에 제2 전기도금 시드층을 형성하는 단계; 및
    제1 및 제2 시드층상에 개구부에서 전기도금된 금속을 형성하는 단계를 포함하는, 순차적 조직 공정에 의해 3차원 미세구조를 형성하는 방법.
  9. 제8항에 있어서, 미세구조가 중심 도체, 외부 도체, 및 중심 도체를 지지하 기 위한 유전성 지지 부재를 포함하는 동축 전달 라인을 포함하며, 여기에서 유전성 지지 부재가 미세구조성 요소인 방법.
  10. 제8항에 있어서, 제1 및 제2 시드층이 금, 은, 팔라듐, 니켈, 크롬, 알루미늄 및 이들의 조합으로부터 선택되는 방법.
KR1020070141060A 2006-12-30 2007-12-28 3차원 미세구조 및 그 형성방법 KR20080063217A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87827006P 2006-12-30 2006-12-30
US60/878,270 2006-12-30

Publications (1)

Publication Number Publication Date
KR20080063217A true KR20080063217A (ko) 2008-07-03

Family

ID=39273203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141060A KR20080063217A (ko) 2006-12-30 2007-12-28 3차원 미세구조 및 그 형성방법

Country Status (6)

Country Link
US (1) US20080199656A1 (ko)
EP (1) EP1939976A1 (ko)
JP (1) JP2008188756A (ko)
KR (1) KR20080063217A (ko)
CN (1) CN101274735B (ko)
TW (1) TW200843190A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
EP1939137B1 (en) 2006-12-30 2016-08-24 Nuvotronics, LLC Three-dimensional microstructures and methods of formation thereof
US7755174B2 (en) * 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
US8659371B2 (en) * 2009-03-03 2014-02-25 Bae Systems Information And Electronic Systems Integration Inc. Three-dimensional matrix structure for defining a coaxial transmission line channel
CN101557028B (zh) * 2009-05-26 2012-07-04 中国科学院微电子研究所 一种微型波导的制备方法
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
JP5639194B2 (ja) * 2010-01-22 2014-12-10 ヌボトロニクス,エルエルシー 熱制御
US8230564B1 (en) 2010-01-29 2012-07-31 The United States Of America As Represented By The Secretary Of The Air Force Method of making a millimeter wave transmission line filter
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
KR101982887B1 (ko) 2011-07-13 2019-05-27 누보트로닉스, 인크. 전자 및 기계 구조체들을 제조하는 방법들
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
KR20160133422A (ko) 2014-01-17 2016-11-22 누보트로닉스, 인크. 웨이퍼 규모 테스트 인터페이스 유닛 및 컨택터
TWI556504B (zh) * 2014-08-21 2016-11-01 國立中山大學 懸浮式全相位正交耦合器及其製作方法
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
EP3224899A4 (en) 2014-12-03 2018-08-22 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
TWI577079B (zh) * 2015-12-24 2017-04-01 國立中山大學 全相位功率分配器及其製造方法
CN106145029B (zh) * 2016-06-15 2017-08-25 合肥工业大学 一种在金属基底上制备微同轴金属结构的方法
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US11051106B2 (en) * 2019-04-29 2021-06-29 Fortemedia, Inc. Movable embedded microstructure
CN111372386B (zh) * 2020-04-22 2022-03-11 上海航天电子通讯设备研究所 基于多层电路板的矩形微同轴传输线制备方法及传输线

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2997519A (en) * 1959-10-08 1961-08-22 Bell Telephone Labor Inc Multicoaxial line cables
US4365222A (en) * 1981-04-06 1982-12-21 Bell Telephone Laboratories, Incorporated Stripline support assembly
US4581301A (en) 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
US4673904A (en) * 1984-11-14 1987-06-16 Itt Corporation Micro-coaxial substrate
DE3623093A1 (de) * 1986-07-09 1988-01-21 Standard Elektrik Lorenz Ag Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten
US4969979A (en) 1989-05-08 1990-11-13 International Business Machines Corporation Direct electroplating of through holes
DE69122748T2 (de) * 1990-12-26 1997-05-07 Tdk Corp Hochfrequenzvorrichtung
US5381157A (en) * 1991-05-02 1995-01-10 Sumitomo Electric Industries, Ltd. Monolithic microwave integrated circuit receiving device having a space between antenna element and substrate
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
KR100308871B1 (ko) * 1998-12-28 2001-11-03 윤덕용 동축 구조의 신호선 및 그의 제조 방법
US6535088B1 (en) * 2000-04-13 2003-03-18 Raytheon Company Suspended transmission line and method
US6749737B2 (en) * 2001-08-10 2004-06-15 Unimicron Taiwan Corp. Method of fabricating inter-layer solid conductive rods
WO2004004061A1 (en) * 2002-06-27 2004-01-08 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
TWI238513B (en) * 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
EP1939137B1 (en) * 2006-12-30 2016-08-24 Nuvotronics, LLC Three-dimensional microstructures and methods of formation thereof
JP2008188754A (ja) * 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法

Also Published As

Publication number Publication date
CN101274735B (zh) 2012-11-21
CN101274735A (zh) 2008-10-01
EP1939976A1 (en) 2008-07-02
JP2008188756A (ja) 2008-08-21
TW200843190A (en) 2008-11-01
US20080199656A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
KR101491851B1 (ko) 3차원 미세구조 및 그 형성방법
KR101476438B1 (ko) 3차원 미세구조 및 그 형성방법
KR20080063217A (ko) 3차원 미세구조 및 그 형성방법
US10135109B2 (en) Method of forming a coaxial line microstructure having an enlarged region on a substrate and removing the coaxial line microstructure from the substrate for mounting on a mounting substrate
EP2395598B1 (en) Coaxial waveguide microstructures and methods of formation

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application