JP2015106653A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP2015106653A
JP2015106653A JP2013248317A JP2013248317A JP2015106653A JP 2015106653 A JP2015106653 A JP 2015106653A JP 2013248317 A JP2013248317 A JP 2013248317A JP 2013248317 A JP2013248317 A JP 2013248317A JP 2015106653 A JP2015106653 A JP 2015106653A
Authority
JP
Japan
Prior art keywords
current
surface side
waveform
hole
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013248317A
Other languages
English (en)
Inventor
川合　悟
Satoru Kawai
悟 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013248317A priority Critical patent/JP2015106653A/ja
Priority to US14/555,909 priority patent/US9222186B2/en
Publication of JP2015106653A publication Critical patent/JP2015106653A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】微小径の貫通孔に金属を充填する際に、ボイドが発生せず、短時間で充填できるプリント配線板の製造方法を提供する。【解決手段】同時に印加されるめっき電流が、時間ｔ１からｔ２まで、第１面側にリバース電流が流れ、第２面側にフォーワード電流が流れ、時間ｔ３からｔ４まで、第１面側にフォーワード電流が流れ、第２側にリバース電流が流れる。フォワード電流の電流密度は、＋Ｉｆであり、リバース電流の電流密度は−Ｉｒである。【選択図】図４

Description

本発明は、貫通孔にパルスめっきでスルーホール導体を形成することを含むプリント配線板の製造方法に関する。
特許文献１は、スルーホールに金属を充填するための電気処理に関する。特許文献１の図３に、特許文献１の試験に用いられた電流波形が示されている。
特表２００８−５１３９８５号公報
特許文献１の図３に示されているように、サイドＡにリバース電流が流れる時、サイドＢに電流が流れない。また、サイドＢにリバース電流が流れる時、サイドＡに電流が流れない。このため、リバース電流が流れるとき、めっき膜が多く溶解すると考えられる。また、スルーホール内のめっき膜も溶解すると考えられる。そのため、スルーホールの断面方向の中央部分をめっきで閉じるために、溶解と析出が多く繰り返されると推察される。従って、特許文献１の技術では、めっき時間が長くなると推察される。また、溶解と析出が多く繰り返されるために、スルーホール導体を形成するめっきの粒子が小さくなると考えられる。粒子が小さいため、スルーホール導体の延性が低くなると考えられる。そのため、熱応力等でスルーホール導体の信頼性が低くなると推察される。
特許文献１の図３によれば、サイドＡとサイドＢに電流が流れない時間が存在する。その時、めっきの析出や溶解が起こっていないと考えられる。そのため、前のフォワード電流で形成されるめっき膜と次のフォワード電流で形成されるめっき膜との間に隙間や微細なボイドが存在しやすいと考えられる。その隙間やボイドにより、特許文献１の技術で形成されるスルーホール導体は熱応力等で信頼性が低下すると推察される。スルーホール導体がボイドを含みやすいと考えられる。
本発明の目的は、信頼性の高いスルーホール導体を形成するためのプリント配線板の製造方法を提供することである。別の目的は、スルーホール導体用の貫通孔を短時間で充填することである。さらなる別の目的は、スルーホール導体用の貫通孔に信頼性に影響するボイドを含んでいないスルーホール導体を形成することである。
本発明に係るプリント配線板の製造方法は、第１面と前記第１面と反対側の第２面を有する絶縁基板に貫通孔を形成することと、前記絶縁基板の前記第１面と前記絶縁基板の前記第２面と前記貫通孔の壁上にシード層を形成することと、前記シード層を介して前記絶縁基板の前記第１面と前記第２面に電流を流すことで前記貫通孔にパルスめっきでスルーホール導体を形成することを含む。そして、前記スルーホール導体を形成することは、前記絶縁基板の前記第１面側にフォワード電流とリバース電流を流すことと前記絶縁基板の前記第２面側にフォワード電流とリバース電流を流すことを含み、前記絶縁基板の前記第１面側に前記第１面側の前記フォワード電流が流れるとき、前記絶縁基板の前記第２面側に前記第２面側の前記リバース電流が流れる。
本発明の第１実施形態に係るプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態の電解めっき装置の概要を示す説明図 第１実施形態の製造方法に係る電流波形を示す図 第１実施形態のめっき析出とめっき溶解のメカニズムを示す模式図 図６（Ａ）は参考例の電流波形を示し、図６（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）は参考例のめっき析出とめっき溶解のメカニズムを示す 第１実施形態の改変例に係るプリント配線板の製造工程図 第１実施形態の製造方法に用いられる電流波形の第１例を示す 図９（Ａ）、（Ｂ）は第１実施形態の製造方法に用いられる電流波形の第２例を示し、図９（Ｃ）、（Ｄ）は電流波形の第３例を示す 図１０（Ａ）、（Ｂ）は第１実施形態の製造方法に用いられる電流波形の第４例を示し、図１０（Ｃ）、（Ｄ）は電流波形の第５例を示す 第１実施形態の製造方法に用いられる電流波形の第６例を示す 第１実施形態の製造方法に用いられる電流波形の第７例を示す 図１３（Ａ）は第１実施形態の製造方法に用いられる電流波形の第８例を示し、図１３（Ｂ）は電流波形の第９例を示し、図１３（Ｃ）は電流波形の第１０例を示す 第１実施形態の製造方法に用いられる電流波形の第１１例を示す 第１実施形態の製造方法に用いられる電流波形の第１２例を示す
[第１実施形態]
第１実施形態のプリント配線板は、図２（Ｃ）に示される両面板３０、もしくは、両面板３０を有するビルドアップ配線板である。両面板３０は、ビルドアップ配線板のコア基板として用いられる。ビルドアップ配線板とビルドアップ配線板に用いられるコア基板は、例えば、ＪＰ２００７２２７５１２Ａに開示されている。
両面板３０は、第１面Ｆと第１面と反対側の第２面Ｓを有する絶縁基板２０と、絶縁基板２０を貫通しているスルーホール導体用の貫通孔３１に形成されているスルーホール導体３６と、絶縁基板の第１面Ｆ上の導体層３４Ｆと、第２面Ｓ上の導体層３４Ｓとで形成されている。導体層３４Ｆと導体層３４Ｓはスルーホール導体で電気的に接続されている。
図１、図２は、第１実施形態に係るプリント配線板の製造方法を示す。
（１）補強材と樹脂とからなる絶縁基板２０が用意される（図１（Ａ））。絶縁基板２０の第１面Ｆ上及び第２面Ｓ上に銅箔３２がラミネートされている。なお、絶縁基板２０の厚みは、２ｍｍ以下である。０．４ｍｍ以下が好ましい。補強材として、例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。樹脂として、エポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂などが挙げられる。
（２）ドリルで貫通孔３１が絶縁基板に形成される（図１（Ｂ））。貫通孔の径は１０００μｍ以下である。１５０μｍ以下が好ましい。貫通孔のアスペクト比（貫通孔の長さＤＨ／貫通孔の径ＤＴ）は、概ね０．４〜４．５である（図１（Ｂ））。
（３）絶縁基板２０の第１面Ｆと第２面Ｓ上及び貫通孔３１の壁にシード層３３が形成される（図１（Ｃ））。シード層は、銅やニッケルなどで形成されている無電解めっき膜やスパッタ膜や蒸着膜である。
（４）図２（Ａ）に示されるように、シード層３３上に銅やニッケルで形成される電解めっき膜３７が形成される。貫通孔３１内にスルーホール導体３６が形成される。貫通孔３１は、電解めっき膜で充填され、スルーホール導体３６が形成される（図２（Ａ））。
（５）エッチングレジスト３５が電解めっき膜３７上に形成される（図２（Ｂ））。エッチングレジストから露出する電解めっき膜３７とシード層３３、銅箔３２が除去される。
エッチングレジストが除去される。電解めっき膜３７、シード層（無電解めっき膜）３３及び銅箔３２から成る導体層３４Ｆ、３４Ｓとシード層とシード層３３上の電解めっき膜３７とからなるスルーホール導体３６が形成される。コア基板３０が完成する（図２（Ｃ））。
図３は、電解めっき膜３７を形成するための電解めっき装置の概要を示している。
電解めっき装置は、めっき槽８２を有する。めっき槽に電解めっき液８４が入っている。電解めっき液は、硫酸銅と硫酸を含む。電解めっき液は、添加剤として、更に、市販の抑制剤とレベラー（平滑剤）とブライトナー（促進剤）等を含む。さらに、電解めっき液は、２価の鉄イオンと３価の鉄イオンを含むことが好ましい。第１や第２導体層の厚みが薄くても、貫通孔をめっきで充填することが出来る。
電解めっき液中に図１（Ｃ）に示されている無電解めっき膜（シード層）を有する途中基板２００が浸漬される。途中基板２００は、ホルダー９２によりめっき液中に保持される。また、めっき液中に、途中基板の第１面Ｆと対向して第１アノード８６Ｆが配置されている。さらに、途中基板の第２面Ｓと対向して第２アノード８６Ｓが配置されている。途中基板の第１面と絶縁基板の第１面は同じであり、途中基板の第２面と絶縁基板の第２面は同じである。途中基板２００は、第１アノード８６Ｆと第２アノード８６Ｓで挟まれている。第１アノードと第２アノードは不溶性アノードであることが好ましい。
途中基板と第１アノードの間に第１整流器９０Ｆが配置されている。途中基板はホルダーと第１整流器を介して第１アノードに電気的に繋がっている。途中基板と第２アノードの間に第２整流器９０Ｓが配置されている。途中基板はホルダーと第２整流器を介して第２アノードに電気的に繋がっている。
第１整流器により、途中基板の第１面上に形成されているシード層に流れる電流量が制御される。シード層上に電解めっき膜が析出すると、第１シード層上の電解めっき膜に流れる電流量が第１整流器により、制御される。
第２整流器により、途中基板の第２面上に形成されているシード層に流れる電流量が制御される。シード層上に電解めっき膜が析出すると、第２シード層上の電解めっき膜に流れる電流量が第２整流器により、制御される。
第１整流器により、途中基板の第１面側に流れる電流の値が制御され、第２整流器により、途中基板の第２面側に流れる電流の値が制御される。第１面側と第２面側の被めっき面に流れる電流の値が整流器により制御されている。
図４は、第１実施形態の製造方法に係る第１整流器９０Ｆと第２整流器９０Ｓにより制御されている電流波形を示している。
図４（Ａ）は、途中基板２００の第１面側に流れる電流の波形を示している。図４（Ａ）に示される電流波形は、第１整流器９０Ｆによって制御されている。図４（Ｂ）は、途中基板２００の第２面側に流れる電流の波形を示している。図４（Ｂ）に示される電流波形は、第２整流器９０Ｓによって制御されている。電流波形の各図の横軸は時間ｔであり、縦軸ＩＭは電流密度である。縦軸のプラスの値はフォワード電流の電流密度であり、縦軸のマイナスの値はリバース電流の電流密度である。
電流波形は、周期を有し、一周期Ｔ１は、１１００ｍｓｅｃ以下である。１１０ｍｓｅｃ以下が好ましい。周期内に、所定のパルス幅を有するパルスが存在している。一周期内に、一定のフォワード電流の値（電流密度）を有する析出パルスと一定のリバース電流の値（電流密度）を有する溶解パルスが存在する。図４で、プラス側にフォワード電流が示され、マイナス側にリバース電流が示される。フォワード電流が被めっき面に流れると、被めっき面にめっきが析出し、リバース電流が被めっき面に流れると、被めっき面からめっき膜が溶解する。
析出パルスのパルス幅ｔｆは１０００ｍｓｅｃ以下である。１００ｍｓｅｃ以下が好ましい。フォワード電流の電流密度＋Ｉｆの値は１０Ａ／ｄｍ２以下である。５Ａ／ｄｍ２以下が好ましい。また、溶解パルスのパルス幅ｔｒは１００ｍｓｅｃ以下である。１０ｍｓｅｃ以下が好ましい。リバース電流の電流密度−Ｉｒの値は−５０Ａ／ｄｍ２以上である。−４０Ａ／ｄｍ２以上が好ましい。なお、溶解パルスのパルス幅は少しでも存在すれば良い。フォワード電流の電流密度＋Ｉｆの値は０より大きく、リバース電流の電流密度−Ｉｒの値は０より小さい。
第１実施形態では、第１面側と第２面側に流れるフォワード電流の電流密度の大きさ（絶対値）は同じであり、第１面側と第２面側に流れるリバース電流の電流密度の大きさ（絶対値）は同じである。フォワード電流の電流密度の大きさ（絶対値）は、リバース電流の電流密度の大きさ（絶対値）より小さいことが好ましい。
図４（Ｃ）は、第１面側の電流波形を示し、図４（Ｄ）は、第２面側の電流波形を示している。これらの図に示されるように、図４（Ｃ）の波形と図４（Ｄ）の波形は同時進行している。従って、時間ｔ１から時間ｔ２まで、第１面側にリバース電流が流れ、第２面側にフォワード電流が流れている。また、時間ｔ３から時間ｔ４まで、第１面側にリバース電流が流れ、第２面側にフォワード電流が流れる、そして、時間ｔ５から時間ｔ６まで、第１面側にフォワード電流が流れ、第２面側にリバース電流が流れている。フォワード電流の電流密度は、＋Ｉｆであり、リバース電流の電流密度は−Ｉｒである。
図４（Ｃ）、（Ｄ）で、時間ｔ１と時間ｔ２の間に第２面に流れるフォワード電流の電流密度の大きさが＋Ｉｆｆであるとすると、電流密度＋Ｉｆｆは電流密度＋Ｉｆより大きくてよい。電流密度＋Ｉｆｆの大きさは電流密度＋Ｉｆの大きさより大きい。他面（例えば第１面）にリバース電流が流れる時、一方の面（例えば第２面）に流れるフォワード電流の電流密度の大きさは＋Ｉｆｆである。また、他面（例えば第１面）にフォワード電流が流れるとき、一方の面（例えば第２面）に流れるフォワード電流の電流密度の大きさは＋Ｉｆである。電流密度＋Ｉｆｆの大きさは電流密度＋Ｉｆの大きさより大きい。
図５は、第１実施形態のめっき析出とめっき溶解のメカニズムを示す模式図である。但し、図５を用いて説明されるメカニズムは推察であって、そのメカニズムは誤りを含んでいるかもしれない。
図５（Ｂ１）、（Ｃ１）は、図４（Ｃ）、（Ｄ）中の時間ｔ０から時間ｔ１までの第１面側及び第２面側の状態を示している。図５（Ｂ１）は、被めっき面にめっきが析出していることを示している。図５（Ｃ１）は、促進剤が被めっき面に吸着していることを示している。図５（Ｂ１）に示されるように、第１面Ｆと第２面Ｓ、貫通孔３１上にめっきが析出している。図５（Ｃ１）中で、促進剤は丸○で示されている。第１面Ｆと第２面Ｓ、貫通孔３１上に形成されているめっき膜の表面に促進剤が吸着している。
図５（Ｂ２）、（Ｃ２）は、図４（Ｃ）、（Ｄ）中の時間ｔ１から時間ｔ２までの第１面側及び第２面側の状態を示している。第１面側にリバース電流が流れていて、第２面側にフォワード電流が流れている。図５（Ｂ２）に示されるように、第１面Ｆ上のめっき膜からめっきが溶解し、第２面Ｓ上のめっき膜上にめっきが析出している。また、貫通孔３１内では、第１面に近いめっき膜（貫通孔の壁上に析出しているめっき膜）からめっきが溶解し、第２面に近いめっき膜（貫通孔の壁上に析出しているめっき膜）上にめっきが析出している。図５（Ｂ２）に示されるように、貫通孔の中央部分ＴＣのめっき膜上に第２面側から供給されるフォワード電流によりめっきが析出すると推察される。また、第１面側へめっき膜が溶解し、第２面側からめっき膜上へめっきが析出する。貫通孔内で方向性が存在するので、中央部分ＴＣに効率的にめっきが析出すると考えられる。そのため、第１実施形態によれば、中央部分ＴＣをめっきで早く閉じることができる。中央部分ＴＣは第１面Ｆと第２面Ｓの中間である。
図５（Ｃ２）に示されるよう、貫通孔３１内では、第１面に近いめっき膜（貫通孔の壁上に析出しているめっき膜）から促進剤が除去され、第２面に近いめっき膜（貫通孔の壁上に析出しているめっき膜）上に促進剤が吸着している。図５（Ｃ２）に示されるように、貫通孔の中央部分ＴＣのめっき膜が溶解しないので、中央部分ＴＣのめっき膜上に吸着している促進剤は除去されないと推察される。促進剤は離脱しないと考えられる。中央部分ＴＣに促進剤が吸着しているので、次のフォワード電流で中央部分にめっきが析出しやすい。そのため、第１実施形態によれば、中央部分ＴＣをめっきで早く閉じることができる。めっき膜を形成している粒子の大きさが小さくなり難いので、第１実施形態の方法で形成されるスルーホール導体の延性は高くなる。スルーホール導体の信頼性が高くなる。ヒートサイクルでスルーホール導体が劣化しがたい。
また、第１実施形態によれば、めっきが行われている時、析出もしくは溶解が起こっている。そのため、めっき膜は、めっき膜内に隙間やボイドを含み難い。スルーホール導体の信頼性が高くなる。ヒートサイクルでスルーホール導体が劣化しがたい。
図６（Ａ）は参考例の電流波形を示す。第１面側の電流波形と第２面側の電流波形は同時に進行している。参考例では、時間ｔ１’から時間ｔ２’まで第１面側にリバース電流が流れる。その時、第２面側に電流が流れない。第２面側の電流の値は０である。
時間ｔ０’から時間ｔ１’まで第１面側及び第２面側にフォワード電流が流れている。この時、図６（Ｂ１）に示されるように、第１面Ｆと第２面Ｓ、貫通孔３１の壁上にめっきが析出する。また、図６（Ｃ１）に示されるように、第１面Ｆと第２面Ｓ、貫通孔３１の壁上に形成されているめっき膜上に促進剤が吸着している。
図６は、第１実施形態の参考例に係るめっき析出とめっき溶解のメカニズムを示す模式図である。但し、図６を用いて説明されるメカニズムは推察であって、そのメカニズムは誤りを含んでいるかもしれない。
図６（Ｂ２）、（Ｃ２）は、図６（Ａ）中の時間ｔ１’から時間ｔ２’までの第１面側及び第２面側の状態を示している。第１面側にリバース電流が流れていて、第２面側に電流が流れていない。第２面側のめっき膜は溶解していない。且つ、めっき膜上にめっきが析出していない。そして、図６（Ｂ２）に示されるように、第１面Ｆと貫通孔３１に形成されているめっき膜が溶解している。参考例では、一方の面（例えば第１面）にリバース電流が流れ、他方の面（例えば第２面）にフォワード電流が流れていない。そのため、貫通孔３１の中央部分ＴＣ上に形成されているめっき膜が溶解する。従って、貫通孔３１の中央部分ＴＣをめっき膜で閉じるためのめっき時間が実施形態と参考例で比較されると、参考例のめっき時間は実施形態のめっき時間より長い。参考例の溶解と析出の回数は、実施形態の溶解と析出の回数より多い。そのため、参考例のスルーホール導体を形成する粒子の大きさは、実施形態のスルーホール導体を形成する粒子の大きさより小さい。そのため、参考例のスルーホール導体の延性は実施形態のスルーホール導体の延性より小さい。熱応力に対し、実施形態のスルーホール導体の信頼性が高くなる。
また、参考例では、電流が０の時、めっき膜の表面が不導体化する可能性がある。そのようなめっき膜上に新たなめっき膜が析出すると、めっき膜はめっき膜内に隙間やボイドを含みやすい。しかしながら、実施形態では、溶解と析出のいずれかが起こっていると考えられる。従って、めっき膜はめっき膜内に隙間やボイドを含み難い。実施形態によれば、容易に貫通孔をめっきで充填することができる。短時間で貫通孔がめっきで充填される。
図６（Ｂ２）に示されるよう、第１面側のリバース電流の影響で、第１面Ｆ上のめっき膜に吸着している促進剤が取れる。そして、第２面側の電流が０なので、第１面側のリバース電流の影響で、貫通孔３１の壁上に形成されているめっき膜上に吸着している促進剤が取れる。
めっき膜上の促進剤がめっき膜から離れている。促進剤が除去されている。そのため、次に第１面側にフォワード電流が流れるとき、促進剤は第１面上のめっき膜に優先的に吸着する。貫通孔３１の中央部分ＴＣまで促進剤が到達しがたい。従って、参考例では、中央部分ＴＣをめっきで閉じることが難しい。もしくは、時間が要する。低い電流密度が必要になる。
図１、図２を参照し第１実施形態の電解めっき膜の形成方法が説明される
図１（Ｃ）に示される途中基板２００が図３に示されるようにめっき槽内で保持される。シード層に整流器から電流が供給される。まず、第１面と第２面に、フォワード電流が流される。シード層上に電解めっき膜（第１電解めっき膜）３７αが形成される（図１（Ｄ））。電解めっき膜３７αの厚さは、１μｍ〜３μｍ程度である。その後、図４（Ａ）、図４（Ｂ）に示されている電流波形により、第１面と第２面と貫通孔の壁上に電解めっき膜（第２電解めっき膜）３７βが形成される。電解めっき膜３７αの形成は必須でない。但し、リバース電流でシード層が消失するリスクを小さくするため、リバース電流の前に直流めっきで電解めっき膜（第１電解めっき膜）３７αを形成することが好ましい。パルスめっき開始前に直流めっきで電解めっき膜（第１電解めっき膜）３７αを形成することが好ましい。図４（Ａ）、図４（Ｂ）に示されている電流波形により、図１（Ｅ）に示されるように貫通孔３１の中央部分ＴＣがめっき膜３７βで閉じられる。貫通孔３１の中央部分ＴＣに貫通孔を渡るブリッジ部３７ｂが形成される。その後、第１面と第２面に、連続的に直流電流（フォワード電流）が供給される。図２（Ａ）に示されるように貫通孔の端部まで電解めっき膜（第３電解めっき膜）３７θが形成されると、めっきが終了する。貫通孔の両端が電解めっき膜３７で閉じられる。電解めっき膜３７は第１電解めっき膜３７αと第１電解めっき膜３７α上の第２電解めっき膜３７βと第２電解めっき膜３７β上の第３電解めっき膜３７θで形成される。貫通孔の充填は、パルスめっきで行われても良い。
第１実施形態のプリント配線板の製造方法は、絶縁基板２０の第１面Ｆ側にリバース電流が流れる時、絶縁基板の第２面Ｓ側にフォワード電流を流すことを含む。第１実施形態のプリント配線板の製造方法は、さらに、絶縁基板の第２面Ｓ側にリバース電流が流れる時、絶縁基板の第１面Ｆ側にフォワード電流を流すことを含んでも良い。即ち、一方の面にリバース電流が流れる時、他面にフォワード電流が流れる。フォワード電流によって貫通孔３１の中央部分ＴＣでの銅の溶解が抑制される。貫通孔の中央部分ＴＣにブリッジ部３７ｂが早く形成される。このため、生産性が高い。また、短時間でめっきが形成されるため、めっき膜を形成している金属の粒径が大きくなりやすい。スルーホール導体の延性が高い。熱応力に対するスルーホール導体の信頼性が向上する。
[第１実施形態の改変例]
図７は第１実施形態の改変例に係るプリント配線板の製造方法を示している。
第１実施形態の改変例では、絶縁基板２０の貫通孔３１がレーザにより形成される。
（１）補強材と樹脂とからなる絶縁基板２０が用意される（図７（Ａ））。絶縁基板２０の第１面Ｆ上及び第２面Ｓ上に銅箔３２がラミネートされている。銅箔３２の表面に黒化処理が施される。
（２）絶縁基板２０の第１面Ｆ側からＣＯ２レーザにて、絶縁基板２０の第１面Ｆ側に第１開口部３１ｆが形成される（図７（Ｂ））。
絶縁基板２０の第２面Ｓ側からＣＯ２レーザにて、第２開口部３１ｓが形成される（図７（Ｃ））。第１開口部と第２開口部が絶縁基板２０内で繋がる。砂時計形状の貫通孔３１が形成される。その後、第１実施形態と同様な方法で、コア基板が形成される（図７（Ｄ））。
第１実施形態の改変例では、貫通孔３１の略中央部分ＴＣが細くなっている。そのため、貫通孔３１の略中央部分ＴＣを短時間でめっきで閉じることができる。貫通孔３１の略中央部分ＴＣを閉じるまでの時間が第１実施形態と第１実施形態の改変例で比較されると、改変例が短い。そのため、第１実施形態の改変例は、第１実施形態と同等以上の効果を有する。
[第１実施形態の製造方法に用いられる電流波形の第１例]
図８に第１実施形態の製造方法に用いられる電流波形の第１例が示されている。図８（Ａ）は、第１整流器９０Ｆにより形成される電流波形を示し、図８（Ｂ）は、第２整流器９０Ｓにより形成される電流波形を示している。
図８（Ａ）は、絶縁基板２０の第１面側を流れる電流波形を示す。図８（Ｂ）は、絶縁基板２０の第２面側を流れる電流波形を示す。
各例の波形を示している図で、上に描かれている波形は第１面側を流れる電流の波形を示し、下に描かれている波形は第２面側を流れる電流の波形を示している。
図８（Ａ）に示される波形と図８（Ｂ）に示される波形で、パルス幅や電流密度の大きさは同じである。また、図８（Ｂ）に示される波形と図８（Ａ）に示される波形は同時に進行していて、両者に位相差が存在している。位相差が９０〜２７０度であることが好ましい。第１面にリバース電流を流すタイミングと第２面にリバース電流を流すタイミングが重ならないように位相差が調整される。
電流波形の第１例は、周期Ｔ２を有する。周期Ｔ２は２２００ｍｓｅｃ以下である。２２０ｍｓｅｃ以下が好ましい。一周期内に２種類の波形（第１波形ｗ１、第２波形ｗ２）を有する。第１波形ｗ１は、第１溶解パルスと第１析出パルスで形成されている。第１溶解パルスのパルス幅ｔｒ１は、１００ｍｓｅｃ以下である。１０ｍｓｅｃ以下が好ましい。第１リバース電流の電流密度−Ｉｒ１の値は、−５０Ａ／ｄｍ２以上であり、−４０Ａ／ｄｍ２以上が好ましい。第１析出パルスのパルス幅ｔｆ１は、１０００ｍｓｅｃ以下である。１００ｍｓｅｃ以下が好ましい。第１フォワード電流の電流密度＋Ｉｆ１の値は、１０Ａ／ｄｍ２以下である。５Ａ／ｄｍ２以下が好ましい。第２波形ｗ２は、第２溶解パルスと第２析出パルスで形成されている。第２溶解パルスのパルス幅ｔｒ２は、１００ｍｓｅｃ以下である。１０ｍｓｅｃ以下が好ましい。第２リバース電流の電流密度−Ｉｒ２の値は、−５０Ａ／ｄｍ２以上である。−４０Ａ／ｄｍ２以上が好ましい。第２析出パルスのパルス幅ｔｆ２は、１０００ｍｓｅｃ以下である。１００ｍｓｅｃ以下が好ましい。第２フォワード電流の電流密度＋Ｉｆ２の値は、１０Ａ／ｄｍ２以下である。５Ａ／ｄｍ２以下が好ましい。
第１例の電流波形では、第２リバース電流の電流密度−Ｉｒ２の大きさ（絶対値）は、第１リバース電流の電流密度−Ｉｒ１の大きさ（絶対値）より大きく、第２フォワード電流の電流密度＋Ｉｆ２の大きさ（絶対値）は第１フォワード電流の電流密度＋Ｉｆ１の大きさ（絶対値）より大きい。なお、各電流波形で、一方の面に流れるリバース電流のタイミングと他方の面に流れるフォワード電流のタイミングは少しでも重なれば良い。
[第１実施形態の製造方法に用いられる電流波形の第２例]
図９（Ａ）、（Ｂ）は、第２例の電流波形を示している。
第２例は、第１例と同じく、一周期内に２種類の波形（第１波形ｗ１、第２波形ｗ２）を有する。図９（Ａ）に示される波形と図９（Ｂ）に示される波形で、パルス幅や電流の大きさは同じである。また、図９（Ｂ）に示される波形と図９（Ａ）に示される波形は同時に進行していて、両者に位相差が存在している。第１リバース電流の電流密度−Ｉｒ１の値と第２リバース電流の電流密度−Ｉｒ２の値が等しく、第１フォワード電流の電流密度＋Ｉｆ１の値と第２フォワード電流の電流密度＋Ｉｆ２の値が等しい。
[第１実施形態の製造方法に用いられる電流波形の第３例]
図９（Ｃ）、（Ｄ）は、第３例の電流波形を示している。
第３例は、第１例と同じく、一周期内に２種類の波形（第１波形ｗ１、第２波形ｗ２）を有する。図９（Ｃ）に示される波形と図９（Ｄ）に示される波形で、パルス幅や電流密度の大きさは同じである。また、図９（Ｃ）に示される波形と図９（Ｄ）に示される波形は同時に進行していて、両者に位相差が存在している。第３例では、第１フォワード電流の電流密度＋Ｉｆ１の値と第２フォワード電流の電流密度＋Ｉｆ２の値が等しい。第１リバース電流密度の電流密度−Ｉｒ１の値と第２リバース電流の電流密度−Ｉｒ２の値が異なる。例えば、第１リバース電流の電流密度−Ｉｒ１の大きさ（絶対値）が第２リバース電流の電流密度−Ｉｒ２の大きさ（絶対値）より小さい。第３例では、第１溶解パルス時での溶解量が少ない。貫通孔の略中央部分ＴＣを早く閉じることができる。
[第１実施形態の製造方法に用いられる電流波形の第４例]
図１０（Ａ）、（Ｂ）は、第４例の電流波形を示している。
第４例は、第１例と同じく、一周期内に２種類の波形（第１波形ｗ１、第２波形ｗ２）を有する。図１０（Ａ）に示される波形と図１０（Ｂ）に示される波形で、パルス幅や電流の大きさは同じである。また、図１０（Ａ）に示される波形と図１０（Ｂ）に示される波形は同時に進行していて、両者に位相差が存在している。
第４例では、第１フォワード電流の電流密度＋Ｉｆ１の値と第２フォワード電流の電流密度＋Ｉｆ２の値が異なる。第１リバース電流の電流密度−Ｉｒ１の値と第２リバース電流の電流密度−Ｉｒ２の値が等しい。例えば、第１フォワード電流の電流密度＋Ｉｆ１の値より第２フォワード電流の電流密度＋Ｉｆ２の値が大きい場合、第２析出パルスでの析出量が多いため、貫通孔の略中央部分ＴＣを早く閉じることができる。
[第１実施形態の製造方法に用いられる電流波形の第５例]
図１０（Ｃ）、（Ｄ）は、第５例の電流波形を示している。
第５例は、第１例と同じく、一周期内に２種類の波形（第１波形ｗ１、第２波形ｗ２）を有する。図１０（Ｃ）に示される波形と図１０（Ｄ）に示される波形で、パルス幅や電流の大きさは同じである。また、図１０（Ｃ）に示される波形と図１０（Ｄ）に示される波形は同時に進行していて、両者に位相差が存在している。
第５例では、第１フォワード電流の電流密度＋Ｉｆ１の値と第２フォワード電流の電流密度＋Ｉｆ２の値が異なり、第１リバース電流の電流密度−Ｉｒ１の値と第２リバース電流の電流密度−Ｉｒ２の値が異なる。例えば、第１フォワード電流の電流密度＋Ｉｆ１の大きさ（絶対値）より第２フォワード電流の電流密度＋Ｉｆ２の大きさ（絶対値）が大きい場合、第２析出パルスでの析出量が多い。また、第１リバース電流の電流密度−Ｉｒ１の大きさ（絶対値）が第２リバース電流の電流密度−Ｉｒ２の大きさ（絶対値）より小さい場合、第１溶解パルスでの溶解量が少ない。貫通孔の略中央部分ＴＣを早く閉じることができる。
[第１実施形態の製造方法に用いられる電流波形の第６例]
図１１は、第６例の電流波形を示している。
図１１（Ａ）に示される波形と図１１（Ｂ）に示される波形で、パルス幅や電流の大きさは同じである。また、図１１（Ａ）に示される波形と図１１（Ｂ）に示される波形は同時に進行していて、両者に位相差が存在している。位相差は、９０〜２７０度であることが好ましい。図１１では、第１面側の溶解パルスと第２面側の溶解パルスが部分的に重なっている。第１面側のリバース電流と第２面側のリバース電流が重ならないように位相差又は波形が調整されることとが望ましい。
第６例の電流波形は、周期を有する。周期Ｔ３は、１１００×ｎｍｓｅｃ以下である。１１０×ｎｍｓｅｃ以下が好ましく、一周期Ｔ３内にｎ種類（ｎは３以上の整数）の波形を有する。第６例では、一周期内に、５種類の波形（第１波形ｗ１、第２波形ｗ２、第３波形ｗ３、第４波形ｗ４、第５波形ｗ５）が存在している。第１波形ｗ１は、第１溶解パルス（パルス幅ｔｒ１）と第１析出パルス（パルス幅ｔｆ１）で形成されている。第１溶解パルスの第１リバース電流の電流密度−Ｉｒ１の値は−５０Ａ／ｄｍ２以上である。−４０Ａ／ｄｍ２以上が好ましい。第１フォワード電流の電流密度＋Ｉｆ１の値は１０Ａ／ｄｍ２以下である。５Ａ／ｄｍ２以下が好ましい。第２波形ｗ２は、第２溶解パルス（パルス幅ｔｒ２）と第２析出パルス(パルス幅ｔｆ２）で形成されている。第２溶解パルスの第２リバース電流の電流密度−Ｉｒ２の値は−５０Ａ／ｄｍ２以上である。−４０Ａ／ｄｍ２以上が好ましい。第２析出パルスの第２フォワード電流の電流密度＋Ｉｆ２の値は１０Ａ／ｄｍ２以下である。５Ａ／ｄｍ２以下が好ましい。第３波形ｗ３は、第３溶解パルス（パルス幅ｔｒ３）と第３析出パルス(パルス幅ｔｆ３）で形成されている。第３溶解パルスの第３リバース電流の電流密度−Ｉｒ３の値は−５０Ａ／ｄｍ２以上である。−４０Ａ／ｄｍ２以上が好ましい。第３析出パルスの第３フォワード電流の電流密度＋Ｉｆ３の値は１０Ａ／ｄｍ２以下である。５Ａ／ｄｍ２以下が好ましい。第４波形ｗ４は、第４溶解パルス（パルス幅ｔｒ４）と第４析出パルス(パルス幅ｔｆ４）で形成されている。第４溶解パルスの第４リバース電流の電流密度−Ｉｒ４の値は−５０Ａ／ｄｍ２以上である。−４０Ａ／ｄｍ２以上が好ましい。第４析出パルスの第４フォワード電流の電流密度＋Ｉｆ４の値は１０Ａ／ｄｍ２以下である。５Ａ／ｄｍ２以下が好ましい。第５波形ｗ５は、第５溶解パルス（パルス幅ｔｒ５）と第５析出パルス(パルス幅ｔｆ５）で形成されている。第５溶解パルスの第５リバース電流の電流密度−Ｉｒ５の値は−５０Ａ／ｄｍ２以上である。−４０Ａ／ｄｍ２以上が好ましい。第５析出パルスの第５フォワード電流の電流密度＋Ｉｆ５の値は１０Ａ／ｄｍ２以下である。５Ａ／ｄｍ２以下が好ましい。各々の溶解パルスのパルス幅ｔｒ１、ｔｒ２、ｔｒ３、ｔｒ４、ｔｒ５は１００ｍｓｅｃ以下である。１０ｍｓｅｃ以下が好ましい。各々の析出パルスのパルス幅ｔｆ１、ｔｆ２、ｔｆ３、ｔｆ４、ｔｆ５は１０００ｍｓｅｃ以下である。１００ｍｓｅｃ以下が好ましい。
第６例では、第１実施形態と同様に貫通孔の略中央部分ＴＣを早く閉じることができる。例えば、第１フォワード電流の電流密度＋Ｉｆ１の大きさ（絶対値）より第２フォワード電流の電流密度＋Ｉｆ２の大きさ（絶対値）が大きい場合、第２析出パルスでの析出量が多い。また、第１リバース電流の電流密度−Ｉｒ１の大きさ（絶対値）が第２リバース電流の電流密度−Ｉｒ２の大きさ（絶対値）より小さい場合、第１溶解パルスでの溶解量が少ない。貫通孔の略中央部分ＴＣを早く閉じることができる。
[第１実施形態の製造方法に用いられる電流波形の第７例]
図１２は、第７例の電流波形を示している。
図１２（Ａ）に示される波形と図１２（Ｂ）に示される波形で、パルス幅や電流の大きさは同じである。また、図１２（Ａ）に示される波形と図１２（Ｂ）に示される波形は同時に進行していて、両者に位相差が存在している。位相差は、９０〜２７０度である。図１２では、第１面側の溶解パルスと第２面側の溶解パルスが部分的に重なっている。また、所定の時間に電流密度が０である。しかしながら、第１面側のリバース電流と、第２面側のリバース電流が重ならないように位相差又は波形が調整されることとが望ましい。また、めっきが行われているとき、電流密度は０で無いことが好ましい。
第７例の電流波形は、一周期Ｔ４内にｍ種類（ｍは２以上の整数）の波形を有する。第７例は、５種類の波形（第１波形ｗ１、第２波形ｗ２、第３波形ｗ３、第４波形ｗ４、第５波形ｗ５）を有する。そして、一周期内の少なくとも１つの波形が複数の析出パルス、または、複数の溶解パルスを有する。１つの波形が複数の析出パルスと複数の溶解パルスを有してもよい。例えば、第４波形ｗ４は、１つの溶解パルスと３つの析出パルスを有する。一方の面に溶解パルスが供給されるとき、他方の面に最も大きな電流密度を有する析出パルスが供給されることが好ましい。貫通孔の中央部分ＴＣの溶解が抑制される。貫通孔の略中央部分ＴＣを早く閉じることができる。
[第１実施形態の製造方法に用いられる電流波形の第８例]
図１３（Ａ）は、第８例の電流波形を示している。
第８例は、一周期内に複数の波形を有する。そして、一周期内の複数の波形の内、少なくとも１つの波形が線形に変化する。図１３（Ａ）では、第３波形ｗ３と第４波形ｗ４が線形に変化している。電流密度の値が線形に変化すると、銅の析出速度と溶解速度が緩やかに変化する。めっき膜内の結晶に欠陥が生じにくい。従って、熱応力でスルーホール導体にクラックが発生しがたい。信頼性の高いスルーホール導体を形成することができる。
[第１実施形態の製造方法に用いられる電流波形の第９例]
図１３（Ｂ）は、第９例の電流波形を示している。
第９例では、一周期内に複数の波形を有する。そして、一周期内の複数の波形の内、少なくとも１つの波形が曲線的に変化する。図１３（Ｂ）では、第３波形ｗ３と第４波形ｗ４が曲線的に変化している。電流密度の値が曲線的に変化すると、銅の析出速度と溶解速度が緩やかに変化する。めっき膜内の結晶に欠陥が生じにくい。従って、熱応力でスルーホール導体にクラックが発生しがたい。信頼性の高いスルーホール導体を形成することができる。
[第１実施形態の製造方法に用いられる電流波形の第１０例]
図１３（Ｃ）は、第１０例の電流波形を示している。
第１０例の電流波形は、パルスタイプの波形と直線的に変化する波形と曲線的に変化する波形を含んでいる。
[第１実施形態の製造方法に用いられる電流波形の第１１例]
図１４は、第１１例の電流波形を示している。
第１１例の波形は周期を有している。第１整流器９０Ｆと第２整流器９０Ｓから同じ電流波形が基板に供給されている。
第１１例では、一方の面にフォワード電流が供給されている時、他方の面にリバース電流が供給されている。貫通孔の略中央部分ＴＣを早く閉じることができる。
[第１実施形態の製造方法に用いられる電流波形の第１２例]
図１５は、第１２例の電流波形を示している。
図１５（Ａ）は、絶縁基板２０の第１面側を流れる電流波形を示す。図１５（Ｂ）は、絶縁基板２０の第２面側を流れる電流波形を示す。
図１５（Ａ）に示されている波形の周期と図１５（Ｂ）に示されている波形の周期は同じである。
第１実施形態では、第１面側の電流波形の電流密度の大きさ（絶対値）と第２面側の電流波形の電流密度の大きさ（絶対値）は同じである。それに対し、第１２例では、第１面側の電流波形の電流密度の大きさ（絶対値）と第２面側の電流波形の電流密度の大きさ（絶対値）は異なる。第１２例では、第１面側のフォワード電流の電流密度の大きさ（絶対値）が第２面側のフォワード電流の電流密度の大きさ（絶対値）より小さい。第１面側に形成されるめっき膜の厚みが薄くなる。第１面に微細な導体回路を形成することができる。
波形が周期を有する場合、第１面側の波形の周期と第２面側の波形の周期は第１実施形態と各例で同じである。
図１５では、第１面側のリバース電流の電流密度の大きさ（絶対値）が第２面側のリバース電流の電流密度の大きさ（絶対値）より小さい。しかしながら、第１面側のリバース電流の電流密度の大きさ（絶対値）は第２面側のリバース電流の電流密度の大きさ（絶対値）より大きくてもよい。
第１面側の電流波形と第２面側の電流波形は、周期を有していなくてもよい。
第１面側の溶解パルスと第２面側の溶解パルスが重なってもよい。
第１面側の溶解パルスと第２面側の溶解パルスが重ならないように位相差又は波形が調整されることとが望ましい。
めっきが行われているとき、電流密度は０で無いことが好ましい。
第１面側の電流波形と第２面側の電流波形は異なってもよい。第１面側のフォワード電流と第１面側のリバース電流の積算量と第２面側のフォワード電流と第２面側のリバース電流の積算量を略同じにすることで、第１面側のめっき膜の厚さと第２面側のめっき膜の厚さを略同じにすることができる。
また、第１面側の電流の積算量と第２面の積算量を変えることで、一方の面に薄いめっき膜が形成される。電流の積算量の調整は、フォワード電流の電流密度の大きさ（絶対値）やリバース電流の電流密度の大きさ（絶対値）、析出パルスのパルス幅、溶解パルスのパルス幅を調整することで行われる。
２０ 絶縁基板
３０ コア基板
３１ 貫通孔
３３ シード層
３５ めっきレジスト
３６ スルーホール導体
３７ 電解めっき膜
３７ｂ ブリッジ部
９０Ｆ 第１整流器
９０Ｓ 第２整流器

Claims (5)

  1. 第１面と前記第１面と反対側の第２面を有する絶縁基板に貫通孔を形成することと、
    前記絶縁基板の前記第１面と前記絶縁基板の前記第２面と前記貫通孔の壁上にシード層を形成することと、
    前記シード層を介して前記絶縁基板の前記第１面と前記第２面に電流を流すことで前記貫通孔にパルスめっきでスルーホール導体を形成することを含むプリント配線板の製造方法であって、
    前記スルーホール導体を形成することは、前記絶縁基板の前記第１面側にフォワード電流とリバース電流を流すことと前記絶縁基板の前記第２面側にフォワード電流とリバース電流を流すことを含み、
    前記絶縁基板の前記第１面側に前記第１面側の前記フォワード電流が流れるとき、前記絶縁基板の前記第２面側に前記第２面側の前記リバース電流が流れる。
  2. 請求項１のプリント配線板の製造方法であって、前記絶縁基板の前記第２面側に前記第２面側の前記フォワード電流が流れるとき、前記絶縁基板の前記第１面側に前記第１面側の前記リバース電流が流れる。
  3. 請求項１のプリント配線板の製造方法であって、前記パルスめっきは周期的な電流波形を有し、前記第１面側の前記電流波形と前記第２面側の前記電流波形は同じであり、前記第１面側の前記電流波形と前記第２面側の前記電流波形の間に位相差が存在する。
  4. 請求項１のプリント配線板の製造方法であって、前記スルーホール導体を形成することは、前記パルスめっき前に、直流めっきを行うことを含む。
  5. 請求項４のプリント配線板の製造方法であって、前記直流めっきの電流密度は前記第１面側と前記第２面側の前記フォワード電流の電流密度より小さい。
JP2013248317A 2013-11-29 2013-11-29 プリント配線板の製造方法 Pending JP2015106653A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013248317A JP2015106653A (ja) 2013-11-29 2013-11-29 プリント配線板の製造方法
US14/555,909 US9222186B2 (en) 2013-11-29 2014-11-28 Method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013248317A JP2015106653A (ja) 2013-11-29 2013-11-29 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2015106653A true JP2015106653A (ja) 2015-06-08

Family

ID=53266510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013248317A Pending JP2015106653A (ja) 2013-11-29 2013-11-29 プリント配線板の製造方法

Country Status (2)

Country Link
US (1) US9222186B2 (ja)
JP (1) JP2015106653A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106982521A (zh) * 2017-03-22 2017-07-25 深圳崇达多层线路板有限公司 一种高厚径比印制电路板通孔镀铜的制作方法
JP2017145502A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2018505960A (ja) * 2014-12-05 2018-03-01 アトテック・ドイチュラント・ゲーエムベーハーＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ Ｇｍｂｈ 基板上に金属を電気メッキする方法および装置
JP2019023352A (ja) * 2016-02-15 2019-02-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2021004413A (ja) * 2019-06-25 2021-01-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板のめっき方法及びこれを用いた印刷回路基板
JP2022516617A (ja) * 2018-12-28 2022-03-01 エーシーエム リサーチ （シャンハイ） インコーポレーテッド めっき装置及びめっき方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015108759A1 (de) * 2015-06-03 2016-12-08 Valeo Schalter Und Sensoren Gmbh Verfahren zum Klassifizieren eines länglich ausgedehnten stationären Objektes in einem seitlichen Umgebungsbereich eines Kraftfahrzeugs, Fahrerassistenzsystem sowie Kraftfahrzeug
US10856424B2 (en) * 2015-09-25 2020-12-01 Intel Corporation Electronic assembly that includes void free holes
DE102016007434A1 (de) * 2016-06-07 2017-12-07 Audi Ag Antennenvorrichtung für einen Radardetektor mit mindestens zwei Strahlungsrichtungen und Kraftfahrzeug mit zumindest einem Radardetektor
CN111101174A (zh) * 2020-01-14 2020-05-05 广州精原环保科技有限公司 一种基于双相脉冲的脉冲电镀方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005022650D1 (de) * 2004-04-26 2010-09-16 Rohm & Haas Elect Mat Verbessertes Plattierungsverfahren
DE102004045451B4 (de) 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018505960A (ja) * 2014-12-05 2018-03-01 アトテック・ドイチュラント・ゲーエムベーハーＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ Ｇｍｂｈ 基板上に金属を電気メッキする方法および装置
US11015257B2 (en) 2014-12-05 2021-05-25 Atotech Deutschland Gmbh Method and apparatus for electroplating a metal onto a substrate
JP2017145502A (ja) * 2016-02-15 2017-08-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ スルーホールを充填してボイド及び他の欠陥を低減する方法
JP2019023352A (ja) * 2016-02-15 2019-02-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ スルーホールを充填してボイド及び他の欠陥を低減する方法
CN106982521A (zh) * 2017-03-22 2017-07-25 深圳崇达多层线路板有限公司 一种高厚径比印制电路板通孔镀铜的制作方法
CN106982521B (zh) * 2017-03-22 2019-05-14 深圳崇达多层线路板有限公司 一种高厚径比印制电路板通孔镀铜的制作方法
JP2022516617A (ja) * 2018-12-28 2022-03-01 エーシーエム リサーチ （シャンハイ） インコーポレーテッド めっき装置及びめっき方法
US11781235B2 (en) 2018-12-28 2023-10-10 Acm Research (Shanghai), Inc. Plating apparatus and plating method
JP7478741B2 (ja) 2018-12-28 2024-05-07 エーシーエム リサーチ （シャンハイ） インコーポレーテッド めっき装置及びめっき方法
JP2021004413A (ja) * 2019-06-25 2021-01-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板のめっき方法及びこれを用いた印刷回路基板
US11096291B2 (en) 2019-06-25 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Method for plating printed circuit board and printed circuit board using the same
JP7294588B2 (ja) 2019-06-25 2023-06-20 サムソン エレクトロ－メカニックス カンパニーリミテッド． 印刷回路基板の製造方法及びこれを用いて製造した印刷回路基板

Also Published As

Publication number Publication date
US9222186B2 (en) 2015-12-29
US20150156888A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
JP2015106653A (ja) プリント配線板の製造方法
US6783654B2 (en) Electrolytic plating method and device for a wiring board
US20050158574A1 (en) Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP2015029027A (ja) プリント配線板
US20060144618A1 (en) Fill plated structure of inner via hole and manufacturing method thereof
JP4781371B2 (ja) めっき装置及びめっき方法
JP5070767B2 (ja) めっき処理方法及びファインピッチ配線基板の製造方法
JP2005076091A (ja) キャリア付き極薄銅箔の製造方法、及びその製造方法で製造されたキャリア付き極薄銅箔
JP2003051673A (ja) プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
JP2007186797A (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JPWO2009050971A1 (ja) 金属被覆ポリイミド複合体及び同複合体の製造方法並びに電子回路基板の製造方法
JP4032712B2 (ja) プリント配線板の製造方法
JP2014225521A (ja) プリント配線板
JP2005260058A (ja) キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
JP5875350B2 (ja) 電解銅合金箔及びキャリア箔付電解銅合金箔
US20040188263A1 (en) Copper foil with carrier foil, process for producing the same and copper clad laminate including the copper foil with carrier foil
CN104703391A (zh) 线路板及其制造方法
JP2006328476A (ja) めっき方法
JP2009041112A (ja) 銅のエッチング液およびそれを用いたプリント配線板の製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JPS5922393A (ja) プリント配線板およびその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
CN112004963B (zh) 减少或消除不带助焊剂施加的焊料中的空隙的镀覆方法
JP2003168860A (ja) プリント配線板及びその製造方法