JP2012518084A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012518084A5 JP2012518084A5 JP2011549685A JP2011549685A JP2012518084A5 JP 2012518084 A5 JP2012518084 A5 JP 2012518084A5 JP 2011549685 A JP2011549685 A JP 2011549685A JP 2011549685 A JP2011549685 A JP 2011549685A JP 2012518084 A5 JP2012518084 A5 JP 2012518084A5
- Authority
- JP
- Japan
- Prior art keywords
- copper
- ions
- pulse
- current pulse
- microns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 15
- 229910052802 copper Inorganic materials 0.000 claims 15
- 239000010949 copper Substances 0.000 claims 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 8
- 229910052710 silicon Inorganic materials 0.000 claims 8
- 239000010703 silicon Substances 0.000 claims 8
- 239000010953 base metal Substances 0.000 claims 6
- 239000000758 substrate Substances 0.000 claims 6
- 229910001431 copper ion Inorganic materials 0.000 claims 4
- 239000002659 electrodeposit Substances 0.000 claims 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims 2
- 239000002253 acid Substances 0.000 claims 2
- 239000000654 additive Substances 0.000 claims 2
- 230000000996 additive Effects 0.000 claims 2
- 210000004027 cells Anatomy 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 2
- CWYNVVGOOAEACU-UHFFFAOYSA-N fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 claims 2
- 229910001448 ferrous ion Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- RUTXIHLAWFEWGM-UHFFFAOYSA-H Iron(III) sulfate Chemical compound [Fe+3].[Fe+3].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O RUTXIHLAWFEWGM-UHFFFAOYSA-H 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- JZCCFEFSEZPSOG-UHFFFAOYSA-L copper(II) sulfate pentahydrate Chemical compound O.O.O.O.O.[Cu+2].[O-]S([O-])(=O)=O JZCCFEFSEZPSOG-UHFFFAOYSA-L 0.000 claims 1
- 238000004070 electrodeposition Methods 0.000 claims 1
- 238000007772 electroless plating Methods 0.000 claims 1
- VTLYFUHAOXGGBS-UHFFFAOYSA-N fe3+ Chemical compound [Fe+3] VTLYFUHAOXGGBS-UHFFFAOYSA-N 0.000 claims 1
- 229910001447 ferric ion Inorganic materials 0.000 claims 1
- 229940032950 ferric sulfate Drugs 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- -1 iron ions Chemical class 0.000 claims 1
- SURQXAFEQWPFPV-UHFFFAOYSA-L iron(2+) sulfate heptahydrate Chemical compound O.O.O.O.O.O.O.[Fe+2].[O-]S([O-])(=O)=O SURQXAFEQWPFPV-UHFFFAOYSA-L 0.000 claims 1
- 229910000360 iron(III) sulfate Inorganic materials 0.000 claims 1
- 150000002898 organic sulfur compounds Chemical class 0.000 claims 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N oxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000005289 physical deposition Methods 0.000 claims 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 150000003585 thioureas Chemical class 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Description
一実施形態では、障壁層は、障壁層としての役割を果たすことに加えて、誘電体の役割もする誘電体材料でもある材料である。
Claims (15)
- シリコン基板内のビア内に高純度の銅を電着し、スルーシリコンビア（ＴＳＶ）を形成するプロセスであって、
約１．５ミクロン〜約３０ミクロンの範囲の内部幅寸法、約５ミクロン〜約４５０ミクロンの深さ、及び少なくとも３：１の深さ：幅アスペクト比を有する内面を備える、少なくとも１つのビアを含むシリコン基板を設けるステップ、
オプションで、前記ビアの前記内面上に誘電体層を形成するステップ、
前記ビアの前記内面上に、又は前記誘電体層が存在するときには前記誘電体層上に、銅が前記シリコン基板内に拡散することを阻止する障壁層を形成するステップ、
前記障壁層上に、後続の銅の電解析出のための十分なコンダクタンスを得るように、前記ビアの前記内面に十分な厚さ及びカバレッジの基礎金属層を形成するステップ、
不溶性の寸法的に安定な陽極及び銅金属の材料源を含み、前記基礎金属層が陰極として接続される電解銅めっきシステムにおいて、酸、銅イオンの発生源、第一鉄イオン及び／又は第二鉄イオンの発生源、及び析出した銅の物理−機械的特性を制御するための少なくとも１つの添加剤を含む電解槽内に、前記シリコン基板を浸漬するステップ、及び
前記不溶性の寸法的に安定な陽極と前記基礎金属層との間を、高純度の銅を電着してＴＳＶを形成するのに十分な時間の間電流が流れるように、前記陽極と前記基礎金属層との間に電圧を印加するステップを含み、
前記銅金属の発生源からの銅イオンを溶解することによって電着されることになる付加的な銅イオンを提供するために、前記槽内でＦｅ２＋／Ｆｅ３＋レドックス系が確立される、シリコン基板内のビア内に高純度の銅を電着し、スルーシリコンビアを形成するプロセス。 - 前記電圧を印加するステップが、前記高純度の銅を電着し、前記ビアを完全に充填するのに有効である、請求項１に記載のプロセス。
- 前記電圧を印加するステップが、前記高純度の銅を電着し、前記ビアの内側を、ＴＳＶとしての役割を果たすことができるのに十分な厚みで覆う銅を形成するのに有効である、請求項１に記載のプロセス。
- 前記析出した高純度の銅が、内部応力がないか、又は後続の処理において結果として前記シリコン基板の撓みを生じないレベルの内部応力を含む、請求項１〜３のいずれか一項に記載のプロセス。
- 前記析出した銅が、実質的に空隙がなく、かつ銅以外の含有物を含まない、請求項１〜４のいずれか一項に記載のプロセス。
- 前記基礎金属層が、無電解めっき法、物理堆積法、化学気相成長法、又はプラズマ化学気相成長法のうちの１つ又は複数によって前記障壁層上に形成される、請求項１〜５のいずれか一項に記載のプロセス。
- 前記基礎金属層が、約０．０２ミクロン〜約０．５ミクロンの範囲内の厚みを有する、請求項１〜６のいずれか一項に記載のプロセス。
- 前記電解槽において、
前記酸が、約５０ｇ／ｌ〜約３５０ｇ／ｌの範囲内の濃度の硫酸であり、
前記銅イオンの発生源が、約２０ｇ／ｌ〜約２５０ｇ／ｌの範囲内の濃度の硫酸銅五水和物であり、
前記第一鉄イオン及び／又は前記第二鉄イオンの発生源が、約１ｇ／ｌ〜約１２０ｇ／ｌの範囲内の濃度の硫酸第一鉄七水和物及び／又は硫酸第二鉄九水和物であり、
前記少なくとも１つの添加物が、酸素含有高分子化合物、有機硫黄化合物、チオ尿素化合物及び高分子フェナゾニウム化合物のうちの１つ又は複数を含む、請求項１〜７のいずれか一項に記載のプロセス。 - 前記電圧が、パルス電流又はパルス電圧で印加される、請求項１〜８のいずれか一項に記載のプロセス。
- 前記電圧が、順方向電流パルス及び逆方向電流パルスを含む両極性パルスによって形成された逆パルスの形で印加される、請求項９に記載のプロセス。
- 前記逆方向電流パルスの持続時間が、約１ミリ秒〜約２０ミリ秒に調整される、請求項１０に記載のプロセス。
- 前記順方向電流パルスの持続時間が、約１０ミリ秒〜約２００ミリ秒に調整される、請求項１０又は１１に記載のプロセス。
- 加工物表面における前記順方向電流パルスのピーク電流密度が、最大約１５Ａ／ｄｍ２までに調整される、請求項１０〜１２のいずれか一項に記載のプロセス。
- 加工物表面における前記逆方向電流パルスのピーク電流密度が、最大約６０Ａ／ｄｍ２までに調整される、請求項１０〜１３のいずれか一項に記載のプロセス。
- 第１の電流パルスが、第２の電流パルスに対して約１８０°だけシフトされる、請求項１０〜１４のいずれか一項に記載のプロセス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/372,113 US20100206737A1 (en) | 2009-02-17 | 2009-02-17 | Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) |
| US12/372,113 | 2009-02-17 | ||
| PCT/IB2009/007793 WO2010094998A1 (en) | 2009-02-17 | 2009-12-16 | Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012518084A JP2012518084A (ja) | 2012-08-09 |
| JP2012518084A5 true JP2012518084A5 (ja) | 2013-01-31 |
| JP5743907B2 JP5743907B2 (ja) | 2015-07-01 |
Family
ID=42126356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011549685A Expired - Fee Related JP5743907B2 (ja) | 2009-02-17 | 2009-12-16 | スルーシリコンビア（ｔｓｖ）内にチップ−チップ間、チップ−ウェハー間及びウェハー−ウェハー間の銅インターコネクトを電着するプロセス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20100206737A1 (ja) |
| EP (1) | EP2399281B1 (ja) |
| JP (1) | JP5743907B2 (ja) |
| CN (1) | CN102318041B (ja) |
| TW (1) | TW201034120A (ja) |
| WO (1) | WO2010094998A1 (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7816181B1 (en) * | 2009-06-30 | 2010-10-19 | Sandisk Corporation | Method of under-filling semiconductor die in a die stack and semiconductor device formed thereby |
| US9714474B2 (en) * | 2010-04-06 | 2017-07-25 | Tel Nexx, Inc. | Seed layer deposition in microscale features |
| US20120024713A1 (en) * | 2010-07-29 | 2012-02-02 | Preisser Robert F | Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte |
| US20120056331A1 (en) * | 2010-09-06 | 2012-03-08 | Electronics And Telecommunications Research Institute | Methods of forming semiconductor device and semiconductor devices formed by the same |
| US8786066B2 (en) | 2010-09-24 | 2014-07-22 | Intel Corporation | Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same |
| WO2012103357A1 (en) | 2011-01-26 | 2012-08-02 | Enthone Inc. | Process for filling vias in the microelectronics |
| US8970043B2 (en) * | 2011-02-01 | 2015-03-03 | Maxim Integrated Products, Inc. | Bonded stacked wafers and methods of electroplating bonded stacked wafers |
| JP5754209B2 (ja) * | 2011-03-31 | 2015-07-29 | 大日本印刷株式会社 | 半導体装置の製造方法 |
| US8753981B2 (en) | 2011-04-22 | 2014-06-17 | Micron Technology, Inc. | Microelectronic devices with through-silicon vias and associated methods of manufacturing |
| EP2518187A1 (en) * | 2011-04-26 | 2012-10-31 | Atotech Deutschland GmbH | Aqueous acidic bath for electrolytic deposition of copper |
| US8691691B2 (en) | 2011-07-29 | 2014-04-08 | International Business Machines Corporation | TSV pillar as an interconnecting structure |
| US8894868B2 (en) | 2011-10-06 | 2014-11-25 | Electro Scientific Industries, Inc. | Substrate containing aperture and methods of forming the same |
| CN102376641B (zh) * | 2011-11-24 | 2013-07-10 | 上海华力微电子有限公司 | 铜填充硅通孔的制作方法 |
| US20130140688A1 (en) * | 2011-12-02 | 2013-06-06 | Chun-Hung Chen | Through Silicon Via and Method of Manufacturing the Same |
| CN102569251B (zh) * | 2012-02-22 | 2014-07-02 | 华进半导体封装先导技术研发中心有限公司 | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 |
| US20130249047A1 (en) * | 2012-03-26 | 2013-09-26 | Nanya Technology Corporation | Through silicon via structure and method for fabricating the same |
| CN103378057B (zh) * | 2012-04-20 | 2016-06-29 | 南亚科技股份有限公司 | 半导体芯片以及其形成方法 |
| CN103378059B (zh) * | 2012-04-27 | 2016-04-27 | 南亚科技股份有限公司 | 穿硅通孔与其形成方法 |
| US9006896B2 (en) * | 2012-05-07 | 2015-04-14 | Xintec Inc. | Chip package and method for forming the same |
| EP2859585A4 (en) * | 2012-06-07 | 2016-01-27 | Rensselaer Polytech Inst | USE OF CONTINUOUSLY CONDUCTIVE ELASTIC DAMPING TO REDUCE THE STRENGTH OF SILICON CROSSCUT INTERCONNECTIONS (STIs) IN THREE DIMENSIONAL INTEGRATION |
| CN102703938B (zh) * | 2012-06-07 | 2015-04-22 | 上海交通大学 | 硫酸铜电镀液的应力消除剂 |
| WO2014012381A1 (zh) * | 2012-07-17 | 2014-01-23 | 上海交通大学 | 铜互连微柱力学性能原位压缩试样及其制备方法 |
| CN103715132B (zh) * | 2012-09-29 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构的形成方法 |
| US8933564B2 (en) * | 2012-12-21 | 2015-01-13 | Intel Corporation | Landing structure for through-silicon via |
| CN103060859B (zh) * | 2012-12-27 | 2015-04-22 | 建滔（连州）铜箔有限公司 | 用于改善毛箔毛面锋形的添加剂和电解铜箔生产工艺 |
| CN103103585B (zh) * | 2012-12-29 | 2015-09-16 | 上海新阳半导体材料股份有限公司 | 一种用于铜互连的高速凸点电镀方法 |
| KR101992224B1 (ko) * | 2013-01-15 | 2019-06-24 | 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 | 실리콘 에칭액 및 에칭방법 그리고 미소전기기계소자 |
| EP2754732B1 (en) * | 2013-01-15 | 2015-03-11 | ATOTECH Deutschland GmbH | Aqueous composition for etching of copper and copper alloys |
| KR20140094061A (ko) * | 2013-01-16 | 2014-07-30 | 주식회사 잉크테크 | 연속 도금 장치 및 연속 도금 방법 |
| US8933562B2 (en) * | 2013-01-24 | 2015-01-13 | International Business Machines Corporation | In-situ thermoelectric cooling |
| US9470710B2 (en) | 2013-02-27 | 2016-10-18 | Texas Instruments Incorporated | Capacitive MEMS sensor devices |
| CN103280427B (zh) * | 2013-06-13 | 2016-08-10 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv正面端部互连工艺 |
| CN103290438B (zh) * | 2013-06-25 | 2015-12-02 | 深圳市创智成功科技有限公司 | 用于晶圆级封装的电镀铜溶液及电镀方法 |
| CN104396005B (zh) * | 2013-06-27 | 2018-05-29 | 英特尔Ip公司 | 用于电子系统的高电导率高频通孔 |
| CN103361681B (zh) * | 2013-08-08 | 2016-11-16 | 上海新阳半导体材料股份有限公司 | 能改变tsv微孔镀铜填充方式的添加剂c及包含其的电镀液 |
| US20150069609A1 (en) * | 2013-09-12 | 2015-03-12 | International Business Machines Corporation | 3d chip crackstop |
| KR20150057148A (ko) * | 2013-11-18 | 2015-05-28 | 삼성전자주식회사 | 반도체 장치 |
| CN103695973B (zh) * | 2013-12-17 | 2016-07-06 | 上海交通大学 | 在铜互连甲基磺酸铜镀液中添加Fe2+和Fe3+的电镀方法 |
| CN103668356B (zh) * | 2013-12-17 | 2016-04-13 | 上海交通大学 | 在铜互连硫酸铜镀液中添加Fe2+和Fe3+的电镀方法 |
| US9373613B2 (en) * | 2013-12-31 | 2016-06-21 | Skyworks Solutions, Inc. | Amplifier voltage limiting using punch-through effect |
| CN104465564B (zh) * | 2014-01-06 | 2017-09-15 | 昆山西钛微电子科技有限公司 | 晶圆级芯片tsv封装结构及其封装方法 |
| CN103887232B (zh) * | 2014-04-04 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 改善tsv金属填充均匀性的方法 |
| US9515035B2 (en) | 2014-12-19 | 2016-12-06 | International Business Machines Corporation | Three-dimensional integrated circuit integration |
| US9971970B1 (en) * | 2015-04-27 | 2018-05-15 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with VIAS and methods for making the same |
| US20170145577A1 (en) * | 2015-11-19 | 2017-05-25 | Rohm And Haas Electronic Materials Llc | Method of electroplating low internal stress copper deposits on thin film substrates to inhibit warping |
| FR3046878B1 (fr) * | 2016-01-19 | 2018-05-18 | Kobus Sas | Procede de fabrication d'une interconnexion comprenant un via s'etendant au travers d'un substrat |
| CN107706146B (zh) * | 2016-08-08 | 2020-07-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| CN106757191B (zh) * | 2016-11-23 | 2019-10-01 | 苏州昕皓新材料科技有限公司 | 一种具有高择优取向的铜晶体颗粒及其制备方法 |
| US11121301B1 (en) | 2017-06-19 | 2021-09-14 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafers and their methods of manufacture |
| US10475808B2 (en) | 2017-08-30 | 2019-11-12 | Macronix International Co., Ltd. | Three dimensional memory device and method for fabricating the same |
| CN108615704B (zh) * | 2018-03-27 | 2020-05-08 | 中国科学院上海微系统与信息技术研究所 | 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用 |
| CN108754555B (zh) * | 2018-08-29 | 2020-04-28 | 广东天承科技有限公司 | 一种电镀液及其电镀方法 |
| US10867855B2 (en) | 2019-05-13 | 2020-12-15 | Honeywell International Inc. | Through silicon via fabrication |
| WO2021032776A1 (en) | 2019-08-19 | 2021-02-25 | Atotech Deutschland Gmbh | Method of preparing a high density interconnect printed circuit board including microvias filled with copper |
| JP2022545796A (ja) | 2019-08-19 | 2022-10-31 | アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー | 高密度相互接続プリント回路板のための製造シーケンスおよび高密度相互接続プリント回路板 |
| CN110453255B (zh) * | 2019-08-30 | 2020-10-09 | 广州皓悦新材料科技有限公司 | 一种具有高深镀能力的vcp镀铜光亮剂及其制备方法 |
| CN111041535A (zh) * | 2019-12-25 | 2020-04-21 | 浙江振有电子股份有限公司 | 一种连续移动式电镀通孔双面板的方法 |
| CN111155152B (zh) * | 2019-12-26 | 2022-11-01 | 西安泰金工业电化学技术有限公司 | 一种用于pcb水平电镀工序中降低生产成本的方法 |
| TWI741466B (zh) | 2019-12-27 | 2021-10-01 | 鉑識科技股份有限公司 | 利用水/醇溶性有機添加劑製備之奈米雙晶層及其製備方法 |
| CN112018078B (zh) * | 2020-07-29 | 2022-10-25 | 复旦大学 | 一种铜互连结构及其制作方法 |
| CN112151504B (zh) * | 2020-08-17 | 2022-04-29 | 复旦大学 | 一种带有封孔层的铜互连结构及其制备方法 |
| CN113174620B (zh) * | 2021-04-22 | 2022-05-03 | 浙江集迈科微电子有限公司 | 一种镀液流速加强型tsv金属柱的电镀方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4344387C2 (de) * | 1993-12-24 | 1996-09-05 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Kupfer und Anordnung zur Durchführung des Verfahrens |
| DE19545231A1 (de) * | 1995-11-21 | 1997-05-22 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Metallschichten |
| DE19653681C2 (de) * | 1996-12-13 | 2000-04-06 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften und Anwendung des Verfahrens |
| WO2000044042A1 (de) * | 1999-01-21 | 2000-07-27 | Atotech Deutschland Gmbh | Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen |
| US20040045832A1 (en) * | 1999-10-14 | 2004-03-11 | Nicholas Martyak | Electrolytic copper plating solutions |
| JP2001267726A (ja) * | 2000-03-22 | 2001-09-28 | Toyota Autom Loom Works Ltd | 配線基板の電解メッキ方法及び配線基板の電解メッキ装置 |
| JP2004119606A (ja) * | 2002-09-25 | 2004-04-15 | Canon Inc | 半導体基板の貫通孔埋め込み方法および半導体基板 |
| DE10311575B4 (de) * | 2003-03-10 | 2007-03-22 | Atotech Deutschland Gmbh | Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis |
| US20090008792A1 (en) * | 2004-11-19 | 2009-01-08 | Industrial Technology Research Institute | Three-dimensional chip-stack package and active component on a substrate |
| JP4456027B2 (ja) * | 2005-03-25 | 2010-04-28 | Ｏｋｉセミコンダクタ株式会社 | 貫通導電体の製造方法 |
| ATE484943T1 (de) * | 2006-03-30 | 2010-10-15 | Atotech Deutschland Gmbh | Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen |
| KR100945504B1 (ko) * | 2007-06-26 | 2010-03-09 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
| US7939941B2 (en) * | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
| US7825517B2 (en) * | 2007-07-16 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for packaging semiconductor dies having through-silicon vias |
| KR101185886B1 (ko) * | 2007-07-23 | 2012-09-25 | 삼성전자주식회사 | 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템 |
| TWI335059B (en) * | 2007-07-31 | 2010-12-21 | Siliconware Precision Industries Co Ltd | Multi-chip stack structure having silicon channel and method for fabricating the same |
| US7902069B2 (en) * | 2007-08-02 | 2011-03-08 | International Business Machines Corporation | Small area, robust silicon via structure and process |
| TWI341554B (en) * | 2007-08-02 | 2011-05-01 | Enthone | Copper metallization of through silicon via |
| US7776741B2 (en) * | 2008-08-18 | 2010-08-17 | Novellus Systems, Inc. | Process for through silicon via filing |
-
2009
- 2009-02-17 US US12/372,113 patent/US20100206737A1/en not_active Abandoned
- 2009-12-16 WO PCT/IB2009/007793 patent/WO2010094998A1/en active Application Filing
- 2009-12-16 EP EP09799392.7A patent/EP2399281B1/en not_active Not-in-force
- 2009-12-16 CN CN200980156992.4A patent/CN102318041B/zh not_active Expired - Fee Related
- 2009-12-16 JP JP2011549685A patent/JP5743907B2/ja not_active Expired - Fee Related
- 2009-12-22 TW TW098144125A patent/TW201034120A/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012518084A5 (ja) | ||
| Dow et al. | Filling mechanism in microvia metallization by copper electroplating | |
| JP4932370B2 (ja) | 電解めっき方法、プリント配線板及び半導体ウェハー | |
| Chen et al. | Effects of brighteners in a copper plating bath on throwing power and thermal reliability of plated through holes | |
| US20150289387A1 (en) | Method for combined through-hole plating and via filling | |
| TWI645755B (zh) | Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper-clad laminate, and printed wiring board manufacturing method | |
| CN101054701B (zh) | 提高电镀均匀性的方法 | |
| WO2011062037A1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP6079150B2 (ja) | めっきによる貫通孔の銅充填方法 | |
| KR101298999B1 (ko) | 미세회로 형성을 위한 임베디드용 동박 | |
| JP4857317B2 (ja) | スルーホールの充填方法 | |
| KR20220047373A (ko) | 고밀도 인터커넥트 인쇄 회로 기판의 제조 시퀀스 및 고밀도 인터커넥트 인쇄 회로 기판 | |
| CN108118372A (zh) | 一种高分散酸性镀铜添加剂及其制备方法与应用 | |
| CN102014589A (zh) | 印刷线路板的制造方法 | |
| CN109154100A (zh) | 可溶性铜阳极、电解铜电镀装置、电解铜电镀方法及酸性电解铜电镀液的保存方法 | |
| Yin et al. | Effect of PEG molecular weight on bottom-up filling of copper electrodeposition for PCB interconnects | |
| TWI412631B (zh) | 用於埋設ＵＬＳＩ(Ultra Large-Scale Integration; 超大型積體電路)微細銅配線之銅電鍍液 | |
| JP2004250791A (ja) | 電気めっき組成物 | |
| TWI683931B (zh) | 電解鍍銅用陽極及使用其之電解鍍銅裝置 | |
| JPH1197391A (ja) | 半導体ウエハー配線電解メッキ方法 | |
| KR101752945B1 (ko) | 구리 및 구리 합금의 에칭 방법 | |
| KR20140135007A (ko) | 인쇄회로기판용 동 도금액 조성물 및 이를 이용한 비아 홀 충전방법 | |
| KR20220047360A (ko) | 구리로 충전된 마이크로비아들을 포함하는 고밀도 상호연결 인쇄 회로 기판을 제조하는 방법 | |
| TWI414643B (zh) | 銅電鍍液組成物 | |
| EP4063533A1 (en) | A process for electrochemical deposition of copper with different current densities |