CN103887232B - 改善tsv金属填充均匀性的方法 - Google Patents

改善tsv金属填充均匀性的方法 Download PDF

Info

Publication number
CN103887232B
CN103887232B CN201410133667.9A CN201410133667A CN103887232B CN 103887232 B CN103887232 B CN 103887232B CN 201410133667 A CN201410133667 A CN 201410133667A CN 103887232 B CN103887232 B CN 103887232B
Authority
CN
China
Prior art keywords
tsv
sputtering
deposition
uniformity
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410133667.9A
Other languages
English (en)
Other versions
CN103887232A (zh
Inventor
杨素素
张文奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410133667.9A priority Critical patent/CN103887232B/zh
Publication of CN103887232A publication Critical patent/CN103887232A/zh
Application granted granted Critical
Publication of CN103887232B publication Critical patent/CN103887232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及一种工艺方法，尤其是一种改善TSV金属填充均匀性的方法，属于半导体TSV工艺的技术领域。按照本发明提供的技术方案，一种改善TSV金属填充均匀性的方法，首先通过分步沉积，获得TSV整体的覆盖率；而后通过再分布方法，改善局部的覆盖均匀性。本发明工艺步骤简单，能改善高深宽比TSV侧壁金属填充的均匀性，安全可靠。

Description

改善TSV金属填充均匀性的方法
技术领域
本发明涉及一种工艺方法，尤其是一种改善TSV金属填充均匀性的方法，属于半导体TSV工艺的技术领域。
背景技术
现有NMC TSV PVD机台做阻挡层/种子层填充，均匀性较差，主要表现为：在TSV孔侧壁，距离底部约1/5孔深到距离底部3/5孔深范围内，覆盖率都明显低于侧壁其他位置的覆盖率；在TSV侧壁一个scallop（扇贝结构）范围内，scallop上部的覆盖率大幅低于scallop下部的覆盖率。
在实验中发现，TSV孔侧壁距离底部约1/5孔深到距离底部3/5孔深范围内，覆盖率本来就很低，而由于侧壁scallop上部和下部的覆盖率差异，导致侧壁scallop上部是阻挡层/种子层覆盖率最薄弱的位置，甚至出现不连续的问题。
对于阻挡层材料，覆盖率最低的位置非常容易出现阻挡层失效的问题，为了保证阻挡层的阻挡特性，就需要沉积足够厚的阻挡层材料；对于种子层材料，若部分位置覆盖率过低，为了避免覆盖厚度过薄的位置会在电镀开始前在电镀液中溶解，从而在此位置形成空洞，也需要增加种子层的沉积厚度。不管是阻挡层还是种子层厚度的增加都会给后续的CMP工艺制造极大的难度。此外，由于硅通孔的开口位置有比较大的接收角，沉积的阻挡层/种子层太厚，会在开口处形成严重的变窄（overhang），进一步增加电镀工艺的难度。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种改善TSV金属填充均匀性的方法，其工艺步骤简单，能改善高深宽比TSV侧壁金属填充的均匀性，安全可靠。
按照本发明提供的技术方案，所述改善TSV金属填充均匀性的方法，在TSV内进行所需次数的工艺循环，所述工艺循环的一个循环内包括沉积步骤以及位于所述沉积步骤之后的溅射再分布步骤；
所述沉积步骤包括高压沉积步骤及低压沉积步骤；其中，高压沉积步骤中的气压为0.8mTorr~1mTorr；低压沉积中的气压为0.5mTorr~0.7mTorr；
所述溅射再分布步骤包括高偏压功率溅射再分布步骤和匀速降低偏压功率溅射再分布步骤；其中，高偏压功率溅射再分布步骤的功率为1200W~1800W，以使得溅射金属到TSV侧壁的中下部；
匀速降低偏压功率溅射再分布步骤是一个在所需设定的时间内将初始功率降低到终止功率的过程，初始功率为高偏压溅射再分布步骤的功率，终止功率为400W~600W，以使得溅射的聚焦位置从TSV孔的下部开始缓慢移至TSV孔的中上部。
所述在TSV内进行的工艺循环为10~50次。
所述工艺循环的一个循环内沉积步骤的时间为5~15s。
本发明的优点：工艺步骤简单，通过高压沉积与低压沉积相结合的方法，分别提高了通孔侧壁中上部和中下部的覆盖率，低压沉积步骤紧跟着高压沉积步骤，还可以有效改善高压沉积出现的overhang的问题，通过高偏压功率溅射再分布步骤和匀速降低偏压功率溅射再分布步骤，分别将孔底部的沉积金属溅射再分布到孔的侧壁中下部和将侧壁scallop结构下部的沉积金属再溅射到scallop的上部，改善了高深宽比TSV侧壁金属填充的均匀性，安全可靠。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
为了能改善高深宽比TSV侧壁金属填充的均匀性，本发明具体实施方法如下：
在TSV内进行所需次数的工艺循环，所述工艺循环的一个循环内，包括沉积步骤以及位于所述沉积步骤之后的溅射再分布步骤。其中，沉积步骤包括高压沉积步骤、低压沉积步骤；溅射再分布步骤包括高偏压功率溅射再分布步骤和匀速降低偏压功率溅射再分布步骤。
具体地，高压沉积的气压范围约为0.8mTorr-1.0mTorr。由于高气压下，Ar离子和Ar分子对金属离子的散射作用较强，金属离子的方向性相对较差，会有一定量的金属离子沉积到侧壁，保证了侧部特别是侧壁中上部获得一定的覆盖率。在高压沉积后紧接着采用低沉积气压填充，进行低压沉积的气压约为0.5mTorr-0.7mTorr，低压下金属离子散射作用弱，且相同的衬底偏压功率下，低压下的自偏压较高，因此金属离子的方向性较好，更利于侧壁中下部和孔底部获得较好的覆盖率。
本发明实施例中，沉积步骤的时间一般为5s~15s。其中，高压沉积步骤和低压沉积步骤在时间上的分配主要根据目标位置需要沉积的金属厚度需求来设定，如增加沉积步骤中高压沉积步骤的沉积时间，并相应的降低低压沉积步骤的时间，可以更有目的地增加侧壁位置的金属厚度。采用先高压沉积后低压沉积的方式，可以利用低压沉积时的较高自偏压，降低高压沉积产生的overhang问题。
在沉积步骤后，进行溅射再分布步骤。其中，高偏压功率溅射再分布步骤偏压功率约为1200W~1800W，通过高偏压功率溅射可以将底部沉积的金属原子溅射到TSV的侧壁中下部，提高侧壁中下部的覆盖率，高偏压功率溅射再分布步骤的过程时间约为0.5~2s；匀速降低偏压功率溅射再分布步骤是一个将偏压功率在设定的时间内匀速降低的过程，初始功率为高偏压溅射再分布步骤的功率，终止功率约为400W~600W，过程时间约为0.5s~3s，此过程的主要目的是为了将溅射再分布的聚焦位置从TSV孔的下部开始缓慢移至TSV孔的中上部，以提高侧壁scallop的覆盖均匀性。
溅射再分布步骤除可以达到改善TSV内金属覆盖均匀性的效果外，在对TSV晶圆进行溅射时，TSV晶圆表面的沉积的金属原子容易在溅射的作用下直接气化到等离子体中，而TSV孔内沉积的金属原子在溅射的作用下气化后容易在孔内再沉积，即TSV晶圆表面相比TSV孔内更容易损失沉积的金属原子，从而通过溅射作用还可以达到提高孔内金属台阶覆盖率的效果。
本发明实施例中，一个工艺循环除上述沉积步骤和溅射再分布步骤，还包括沉积步骤后的冷却步骤以及溅射再分布后的冷却步骤，即一个工艺循环的工艺步骤为：沉积—冷却—溅射再分布—冷却，各步骤间过程的转换为时间承接方式，即上一个步骤的计时结束即为下一步骤的计时开始。冷却步骤采用增加背氩冷却时间的方法，具体冷却时间的设定随工艺条件的不同需要作出相应的调整，背氩流量低、偏压功率高或沉积速率高的情况下，冷却时间需相应的增加，实验中冷却时间的设定依据沉积条件的不同，从10s到200s不等。一般地，所述工艺循环在TSV内实施次数约10~50次。
本发明为分步填充TSV侧壁的中上部和中下部的方法，其他分步填充TSV的工艺方法也在本发明要求范围，如低偏压功率步骤和高偏压功率沉积步骤交替的方法等。
本发明除实施例中采用的切换高压沉积和低压沉积的方法，其他采用类似沉积理念，可以达到同样效果的沉积方法也属于本发明的权利要求范围。如采用低偏压功率沉积步骤和高偏压功率沉积步骤交替的沉积方法等。

Claims (3)

1. 一种改善TSV金属填充均匀性的方法，其特征是：在TSV内进行所需次数的工艺循环，所述工艺循环的一个循环内包括沉积步骤以及位于所述沉积步骤之后的溅射再分布步骤；
所述沉积步骤包括高压沉积步骤及低压沉积步骤；其中，高压沉积步骤中的气压为0.8mTorr~1mTorr；低压沉积中的气压为0.5mTorr~0.7mTorr；
所述溅射再分布步骤包括高偏压功率溅射再分布步骤和匀速降低偏压功率溅射再分布步骤；其中，高偏压功率溅射再分布步骤的功率为1200W~1800W，以使得金属溅射到TSV侧壁的中下部；
匀速降低偏压功率溅射再分布步骤是一个在所需设定的时间内将初始功率降低到终止功率的过程，初始功率为高偏压溅射再分布步骤的功率，终止功率为400W~600W，以使得溅射的聚焦位置从TSV孔的下部开始缓慢移至TSV孔的中上部。
2.根据权利要求1所述的改善TSV金属填充均匀性的方法，其特征是：所述在TSV内进行的工艺循环为10~50次。
3.根据权利要求1所述的改善TSV金属填充均匀性的方法，其特征是：所述工艺循环的一个循环内沉积步骤的时间为5~15s。
CN201410133667.9A 2014-04-04 2014-04-04 改善tsv金属填充均匀性的方法 Active CN103887232B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410133667.9A CN103887232B (zh) 2014-04-04 2014-04-04 改善tsv金属填充均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410133667.9A CN103887232B (zh) 2014-04-04 2014-04-04 改善tsv金属填充均匀性的方法

Publications (2)

Publication Number Publication Date
CN103887232A CN103887232A (zh) 2014-06-25
CN103887232B true CN103887232B (zh) 2016-08-24

Family

ID=50956065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410133667.9A Active CN103887232B (zh) 2014-04-04 2014-04-04 改善tsv金属填充均匀性的方法

Country Status (1)

Country Link
CN (1) CN103887232B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978558A (zh) * 2017-11-23 2018-05-01 长江存储科技有限责任公司 导通孔的铜填充工艺
CN109037148B (zh) * 2018-07-27 2021-06-15 武汉新芯集成电路制造有限公司 一种改善铜沉积富积的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130042A (zh) * 2010-12-14 2011-07-20 北京大学 一种通孔互连结构的制作方法
CN102148192A (zh) * 2010-12-30 2011-08-10 上海交通大学 在硅通孔表面生长阻挡层与种子层的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130042A (zh) * 2010-12-14 2011-07-20 北京大学 一种通孔互连结构的制作方法
CN102148192A (zh) * 2010-12-30 2011-08-10 上海交通大学 在硅通孔表面生长阻挡层与种子层的方法

Also Published As

Publication number Publication date
CN103887232A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
US9644261B2 (en) Apparatus for sputtering and a method of fabricating a metallization structure
JP5521136B2 (ja) ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用
JP6412498B2 (ja) 堆積プロセスの同期のための方法および装置
US7615489B1 (en) Method for forming metal interconnects and reducing metal seed layer overhang
US9330975B2 (en) Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
US20120190188A1 (en) Method for filling a gap
WO2012150133A3 (en) Method of depositing metallic layers based on nickel or cobalt on a semiconducting solid substrate; kit for application of said method
CN103887232B (zh) 改善tsv金属填充均匀性的方法
CN103258810A (zh) 一种减少硅通孔电镀铜后晶圆表面过电镀的方法
CN107858728B (zh) Tsv电镀方法
GB2555269A (en) Structure and fabrication method for electromigration immortal nanoscale interconnects
US20120160415A1 (en) Multi-step deposition control
CN103295958A (zh) 一种制备铜种子层的方法
KR102042861B1 (ko) 무전해 구리 퇴적
CN107895710A (zh) 导通孔的铜填充工艺
CN110306161B (zh) 半导体加工腔室及半导体加工设备
CN103346122A (zh) 一种高深宽比tsv种子层制作方法
CN109887879B (zh) 一种在孔内覆盖薄膜的方法及半导体加工设备
CN102443830A (zh) 一种改善电镀铜工艺的方法
US7244670B2 (en) Enhanced step coverage of thin films on patterned substrates by oblique angle PVD
CN109037148B (zh) 一种改善铜沉积富积的方法
CN102456611B (zh) 控制背孔剖面形状的方法
CN103031526A (zh) 用于在硅衬底上形成钽沉积膜的反应腔及其应用
JP2013157476A (ja) 半導体装置の製造方法
Song et al. Metal seed layer sputtering on high aspect ratio through-silicon-vias for copper filling electroplating

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant