KR101752945B1 - 구리 및 구리 합금의 에칭 방법 - Google Patents

구리 및 구리 합금의 에칭 방법 Download PDF

Info

Publication number
KR101752945B1
KR101752945B1 KR1020127031537A KR20127031537A KR101752945B1 KR 101752945 B1 KR101752945 B1 KR 101752945B1 KR 1020127031537 A KR1020127031537 A KR 1020127031537A KR 20127031537 A KR20127031537 A KR 20127031537A KR 101752945 B1 KR101752945 B1 KR 101752945B1
Authority
KR
South Korea
Prior art keywords
copper
etching
iii
substrate
acid
Prior art date
Application number
KR1020127031537A
Other languages
English (en)
Other versions
KR20140018086A (ko
Inventor
요시히사 무라누시
히데키 마츠모토
마사히로 이누즈카
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20140018086A publication Critical patent/KR20140018086A/ko
Application granted granted Critical
Publication of KR101752945B1 publication Critical patent/KR101752945B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 Fe(II) / Fe(III) 산화 환원계 및 황 함유 유기 첨가제를 함유하는 에칭 용액을 적용하는, 평활 구리 표면이 남겨진 회로 구조물로부터 원치 않는 구리를 효과적으로 제거하는 방식으로 구리 또는 구리 합금의 웨이퍼 기판 또는 인쇄 회로판 상의 회로 구조물을 에칭하는 개선된 방법에 관한 것이다. 상기 용액은 또한 에칭에 앞서 구리를 도금하는데 적용될 수 있다는 점이 본 발명의 이점이다.

Description

구리 및 구리 합금의 에칭 방법 {METHOD FOR ETCHING OF COPPER AND COPPER ALLOYS}
본 발명은 구리 또는 구리 합금, 특히 구리 또는 구리 합금으로 제조된 회로 구조물의 표면의 에칭 방법에 관한 것이다. 더욱 특히 본 발명은 평활 구리 표면이 남겨진 상기 회로 구조물로부터 원치 않는 구리를 효과적으로 제거하는 방식으로, 구리 또는 구리 합금의 웨이퍼 기판 또는 인쇄 회로판 상의 회로 구조물을 에칭하는 개선된 수단에 관한 것이다.
관련 업계 기술 상태
인쇄 회로판 및 웨이퍼 기판과 같은 회로 구조물 상의 구리를 에칭하기 위한 에칭 조성물이 당업계에 공지되어 있다. 보통, 그러한 에칭 조성물은 염화제2철 또는 염화제2구리와 같은 에칭제를 포함한다. UK 특허 1,154,015 에는 염화제2철, 에틸렌 티오우레아 및 필름 형성 화합물, 예컨대 피로갈롤 및 탄닌산을 포함하는 에칭 조성물이 개시되어 있다.
DE　41　18　746　A1 은 착화제로서 시트르산 같은 유기산 및 염화제2철을 사용하는 구리의 에칭 방법에 관한 것이다.
JP　2006 은 염화제2구리 또는 염화제2철 및 2-아미노 벤조티아졸 화합물을 함유하는 조성물을 사용하는 구조물의 에칭 방법에 관한 것이다. 사용되는 Fe(III) 이온의 양은 35 g/ℓ 를 초과한다. 이러한 에칭 용액은 구리 구조물의 사이드 에칭을 방지하는데 적합하다. 그러나, 상기 에칭 용액은 평활한, 거칠지 않은 구리 표면을 수득하는데 적합하지 않다.
상기 에칭 용액의 많은 변형이 공지되어 있으나, 그 모두는 강한 에칭으로 거친 구리 표면을 생성한다.
도면의 간략한 설명
도 1A 는 본 발명에 따른 방법에 의해 수득된 블라인드 마이크로 비아에서의 구리의 에칭 패턴을 선행 기술과 비교하여 보여준다.
도 1B 는 본 발명에 따른 방법에 의해 수득된 범프 또는 라인에서의 구리의 에칭 패턴을 선행 기술과 비교하여 보여준다
도 2A 및 2B 는 본 발명에 따른 방법에 의해 수득된 소 비아 및 대 비아의 치수 및 에칭 패턴을 선행 기술과 비교하여 보여준다.
발명의 목적
따라서, 평활 구리 표면이 남겨진 회로 구조물로부터 원치 않는 구리를 효과적으로 제거하는 방식으로, 구리 또는 구리 합금의 웨이퍼 기판 또는 인쇄 회로판 상의 회로 구조물을 에칭하는 방법을 제공하는 것이 본 발명의 근본적인 목적이다.
상기 에칭 단계는 전형적으로 기판 상에 구리를 도금한 후 수행되어 원하는 회로망을 제조한다.
구리의 전해질 침착용 수성 산성 배스는 트렌치, 관통 구멍, 블라인드 마이크로 비아 및 필라 (pillar) 범프와 같은 미세 구조물이 구리로 충전될 필요가 있는 인쇄 회로판 및 칩선 (chip carrier) 의 제작에 사용된다. 임계 성능 매개변수, 예컨대 스키-슬로프, 둥근-형상 및 딤플 형성은 최소화되거나 심지어 방지되어야 한다. 본 발명에 따른 방법은 당업계에 공지된 웨이퍼 레벨 패키징 (Wafer Level Packaging), 칩 레벨 패키징 (Chip Level Packaging) 및 플립 칩 (Flip chip) 기술에 사용되는 기판에 적용될 수 있다.
또한, 산 수성 구리 전해질은 집적 회로의 제조에서 소위 백엔드의 내부의 웨이퍼 기판 상에서의 금속화 공정에 적용된다. 상기 공정은 재배선층 (RDL) 의 형성 및 필라 범핑을 위한 전해질 구리 침착을 포함한다. RDL 은 종래에 익히 공지되어 있고 예를 들어 US　2005/0104187　A1 에 기재되어 있다. 일반적으로, RDL 은 제 1 기판의 절연층의 상호접속 및 인접한 부분 위에 형성되어 제 2 기판의 비정렬 대립 상호접속에 경로 또는 링크를 제공한다.
그러므로 전해질 구리로 충전된 마이크로구조물을 규정하는데 포토레지스트 마스크가 사용된다. RDL 패턴의 전형적인 치수는 회로 랜드 패드의 경우 20 내지 300 ㎛ 이고, 라인 및 스페이스 적용의 경우 5 내지 30 ㎛ 이다; 구리 두께는 보통 3 내지 8 ㎛ 범위이다. 마이크로구조 (프로파일 균일성) 의 내부, 칩/다이 구역의 내부 (다이 내부 균일성 = WID) 및 웨이퍼의 내부 (웨이퍼 내부 균일성 = WIW) 의 침착 두께 균질성은 임계 기준이다. 상기 적용을 위해, 인-다이 불균일성 값은 5-10　% 미만, 프로파일 불균일성 값은 3-5　% 미만이 요구된다. 필라 범핑 적용은 구리 층 두께 약 1 내지 90　㎛ 가 필요하다. 필라 직경은 전형적으로 20 내지 300 ㎛ 범위이다. 10 % 미만의 인-다이 불균일성 및 범프 내부 불균일성 값이 전형적인 사양이다.
회로망의 성능에 부정적으로 영향을 주지 않기 위해서, 원하는 회로망을 생성하는 최종 에칭 단계는 미세 구조물의 지나치게 거칠면서 균일하지 않은 에칭을 야기하지 않아야 한다. 따라서, 당업계에 공지되어 있으면서 상기 기술된 바와 같은 염화제2구리 또는 염화제2철 기재 표준 에칭제는 너무 강하다. 상기 에칭 용액은 예를 들어 20 g/ℓ 초과의 Fe(III) 이온을 함유하는 철 (III) 염을 함유한다. 상기 에칭 용액을 미세 구리 구조물에 적용함으로써 구리 표면은 과하게 에칭되면서 지나치게 거칠어진다.
본 발명의 특징은 구리 구조물을 형성하기 위한 하나 이상의 도금 단계에서 사용되는 전해질 도금 배스가 금속 도금 공정 후의 에칭 단계에 또한 적용될 수 있다는 것이다.
구리 구조물을 도금하는데 적합한 전형적인 도금 조성물은 하기에 기술되어 있다. 상기 조성물은 금속 이온, 즉 Cu(II)- 및 Fe(III)-이온의 미세 평형을 특징으로 하는데, 이는 너무 높지 않아야 한다. Fe(III)-이온 함량은 평활 표면을 제공하는 양호한 표면 에칭 결과를 위해 20 g/ℓ 을 초과하지 않아야 한다.
구리의 전해질 침착용 수성 산성 배스 조성물은 바람직하게는 황산구리 및 구리 알킬술포네이트를 포함하는 군으로부터 선택되는 하나 이상의 구리 이온 원료를 함유한다. 또한, 구리 이온은 구리(II) 이온으로의 금속 구리의 산화에 의해 제공될 수 있다. 구리 이온 원료의 형성 방법은 하기에 더욱 상세히 기술되어 있다. 구리 이온 농도 범위는 5　g/ℓ 내지 150　g/ℓ, 바람직하게는 15　g/ℓ 내지 75　g/ℓ 이다.
하나 이상의 산 원료는 황산, 플루오로 붕산 및 메탄 술폰산을 포함하는 군으로부터 선택된다. 산의 농도 범위는 20　g/ℓ 내지 400　g/ℓ, 더욱 바람직하게는 50　g/ℓ 내지 300　g/ℓ 이다.
배스는 추가적으로 하나 이상의 유기 황 광택 첨가제를 함유한다. 구리 도금용 유기 황 광택 첨가제는 당업계에 익히 공지되어 있다.
예를 들어, 하나 이상의 유기 황 광택 첨가제는 하기로 이루어지는 군으로부터 선택된다:
Figure 112012099652266-pct00001
[식 중, R = H, C1-C4 알킬임]
Figure 112012099652266-pct00002
[식 중, R = H, C1-C4 알킬, n = 1-6 이고 M = H, 금속 이온임]
Figure 112012099652266-pct00003
[식 중, n = 1-6 이고 M = H, 금속 이온임]
Figure 112012099652266-pct00004
[식 중, n = 1-6 이고 R, R' = H, C1-C6 알킬임]
Figure 112012099652266-pct00005
[식 중, R, R' = H, C1-C6 알킬임]
Figure 112012099652266-pct00006
[식 중, R, R' = H, C1-C6 알킬임]
Figure 112012099652266-pct00007
[식 중, R, R' = H, C1-C6 알킬임]
Figure 112012099652266-pct00008
[식 중, R = H, C1-C6 알킬임].
R 은 바람직하게는 H, CH3 및 C2H5 로 이루어지는 군으로부터 선택된다. R' 는 바람직하게는 H, CH3 및 C2H5 로 이루어지는 군으로부터 선택된다. 정수 n 은 바람직하게는 2, 3 또는 4 이다.
바람직한 유기 황 광택 첨가제는 3-(벤즈티아졸릴-2-티오)-프로필술폰산, 3-메르캅토프로판-1-술폰산, 에틸렌디티오디프로필술폰산, 비스-(p-술포페닐)-디술피드, 비스-(ω-술포부틸)-디술피드, 비스-(ω-술포히드록시프로필)-디술피드, 비스-(ω-술포프로필)-디술피드, 비스-(ω-술포프로필)-술피드, 메틸-(ω-술포프로필)-디술피드, 메틸-(ω-술포프로필)-트리술피드, O-에틸-디티오카르본산-S-(ω-술포프로필)-에스테르, 티오글리콜산, 티오인산-O-에틸-비스-(ω-술포프로필)-에스테르, 티오인산-트리스-(ω-술포프로필)-에스테르 및 이의 상응하는 염으로 이루어지는 군으로부터 선택된다.
수성 산성 구리 배스 조성물에 존재하는 모든 유기 황 광택 첨가제의 농도는 약 0.01　mg/ℓ 내지 약 100　mg/ℓ, 더욱 바람직하게는 약 0.05　mg/ℓ 내지 약 20　mg/ℓ 의 범위이다.
구리의 전해질 침착을 위한 본 발명의 수성 산성 배스 조성물은 통상 폴리알킬렌글리콜 화합물 (US　4,975,159) 이고 폴리비닐알코올, 카르복시메틸셀룰로오스, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 스테아르산 폴리글리콜에스테르, 올레산 폴리글리콜에스테르, 스테아릴알코올폴리글리콜에테르, 노닐페놀폴리글리콜에테르, 옥타놀폴리알킬렌글리콜에테르, 옥탄디올-비스-(폴리알킬렌글리콜에테르), 폴리(에틸렌글리콜란-프로필렌글리콜), 폴리(에틸렌글리콜)-블록-폴리(프로필렌글리콜)-블록-폴리(에틸렌글리콜), 폴리(프로필렌글리콜)-블록-폴리(에틸렌글리콜)-블록-폴리(프로필렌글리콜) 을 포함하는 군으로부터 선택되는 하나 이상의 담체-억제제 첨가제를 추가로 함유할 수 있다. 상기 담체-억제제 첨가제의 농도는 0.005　g/ℓ 내지 20　g/ℓ, 더욱 바람직하게는 0.01　g/ℓ 내지 5　g/ℓ 의 범위이다.
구리의 전해질 침착을 위한 본 발명의 수성 산성 배스는 20　mg/ℓ 내지 200　mg/ℓ, 더욱 바람직하게는 30　mg/ℓ 내지 60　mg/ℓ 의 양의 할로겐화물 이온, 바람직한 염화물 이온의 하나 이상의 공급물을 추가로 함유할 수 있다.
상기 구리 도금 배스는 구리 구조물을 형성하기 위한 첫번째 도금 단계에 사용될 수 있다.
에칭에 적합한 전형적인 도금 조성물은 또한 부가적으로 Fe(II) / Fe(III) 산화환원계를 함유한다. 철(III) 이온의 농도는 일반적으로 0.1 내지 20　g/ℓ, 바람직하게는 1 내지 15 g/ℓ, 더욱 더 바람직하게는 3　내지 10　g/ℓ 이다. 철(II) 이온의 농도는 계의 산화환원 전위의 결과이다. 일반적으로 철(III) 염은 산화환원계를 생성하기 위한 용액에 적용된다. 적합한 철(III) 염은 철(III)술페이트를 포함한다. 대안적으로, 철(II)염은 산화환원 쌍이 또한 형성하는 철 공급원, 예를 들어, 철(II)술페이트로서 적용될 수 있다.
구리 구조물을 형성하기 위한 본 발명에 따른 도금 방법을 사용하여 하기 두 가지 도금 방법이 적용될 수 있다.
방법 1:
1. 먼저, 상기 기재된 조성물의 그러나 Fe(II) / Fe(III) 산화환원계가 없는 전기도금 배스를 사용하여 기판 상에 구리 구조물을 도금하는 단계, 이후
2. 상기 기재된 조성물의 그러나 Fe(II) / Fe(III) 산화환원계가 있는 전기도금 배스를 사용하여 상기 기판 상에 구리 구조물을 추가로 도금하는 단계, 이후
3. 전류를 적용하지 않고, 단계 2 에 따른 배스에서 도금된 구리를 에칭하는 단계.
방법 1 에 의해 기재된 도금 순서는 라인 및 비아 (via) 와 같은 기판 구조물이 기판의 상부 표면 상에 구리 층을 도금하는 것 이외에 구리 도금에 의해 중전될 필요가 있는 경우에 유리할 수 있다.
방법 1 의 단계 2 및 3 은 동일 또는 별도의 배스에서, 바람직하게는 동일한 배스에서 수행될 수 있다.
방법 2:
1. 먼저, 상기 기재된 조성물의 그러나 Fe(II) / Fe(III) 산화환원계가 있는 전기도금 배스를 사용하여 기판 상에 구리 구조물을 도금하는 단계, 이후
2. 전류를 적용하지 않고, 단계 1 에 따른 배스에서 도금된 구리를 에칭하는 단계.
방법 2 의 단계 1 및 2 는 동일 또는 별도의 배스에서, 바람직하게는 동일한 배스에서 수행될 수 있다.
부가적으로, 세번째 그러나 덜 바람직한 방법은 하기 단계를 포함한다:
방법 3:
1. 먼저, 상기 기재된 조성물의 그러나 Fe(II) / Fe(III) 산화환원계가 없는 전기도금 배스를 사용하여 기판 상에 구리 구조물을 도금하는 단계, 이후
2. 전류를 적용하지 않고, 단계 1 에 따른 배스에 따른 조성물의 그러나 Fe(II) / Fe(III) 산화환원계가 있는 별도의 배스에서 도금된 구리를 에칭하는 단계.
구리의 전기도금 동안, 수성 산성 도금 배스는 전해 구리 침착 동안 15　℃ 내지 50　℃, 더욱 바람직하게는 25　℃ 내지 40　℃ 의 바람직한 온도 범위 및 0.05　A/dm2 내지 12　A/dm2, 바람직하게는 0.1　A/dm2 내지 7　A/dm2 의 캐소드 전류 밀도 범위에서 작동된다.
본 발명에 따른 에칭 방법은 특히 WO 2005/076681 A1 에 공개된 방법에 적용될 수 있다.
상기 방법은 하기 단계를 포함한다:
a) 인쇄 회로판을 제공하는 단계;
b) 회로판의 하나 이상의 측면을 유전체로 코팅하는 단계;
c) 레이저 삭마술을 사용하여, 유전체를 구조화해서 그 안에 트렌치 및 비아를 생성하는 단계;
d) 유전체의 전체 표면 위에 프라이머 층을 침착시키거나, 생성된 트렌치 및 비아 위에만 프라이머 층을 침착시키는 단계;
e) 프라이머 층 위에 구리 또는 구리 합금 층을 침착시키면서, 트렌치 및 비아를 구리 또는 구리 합금으로 완전히 충전시켜 그안에 전도체 구조물을 형성하는 단계;
f) 방법 단계 d) 에서 전체 표면 위에 프라이머 층이 침착된 경우, 트렌치 및 비아에서를 제외하고는 구리 또는 구리 합금 층 및 프라이머 층을 제거하여, 유전체를 노출시키는 단계.
양호한 전기적 특성을 수득하기 위해 구리의 표면이 계속 평활해야 하므로, 단계 f) 에 따른 구리 또는 구리 합금 층의 제거는 민감하다. 그러한 평활 표면은 본 발명에 따른 방법을 이용하여 수득될 수 있다.
전기도금에서 애노드로서 바람직하게는 불용성 치수 안정성 애노드가 사용된다. 치수 안정성, 불용성 애노드를 사용함으로써, 애노드와 기판, 예를 들어 웨이퍼 사이에 일정한 간격이 설정될 수 있다. 애노드는 기하학적 형태가 기판에 맞춰 용이하게 조정될 수 있으며, 가용성 애노드와는 달리, 기하학적 외부 치수를 실제로 변화시키지 않는다. 그 결과, 기판의 표면 위의 층 두께의 분포에 영향을 미치는, 애노드와 기판 사이의 간격이 일정하게 유지된다.
불용성 애노드를 제조하기 위해, 예를 들어 스테인리스 스틸 또는 납과 같이, 전해액에 저항성인 (불활성) 물질이 사용된다. 바람직하게는 귀금속 또는 귀금속의 산화물로 코팅되어 있는, 기초 물질로서 티타늄 또는 탄탈륨을 함유하는 애노드가 바람직하게는 사용된다. 백금, 이리듐 또는 루테늄, 뿐만 아니라 이들 금속의 산화물 또는 혼합 산화물이 예를 들어 코팅물로서 사용된다. 백금, 이리듐 및 루테늄 외에도, 로듐, 팔라듐, 오스뮴, 은 및 금, 또는 각각 그들의 산화물 및 혼합 산화물이 또한 코팅에 기본적으로 사용될 수 있다. 모든 애노드는 강망 애노드일 수 있다.
침착 동안 침착 용액으로부터 소모되는 구리 이온이 애노드의 용해에 의해 직접 공급될 수 없으므로, 상기 이온은 2 가지 상이한 방식으로 보충될 수 있다. 상기 언급된 바와 같이 구리 (II) 염으로서 구리가 첨가될 수 있다. 대안적으로, 상응하는 구리 부분 또는 구리-함유 형상체를 화학적으로 용해시킴으로써 구리 (II) 이온이 보충될 수 있다. 구리 이온은 침착 용액에 함유된 Fe(III) 화합물의 산화 효과에 의한 산화환원 반응에서 구리 부분 또는 형상체로부터 형성된다.
침착에 의해 소모되는 구리 이온을 보충하기 위해 구리의 금속 부분을 함유하는 구리 이온 생성기가 사용된다. 구리 이온의 소모에 의해 약화되는 침착 용액을 재생시키기 위해, 상기 용액은 애노드를 지나도록 안내되고, 거기에서 산화에 의해 Fe(II) 화합물로부터 Fe(III) 화합물이 형성된다. 그 후 용액은 구리 이온 생성기를 통과하도록 안내되고, 거기에서 구리 부분과 접촉된다. 그렇게 함으로써 Fe(III) 화합물이 구리 부분과 반응하여 구리 이온을 형성하는데, 즉, 구리 부분이 용해된다. 동시에 Fe(III) 화합물이 Fe(II) 화합물로 전환된다. 구리 이온이 형성되므로, 침착 용액에 함유된 구리 이온의 총 농도는 일정하게 유지된다. 침착 용액은 구리 이온 생성기를 통과하여 다시, 기판 및 애노드와 접촉하고 있는 전해액 챔버 내로 되돌아간다. 상기 방법은 당업계에 공지되어 있고, 예를 들어 US　6,793,795 에 기재되어 있다.
대안적으로, 구리 이온을 화학적으로 형성하는 대신에 구리 산화물과 같은 가용성 구리(II) 염을 도금 배스에 첨가함으로써 구리 이온이 제공될 수 있다.
도금 공정이 완료된 후 전류 공급이 중단되고 본 발명에 따른 구리의 에칭 방법이 시작될 수 있다.
에칭은 소정 기간 동안 기판에 용액을 적용함으로써 수행된다. 에칭 시간은 일반적으로 10 - 60 분이고, 적용물 및 원하는 에칭률에 따라 가변적이다. 에칭은 통상적으로 15℃ ~ 60℃, 바람직하게는 20℃ ~ 30℃ 범위인 도금 온도와 유사한 온도에서 수행된다.
도 1A 및 1B 에 제시된 바와 같이 기판 표면 위에 전착된 구리의 박층이 남을 정도로 기판 표면 위의 구리가 에칭될 수 있다. 또한, 도 2A 및 2B 에 제시된 바와 같이 에칭이 수행된 후 전기도금된 구리가 오직 라인 구조물에만 남고 기판의 표면 위에는 남지 않을 정도로 기판 표면 위의 구리가 완전히 에칭될 수 있다.
바람직하게는, 도금 공정이 수행되는 것과 동일한 배스에서 전류를 끊음으로써 에칭이 수행된다. 대안적으로, 특별히 에칭 단계를 위한 제 2 배스가 제공될 수 있다. 이러한 배스에 함유된 조성물은 상기 기재된 도금 배스의 조성물에 상응할 것이다. 후자의 경우에 애노드가 존재할 필요가 없을 것이다.
본 발명의 이점은, 구리 범프 또는 재분배 층을 갖는 기판을 제조할 때 추가의 에칭 배스 또는 화학적 기계적 연마와 같은 기타 평탄화 방법이 요구되지 않는다는 점이다. 또한, 본 발명에 따른 에칭용 용액을 적용하면, 당업계에 공지된 에칭 방법에 의해서는 수득될 수 없는 평활 에칭된 표면을 생성시킨다.
본 발명의 하나의 구현예에서, 이러한 공정으로, 에칭 용액이 특정 기간 동안 에칭제로서 기능한 후 전해질 용액으로서 재사용될 수 있는 폐쇄된 재순환 시스템을 수립하는 것이 가능하다. 본 발명의 또다른 구현예에서, 용액은 구리 도금용 배스에서 한동안 전해질 용액으로서 사용된 후 구리에 대한 에칭제로서 사용될 수 있다. 하나의 구현예에서, 본 발명의 또다른 이점은 금속 구리, Cu(II)이온 및 Fe(II)/Fe(III) 산화 환원계의 보충이 필요치 않다는 것이다. Cu(II)이온은, Cu(II)이온 및 Fe(II)이온이 다시 제공되는, 에칭 공정에서 에칭되는 도금 구리 구조물과 Fe(III)이온 사이의 산화-환원에 의해 공급될 수 있다.
역반응은 전해질 용액에서 발생한다. 핵심은, 동일한 유기 첨가제가 전해질 용액 및 에칭 용액 둘 모두로 사용될 수 있다는 것이다.
본 발명은 하기 비제한적 실시예에서 보다 구체적으로 기술된다.
실시예
모든 실험을 불활성 도금화된 티타늄 애노드를 사용하여 침지 유형의 전기도금 배스에서 수행하였다.
RDL 시험 마스크로 패턴화된 200　mm 웨이퍼 ¼ 조각을 처리할 기판 물질로서 사용하였다.
공정 매개변수를 하기와 같이 설정하였다: 전해질 구리 침착을 위한 침지 시간: 90 분, 웨이퍼 회전 = 없음, 전류 밀도 = 3　A/d㎡. 구리 침착 두께 (표면 층 두께) 는 2.6 내지 2.9 ㎛ 였다. 구리 두께는 구리 도금의 패턴 충전 후 표면 편평도의 평탄화를 충족시키는 것이었다 (표면 상에서 옴폭 들어간 곳이 없음).
본 발명에 따른 실시예 1
50 g/ℓ의 구리 이온, 100 g/ℓ의 황산, 50 mg/ℓ의 염화물 이온, 2　mg/ℓ의 유기 황 화합물 비스-(p-술포페닐)-디술피드 및 300 mg/ℓ의 폴리에틸렌글리콜 (M = 1.500 - 2.000) 을 포함하는 염기 용액을 구리 도금을 위해 사용하였다. 도금 순서 및 매개변수를 표 1 에 나타낸다. 상기 언급된 바와 같은 염기 용액 외에도 도금 단계 2 에 따른 용액은 6.0　g/ℓ의 철 이온을 함유한다 (Fe2(SO4)3*9H20 로서 첨가됨).
도금된 구리 침착 구조물은 라인 (폭 φ 은 3 ㎛ 초과), 범프 (폭 φ 은 3 ㎛ 초과), 소 비아 (직경 φ 은 15 ㎛ 미만) 및 대 비아 (직경 φ 은 15 ㎛ 초과) 를 포함한다.
표 1, 도금 1 에 기술된 바와 같은 염기 용액을 함유하는 도금 배스에서 기판을 우선 구리로 전기도금시킨다. 도금 배스는 철 이온을 함유하지 않는다 ("w/o 철"). 이후, 철을 추가로 함유하는 제 2 도금 배스로 기판을 이동시켰다 (표 1, 도금 2). 기판 및 수득되는 기판 상의 구리 침착 구조물 (라인, 소 비아 및 대 비아) 을 도식적 단면도로서 도 2A 및 2B 에 나타낸다.
도금을 완료한 후, 전류를 중지시켰고, 구리 도금된 기판은 표 1 에 나타낸 바와 같이 30 분 동안의 에칭을 위해 동일한 배스에 남아 있었다 ("철로 에칭함").
도 2A 및 2B 는 하기의 에칭 구조물의 단면도 (도식적) 를 나타낸다: 라인, 소 비아 및 대 비아 및 이의 치수. 에칭된 샘플 상의 구리 층은 매우 평활하였다. 또한, 코너 상의 원치 않는 과에칭 (돔형으로 지칭됨) 이 관찰되지 않았다.
도 1A 및 1B 는 에칭된 표면의 균일성의 척도로서 △t = ts / t x 100 에 대한 값을 나타낸다. △t 는 기판 상에서, 특징물 (예를 들어, 블라인드 비아, 범프 또는 라인) 에서 침착된 전체 구리의 두께 t 의 비율이고, 두께 ts 는 기판의 표면 상에서 에칭된 구리 층의 도금된 최대 두께와 최소 두께의 차이이다 (도 1A 및 1B 에서 나타낸 바와 같음). △t 값이 더 적을수록, 표면은 더욱 균일하다.
도 1A 및 1B 로부터 명백한 바와 같이, 본 발명에 따른 도금 배스 및 방법으로 에칭된 표면에 대해, △t 는 각각 1% 및 1.5% 미만이고, 이는 비교예에 따른 방법으로 수득한 결과 (△t 는 5% 및 8% 미만임) 보다 훨씬 우수한 것이다 (도 1A 및 1B 참조, 개별 값에 대해선 표 2 및 3 참조). △t 에 대한 값은 수 개의 측정치로부터 수득된 평균값이다. △t 값은 하기 예에서와 같이 돔형 탑으로의 도금 후 표면 바닥 (ts) 으로부터의 높이 측정값으로부터 수득하고 깊이 (t) 의 설계값의 백분율로 계산한다.
본 발명에 따른 실시예에 상응하는 △t 값은 표 2 및 3 의 좌측란에 나타낸다 ("유기 첨가제를 갖는 배스에 의해 에칭됨"). 비교예를 표 2 및 3 의 우측란에 나타낸다 ("유기 첨가제를 갖지 않는 배스에 의해 에칭됨").
실시예 2 - 비교예
기판을 사용하여 도금 단계를 수행하였고, 실시예 1 에 따른 공정으로 도 1A 및 도 1B 에 보여지는 바와 같은 구조물을 갖는 기판을 산출하였다. 이러한 도금된 기판을 이후 도금 배스 용액으로부터 제거하였다. 구리 이온 35 g/ℓ, 황산 170 g/ℓ, 염화물 이온 50 mg/ℓ, 철 이온 6.0　g/ℓ (Fe2(SO4)3*9H20 로서 첨가됨), 폴리에틸렌글리콜 (PEG　3000) 300 mg/ℓ 를 포함하나 유기 황 화합물 비스-(나트륨술포프로필)-디술피드 (SPS) 2　mg/ℓ 는 없는 용액에서 에칭을 수행하였다. 에칭 시간은 30 분이었고, 전류를 적용하지 않았다.
에칭된 샘플 상의 구리층은 실시예 1 에서 얻어진 것보다 더 거칠었다. 도 1A 및 도 1B 에 보여지는 바와 같이 코너 상의 원치 않는 과에칭 (돔형으로 지칭됨) 이 관찰되었다.
도 1A 및 1B 로부터 명백한 바와 같이, 가장 오른쪽의 블라인드 마이크로 비아, 유기 첨가제를 사용하지 않은 도금 배스에서 방법을 사용하여 에칭된 표면은 평균 거칠기 △t 가 각각 단지 5 % 및 8 % 미만이었다. 이는 본 발명에 따른 방법을 사용하여 얻어지는 것보다 훨씬 덜 균일한 표면을 나타내었다. 이러한 거친 표면은 본 발명에서 언급된 전자 적용물에서 사용하기에 훨씬 덜 적합하다.
[표 1]
Figure 112012099652266-pct00009
[표 2]
Figure 112012099652266-pct00010
[표 3]
Figure 112012099652266-pct00011

Claims (14)

  1. Fe(II) / Fe(III) 산화환원계를 포함하지 않는 전기도금 배스를 사용하여 기판 상에 구리 또는 구리 합금을 도금하는 공정,
    Fe(II) / Fe(III) 산화환원계를 포함하는 전기도금 배스를 사용하여 기판 상에 구리 또는 구리 합금을 추가로 도금하는 공정,
    전류 공급을 중단하는 공정, 및
    구리 또는 구리 합금 표면과 하기를 포함하는 에칭 용액을 접촉시키는 공정을 포함하고, 작업물에 외부 전류 공급원을 적용하지 않는, 기판 상에서의 구리 또는 구리 합금 회로 구조물 표면의 평활 에칭 방법:
    (i) Cu(II) 이온;
    (ii) Fe(II)/Fe(III) 산화 환원계, 여기서 Fe(III) 이온 농도는 0.1 g/ℓ 이상, 20 g/ℓ 미만임;
    (iii) 하기로 이루어지는 군으로부터 선택되는 하나 이상의 유기 황 광택 첨가제:
    Figure 112017015713582-pct00012

    [식 중, R = H 또는 C1-C4 알킬임]
    Figure 112017015713582-pct00013

    [식 중, R = H 또는 C1-C4 알킬, n = 1-6 이고 M = H 또는 금속 이온임]
    Figure 112017015713582-pct00014

    [식 중, n = 1-6 이고 M = H 또는 금속 이온임]
    Figure 112017015713582-pct00015

    [식 중, n = 1-6 이고 R, R' = H 또는 C1-C6 알킬임]
    Figure 112017015713582-pct00016

    [식 중, R, R' = H 또는 C1-C6 알킬임]
    Figure 112017015713582-pct00017

    [식 중, R, R' = H 또는 C1-C6 알킬임]
    Figure 112017015713582-pct00018

    [식 중, R, R' = H 또는 C1-C6 알킬임]
    Figure 112017015713582-pct00019

    [식 중, R = H 또는 C1-C6 알킬임].
  2. 제 1 항에 있어서, Fe(III) 이온의 농도가 1 내지 15 g/ℓ 의 범위인 방법.
  3. 제 1 항에 있어서, Fe(III) 이온의 농도가 3 내지 10 g/ℓ 의 범위인 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, R 이 H, CH3 및 C2H5 로 이루어지는 군으로부터 선택되는 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, R' 이 H, CH3 및 C2H5 로 이루어지는 군으로부터 선택되는 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, n 이 2, 3 또는 4 인 방법.
  7. 제 1 항 또는 제 2 항에 있어서, 하나 이상의 유기 황 광택 첨가제가 3-(벤즈티아졸릴-2-티오)-프로필술폰산, 3-메르캅토프로판-1-술폰산, 에틸렌디티오디프로필술폰산, 비스-(p-술포페닐)-디술피드, 비스-(ω-술포부틸)-디술피드, 비스-(ω-술포히드록시프로필)-디술피드, 비스-(ω-술포프로필)-디술피드, 비스-(ω-술포프로필)-술피드, 메틸-(ω-술포프로필)-디술피드, 메틸-(ω-술포프로필)-트리술피드, O-에틸-디티오카르본산-S-(ω-술포프로필)-에스테르, 티오글리콜산, 티오인산-O-에틸-비스-(ω-술포프로필)-에스테르, 티오인산-트리스-(ω-술포프로필)-에스테르 및 이의 상응하는 염으로 이루어지는 군으로부터 선택되는 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 용액이 추가로 폴리비닐알코올, 카르복시메틸셀룰로오스, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 스테아르산 폴리글리콜에스테르, 올레산 폴리글리콜에스테르, 스테아릴알코올폴리글리콜에테르, 노닐페놀폴리글리콜에테르, 옥타놀폴리알킬렌글리콜에테르, 옥탄디올-비스-(폴리알킬렌글리콜에테르), 폴리(에틸렌글리콜란-프로필렌글리콜), 폴리(에틸렌글리콜)-블록-폴리(프로필렌글리콜)-블록-폴리(에틸렌글리콜) 및 폴리(프로필렌글리콜)-블록-폴리(에틸렌글리콜)-블록-폴리(프로필렌글리콜) 을 포함하는 군으로부터 선택되는 하나 이상의 것을 함유하는 방법.
  9. 삭제
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 용액이 추가로 0.01 mg/ℓ 내지 100 mg/ℓ 농도의 염화물 이온을 함유하는 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 에칭이 10 내지 60 분의 시간 동안 수행되는 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 에칭이 20 ℃ 내지 30 ℃ 의 온도에서 수행되는 방법.
  13. 하기 단계를 포함하는, 라인 및 비아를 포함하는 기판 상에서의 구리 또는 구리 합금 회로 구조물의 전착 방법:
    i. 5 ㎛ 내지 30 ㎛ 범위의 내부 폭 치수, 25 ㎛ 내지 500 ㎛ 의 깊이를 갖는 내부 표면을 포함하는 하나 이상의 비아, 및 0.3 ㎛ 내지 100 ㎛ 범위의 내부 폭 치수, 0.1 ㎛ 내지 100 ㎛ 의 깊이를 갖는 내부 표면을 포함하는 하나 이상의 라인을 함유하는 기판을 제공하는 단계; 및
    ii. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 에칭 용액에 그 조성이 상응하는 전해 구리 도금 배스에 기판을 함침시키면서 기초 금속 층을 캐소드로서 연결하는 단계로서, 상기 전착 방법이 추가로 불용성 치수 안정성 애노드를 포함하는 단계; 및
    iii. 라인 및 비아를 포함하는 구조물에 구리를 전착시키기에 충분한 시간 동안 그 사이에 전류가 흐르도록, 불용성 치수 안정성 애노드와 기초 금속층 사이에 전기적 전압을 적용하는 단계; 및
    iv. 전압을 중단하고, 제 1 항 내지 제 3 항 중 어느 한 항의 방법에 따라 전해 구리 도금 배스에서 회로 구조물을 에칭하는 단계.
  14. 하기 단계를 포함하는, 라인 및 비아를 포함하는 기판 상에서의 구리 또는 구리 합금 회로 구조물의 전착 방법:
    i. 인쇄 회로판을 제공하는 단계;
    ii. 회로판의 하나 이상의 측면을 유전체로 코팅하는 단계;
    iii. 레이저 삭마술을 사용하여, 유전체를 구조화 해서 그 안에 트렌치 및 비아를 생성하는 단계;
    iv. 유전체의 전체 표면 위에 프라이머 층을 침착시키거나, 생성된 트렌치 및 비아 위에만 프라이머 층을 침착시키는 단계;
    v. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 에칭 용액에 그 조성이 상응하는 구리 도금 배스에서 프라이머 층 위에 구리 또는 구리 합금 층을 침착시키면서, 트렌치 및 비아를 구리 또는 구리 합금으로 완전히 충전시켜 그 안에 전도체 구조물을 형성하는 단계; 및
    vi. 방법 단계 v.) 에서 전체 표면 위에 프라이머 층이 침착된 경우, 트렌치 및 비아에서를 제외하고는, 구리 또는 구리 합금 층 및 프라이머 층을 제거하여 유전체를 노출시키는 단계로서, 제거가 제 1 항 내지 제 3 항 중 어느 한 항의 방법에 따른 전해 구리 도금 배스에서 이루어지는 단계.
KR1020127031537A 2010-06-02 2011-05-31 구리 및 구리 합금의 에칭 방법 KR101752945B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10164728A EP2392694A1 (en) 2010-06-02 2010-06-02 Method for etching of copper and copper alloys
EP10164728.7 2010-06-02
PCT/EP2011/058951 WO2011151328A1 (en) 2010-06-02 2011-05-31 Method for etching of copper and copper alloys

Publications (2)

Publication Number Publication Date
KR20140018086A KR20140018086A (ko) 2014-02-12
KR101752945B1 true KR101752945B1 (ko) 2017-07-03

Family

ID=42670447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031537A KR101752945B1 (ko) 2010-06-02 2011-05-31 구리 및 구리 합금의 에칭 방법

Country Status (6)

Country Link
US (1) US20130112566A1 (ko)
EP (2) EP2392694A1 (ko)
JP (1) JP5795059B2 (ko)
KR (1) KR101752945B1 (ko)
CN (1) CN103003473B (ko)
WO (1) WO2011151328A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9762418B2 (en) 2014-11-06 2017-09-12 Dell Products, Lp Repeatable backchannel link adaptation for high speed serial interfaces
TWI608132B (zh) * 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法
US10006136B2 (en) * 2015-08-06 2018-06-26 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
CN114686884B (zh) * 2020-12-29 2023-07-07 苏州运宏电子有限公司 一种精密防侧蚀的蚀刻区域控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002535494A (ja) 1999-01-21 2002-10-22 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法
JP2006111933A (ja) 2004-10-15 2006-04-27 Asahi Kagaku Kogyo Co Ltd エッチング組成液
JP2008144228A (ja) * 2006-12-08 2008-06-26 Sanshin Chem Ind Co Ltd 金属用化学溶解制御剤、金属用化学溶解処理液および金属用化学溶解処理方法
JP2009299195A (ja) 1995-11-21 2009-12-24 Atotech Deutsche Gmbh 金属層の電解析出のための方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2663684A (en) * 1952-06-02 1953-12-22 Houdaille Hershey Corp Method of and composition for plating copper
GB1154015A (en) 1966-08-22 1969-06-04 Photo Engravers Res Inst Inc Etching of Printed Circuit Components
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
DE4118746A1 (de) 1991-06-06 1992-12-10 Inst Oekologisches Recycling Verpackung fuer gegenstaende
DE19653681C2 (de) * 1996-12-13 2000-04-06 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften und Anwendung des Verfahrens
JP2001267726A (ja) * 2000-03-22 2001-09-28 Toyota Autom Loom Works Ltd 配線基板の電解メッキ方法及び配線基板の電解メッキ装置
EP1422320A1 (en) * 2002-11-21 2004-05-26 Shipley Company, L.L.C. Copper electroplating bath
JP4267331B2 (ja) * 2003-01-14 2009-05-27 株式会社荏原製作所 基板の処理方法及びエッチング液
US20050104187A1 (en) 2003-10-31 2005-05-19 Polsky Cynthia H. Redistribution of substrate interconnects
DE102004005300A1 (de) 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009299195A (ja) 1995-11-21 2009-12-24 Atotech Deutsche Gmbh 金属層の電解析出のための方法
JP2002535494A (ja) 1999-01-21 2002-10-22 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法
JP2006111933A (ja) 2004-10-15 2006-04-27 Asahi Kagaku Kogyo Co Ltd エッチング組成液
JP2008144228A (ja) * 2006-12-08 2008-06-26 Sanshin Chem Ind Co Ltd 金属用化学溶解制御剤、金属用化学溶解処理液および金属用化学溶解処理方法

Also Published As

Publication number Publication date
JP5795059B2 (ja) 2015-10-14
EP2576867B1 (en) 2018-04-04
WO2011151328A1 (en) 2011-12-08
US20130112566A1 (en) 2013-05-09
KR20140018086A (ko) 2014-02-12
CN103003473B (zh) 2015-04-01
JP2013532230A (ja) 2013-08-15
CN103003473A (zh) 2013-03-27
EP2392694A1 (en) 2011-12-07
EP2576867A1 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
EP2399281B1 (en) Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
EP2796019B1 (en) Method for combined through-hole plating and via filling
JP4116781B2 (ja) シ−ド修復及び電解めっき浴
EP2702189B1 (en) Aqueous acidic bath for electrolytic deposition of copper
JP3374130B2 (ja) 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法
US7732329B2 (en) Method and apparatus for workpiece surface modification for selective material deposition
KR101298999B1 (ko) 미세회로 형성을 위한 임베디드용 동박
KR101752945B1 (ko) 구리 및 구리 합금의 에칭 방법
KR20150056655A (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
KR102381803B1 (ko) 전해 구리 도금용 산성 수성 조성물
TWI412631B (zh) 用於埋設ＵＬＳＩ(Ultra Large-Scale Integration; 超大型積體電路)微細銅配線之銅電鍍液
EP1477588A1 (en) Copper Electroplating composition for wafers
US20140262805A1 (en) Aqueous composition for etching of copper and copper alloys
KR101014839B1 (ko) 3차원 ＳｉＰ의 관통형 비아와 범프의 전기화학적 가공방법
JP2009242860A (ja) 酸性銅用前処理剤およびこれを利用するめっき方法
KR20010092786A (ko) 집적회로 제조시 고순도 구리의 도체 구조를 전해적으로형성시키는 방법
Sun et al. Effects of additives on via filling and pattern plating with simultaneous electroplating
JP2008056968A (ja) 銅配線の製造方法及び銅めっき用電解液
TW201346076A (zh) 銅電鍍液之組成物及其進行電鍍銅之方法
CN114717615A (zh) 通过各向异性铜电镀改善光刻胶分辨能力

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant