JP3374130B2 - 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法 - Google Patents

集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法

Info

Publication number
JP3374130B2
JP3374130B2 JP2000595378A JP2000595378A JP3374130B2 JP 3374130 B2 JP3374130 B2 JP 3374130B2 JP 2000595378 A JP2000595378 A JP 2000595378A JP 2000595378 A JP2000595378 A JP 2000595378A JP 3374130 B2 JP3374130 B2 JP 3374130B2
Authority
JP
Japan
Prior art keywords
copper
coating
pulse
bath
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000595378A
Other languages
English (en)
Other versions
JP2002535494A (ja
Inventor
ハインリヒ マイヤー
アンドレアス ティース
Original Assignee
アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19915146A external-priority patent/DE19915146C1/de
Application filed by アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JP2002535494A publication Critical patent/JP2002535494A/ja
Application granted granted Critical
Publication of JP3374130B2 publication Critical patent/JP3374130B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Chemically Coating (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路製造に際
し、溝を有する半導体サブストレート乃至基体(ウェハ
ー)表面に、とりわけアスペクト比の大きい溝を有する
場合において、高純度銅から成る導体構造を、例えば導
路あるいは導体路、スルーホール、結合接触部及び接続
個所を、電解形成するための方法に関する。
【0002】
【従来の技術】集積回路を製造するためには、Epitaxie
法及びDotierung法(エピタクシー法及びドープ処理
法)を用いたいわゆるケイ素(シリコン)Planar技術が
使われる。このために単結晶のケイ素ディスク、いわゆ
るウェハーが、マイクロメーター−ないし時にはサブマ
イクロメーターの範囲(現在のところ0.25μm)
で、ケイ素表面上に伝導性を異にする領域を形成する目
的で、物理的方法により加工される。
【0003】製造工程は三つの段階に分けられる: (a)トランジスターの製造とそれらの相互酸化作用;こ
の工程はFEOL(Front End of Line)とも呼ばれる(「Tec
hnologie hochintegrierter Schaltungen」(高集積回路
の技術)、D.Widmann, H.Mader, H.Friedrich、第二版、
Springer出版社、1996;「VLSI-Electronic Microstruc
ture Science」(VLSI電子微細構造科学)、Norman G.Ein
spruch、編者、とりわけ第19巻「Advanced CMOS Techno
logy」(上級CMOS技術)、J.M.Pimbley, M.Ghezzo,
H.G.Parks, D.M.Brown、 Academic Press、ニューヨー
ク、1989); (b)所望の集積回路に応じてFOEL部のそれぞれの単結晶
ケイ素領域及びポリ結晶ケイ素領域を接触結合するこ
と; (c)機械的な損傷又は不純物の浸入に対する防御ないし
不動態化。
【0004】トランジスターは、第二段階で通常多層金
属化により接触され、また互いに結合され、その際ここ
で形成された導体列(Leiterzuege、 conductor tracks)
を絶縁(Isolation)するために普通誘電性の二酸化ケイ
素が使われる。
【0005】導路、結合接触ホールの接続並びに接続個
所を製造するために、一般的に1μmの厚みのアルミニ
ウム皮膜(層)が、かなり以前から物理的方法で、例え
ば蒸着法(電子線蒸発法)又はスパッタリング法で施さ
れてきた。この皮膜はフォトレジストを用いた好適なエ
ッチング方法によって、後ほど形成される。
【0006】アルミニウムは、過去の文献では、導路、
結合接触並びに接続箇所を作るために役立つ物質の最も
有用な代用品(Alternative)として記述されている。例
えばこの皮膜に対する要望が、H.-M.ReinとR.Ranfftに
よる「集積双極回路」Springer出版、ベルリン、1980に
記載されている。確かにこの文献で挙げられた問題を所
定の方法を最大限に活用して縮小はできるが、完全には
回避することができない。
【0007】ごく最近において、アルミニウムを電解析
出銅により代用することに成功している(IEEE-Spektru
m、 1998年1月、Linda Geppert、「Solid State」、2
3〜28ページ)。とりわけそのより高い伝導性、より
高い熱安定性並びに耐拡散及び耐泳動(移動)性によ
り、銅はアルミニウムの代用品として優れた物質である
ことが明らかになっている。ここではいわゆる「Damasz
ene」技術が用いられた(IEEE-Spektrum、 1998年1月、
Linda Geppert、「Solid State」、23〜28ページ及
びIBM J.Res.Developm.におけるP.C.Andricacos他、4
2巻、567〜574ページ)。このためにまず半導体
サブストレートに誘電性皮膜を施す。必要なホール(via
s)及びくぼみ(trenches)は、所望の伝導構造を受け入れ
るために、通常ドライエッチング方法を用いたエッチン
グがなされる。拡散バリアー(通常窒化チタン、タンタ
ル又は窒化タンタル)及び伝導性皮膜(通常スパッタリ
ングされた銅)を施した後、溝、つまりホール及びくぼ
みは、いわゆるくぼみ充填工程で電解的に埋められる。
それではこの銅皮膜が面全体を覆うため、必要でない個
所における余分な皮膜は後に再度取り除かれる必要があ
る。これはいわゆるCMP工程(Chemisch-mechanische
s Polieren化学機械的研磨)を用いてなされる。この工
程を繰り返す、つまり何度も誘電化を施すことによって
(例えば二酸化ケイ素で)、またエッチングによる溝の
形成によって、多層回路の製造を可能にする。
【0008】電解銅析出工程に対する技術的な要望が、
次に再度記載されている: (a)ウェハー表面全体に一定の膜厚を施す(Planaritae
t、 planarity);膜の理論値からのずれが少ないほど、
次のCMP工程はより簡単になる; (b)大きなアスペクト比を有する非常に深いくぼみをも
確実にtrench-fillingする;将来的には1:10のアス
ペクト比が望まれる; (c)最も可能性の高い電気伝導性とそれによる必然的な
析出銅の最も高い純度; 例えば銅皮膜中全不純物の総量は100ppm(ほぼ
0,01重量パーセント)以下であることが求められ
る。
【0009】この導路、結合接触部及び接続個所を製造
するための技術は、今まで用いられたアルミニウムに比
べ長所を呈することが明らかになった。とはいうもの
の、これまでにも従来技術による電解方法の際に短所の
あることが明からで、それはその技術では収量の減少又
は少なくとも高い製造コストを招くからである: (a)溶性アノードを用いた場合に見られる短所は、アノ
ードの形態(Geometrie)が析出工程の間徐々に変化す
ることで、その理由は析出工程におけるアノードの溶解
によるもので、その結果アノードの寸法乃至大きさ(Dim
ension)が変化し、それによりアノードとウェハー間の
フィールドライン分配も変化する。この課題を少なくと
も部分的に克服するために、アノード材質片向けの不活
性容器が使われ、それによりアノード寸法が析出工程中
確かにあまり大きく変化することがなく、溶解したアノ
ードがある程度手軽に再度補充される。しかしながらこ
のいわゆるアノードバスケットに新たにアノード材を補
充する間、析出工程は停止されなけれがならず、その結
果新に工程を操業開始する際にそれによりさらに生じる
浴の変化のために、再び一定の安定工程状態になるに
は、まずテスト試料だけの処理が施される。その上アノ
ードが変化する度にアノードによる不純物の溶解により
浴の汚れ(陽極泥)が生じる。またそれによりアノード
補充後、作業開始時間がより長くかかることになる。 (b)さらに銅析出中、浴中の溶解銅が減少する。そのた
め浴中の銅塩を補充すると、それにより溶液中の銅含有
量が大きく上下することになる。これを再び一定に保つ
ためには、調整技術にかなりの出費を余儀なくされる。 (c)さらに不溶性アノードを使用した場合に、アノード
の所にガスが発生するという危険が生じる。このガス
は、析出工程で通常の水平に保たれたアノードから発生
し、さらに析出溶液中を上昇する。このガスはそこで同
様に通常水平に保たれた、アノードに相対して設置され
ているウェハーにぶつかり、その下側面にたまる。気泡
がたまるウェハー面上のこの個所は、浴中の均一な電場
を妨げるために、その所には銅の析出が見られない。こ
のように阻害された領域は、ウェハーまたは少なくとも
一部のウェハーを役に立たなくする。 (d)さらに不溶性アノードは、パルス技術の使用では、
貴金属層の溶解によって分解される。 (e)さらに銅が詰められた溝内において、溝の底から及
び/又は側面から成長する銅皮膜による相境界形成、及
びさらに銅内の空洞形成もあってはならない。これは例
えばP.C.Andricacos等により、同書で記載されている。
ここでは皮膜特性を改良するために役立つ析出浴向けの
添加剤を加えることにより改良がなされる。 (f)さらに重大な短所は、施された銅皮膜が非常に平滑
でなければならないということにある。銅皮膜は溝内で
もまたウェハーの盛り上がった個所においても形成され
るため、極めて不均一な厚さをもつ銅皮膜が形成され
る。Damaszene技術を使用すると、表面はCMP方法で
磨かれる。この際その構造(trenches とvias)上での
研磨率の上昇は不利となる。P.C.Andricacos等の出版
物、同書、では、最も優れた結果を示した銅皮膜では、
溝上にさらにわずかな刻み込みがみられた。同様にこれ
は研磨の際問題となる。
【0010】
【発明が解決しようとする課題】したがって、本発明の
基礎をなす課題は、従来方法の短所を回避し、とりわけ
より有用な不溶性アノードを用いて得られる銅皮膜の高
い不純物の混入(汚染)を最小限にすることである。そ
の上、銅構造をアスペクト比の大きな溝において形成す
る際に、この銅構造内に電解液が包摂乃至包含されるこ
とを回避することが望ましい。その上さらに析出溶液中
に銅塩を補充することにより生じる問題を解決すること
である。また非常に重要なことはdishing問題を克服す
ることである。
【0011】
【課題を解決するための手段】これらの課題は請求項1
に係る方法により解決される。本発明の好ましい実施形
態は従属請求項に記載されている。
【0012】本発明に係る方法は、集積回路製造に際し
半導体サブストレート乃至基体(ウェハー)上に、高純度
銅から成る導体構造を電解形成するための方法で、それ
は次の主要な方法ステップからなる: a.十分な伝導率を得る(plating base)ために、ウェハ
ーの表面にある溝を、好適には0.02μm〜0.3μ
mの厚さのある全面基礎金属皮膜で皮膜すること、その
際好適には物理的な金属析出方法及び/又はCVC法及
び/又はPECVD法が使用され、 b.上記基礎金属皮膜に均一の膜厚を有する銅皮膜を、
銅析出浴中での電解金属析出方法で、全面析出するこ
と、 i.その際上記銅析出浴は、少なくとも一つの銅イオン
源、銅皮膜の物理機械的乃至物理力学的特性を制御する
ための少なくとも一つの添加剤並びに第一鉄化合物及び
/又は第二鉄化合物を含み、また ii.その際ウェハーと上記浴に不溶性で上記浴と接触す
る寸法的に安定した対向電極との間に電圧をかけ、それ
によりウェハーと対向電極間に電流が流れ、その際に電
圧と電流が一定であるか単極パルス若しくは双極パルス
の形状で時間的に変化し、 c.銅皮膜に、好適にはCMP法によって構造付与する
こと。
【0013】本発明に係る方法では、集積回路を製造す
るための様々な周知の方法バリエーションを最初に回避
することができる。思いがけない発見は、第一鉄Fe(I
I)/第二鉄Fe(III)化合物の添加により、DE195
45231A1でプリント配線回路基板技術での使用に
対して記述されている様に、先に挙げた短所(a)〜(b)が
除かれるばかりでなく、どの予想に反しても銅皮膜の純
度が顕著でありまたとりわけ銅内には鉄が取り込まれ
ず、その結果、析出された銅は、あらゆる特異性を、と
りわけ優れたくぼみ充填(trench-filling)に対する要
求を満たしていて、それは今までもっともらしい科学的
な説明がなされなかった現象である。とりわけ驚くべき
ことは、さらに盛り上がった構造に形成されるよりも幾
らか厚めの金属皮膜が溝に形成され、その結果、「dish
ing」の短所となった作用が補償されることである。
【0014】長所の詳細な記述: (a)あらゆる予想に反して、寸法的に安定した不溶性
アノードを用いると、他の成分である鉄塩が析出浴に添
加されているにもかかわらず、施された銅構造の汚染度
が明らかに低下していることが判明した。典型的には、
上記銅には多くとも10ppmの鉄が含まれているだけ
である。この判明した結果は、他の物質を析出浴に添加
すると、さらに著しく汚染された被覆が得られるであろ
うという予想に反している。そのため、今まで集積回路
の製造には、できるだけ純度の高い化学品(chemicals)
を用いることが求められていた。一般的に、それゆえ集
積回路の製造には、極めて敏感なケイ素が汚染されるの
を避けるため、専ら純度の極めて高い化学品のみが用い
られてきたのである。それは、回路製造に使われた化学
品の汚染度が大きくなると、それだけ集積回路内の電気
領域の汚染度が大きくなるということに基づいている。
いずれにせよケイ素中の電気領域の汚染は回避されなけ
ればならない。それはこの領域に不純物がわずかにある
場合でも、不利な結果や時にはさらに回路の全欠損の危
険性を孕んでいるからである。
【0015】集積回路製造技術に比べて、プリント配線
回路基板技術では銅皮膜の純度はそれ程高く要求されな
い。そのためこの場合、鉄塩の使用が問題なく受け入れ
られる。更に、鉄を含有する銅合金の析出のためのめっ
き浴からの鉄はまた、合金金属として析出されることが
知られている。例えば「Electrodeposition of high Ms
cobalt-iron-copper alloys for recording heads(記録
ヘッドのための高Msコバルト・鉄・銅合金の電着)」、
J.W.Chang, P.C.Andricacos, B.Petek, L.T.Romankiw、
Proc.-Electrochem. Soc.、 (1992)、 92-10、 (Proc. In
t. Symp. Magn. Mater. Processes, Devices, 2nd, 199
1)、ページ275〜287において、銅及び鉄含有合金
を析出するために、析出浴(15g/リットルのFeS
・7HO)中の鉄の含有量は、本質的に本発明に
係る銅析出浴中の鉄含有量に相当し、合金内に相当の鉄
含有量を有する結果となることが記載されている。また
別の出版物、例えば「pH-changes at the cathode duri
ng electrolysis of nickel, iron, and copper and th
eir alloys and a simple technique for measuring pH
changes at electrodes(ニッケル、鉄及び銅及びそれ
らの合金の電解の際の陰極でのpH変化と電極でのpH
変化を測定するための簡単な技術)」、L.T.Romankiw、 P
roc.-Electrochem. Soc.(1987)、 87-17(Proc. Symp. El
ectrodeposition Technol.、 Theory Pract.)、 301-25.
においても鉄含有合金の電解析出が言及されている。
【0016】(b)さらに非常に均一な銅皮膜がウェハ
ーの全個所に得られる。通常極めてわずかな幅あるいは
極めてわずかな直径を有する溝が、非常に早く完全に金
属で満たされる。この種の溝には、盛り上がった構造に
達成されるよりも幾らか厚めの金属膜が得られる。その
ためCMP方法を用いて引き続きなされる研磨での出費
があまり多くならない。溝は一般的に幅又は直径が0.
15μm〜0.5μmである。その深さは通常約1μm
である。
【0017】本発明に係る方法にしたがう製造によって
得られた銅皮膜は、従来の方法に比べて、より大きな側
面の大きさを有する溝の場合では、金属化されるべき溝
に対するリーディングエッジのところで、溝の側面及び
底面と同じ厚みとなる。この銅皮膜は主として、ウェハ
ー表面の表面輪郭にしたがう。それ故、上部縁における
溝の断面が、溝の下部にまだ析出溶液が存在している間
にも、すでに完全に銅で満たされてしまうという短所が
回避される。このことによって、この種の電解液の包摂
で生じる問題、例えば回路の加熱による包摂液の爆発的
な漏れ、不純物の銅内の拡散は、完全に回避される。銅
で均一に充填された金属構造が得られ、それは集積回路
製造の際に存する通常の要求を満たしている。
【0018】(c)さらに可溶性(銅)アノードの使用
によって生じる短所が回避されうる。特に析出浴内の再
生可能なフィールドライン分布が得られる。それに対し
て、可溶性アノードの形態は溶解によって絶えず変化す
るため、少なくともアノードに相対して置かれたウェハ
ーの外側領域において経時的に安定なフィールドライン
分布を得られない。そのため大きさの安定なアノードを
使用することによって、今までよりも大きなウェハーを
も製造することが今や可能である。
【0019】使用されたアノード材の補充の際に生じる
問題(陽極泥や不純物の混入による浴の汚染、浴の電源
を切ることによる作業の中断並びに浴のあらたな開始と
チャージ)が、不溶性アノードの使用により同様に回避
される。
【0020】(d)本発明に係る方法では、アスペクト
比の非常に大きな溝を、銅導体列(conductor track)に
気体や液体包摂の形成がなされることなく、銅で容易に
満たされることはさらに驚くことである。この現象に対
する自然科学的な解釈は、今までのところまだなされて
いない。
【0021】かなりの数の電解液に意外な優れたtrench
-filling作用があることも観察された。それに対し、そ
れ以外の電解液ではこのような結果が得られなかった。
パルス電流又はパルス電圧法が好適に用いられる。パル
ス電流法では、カソードとして極性を与えられた素材
(ワークピース)とアノード間の電流が定電流であるよ
うに調節され、適切な手段で単位時間に合わせて調整さ
れる。パルス電圧法では、ウェハーと対向電極(アノー
ド)間の電圧が定電位に調節され、電圧が単位時間に合
わせて調整され、その結果、電流が単位時間あたりに変
化するよう調節される。
【0022】リバースパルス法として科学技術から知ら
れた方法が、好適に双極性パルスで用いられる。とりわ
けこのような方法が最適なのは、双極性パルスが20ミ
リ秒〜100ミリ秒続く一連のカソードパルス並びに
0.3ミリ秒〜10ミリ秒続くアノードパルスの連続か
ら成るような方法においてである。好適に使用するに
は、アノードパルスのピーク電流が、少なくともカソー
ドパルスのピーク電流と同じ値に調節されることであ
る。好ましくは、アノードパルスのピーク電流が、カソ
ードパルスのピーク電流より二倍〜三倍に調節される。
【0023】(e)さらに不溶性アノードでは気泡の発
生するのが防がれる。従来の方法を使用した場合に、ア
ノードに相対しているウェハー上にこの種の気泡の沈積
物が発生するという問題は、 2HO→O+4H+4e の式にしたがうアノード反応として水が分解されるので
はなく、 Fe2+→Fe3++e の反応が起こるために、回避される。そのため、銅析出
中にウェハー表面のそれぞれの領域で電気的な遮蔽がな
く、一般に集積回路製造での収率が改良される。その上
少なめの電気エネルギーで足りる。
【0024】溝を有する半導体サブストレート(ウェハ
ー)上に純度の高い銅皮膜を面全体に覆う皮膜製造のた
めの方法にも、本発明に係る方法が用いられ、そこでは
先に述べた方法ステップa並びにbが実行された。この
場合でも、方法ステップcによる銅皮膜の構造形成は省
かれた。全面の銅皮膜製造についても上述の長所が当て
はまり、その理由はそのような皮膜から従来の方法で難
なく伝導性構造が製造されるためである。
【0025】銅析出のために使われた浴には、すくなく
とも一つの銅イオン源、好適には無機若しくは有機陰イ
オンを有した銅塩、例えば硫酸銅、メタンスルフォン酸
銅、ピロリン酸銅、フルオロホウ酸銅又はスルファミン
酸銅以外に、さらに少なくとも一つの浴の導電性を高め
る物質、例えば硫酸、メタンスルフォン酸、ピロリン
酸、フルオロホウ酸又はスルファミン酸(アミド硫酸)
が含まれる。
【0026】典型的なこれら基本成分を次に挙げる: 硫酸銅(CuSO・5HO) 20〜250g/リットル 好適には 80〜140g/リットル 又は 180〜220g/リットル 濃硫酸 50〜350g/リットル 好適には 180〜280g/リットル 又は 50〜90g/リットル
【0027】析出溶液にはさらに塩化物、例えば塩化ナ
トリウム又は塩酸を含むことができる。その典型的な濃
度を次に挙げる: 塩素イオン(例えばNaClとして添加) 0.01〜0.18g/リットル 好適には 0.03〜0.10g/リットル
【0028】さらに本発明に係る浴には、少なくとも一
つの添加剤が銅皮膜の物理機械的特性を調整するために
含まれている。適切な添加剤は、例えば重合化酸素含有
化合物、有機イオウ化合物、チオ尿素化合物及び重合化
フェナゾミウム化合物である。
【0029】添加剤は次の濃度範囲以内で析出溶液に含
まれる: 通常の重合化酸素含有化合物 0.005〜20g/リットル 好適には 0.01〜5g/リットル 通常の水溶性有機イオウ化合物 0.0005〜0.4g/リットル 好適には 0.001〜0.15g/リットル
【0030】表1には重合化酸素含有化合物がいくつか
挙げられている。 表1(重合化酸素含有化合物) カルボキシメチルセルロース ノニルフェノール-ポリグリコールエーテル オクタンジオール-ビス-(ポリアルキレングリコールエ
ーテル) オクタノールポリアルキレングリコールエーテル オレイン酸-ポリグリコールエステル ポリエチレン-プロピレングリコール ポリエチレングリコール ポリエチレングリコール-ジメチルエーテル ポリオキシプロピレングリコール ポリプロピレングリコール ポリビニルアルコール ステアリン酸-ポリグリコールエステル ステアリルアルコール-ポリグリコールエーテル β-ナフトール-ポリグリコールエーテル
【0031】表2では、水溶性を生じるための適切な官
能基をもついろいろなイオウ化合物が挙げられている。 表2(有機系イオウ化合物) 3-(ベンツチアゾリル-2-チオ)-プロピルスルフォン
酸、ナトリウム塩 3-メルカプトプロパン-1-スルフォン酸、ナトリウム
塩 エチレンジチオジプロピルスルフォン酸、ナトリウム塩 ビス-(p-スルフォフェニル)-二硫化物、二ナトリウム
塩 ビス-(ω-スルフォブチル)-二硫化物、二ナトリウム塩 ビス-(ω-スルフォヒドロキシプロピル)-二硫化物、二
ナトリウム塩 ビス-(ω-スルフォプロピル)-二硫化物、二ナトリウム
塩 ビス-(ω-スルフォプロピル)-硫化物、二ナトリウム塩 メチル-(ω-スルフォプロピル)-二硫化物、二ナトリウ
ム塩 メチル-(ω-スルフォプロピル)-三硫化物、二ナトリウ
ム塩 O-エチル-ジチオ炭酸-S-(ω-スルフォプロピル)-エス
テル、カリウム塩 チオグリコール酸 チオリン酸-O-エチル-ビス-(ω-スルフォプロピル)-エ
ステル、二ナトリウム塩 チオリン酸-トリス-(ω-スルフォプロピル)-エステル、
三ナトリウム塩
【0032】添加剤としてチオ尿素化合物及び重合化フ
ェナゾニウム化合物が、次の濃度で使用される: 0.0001〜0.50g/リットル 好適には 0.0005〜0.04g/リットル
【0033】本発明に係る効果を特許請求された方法を
用いて得るためには、浴内に付加的にFe(II)化合物及
び/又はFe(III)化合物が含まれる。これら物質の濃
度を次に挙げる: 硫酸第一鉄(FeSO・7HO) 1〜120g/リットル 好適には 20〜80g/リットル
【0034】最適な鉄塩は、硫酸第一鉄7水塩(水和
物)及び硫酸第二鉄9水塩で、それらからは短時間の稼
働後に効果的なFe2 /Fe3 の酸化還元系が形成され
る。これらの塩類は、水性の、酸性浴に非常に適する。
さらにその上または水溶性の鉄塩、例えば過塩素酸鉄が
用いられる。洗浄水処理の際に問題を発生し得る生物分
解をしない若しくはし難い(硬化)錯化剤を含んでいな
い塩類が有利である(例えば鉄アンモニウムミョウバ
ン)。例えば塩化物や硝酸塩のような、銅析出溶液にお
いて好ましくない副作用を引き起こす陰イオンを含む鉄
化合物は、できるだけ使用すべきでない。そのため、酢
酸塩、プロピオン酸塩及び安息香酸塩のような鉄のカル
ボキシル酸塩並びにヘキサフロケイ酸塩も好ましい。
【0035】アノードとして使用されるのは、銅からな
る可溶性アノードではなく、寸法的に安定した不溶性ア
ノードである。寸法的に安定した不溶性アノードの使用
によって、アノードとウェハーの間に一定の間隔を設定
することができる。このアノードは、その幾何学的な形
状において容易にウェハーに適合し、可溶性アノードと
は反対に実際その幾何学的な外部寸法を変えない。その
ことによって、ウェハー表面の膜厚分配に影響を与える
アノードとウェハーとの間隔が、一定に保たれる。
【0036】不溶性アノードを製造するために、電解液
に対して抵抗性のある、例えば特殊鋼又は鉛のような
(不活性な)材質が使用される。好適に用いられるアノ
ードは、基本材質としてチタン又はタンタルを含み、そ
れらは好ましくは貴金属又は貴金属の酸化物で皮膜され
ている。皮膜として例えばプラチナ、イリジウム又はル
テニウム及びこれらの金属の酸化物又は混合酸化物が利
用される。さらに皮膜には、プラチナ、イリジウム及び
ルテニウム以外に基本的にはロジウム、パラジウム、オ
スミウム、銀及び金あるいはそれらの酸化物及び混合酸
化物も使用され得る。電解条件に対して極めて高い抵抗
性が観察されるのは、細やかな粒子、例えば球状体で当
てられそれによって穴のないように圧縮された、酸化イ
リジウム表面を有したチタンアノードである。その上当
然のことながら貴金属からなるアノードも使用され、例
えば白金、金又はロジウム又はこれらの金属の合金であ
る。基本的にはさらに炭素(グラファイト)のような電
気的に不活性に伝導性物質も使用され得る。
【0037】電解銅析出のために、半導体サブストレー
トとアノードの間に電圧がかけられ、その際、当該電圧
は、電流が半導体サブストレート表面1dmあたり
0.05A〜20A、好適には0.2A〜10A流れる
ように選択される。
【0038】析出により析出溶液から消費される銅イオ
ンは、アノードにより直接溶解によって供給されること
ができないため、それらイオンは対応する銅部品又は銅
を含む成形体の化学的な溶解により補われる。析出溶液
に含まれる第三鉄Fe(III)化合物の酸化作用によって、
酸化還元反応で銅イオンが銅部品又は成形体から作られ
る。
【0039】そのため析出によって消費された銅イオン
の補給には、銅からなる部分を含んだ銅イオン発生器が
使用される。銅イオンの消費により乏しくなった析出溶
液を再生するために、当該析出溶液はアノードに沿って
導かれ、それによって第三鉄Fe(III)化合物が第二鉄Fe
(II)化合物から形成される。続いてこの溶液は銅イオン
発生器内を通り抜け、それによって銅部分と接触する。
その際、第三鉄Fe(III)化合物が銅部分と反応し銅イオ
ンを形成する。つまり銅部分が溶解するのである。同時
に第三鉄Fe(III)化合物が、第二鉄Fe(II)化合物に変え
られる。銅イオンの形成によって、析出溶液に含まれる
銅イオンの全濃度は一定に保たれる。銅イオン発生器か
ら、析出溶液が再びウェハーとアノードに接触する電解
槽に戻ってくる。
【0040】この特殊な技術によって析出溶液中の銅イ
オン濃度が極めて簡単に一定に保たれる。銅析出では、
ウェハーは通常水平に保たれる。その際、ウェハーの裏
側が析出溶液と接触しないように注意されなければなら
ない。析出浴内のアノードは、ウェハーに対してと同様
に水平に保たれ、直接向かい合せに配置される。
【0041】本発明に係る方法は、とりわけウェハーの
表面にある溝内に導路(Leiterbahnen, conductor path
s)、結合接触部(Vindindungskontaktierungen, connect
ion contactings)及び接続個所(Anschlussplaetzen, co
nnection places)を形成するのに適している。通常ウェ
ハーの表面は、これらの金属構造の形成前に、二酸化ケ
イ素から作られる。これに対して、導路や結合接触部を
作るために、堀乃至深溝状の溝又は盲孔として形成され
た溝に銅が析出される。
【0042】二酸化ケイ素皮膜の誘電性表面上に銅皮膜
を電解析出することができるためには、まず皮膜が電気
伝導性でなければならない。その上銅分子がその下にあ
るケイ素内に拡散するのを阻止するよう予防措置が講じ
られなければならない。
【0043】そのため銅皮膜とケイ素の間に拡散バリア
ーを作るために、例えば窒化物層(例えば窒化タンタル
皮膜)がスパッタリング法で形成される。引き続き作ら
れるのは基礎金属皮膜で、それは続いての電解金属化の
ための導電性のベースをなす。基礎金属皮膜として好適
には0.02μm〜0.3μmの厚みのある面全体を覆
う皮膜が作られ、好適には物理的金属析出方法及び/又
はCVD法及び/又はPECVD法を用いて作られる。
しかしながら基本的にはさらに電解技術法(電気めっき
法)、例えば無電解金属析出法が使用される。例えば銅
から成る基礎金属皮膜が析出され得る。また他の伝導性
皮膜、好適には金属皮膜も適する。
【0044】その後およそ1μmの厚みのある銅皮膜
が、上で述べた方法により電解析出される。当然のこと
ながらこの皮膜は、薄かったり厚かったりで、例えば
0.2μm〜5μmの値である。この銅皮膜形成後に導
路、結合接触部及び接続個所の構造が取り付けられる。
このために通常の構造形成方法を適用することができ
る。例えば形成された銅皮膜は、レジスト皮膜で被覆さ
れ、引き続き導路、結合接触部又は接続個所が形成され
るべきでない個所では、レジスト皮膜の除去で再び露出
される。最後に露出領域での銅皮膜は、取り除かれる。
【0045】「Damaszener 銅金属化」として知られる
ようになった操作モードでは、銅はとりわけくぼみ状溝
あるいはホール状溝に析出され、またウェハーの表面で
この溝以外に析出された銅は、機械的及び化学的な手段
(CMP法)に基づく研磨方法で選択的に除去される。
【0046】
【発明の実施の形態】本発明に係る方法に対する実施例
が次に挙げられる。 実施例: 銅皮膜を製造するため、溝(くぼみ、ホールvias)を有
するウェハーは、まず窒化タンタルからなる拡散バリア
ーで、続いて約0.1μmの厚みを有する銅皮膜で被覆
され、両膜ともスパッタリング法で形成された。本発明
に係る方法で銅皮膜をさらに析出するために、次の組成
からなる銅析出浴が使用された:
【0047】 HSO、98重量% 280g/リットル CuSO・5HO 138g/リットル FeSO・7HO 65g/リットル NaCl 0.08g/リットル 酸素含有重合化湿潤剤 水中で
【0048】銅は次の条件で析出された: カソードの電流密度 4A/dm 浴の循環性能 5リットル/分 不溶性アノード 室温 [図面の簡単な説明]
【図1】皮膜結果を、CMP法実施前に銅3で充填され
異なる幅Dを有した溝2を有するウェハー1の横断面に
基づいて示す。ウェハー1での盛り上がった個所の表面
が、銅皮膜3で被覆されている。溝2上の銅皮膜の厚み
dは、驚くべきことにはウェハー1での盛り上がった個
所上よりも大きい。そのためウェハー1の平らな表面を
CMP法で得るのにあまり費用がかからない。
フロントページの続き (72)発明者 ティース アンドレアス ドイツ連邦共和国 デー・14167 ベル リン ショットミュラーシュトラーセ 105 ツェー (56)参考文献 特開 平10−321561(JP,A) 特公 平2−46675(JP,B2) 特表 平8−507106(JP,A) 特表2000−500529(JP,A) 国際公開97/19206(WO,A1) (58)調査した分野(Int.Cl.7,DB名) C25D 7/12 H01L 21/288

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 集積回路製造に際し溝を有する半導体サ
    ブストレート表面に、とりわけアスペクト比の大きい溝
    内に、高純度銅から成る導体構造を電解形成するための
    方法において、 a.電解析出のために十分な伝導率を得るために、溝を
    有する半導体サブストレート表面を基礎金属皮膜で全面
    被覆すること; b.上記基礎金属皮膜上に均一の膜厚を有する銅皮膜
    を、上記半導体サブストレートを銅析出浴に接触させる
    ことによる電解金属析出方法で、全面析出すること、 i.その際に上記銅析出浴は、少なくとも一つの銅イオ
    ン源、銅皮膜の物理機械的特性を制御するために少なく
    とも一つの添加物並びにFe(II)化合物及び/又はFe
    (III)化合物を含んでおり、また ii. その際に半導体サブストレートと上記浴に不溶性で
    上記浴と接触する寸法的に安定な対向電極との間に電圧
    をかけることにより、半導体サブストレートと対向電極
    間に電流が流れるようになっており; c.銅皮膜に構造付与すること; の各方法ステップを有する、集積回路製造に際し溝を有
    する半導体サブストレート表面に高純度銅から成る導体
    構造を電解形成するための方法。
  2. 【請求項2】 上記電流が単位時間ごとで連続する単極
    パルスあるいは双極パルスで変化させられることを特徴
    とする請求項1に記載の方法。
  3. 【請求項3】 上記電流が単位時間ごとで連続する、カ
    ソードパルスで20ミリ秒〜100ミリ秒並びにアノー
    ドパルスで0.3ミリ秒〜10ミリ秒続く双極パルスで
    変化させられることを特徴とする請求項2に記載の方
    法。
  4. 【請求項4】 双極パルスの場合、アノードパルスのピ
    ーク電流が少なくともカソードパルスのピーク電流と同
    じ値となるように調整されることを特徴とする請求項2
    と3のいずれか一項に記載の方法。
  5. 【請求項5】 双極パルスの場合、アノードパルスのピ
    ーク電流がカソードパルスのピーク電流の2倍〜3倍と
    なるように調整されることを特徴とする請求項2と3の
    いずれか一項に記載の方法。
  6. 【請求項6】 酸素含有重合化合物、有機イオウ化合
    物、チオ尿素化合物並びにフェナゾニウム重合化合物か
    らなる群より選択された少なくとも一つの添加剤が用い
    られることを特徴とする請求項1〜5のいずれか一項に
    記載の方法。
  7. 【請求項7】 貴金属又は貴金属酸化物で皮膜された不
    活性金属が寸法的に安定で不溶性の対向電極として使用
    されることを特徴とする請求項1〜6のいずれか一項に
    記載の方法。
  8. 【請求項8】 酸化イリジウムで皮膜され細かい粒子で
    照射されたチタン-エキスパンドメタルが、対向電極と
    して使用されることを特徴とする請求項7に記載の方
    法。
  9. 【請求項9】 銅の一部又は銅を含む成形体が銅析出浴
    と接触し且つ銅が浴中に含まれるFe(III)化合物及び
    /又はFe(III)イオンとの反応により溶解することに
    より、銅析出浴中の銅イオン源の化合物濃度が、時間が
    経過しても一定に保たれることを特徴とする請求項1〜
    8のいずれか一項に記載の方法。
JP2000595378A 1999-01-21 2000-01-11 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法 Expired - Fee Related JP3374130B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19903178 1999-01-21
DE19903178.9 1999-01-21
DE19915146A DE19915146C1 (de) 1999-01-21 1999-03-26 Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen
DE19915146.6 1999-03-26
PCT/DE2000/000133 WO2000044042A1 (de) 1999-01-21 2000-01-11 Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen

Publications (2)

Publication Number Publication Date
JP2002535494A JP2002535494A (ja) 2002-10-22
JP3374130B2 true JP3374130B2 (ja) 2003-02-04

Family

ID=26051508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000595378A Expired - Fee Related JP3374130B2 (ja) 1999-01-21 2000-01-11 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法

Country Status (11)

Country Link
US (1) US6793795B1 (ja)
EP (1) EP1153430B1 (ja)
JP (1) JP3374130B2 (ja)
CN (1) CN1137511C (ja)
AT (1) ATE282248T1 (ja)
AU (1) AU3143500A (ja)
BR (1) BR0007639A (ja)
CA (1) CA2359473A1 (ja)
HK (1) HK1039683B (ja)
TW (1) TW464989B (ja)
WO (1) WO2000044042A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605204B1 (en) * 1999-10-14 2003-08-12 Atofina Chemicals, Inc. Electroplating of copper from alkanesulfonate electrolytes
WO2002031228A1 (en) * 2000-10-10 2002-04-18 Learonal Japan Inc. Copper electroplating using insoluble anode
US6736954B2 (en) * 2001-10-02 2004-05-18 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
DE10232612B4 (de) * 2002-07-12 2006-05-18 Atotech Deutschland Gmbh Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses
EP1475463B2 (en) * 2002-12-20 2017-03-01 Shipley Company, L.L.C. Reverse pulse plating method
US20050082172A1 (en) * 2003-10-21 2005-04-21 Applied Materials, Inc. Copper replenishment for copper plating with insoluble anode
JP4973829B2 (ja) * 2004-07-23 2012-07-11 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
DE102004045451B4 (de) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
JP4799887B2 (ja) * 2005-03-24 2011-10-26 石原薬品株式会社 電気銅メッキ浴、並びに銅メッキ方法
US20070238265A1 (en) * 2005-04-05 2007-10-11 Keiichi Kurashina Plating apparatus and plating method
CN100431106C (zh) * 2005-09-26 2008-11-05 财团法人工业技术研究院 形成纳米碳管与金属复合材料的电镀互连导线的方法
ATE484943T1 (de) * 2006-03-30 2010-10-15 Atotech Deutschland Gmbh Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
EP2392694A1 (en) 2010-06-02 2011-12-07 ATOTECH Deutschland GmbH Method for etching of copper and copper alloys
US8973538B2 (en) * 2010-06-18 2015-03-10 Caterpillar Inc. Inline engine having side-mounted heat exchangers
US20120024713A1 (en) * 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
EP2668317B1 (en) 2011-01-26 2017-08-23 MacDermid Enthone Inc. Process for filling vias in the microelectronics
US8970043B2 (en) * 2011-02-01 2015-03-03 Maxim Integrated Products, Inc. Bonded stacked wafers and methods of electroplating bonded stacked wafers
CN103179806B (zh) * 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN103290438B (zh) * 2013-06-25 2015-12-02 深圳市创智成功科技有限公司 用于晶圆级封装的电镀铜溶液及电镀方法
CN103668356B (zh) * 2013-12-17 2016-04-13 上海交通大学 在铜互连硫酸铜镀液中添加Fe2+和Fe3+的电镀方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
GB8801827D0 (en) * 1988-01-27 1988-02-24 Jct Controls Ltd Improvements in electrochemical processes
DE4344387C2 (de) * 1993-12-24 1996-09-05 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupfer und Anordnung zur Durchführung des Verfahrens
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
US5893966A (en) * 1997-07-28 1999-04-13 Micron Technology, Inc. Method and apparatus for continuous processing of semiconductor wafers
WO1999040615A1 (en) * 1998-02-04 1999-08-12 Semitool, Inc. Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device
JP2002506488A (ja) * 1998-04-21 2002-02-26 アプライド マテリアルズ インコーポレイテッド 電気化学堆積システム及び基体の電気めっき方法
US6596148B1 (en) * 1999-08-04 2003-07-22 Mykrolis Corporation Regeneration of plating baths and system therefore

Also Published As

Publication number Publication date
CN1337064A (zh) 2002-02-20
HK1039683A1 (en) 2002-05-03
ATE282248T1 (de) 2004-11-15
EP1153430B1 (de) 2004-11-10
CA2359473A1 (en) 2000-07-27
EP1153430A1 (de) 2001-11-14
JP2002535494A (ja) 2002-10-22
TW464989B (en) 2001-11-21
HK1039683B (zh) 2005-05-06
CN1137511C (zh) 2004-02-04
US6793795B1 (en) 2004-09-21
BR0007639A (pt) 2001-11-06
WO2000044042A1 (de) 2000-07-27
AU3143500A (en) 2000-08-07

Similar Documents

Publication Publication Date Title
JP3374130B2 (ja) 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法
KR100420157B1 (ko) 작업편 상에 전해하여 금속을 증착시키는 장치 및 방법
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
US7316772B2 (en) Defect reduction in electrodeposited copper for semiconductor applications
EP2611950B1 (en) Process for electrodeposition of copper chip to chip chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv), with heated substrate and cooled electrolyte
CN102286760A (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
KR20010033089A (ko) 피변조 전계를 이용한 작은 홈 내의 금속 전착
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
KR102206291B1 (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
CN102016129A (zh) 电沉积组合物和使用所述组合物涂覆半导体衬底的方法
KR100399796B1 (ko) 집적회로 제조시 고순도 구리의 도체 구조를 전해적으로형성시키는 방법
EP2576867B1 (en) Method for etching surfaces of circuit structures of plated copper and plated copper alloys
US20050199507A1 (en) Chemical structures and compositions of ECP additives to reduce pit defects
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
WO2003085713A1 (en) Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
MXPA01007379A (es) Metodo para formar electroliticamente estructuras conductoras a partir de cobre altamente puro cuando se producen circuitos integrados
US7312149B2 (en) Copper plating of semiconductor devices using single intermediate low power immersion step
DE10033934A1 (de) Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees