CN102016129A - 电沉积组合物和使用所述组合物涂覆半导体衬底的方法 - Google Patents

电沉积组合物和使用所述组合物涂覆半导体衬底的方法 Download PDF

Info

Publication number
CN102016129A
CN102016129A CN2009801163516A CN200980116351A CN102016129A CN 102016129 A CN102016129 A CN 102016129A CN 2009801163516 A CN2009801163516 A CN 2009801163516A CN 200980116351 A CN200980116351 A CN 200980116351A CN 102016129 A CN102016129 A CN 102016129A
Authority
CN
China
Prior art keywords
copper
composition
layer
present
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801163516A
Other languages
English (en)
Inventor
赛德·扎赫拉维
弗雷德里克·雷纳尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alchimer SA
Original Assignee
Alchimer SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer SA filed Critical Alchimer SA
Priority to CN201510145991.7A priority Critical patent/CN104862750B/zh
Publication of CN102016129A publication Critical patent/CN102016129A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及电沉积组合物，该组合物特别用于涂覆半导体衬底以制造用于生产集成电路中的互连线的“通孔”型结构。根据本发明，所述溶液包括乙二胺和浓度在14mM-120mM之间的铜离子，乙二胺和铜的摩尔比在1.80-2.03之间，且电沉积溶液的pH在6.6-7.5之间。本发明还涉及所述电沉积溶液用于沉积铜种子层的用途，以及借助于本发明的电沉积溶液沉积铜种子层的方法。

Description

电沉积组合物和使用所述组合物涂覆半导体衬底的方法
技术领域
总体而言，本发明涉及电沉积组合物，该组合物使用铜涂覆衬底表面、特别是涂覆由电阻抗性材料构成的表面，其特别用于涂覆对抗铜扩散的阻挡层(barrier layer)。
背景技术
本发明主要可用于微电子学领域，用于通孔(“硅通孔”或“晶圆通孔”或“贯穿晶圆的互连线”)的金属化，这些通孔是电子“芯片”(或“芯片块”)三维(3D)集成或垂直集成的基础。本发明也可用于电子学的其它领域，在这些领域中，具有通孔的衬底和形成对抗铜扩散屏障的层需要用铜层覆盖。在此上下文中会提到的实例是印刷电路(“印刷电路板”或“印刷线路板”)中的互连元件的制造、或集成电路或微系统(“微机电系统”)中的无源元件(比如电感器)或机电元件的制造。
现代电子系统大多由多个集成电路组成，每个集成电路完成一种或多种功能。例如，计算机具有至少一个微处理器和多个存储电路。各个集成电路通常对应于在其自身“封装(package)”中的电子芯片。集成电路焊接或插入于例如在集成电路之间提供连接的“印刷电路板”(或“PCB”)上。
对于最近几代集成电路，对增大功能密度的持续需求使得系统根据“片上系统”的构思而设计。所有执行系统的功能集合所必需的部件(components)和电路模块则在相同的芯片上生产，而不使用印刷电路的支持。然而，实际上很难获得高性能的“片上系统”，因为制造例如逻辑电路和存储电路的方法实质上非常不同。
因此，“片上系统”这一途径需要在同一芯片上产生的多种功能的性能之间接受折中。此外，这样的芯片的尺寸及其制造产率将要达到其经济可行性的极限。
另一途径在于在相同的封装内制造提供多个集成电路的互连的模块，在此情况下，该集成电路可以属于相同的半导体衬底或不同的衬底。因此，如此获得的封装、即“多芯片模块”(或“MCM”)是单元件的形式。对于“MCM”衬底，存在多种技术，例如层叠、陶瓷。在所有情况下，“MCM”方式可以获得较高的互连密度，因此可以获得比传统的“PCB”方式更好的性能。然而，“MCM”方式与“PCB”方式并非从根本上不同。除封装的体积和重量外，“MCM”的性能还受限于寄生元件，该寄生元件和衬底的连接长度有关，并与将衬底或芯片连接至封装的“引脚”的连接线(“引线接合(wire bonding)”)有关。
借助于使用三维(3D)集成或垂直集成，芯片通过垂直互连“层叠”并连接在一起。所获得的层叠具有有源部件或芯片的多个层或阶层(strata)，且构成三维集成电路(“3D集成电路”或“3D IC”)。
3D集成的益处同时涉及：
(1)性能改进，例如传输时间和耗散功率减少、与各个功能块之间的通讯加快相关的系统的运行速度的提高、各个功能块的通带增大、抗噪性(noise immunity)增大；
(2)成本改进，例如集成密度增大、由于使用了最适合于各个功能块的电子芯片的生产方法而使得制造产率更好、可靠性增大；以及
(3)通过层叠异质技术(或共集成)，即：使用不同的材料和/或不同的功能元件，提供了生产大规模集成系统的可能性。
如今，3D集成经证明是常规方式不可缺少的可选途径，常规方式就性能、功能多样化和生产成本而言将要达到它们的极限。在层叠(例如通过粘结)后，芯片可通过连接线单独连接至封装的引脚。然而，只能通过采用通孔获得高互连密度的芯片互连。3D集成的原理和优势已记载于例如：A.W.Topol，D.C.La Tulipe，L.Shi，D.J.Frank，K.Bernstein，S.E.Steen，A.Kumar，G.U.Singco，A.M.Young，K.W.Guarini和M.Leong，“Three-dimensional integrated circuits”IBM Journal Res.& Dev.，vol.50，No 4/5，2006年7月/9月，491-506页。
硅“晶圆”的减薄、层之间的对准(alignment)、层的“结合”、各层内通孔的蚀刻和金属化是用于生产三维集成电路所必需的基本技术。
通过在制造通孔前减薄硅晶圆，可生产三维集成电路(例如美国专利No 7,060,624和7,148,565)。
通孔的蚀刻和金属化也可在减薄硅晶圆前进行(例如美国专利No7,060,624和7,101,792)。在此情况下，将通孔蚀刻至硅中，然后在减薄硅晶圆前，将通孔金属化至所需深度。因此，通孔在其金属化期间是封闭的，或称“盲孔(blind via)”。
铜的良好导电性及其对电迁移现象(故障的主要原因)的高阻抗性(也就是说在电流密度的影响下几乎没有铜原子的迁移)使它特别成为用于通孔金属化的可选材料。
通常以类似于“镶嵌法(Damascene process)”(在微电子学领域中制造用于互连集成电路的元件)的方式生产通孔，步骤如下：
-蚀刻进入硅晶圆的孔或穿过硅晶圆的孔；
-沉积绝缘电介质层(通常例如由氧化硅或氮化硅构成)；
-沉积用于防止铜迁移的阻挡层或“衬层(liner)”(通常由例如钽(Ta)、钛(Ti)、氮化钽(TaN)、氮化钛(TiN)、钛化钨(TiW)和碳氮化钨(tungsten nitride or carbide)(WCN)或这些金属的组合构成)；
-沉积金属铜薄层，称为“种子层(seed layer)”；
-通过铜的电沉积来填充通孔；以及
-通过化学-机械抛光除去过量的铜。
沉积阻挡层、种子层以及填充并抛光铜的步骤实现通孔的金属化。
阻挡层通常阻抗过高，以至于不能通过直接的电化学手段使铜以晶圆规模均一或均匀地沉积，这种现象是本领域技术人员所熟知术语为欧姆降(ohmic drop)的现象。阻挡层的高阻抗是构成阻挡层的金属(例如金属氮化物)的高电阻率的结果。
因此，在通过铜的电沉积而进行填充的步骤前，需要用称为种子层的金属铜薄层(通过非电化学方法)覆盖阻挡层。
类似于阻挡层，该种子层目前通过“物理气相沉积”或“化学气相沉积”方法(PVD和CVD)生产。
化学气相沉积(CVD)可以获得铜的保形层(conformal layer)，也就是说可以获得精确依照待涂覆表面的拓扑形状的层，且对于宽范围的形状因子(“长宽比”)均如此。
然而，通过化学气相沉积形成的铜层无法很好地粘附于扩散阻挡层。实际上，这限制了这类方法的优势，因为为了保证通孔的可靠性，需要铜和阻挡层之间具有强的粘附性。
此外，使用化学气相沉积的方法相对昂贵，这是因为消耗品(前体)、实施该方法所需设备的成本高而该方法的产率低。
目前从工业观点来看，优选物理气相沉积(PVD)，因为该方法可以涂覆具有高电阻率的表面，铜在阻挡层上的粘附性比用CVD类方法获得的粘附性更好。
通过PVD沉积的涂层厚度和从待涂覆表面观察的立体角(solid angle)成正比。为此，具有凸出角(projecting angle)的表面部分比具有凹陷角(re-entrant angle)的表面部分覆盖了更厚的层。其结果是通过物理气相沉积形成的铜种子层不保形，因此它们并非在衬底表面上的每一点都具有均一的厚度。
特别地，为了获得具有垂直剖面(vertical profile)的孔，高密度三维集成电路需要使用各向异性的硅蚀刻方法。硅的各向异性蚀刻(例如美国专利No 5,501,893)经常得到桶状(“弓形”)、粗糙、带凹槽或条纹(“扇贝形”)的剖面。因此，可用厚度不足的种子层使层的侧面部分地裸露或覆盖，然后造成带有材料缺陷(“空隙”)的不完善的后续填充。此外，在图案侧面上形成的种子层固有地具有不同于衬底平表面上所沉积的种子层的粘附性。这可导致可靠性性能降低。换言之，保形性缺陷不仅通过厚度差异显现出来；它也可导致层在通孔侧上的连续性和粘附性的缺陷。
这些缺点使得很难将PVD技术用于对形状因子可能很高的高密度三维集成电路的通孔进行金属化。
在这种情况下，迫切地需要提供化学气相沉积方法或物理气相沉积方法的替代方法。传统上使用的金属电沉积技术不能令人满意地满足该需求，因为该技术不能在阻抗性衬底上使用，因此它们不适合于铜种子层的生产。
事实上，迄今为止，传统的铜的电沉积主要通过对晶圆施加电流而用于填充通孔，所述晶圆预先用种子层覆盖并浸入含添加剂的硫酸铜的酸性浴中(例如美国专利No 7,060,624)。
为了填充“通孔”型结构的种子层中的任何可能的间隙或修复该层(“种子修复”或“种子增强”)，铜电沉积也已具体由专利申请US2007/0045858A1所提出。
在该现有技术文件的优选实施方案中，在第一步中生产不均一的铜种子层(厚度约200纳米)，然后在第二步中通过修复所述层的方法改进该层的保形性或均一性。
此外，由文件WO 2007/034116已知，电沉积组合物可以直接在阻抗性阻挡层上沉积铜种子层，所述铜种子层具有粘附性且是保形和均一的。尽管关于用于通孔的铜种子层应该具有的最小厚度，似乎还没有建立明确的规范，然而惯例是生产至少约几百纳米的铜沉积物，特别是为了在因通孔侧面的扇贝形引起的不规则剖面上实现连续且保形的铜层。然而，文件WO 2007/034116中记载的设计方案用于在电阻率约几十欧姆/平方的衬底上生产厚度通常小于20nm的超薄沉积物。此外，已发现这样的方案至少在与工业应用相适合的沉积时间内，不能实现通孔所必需的较大厚度。
最后，由文件WO 2007/096390已知，电沉积组合物可以在制造半导体元件的同一个步骤中用铜填充互连线和孔。尽管在该现有技术文件中记载的方案可以生产相对厚的铜层，但它们特别设计用于解决填充小体积的互连线和孔的问题，其中涂层的保形性问题并不适用。已发现文件WO 2007/096390中提到的实施例所示的组合物不能用于在通孔上生产保形的铜种子层，因为就目前的工业需求而言，该组合物致使衬底覆盖因子不足。
发明内容
在这些情况下，本发明的目的是解决新的技术问题，该新的技术问题在于提供新的组合物，所述组合物特别用于三维集成电路的通孔的金属化，通过对于宽范围的形状因子的电沉积，其可以产生连续并保形的铜种子层，且该组合物非常好地附着在可能具有高电阻率的扩散阻挡层表面上。
已发现借助于非常特定的电沉积组合物可以解决上述技术问题，该电沉积组合物是基于铜和乙二胺的精确选定的混合物，这构成了本发明的基础。
因此，根据第一方面，本发明涉及电沉积组合物，所述组合物特别用于涂覆半导体衬底以制造用于生产集成电路中的互连线的“通孔”型结构，其特征在于，所述组合物以溶液形式在溶剂中包括：
-浓度在14mM-120mM之间的铜离子；
-乙二胺；
-乙二胺和铜之间的摩尔比在1.80-2.03之间；
-所述组合物的pH在6.6-7.5之间。
此处，电沉积意在表示可以用金属涂层或有机金属涂层来覆盖衬底表面的方法，其中衬底被电极化，且与含有所述金属涂层前体或有机金属涂层前体的液体接触，以形成所述涂层。当衬底具有导电性时，电沉积例如通过下列方法进行：在含有涂覆材料的前体源(例如在金属涂层的情况下是金属离子)和任选多种意在改进所形成涂层的性质(沉积物的规则性和精细度、电阻率等)的添加剂的浴中，在构成一个电极(在金属涂层或有机金属涂层的情况下是阴极)的待涂覆衬底和第二电极(阳极)之间通过电流，是否存在参比电极是任选的。
常规而言，当考虑电解槽时，当电流流向电化学电路的阴极(阴极电流)时用负号表示，而当电流流向电化学电路的阳极(阳极电流)时用正号表示。
根据本发明的电沉积组合物可用于以任何次序生产三维电路(在减薄硅晶圆的步骤之前或之后的金属化)。
可以看出，这些组合物非常意外地能够获得这样一种铜种子层，使得甚至当结构具有高形状因子(长宽比超过3∶1，甚至约(10-15)∶1)和相对大的孔体积(0.8×101-5×106μm3)时，该铜种子层在最关键的区域达到特别高的衬底覆盖因子(超过99％)。因此，这些组合物非常适合于工业规模的使用。
组合物的优选组合包括铜离子以16mM-64mM的浓度存在的那些组合物。
组合物的另一优选组合包括铜离子和乙二胺之间的摩尔比在1.96-2.00之间的那些组合物。
尽管在原则上对溶剂的性质没有限制(只要它充分溶解溶液的活性物质(active species)且不妨碍电沉积即可)，但所述溶剂优选为水。
通常，根据本发明的电沉积组合物包括铜离子源，特别是二价铜离子Cu2+源。
有利地，铜离子源是铜盐，比如特别是硫酸铜、氯化铜、硝酸铜、乙酸铜，优选为硫酸铜，更优选为五水合硫酸铜。
根据具体的特征，电沉积组合物中存在的铜离子的浓度在14mM-120mM之间，优选在16mM-64mM之间。
铜离子源以16mM-32mM的浓度存在的组合物已获得出色的结果。
在本发明的电沉积组合物中，铜离子和乙二胺之间的摩尔比在1.80-2.03之间，优选在1.96-2.00之间。
通常，本发明的电沉积组合物的pH在6.6-7.5之间。当根据本发明的电沉积组合物仅由上述比例的铜离子和乙二胺组成时，一般达到该值。
在本发明的电沉积组合物包括除铜离子源和乙二胺之外的化合物的情况下，可借助于缓冲剂(比如″Handbook of Chemistry and Physics-84th edition″David R.Lide，CRC Press中记载的缓冲剂之一)将组合物的pH任选调节在上述pH范围内。
目前优选的本发明的电沉积组合物在水溶液中包括：
-浓度在16mM-64mM之间的铜离子；
-乙二胺；
-乙二胺和铜之间的摩尔比在1.96-2.00之间；
-所述组合物的pH在6.6-7.5之间。
本发明的电沉积组合物可用于常见的电沉积方法，所述方法包括下述步骤：将衬底的表面(比如特别是“通孔”型结构的对抗铜扩散的阻挡层)与本发明的电沉积组合物接触；以及在所述衬底的表面上形成涂层的步骤，在该步骤期间，所述表面被极化足够的时间以形成所述涂层。
令人意外的是，已观察到：在此情况下，借助于本发明的电沉积组合物，通过在电沉积方法期间控制在涂层形成前使待涂覆表面和所述电沉积组合物接触的条件，可以获得出色的结果。
非常出乎意料的是，已观察到：通过使待涂覆表面和本发明的电沉积组合物在不进行电极化的情况下接触(也就是说，在电沉积步骤前，相对于背电极或该表面的参比电极不施加电流或电势)，可以在通过电沉积生产的铜涂覆层和阻挡层之间获得非常好的粘附性。
在电沉积步骤前，再次使待涂覆的衬底表面和电沉积组合物保持接触(例如通过浸入电沉积组合物)至少1分钟、例如约3分钟的时间，已观察到该粘附性得以改进。
然而，除非具有阻挡层的衬底在该阻挡层形成后短时间内用铜涂覆，否则观察不到粘附性的改进。因此，与在阻挡层形成不到一天后通过电沉积用铜覆盖的衬底相比，在阻挡层形成几天后通过电沉积用铜涂覆的相同衬底，已观察到粘附性下降约50％。
在本发明的范围内，如果在阻挡层形成几天后进行本发明的电沉积组合物的涂覆，则将涂覆有阻挡层的衬底记载为经过老化的衬底。
在此情况下已观察到：在电沉积步骤前，当阻挡层与本发明的电沉积组合物接触时，对所述阻挡层进行“阳极极化”型电化学处理，则无论是否经历老化，仍可以在电沉积生产的铜涂覆层和阻挡层之间获得非常好的粘附性。
非常令人惊讶和出乎意料的是，已观察到：无论该表面是否经历老化，通过阳极极化进行的该处理不仅可以完全校正因阻挡层的老化造成的粘附性损失，而且相比于在不进行电极化而使待涂覆表面与本发明的电沉积组合物接触的情况，可以获得更好的粘附性。当阻挡层经历老化时，该处理也可避免由电沉积生产的铜涂覆层和阻挡层之间的任何粘附性损失。
通常，“阳极极化”步骤可以至少+0.3mA.cm-2的电流密度(例如约+0.9mA.cm-2)进行至少2秒钟(例如约30秒钟)的时间。
已发现种子层在阻挡层上粘附性的改进也可以改进“种子层/填充层或厚铜或厚层”组合的粘附性，也就是说，可以改进生产种子层的组件(assembly)的“有效的(operational)”粘合性。
例如，可通过使用例如试验机或牵引机“剥离”在组件的上表面上粘合的粘合带(adhesive tape)而评价该粘附性。由此测量的粘附性或表示为J/m2的界面能，整体表征种子层在阻挡层上的粘附性以及厚铜层在种子层上的粘附性。
原则上，对涂层形成后，移出涂覆有铜种子层的衬底的步骤没有限制。
已观察到，例如如果在将被涂覆的表面从电沉积组合物中移出后，将其在电极化下保持优选1-10秒钟的时间、更优选1-5秒钟的时间，可以获得具有与通过电沉积填充的传统方法一致的导电率的种子层。
因此，根据第一实施方案，根据本发明的电沉积组合物将用于如下的电沉积方法，所述方法包括：
-所谓的“冷进入(cold entry)”步骤，在此步骤期间，将所述待涂覆的表面和电沉积浴在不进行电极化的情况下接触，优选保持在该状态至少1分钟的时间；
-形成涂层的步骤，在此步骤期间，使所述表面极化足够的时间以形成所述涂层；
-所谓的“热退出(hot exit)”步骤，在此步骤期间，当所述表面仍处于电极化时，将其从电沉积浴中移出。
根据第二实施方案，本发明的电沉积组合物将用于如下的电沉积方法，所述方法包括：
-将所述待涂覆表面和电沉积浴在不进行电极化的情况下接触，并在电沉积浴中保持少于5秒钟、优选少于3秒钟的短暂时间；
-“阳极极化”步骤，在此步骤期间，用+0.3mA/cm2至+4mA/cm2、优选+0.6mA/cm2至+1.5mA/cm2的电流密度将所述表面极化2秒钟-3分钟、优选20秒钟-1分钟的时间；
-将所述表面在不进行电极化的情况下保持在电沉积浴中0秒钟-5分钟、优选在10秒钟-1分钟的时间；
-形成涂层的步骤，在此步骤期间，将所述表面极化足够的时间以形成所述涂层；
-所谓的“热退出”步骤，在此步骤期间，当所述表面仍处于电极化时，将其从电沉积浴中移出。
该第二实施方案特别适用于在铜种子层沉积前，涂覆有阻挡层的衬底经历了显著老化的情形。
在该方法中，通过电沉积形成涂层的步骤被实施足够的时间以形成所需的涂层。该时间可由本领域技术人员容易地确定，膜的生长是电荷的函数，电荷等于在沉积时间期间流过电路的电流的时间积分(法拉第定律)。
通常，电沉积步骤在室温下进行。
在形成涂层的步骤期间，待涂覆的表面可在恒电流模式(固定的施加电流)或恒电势模式(施加的固定的电势，任选地相对于参比电极)、或者脉冲(电流或电压)模式下被阴极极化。
通常，已观察到在脉冲模式下通过极化可以获得令人特别满意的涂层，优选的是施加电流方波。
通常，该步骤可通过施加电流方波进行，该电流方波相当于-0.6mA/cm2到-10mA/cm2、更特别是-1mA/cm2到-5mA/cm2的范围内的最大单位面积电流，以及0mA/cm2到-5mA/cm2的范围内、优选0mA/cm2的最小单位面积电流。
更特别地，在最大电流时的极化时间可为2×10-3秒-1.6秒，优选0.1秒-0.8秒，例如约0.35秒；而在最小电流时的极化时间可为2×10-3秒-1.6秒，优选0.1秒-0.8秒，例如约0.25秒钟。
在该步骤期间进行的周期数取决于所需的涂层厚度。
通常，考虑到在上面所述和示例性实施方案说明的优选条件下，已观察到沉积速率约为0.3nm/s，本领域技术人员会容易确定将要进行的周期数。
本发明的这一实施方案可以在“通孔”型结构的高阻抗性衬底上生成厚度在50nm-1μm之间的铜种子层，其“表面电阻(sheet resistance)”可高达1000欧姆/平方，或者甚至几兆欧姆/平方。
根据第二方面，本发明涉及上述电沉积组合物在集成电路的互连线的制造中的用途，该电沉积组合物用于涂覆“通孔”型结构的对抗铜扩散的阻挡层。
在该方面，本发明也包括涂覆衬底表面的方法，该表面例如特别是“通孔”型结构的对抗铜扩散的阻挡层，该方法包括下述步骤：使所述表面和上述电沉积组合物接触；以及将所述表面极化足够的时间以形成所述涂层的步骤。
根据具体特征，对抗铜扩散的阻挡层包括选自下列材料的至少一种：钽(Ta)、钛(Ti)、氮化钽(TaN)、氮化钛(TiN)、钨(W)、钛化钨(TiW)和碳氮化钨(WCN)。
该涂覆方法可特别用于“通孔”型结构中，在如上面定义的、对抗铜扩散的阻挡层的表面上，生成厚度约50nm-5μm、优选100nm-3μm、例如约300nm的铜种子层。
具体实施方式
现在通过下列非限制性实施例说明本发明，其中根据本发明的组合物用于在涂覆有对抗铜扩散的阻挡层的通孔上沉积铜种子层。这些实施例可特别用于制造集成电路的铜互连结构。
实施例1：借助于本发明的基于铜和乙二胺的混合物的组合物，在钽基的 阻挡层上制备铜种子层
A.材料和设备
衬底：
在本实施例中使用的衬底由直径为200mm、厚度为750μm的硅晶圆组成，蚀刻有深度为25μm、直径为5μm的“通孔”型的圆柱形图案。
这些图案覆盖有厚度为400nm的二氧化硅层，该二氧化硅层本身涂覆有钽基的层，该钽基的层通过PVD(物理气相沉积)沉积并分成三个亚层：钽(80nm)、氮化钽(15nm)和另一层钽(10nm)。
该Ta/TaN/Ta“三层”构成对抗铜扩散的阻挡层，所述阻挡层比如用于制造集成电路的所谓“通孔”结构中。
在本实施例中，在阻挡层形成后很快(例如少于1天)使用覆盖有对抗铜扩散的阻挡层的衬底。
电沉积溶液：
在本实施例中使用的电沉积溶液是含有2.1ml/l(或32mM)的乙二胺和4g/l(或16mM)的CuSO4(H2O)5的水溶液。
表1给出了该溶液的特征。
设备：
本实施例使用以微电子工业使用的电沉积设备中具有代表性的电沉积设备，品牌为Semitool
Figure BPA00001253135500121
，型号为EquinoxTM，能处理直径为200mm的晶圆。
该设备具有进行种子层沉积的电化学沉积池和在沉积后使用的冲洗/干燥台。
所述电沉积池具有阳极，其可由惰性金属(例如，用例如铂覆盖的钛)或与组成种子层的金属相同的金属(在这种情况下是铜)组成；涂覆有Ta/TaN/Ta阻挡层的硅晶圆构成该沉积池的阴极。
该沉积池还具有稳定的电源和用于与阴极形成电接触的装置，所述电源可以输送最高达120V的电压和15A的电流，所述装置通过密封垫(sealing gasket)和溶液物理分离。该电接触装置通常为环形形状，在规则设置于衬底上的多个接触点处对衬底进行供电。
所述设备还具有用于支撑待涂覆晶圆的装置，其具有按预定速度使所述晶圆旋转的装置。
B.实验方案
在某些情况下，可在开始电沉积方法前进行化学处理。该处理的目的是增大电沉积溶液在通孔中的可润湿性(wettability)并排出气泡。所述处理例如可由下述步骤组成：将晶圆浸入酸性或中性溶液；以及将整个装置放入超声槽中至少5分钟(例如10分钟)的时间。该化学处理可根据阻挡层的性质和通孔的尺寸而变化。
在本实施例中采用的电沉积方法包括下列不同的连续步骤。
步骤1：“冷进入”
该步骤可分成两个子步骤：
1.1.将上述衬底引入电沉积池，使得具有Ta/TaN/Ta阻挡层的表面和电接触装置接触，后者尚未供电。
1.2.将由电接触装置和衬底形成的组件(下面称作“阴极组件”)与电沉积溶液接触(例如通过浸入)。所述接触在装置尚未供电时进行，该接触的持续时间通常小于或等于5秒钟(例如2秒钟)。优选的是，然后在不进行极化的情况下，将阴极组件保持在电沉积溶液中至少1分钟的时间(例如约3分钟)。
步骤2：铜涂覆层的形成
然后以电流脉冲(galvano-pulsed)模式将阴极组件极化，并同时使阴极组件以20-100转/分钟(例如40转/分钟)的速度旋转。
图1详细描述了可以使用的电流脉冲方案，总周期P在10毫秒和2秒钟之间(本实施例为0.6秒钟)，极化时间TON在2毫秒-1.6秒钟之间(本实施例为0.35秒钟)，同时施加通常在-0.6mA/cm2至-10mA/cm2之间(在本实施例中为-2.77mA/cm2)的单位面积电流，且不进行极化的间歇时间在2毫秒-1.6秒钟之间(在本实施例中为0.25秒钟)。
可以理解，该步骤的持续时间取决于所需的种子层厚度。该时间可由本领域技术人员容易地确定，膜的生长是流过电路的电荷的函数。
在上述条件下，沉积速率约为1.5nm/库仑流过电路的电荷，使得电沉积步骤持续时间约17分钟，以获得厚度为300nm的涂层。
步骤3：“热退出”
该步骤可分成两个子步骤：
3.1.电沉积步骤后，在转速为零、同时保持在电压极化条件下，从电沉积溶液移出涂覆有铜的阴极组件。该阶段的持续时间约为2秒钟。
然后将转速增至500转/分钟，并进行10秒钟，阴极组件的极化在该最后阶段期间被断开。
在该沉积池中用去离子水进行预冲洗。
3.2.然后，将涂覆有种子层的衬底转入冲洗/干燥模块，用去离子水进行冲洗。
随后排出冲洗水，然后在吹入氮气的同时进行干燥。
然后停止旋转，以移出经过涂覆并干燥的衬底。
在本实施例中，退出步骤，特别是从电沉积溶液中移出阴极组件的步骤是在与形成沉积物的步骤期间具有相同等级的电压极化下进行的。
C.获得的结果
通过实施上面说明的实验方案，获得厚度为300nm的铜层。
在该层(300nm)上进行的测量和表征在实施例18-20中给出。
实施例2：借助于本发明的基于铜和乙二胺的混合物的组合物，在钽基的 阻挡层上制备铜种子层
通过实施如实施例1中说明的实验方案，借助于本发明的电沉积溶液制备厚度为300nm的铜种子层，其特征在表1给出。
在该层(300nm)上进行的测量和表征在实施例18-20中给出。
实施例3：借助于本发明的基于铜和乙二胺的混合物的组合物，在钽基的 阻挡层上制备铜种子层
A.材料和设备
衬底：
在本实施例中使用的衬底与实施例1中使用的衬底相同。
电沉积溶液：
在本实施例中使用的电沉积溶液是含有8.4ml/l(或128mM)的乙二胺和16g/l(或64mM)的CuSO4(H2O)5，pH为7.2的水溶液。
设备：
在本实施例中使用的设备与实施例1中使用的设备相同。
B.实验方案
使用四个系列的实验。
B.1.未进行阻挡层老化的冷进入
此处使用的实验方案与实施例1的实验方案严格相同，铜种子层的形成在阻挡层形成后不久(少于1天)进行。
B.2.阻挡层老化后的冷进入
除铜种子层的形成在阻挡层形成几天后进行外，此处使用的实验方案与实施例1的实验方案相同。
B.3.阻挡层老化后的阳极极化
此处使用涂覆有阻挡层的衬底，该衬底已经历与上面方案B.2.中使用的衬底相同的老化。
用于形成铜种子层所采用的电沉积方法包括在阳极极化下接触待涂覆的层。该电沉积方法包括下列不同的连续步骤。
步骤1：阳极极化下的进入
图2表示可使用的阳极极化下的进入方案；该方案可分成三个子步骤：
1.1.将上述衬底引入电沉积池，使得具有钽基的阻挡层的表面和电接触装置接触，后者尚未供电。
1.2.将由电接触装置和衬底形成的组件(下面称作“阴极组件”)和电沉积溶液接触(例如通过浸入)。该接触的持续时间通常小于或等于5秒钟(例如2秒钟)，并且在装置尚未供电的同时进行。优选的是，然后在不进行极化的情况下，将阴极组件在电沉积溶液中保持小于或等于5秒钟的时间TE(例如3秒钟)。
1.3.然后通过施加通常在+0.3mA/cm2至+4mA/cm2之间(本实施例中为+0.9mA/cm2)的单位面积电流对阴极组件进行阳极极化，时间TON在2秒钟-3分钟之间(在本实施例中为30秒钟)。
1.4.然后断开阳极极化，仍将阴极组件在电沉积溶液中保持0秒钟-5分钟的时间TOFF(本实施例中为1分钟)。
步骤2：铜涂覆层的形成
本步骤与实施例1的相应步骤相同。
步骤3：“热退出”
本步骤与实施例1的相应步骤相同。
B.4.未进行阻挡层老化的阳极极化
除将其用于不经任何老化的相同衬底外，所使用的实验方案与上述方案B.3.严格相同。
C.获得的结果
通过实施上面说明的实验方案，获得厚度为300nm的铜层。
在沉积种子层(300nm)后进行的测量和表征在实施例18-20中给出。
实施例4：借助于本发明的基于铜和乙二胺的混合物的组合物，在覆盖了 氮化钛阻挡层的“通孔”型结构上制备铜种子层
A.材料和设备
衬底：
在本实施例中使用的衬底由直径为200mm、厚度为750μm的硅晶圆组成，蚀刻有深度为50μm、直径为5μm的“通孔”型的圆柱形图案。
这些图案覆盖有厚度为400nm的二氧化硅层，该二氧化硅层本身涂覆有通过CVD(化学气相沉积)沉积的氮化钛(TiN)层。
氮化钛构成对抗铜扩散的阻挡层，所述阻挡层比如用于制造集成电路的所谓“通孔”结构中。
电沉积溶液：
在本实施例中使用的电沉积溶液与实施例3中的电沉积溶液相同。设备：
在本实施例中使用的设备与实施例1中的设备相同。
B.实验方案
按照实施例3中描述的方案B.1.、B.2.、B.3.和B.4.进行四个系列的实验。
在每种情况下，获得厚度为300nm的铜层。
C.获得的结果
在该层上进行的测量和表征在实施例18-20中给出。
实施例5：借助于本发明的基于铜和乙二胺的混合物的组合物，在氮化钛 阻挡层上制备铜种子层
A.材料和设备
衬底：
在本实施例中使用的衬底由直径为200mm、厚度为750μm的硅晶圆组成，蚀刻有深度为200μm、直径为75μm的“通孔”型的圆柱形图案。
这些图案覆盖有厚度为400nm的二氧化硅层，该二氧化硅层本身涂覆有通过ALD(原子层沉积)沉积的50nm的氮化钛层。
氮化钛构成对抗铜扩散的阻挡层，所述阻挡层比如用于制造集成电路的所谓“通孔”结构中。
电沉积溶液：
在本实施例中使用的溶液与实施例1中的溶液相同。
设备：
在本实施例中使用的设备与实施例1中的设备相同。
B.实验方案
在本实施例中使用的实验方案与实施例1中的实验方案相同。
C.获得的结果
通过实施上面说明的实验方案，获得厚度为300nm的铜层。
在沉积种子层(300nm)后进行的测量和表征在实施例18-20中给出。
实施例6：借助于本发明的基于铜和乙二胺的混合物的组合物，在氮化钛 的阻挡层上制备铜种子层
A.材料和设备
衬底：
在本实施例中使用的衬底由直径为200mm、厚度为750μm的硅晶圆组成，蚀刻有深度为50μm、直径为5μm的“通孔”型的圆柱形图案。
这些图案覆盖有厚度为400nm的二氧化硅层，该二氧化硅层本身涂有通过CVD(化学气相沉积)沉积的40nm的氮化钛层。
氮化钛构成对抗铜扩散的阻挡层，所述阻挡层比如用于制造集成电路的所谓“通孔”结构中。
电沉积溶液：
在本实施例中使用的溶液与实施例1中的溶液相同。
设备：
在本实施例中使用的设备与实施例1中的设备相同。
B.实验方案
在本实施例中使用的实验方案与实施例1中的实验方案相同。
C.获得的结果
通过实施上面说明的实验方案，获得厚度为300nm的铜层。
在沉积种子层(300nm)后进行的测量和表征在实施例18-20中给出。
实施例7：借助于本发明的基于铜和乙二胺的混合物的组合物，在覆盖了 氮化钛的阻挡层的“通孔”型结构上制备铜种子层
A.材料和设备
衬底：
在本实施例中使用的衬底与实施例1中使用的衬底相同。
电沉积溶液：
在本实施例中使用的电沉积溶液与实施例3中的电沉积溶液相同。
设备：
在本实施例中使用的设备与实施例1中的设备相同。
B.实验方案
在本实施例中，使用所谓的“反向脉冲(reverse pulse)”方案以生产铜种子层。在阻挡层形成几天后进行铜种子层的形成。
在本实施例中采用的电沉积方法包括下列不同的连续步骤。
步骤1：阳极极化下的进入
所使用的实验方案与实施例3中记载的方案B.3.相同。
步骤2：铜涂覆层的形成
然后，在“反向脉冲”模式下将阴极组件极化，同时使阴极组件以20-100转/分钟(在本实施例中为40转/分钟)的速度旋转。
图3表示可以使用的所谓的“反向脉冲”方案，总周期P在10毫秒-3秒钟之间(本实施例为0.9秒钟)，阴极极化时间TON在2毫秒-1.6秒钟之间(本实施例为0.35秒钟)，同时使用通常在-0.6mA/cm2至-10mA/cm2之间(在本实施例中为-2.77mA/cm2)的单位面积电流，阳极极化时间TR在2毫秒-1.6秒钟之间(本实施例为0.25秒钟)，同时使用通常在+0.2mA/cm2至+5mA/cm2之间(本实施例为+1.11mA/cm2)的单位面积电流，任选不进行极化的间歇时间TOFF在0秒钟-1秒钟之间(本实施例为0.3秒钟)。
可以理解，该步骤的持续时间取决于所需的种子层厚度。该时间可由本领域技术人员容易地确定，膜的生长是流过电路的电荷的函数。
步骤3：“热退出”
本步骤与实施例1的相应步骤相同。
将相同的实验方案用于不经任何老化的相同衬底。
C.获得的结果
通过实施上面说明的实验方案，获得厚度为300nm的铜层。
在沉积种子层(300nm)后进行的测量和表征在实施例18-20中给出。
实施例8：借助于本发明的基于铜和乙二胺的混合物的组合物，在覆盖了 钛的阻挡层的“通孔”型结构上制备铜种子层
A.材料和设备
衬底：
在本实施例中使用的衬底由直径为200mm、厚度为750μm的硅晶圆组成，蚀刻有深度为60μm、直径为30μm的“通孔”型的圆柱形图案。
这些图案覆盖有厚度为400nm的二氧化硅层，该二氧化硅层本身涂有通过PVD(物理气相沉积)沉积的0.3μm的钛(Ti)层。
钛构成对抗铜扩散的阻挡层，所述阻挡层比如用于制造集成电路的所谓“通孔”结构中。
电沉积溶液：
在本实施例中使用的电沉积溶液与实施例3中的电沉积溶液相同。
设备：
在本实施例中使用的设备与实施例1中的设备相同。
B.实验方案
按照实施例3中描述的方案B.1.、B.2.、B.3.和B.4.进行四个系列的实验。
在每种情况下，获得厚度为300nm的铜层。
C.获得的结果
在该层上进行的测量和表征在实施例18-20中给出。
实施例9：借助于本发明的基于铜和乙二胺的混合物的组合物，在钛的阻 挡层上制备铜种子层
A.材料和设备
衬底：
在本实施例中使用的衬底由直径为200mm、厚度为750μm的硅晶圆组成，蚀刻有深度为60μm、直径为30μm的“通孔”型的圆柱形图案。
这些图案覆盖有厚度为400nm的二氧化硅层，该二氧化硅层本身涂有通过PVD(物理气相沉积)沉积的0.3μm的钛层。
钛构成对抗铜扩散的阻挡层，所述阻挡层比如用于制造集成电路的所谓“通孔”结构中。
电沉积溶液：
在本实施例中使用的溶液与实施例1中的溶液相同。
设备：
在本实施例中使用的设备与实施例1中的设备相同。
B.实验方案
在本实施例中使用的实验方案与实施例1中的实验方案相同。
C.获得的结果
通过实施上面说明的实验方案，获得厚度为300nm的铜层。
在沉积种子层(300nm)后进行的测量和表征在实施例18-20中给出。
比较例10-17：借助于本发明的基于铜和乙二胺的混合物的组合物，在钽 基的阻挡层上制备铜种子层
通过实施如实施例1中说明的实验方案，借助于参比电沉积溶液制备厚度为300nm的铜种子层，其特征在表1给出。
在该层(300nm)上进行的测量和表征在实施例18-20中给出。
将在上面实施例1-17中制备的溶液的特征整理于下表。
表1
Figure BPA00001253135500221
实施例18：借助于基于铜和乙二胺的混合物的参比组合物和本发明的组 合物，在“通孔”型结构中获得的种子层的电阻率表征。
A.材料和设备
借助于本领域技术人员熟知的用于测量薄层的电阻的“4点”型测量仪器(“四点探针”)来测量“表面电阻”。“表面电阻”以欧姆/平方表示，相当于二维体系(即电流在层平面内流动而不是在垂直于该层的平面内流动的体系)的电阻。从数学上讲，通过将构成层的材料的电阻率(用欧姆·m或微欧姆·cm表示)除以该层的厚度(用m或nm表示)就可以获得表面电阻值。
B.测量方法
表面电阻乘以种子层的厚度得到铜的电阻率。
C.获得的结果
上面实施例1-14获得的200nm种子层的铜电阻率约为2微欧姆·cm，400nm以上的种子层的铜电阻率约为1.8微欧姆·cm。
这些电阻率水平完全适合工业规模使用。
实施例19：借助于基于铜和乙二胺的混合物的参比组合物和本发明的组 合物，在“通孔”型结构中获得的种子层的覆盖率表征。
A.材料和设备
基于扫描电子显微镜的截面中的观察，评价铜种子层的覆盖率和保形性，同时重点观察构成最难于覆盖的区域的结构的底部。
B.测量方法
在该结构的底部区域，在通孔底部与通孔底部向上4μm之间，测量覆盖百分率。100％的百分数相当于完全覆盖，即阻挡层的表面在底部区域完全被铜覆盖。部分被铜覆盖的表面通过被铜覆盖的表面的分数表征，表示为百分数。
覆盖完成时，通过将通孔的垂直表面(剖面或侧面)上的种子层的厚度除以通孔顶部的水平面上的厚度，计算保形性百分数。在通孔的给定深度(通孔底部向上4μm)测量垂直表面上的厚度。100％的百分数相当于完美的保形性。
C.获得的结果
下表2收集了借助于上面实施例1-17的组合物制备的铜种子层上获得的结果。
图4显示了实施例1情况下(100％覆盖率)的扫描电子显微镜观察结果(放大倍数20K)，图5显示了比较例11情况下(55％覆盖率)的扫描电子显微镜观察结果(放大倍数20K)。
表2：根据实施例1-17获得的铜种子层的保形性和覆盖率。
Figure BPA00001253135500241
上表2给出的结果显示了根据本发明的电沉积组合物的关键性质。
所有本发明的电沉积组合物(实施例1-9)得到100％的衬底覆盖因子和至少30％的保形性，这在工业规模上是令人满意的。实施例1的组合物得到可达100％的出色的保形性因子。
与要求保护的组合物从定性和定量方面而言相对相似的参比组合物(实施例10-17)得到低于95％的覆盖因子，这使它们在工业规模上不能实际使用。
实施例20：借助于基于铜和乙二胺的混合物的参比组合物和本发明的组 合物，在“通孔”型结构中获得的种子层的粘附性表征。
A.材料和设备
借助于装置(所谓的试验机或牵引机)测量粘附性或界面能，所述装置通过强力的粘合带在表面上施加增大的垂直张力，直到铜层与衬底分离。
B.测量方法
使用上述设备测量的力的功(力乘以层被剥离的长度)等于为了将铜层与其衬底分离所必需提供的能量。通过将该能量除以被剥离的表面积值，可以获得单位面积能量。
C.获得的结果
下表3汇总了在上面实施例1-17获得的结果。
表3：根据实施例1-17获得的铜种子层的粘附性。
上表3给出的结果显示，本发明的组合物得到具有良好粘附性的铜种子层，其适合工业应用。
从工业角度来看，该表也显示了阳极极化方案的优势，该方案将会有利地用于具有阻挡层的衬底随时间经历老化的情形。

Claims (10)

1.一种电沉积组合物，所述组合物特别用于涂覆半导体衬底以制造用于生产集成电路中的互连线的“通孔”型结构，其特征在于，所述组合物以溶液形式在溶剂中包括：
-浓度在14mM-120mM之间的铜离子；
-乙二胺；
-乙二胺和铜之间的摩尔比在1.80-2.03之间；
-所述组合物的pH在6.6-7.5之间。
2.根据权利要求1所述的组合物，其特征在于，铜离子的浓度在16mM-64mM之间。
3.根据权利要求1或2所述的组合物，其特征在于，上述铜离子是优选源于硫酸铜的二价铜离子。
4.根据权利要求1-3之任一项所述的组合物，其特征在于，乙二胺和铜离子之间的摩尔比在1.96-2.00之间。
5.根据权利要求1-4之任一项所述的组合物，其特征在于，所述组合物可以获得覆盖因子超过99％的衬底涂层。
6.根据权利要求1-5之任一项所述的组合物，其特征在于，所述组合物可以获得保形性超过30％的衬底涂层。
7.根据权利要求1-6之任一项所述的组合物的用途，所述组合物用于在用以生产集成电路中的互连线的“通孔”型结构的半导体衬底上沉积覆盖因子超过99％、且保形性超过30％的铜种子层。
8.一种衬底表面的涂覆方法，所述表面例如特别是“通孔”型结构的对抗铜扩散的阻挡层的表面，所述“通孔”型结构特别用于生产集成电路中的互连线，所述方法包括下述步骤：使所述表面和根据权利要求1-6之任一项的电沉积组合物接触；以及将所述表面极化足够的时间以形成所述涂层的步骤。
9.根据权利要求8所述的涂覆方法，其特征在于，用于形成所述对抗铜扩散的阻挡层的表面包括选自下列材料的至少一种：钽(Ta)、钛(Ti)、氮化钽(TaN)、氮化钛(TiN)、钨(W)、钛化钨(TiW)和碳氮化钨(WCN)。
10.根据权利要求9所述的涂覆方法，其特征在于，用于形成所述对抗铜扩散的阻挡层的表面由钽/氮化钽/钽三层、或氮化钽/钽双层、或氮化钛层构成。
CN2009801163516A 2008-05-05 2009-05-04 电沉积组合物和使用所述组合物涂覆半导体衬底的方法 Pending CN102016129A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510145991.7A CN104862750B (zh) 2008-05-05 2009-05-04 电沉积组合物和使用所述组合物涂覆半导体衬底的方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0852970 2008-05-05
FR0852970A FR2930785B1 (fr) 2008-05-05 2008-05-05 Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
US19497708P 2008-10-02 2008-10-02
US61/194,977 2008-10-02
PCT/FR2009/050812 WO2009141551A2 (fr) 2008-05-05 2009-05-04 Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition.

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510145991.7A Division CN104862750B (zh) 2008-05-05 2009-05-04 电沉积组合物和使用所述组合物涂覆半导体衬底的方法

Publications (1)

Publication Number Publication Date
CN102016129A true CN102016129A (zh) 2011-04-13

Family

ID=40020220

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510145991.7A Active CN104862750B (zh) 2008-05-05 2009-05-04 电沉积组合物和使用所述组合物涂覆半导体衬底的方法
CN2009801163516A Pending CN102016129A (zh) 2008-05-05 2009-05-04 电沉积组合物和使用所述组合物涂覆半导体衬底的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510145991.7A Active CN104862750B (zh) 2008-05-05 2009-05-04 电沉积组合物和使用所述组合物涂覆半导体衬底的方法

Country Status (10)

Country Link
US (1) US8591715B2 (zh)
EP (1) EP2279290B1 (zh)
JP (1) JP5689411B2 (zh)
KR (1) KR101598237B1 (zh)
CN (2) CN104862750B (zh)
CA (1) CA2721841C (zh)
FR (1) FR2930785B1 (zh)
IL (1) IL208734A (zh)
TW (1) TWI441956B (zh)
WO (1) WO2009141551A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388191B2 (ja) * 2009-05-26 2014-01-15 Ｊｘ日鉱日石金属株式会社 貫通シリコンビアを有するめっき物及びその形成方法
FR2949121A1 (fr) 2009-08-12 2011-02-18 Alchimer Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
US20110162701A1 (en) * 2010-01-03 2011-07-07 Claudio Truzzi Photovoltaic Cells
WO2011082379A1 (en) * 2010-01-03 2011-07-07 Alchimer, S.A. Solar cells
FR2995912B1 (fr) 2012-09-24 2014-10-10 Alchimer Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere
DE102012021144B3 (de) * 2012-10-24 2013-10-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erzeugung von Metallisierungen in Sackloch-Vias
TWI478861B (zh) * 2012-11-22 2015-04-01 Univ Nat Chunghsing Electrodeposition of copper nanoparticles
CN104789928A (zh) * 2014-01-16 2015-07-22 电子科技大学 一种低电阻温度系数、高电阻率氮化钽与钽多层膜的制备方法
US10154598B2 (en) 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
SG11202005062SA (en) * 2016-07-13 2020-06-29 Alligant Scientific Llc Electrochemical methods, devices and compositions
CN110565134A (zh) * 2019-10-09 2019-12-13 深圳华络电子有限公司 一种电感器件的电极制备方法
FR3112559A1 (fr) * 2020-07-17 2022-01-21 Aveni Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007034117A2 (fr) * 2005-09-20 2007-03-29 Alchimer Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal
US20070068820A1 (en) * 1999-04-13 2007-03-29 Semitool, Inc. Electrolytic copper process using anion permeable barrier
WO2007096390A1 (en) * 2006-02-21 2007-08-30 Alchimer Method and compositions for direct copper plating and filling to form interconnects in the fabrication of semiconductor devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH490969A (de) * 1968-06-01 1970-05-31 Mako App Bau Fritz Brede Klischeetrommel mit Typenrad
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
FR2804973B1 (fr) * 2000-02-11 2002-09-20 Univ Paris 7 Denis Diderot Materiau metallique dont la surface est modifiee, son procede de preparation et utilisation du materiau modifie
US20050006245A1 (en) * 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
CN1253606C (zh) * 2001-02-23 2006-04-26 株式会社荏原制作所 镀铜溶液、镀敷方法和镀敷装置
US20030155247A1 (en) * 2002-02-19 2003-08-21 Shipley Company, L.L.C. Process for electroplating silicon wafers
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
JP2004346422A (ja) * 2003-05-23 2004-12-09 Rohm & Haas Electronic Materials Llc めっき方法
US7060624B2 (en) 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7101792B2 (en) 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
FR2890983B1 (fr) 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
ES2765249T3 (es) * 2006-02-28 2020-06-08 Alchimedics Formación de películas orgánicas electroinjertadas sobre la superficie de superficies conductoras o semiconductoras eléctricamente
JP5236503B2 (ja) * 2006-02-28 2013-07-17 コミサリア ア レネルジィ アトミーク エ オ ゼネ ルジイ アルテアナティーフ 水溶液から導電性または半導電性表面上に有機フィルムを形成する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070068820A1 (en) * 1999-04-13 2007-03-29 Semitool, Inc. Electrolytic copper process using anion permeable barrier
WO2007034117A2 (fr) * 2005-09-20 2007-03-29 Alchimer Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal
WO2007096390A1 (en) * 2006-02-21 2007-08-30 Alchimer Method and compositions for direct copper plating and filling to form interconnects in the fabrication of semiconductor devices

Also Published As

Publication number Publication date
WO2009141551A2 (fr) 2009-11-26
EP2279290A2 (fr) 2011-02-02
TWI441956B (zh) 2014-06-21
JP5689411B2 (ja) 2015-03-25
CA2721841A1 (fr) 2009-11-26
FR2930785B1 (fr) 2010-06-11
US8591715B2 (en) 2013-11-26
TW201000685A (en) 2010-01-01
KR101598237B1 (ko) 2016-02-26
KR20110005832A (ko) 2011-01-19
IL208734A0 (en) 2010-12-30
US20090294293A1 (en) 2009-12-03
IL208734A (en) 2015-04-30
EP2279290B1 (fr) 2014-12-17
JP2011520039A (ja) 2011-07-14
CA2721841C (fr) 2017-03-14
FR2930785A1 (fr) 2009-11-06
WO2009141551A3 (fr) 2010-04-08
CN104862750A (zh) 2015-08-26
CN104862750B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
CN104862750B (zh) 电沉积组合物和使用所述组合物涂覆半导体衬底的方法
JP5235669B2 (ja) 基材表面を金属でコーティングするための電気めっき用組成物
TWI434963B (zh) 藉由電鍍用金屬塗覆基材表面之方法
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
CN102939408B (zh) 铜电镀组合物和使用该组合物填充半导体衬底中的空腔的方法
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
EP2528089A1 (en) Method for forming a vertical electrical connection in a layered semiconductor structure
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition
TW201804022A (zh) 利用四甲銨之銅電鍍方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110413