JP2022545796A - 高密度相互接続プリント回路板のための製造シーケンスおよび高密度相互接続プリント回路板 - Google Patents

Abstract

本発明は、銅で充填したスルーホールおよび／または格子構造を含む高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）またはＩＣ基板を作製する方法であって、（ａ）多層基板を準備するステップであって、多層基板が、（ｉ）周辺面を有する絶縁コア層、または（ｉ’）２つの導電性中間層間に埋め込まれた絶縁コア層、および導電性中間層上に取り付けられ周辺面を有する少なくとも１つの外側絶縁層を備えるスタック組立体、（ｉｉ）周辺面をカバーするオプションのカバー層、および（ｉｉｉ）多層基板のすべての層を通って延びる少なくとも１つのスルーホール、およびオプションのカバー層を通って延び、部分的に絶縁コア層中に延びる、または、少なくともオプションのカバー層および外側絶縁層のうちの少なくとも１つを通って延びる複数のスロットを有する格子構造を備える、ステップと、（ｂ）格子構造の内面上の、カバー層上およびスルーホールそれぞれの内面上に、非銅伝導層または銅層を形成するステップと、（ｃ）非銅伝導層上または銅層上にパターン形成したマスキングフィルムを形成するステップと、（ｄ）１度のステップで、２つのブラインドマイクロビアをそれぞれ形成するのに十分なだけスルーホール内側に銅内部封止物を電解析出し、格子構造の内面の非銅伝導層上または銅層上に銅インレーを、および、非銅伝導層または銅層の残りの周辺面上に、電解析出するステップと、（ｅ）マスキングフィルムを除去するステップと、（ｆ）１度のステップで、ブラインドマイクロビア中、銅インレー、および第１の銅層上に、それぞれ銅充填物を電解析出するステップとを含む、方法に言及する。

Description

本発明は、高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）のための製造シーケンスおよびその製造シーケンスによって得られる高密度相互接続プリント回路板に関する。

現在では、高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）は、サブトラクティブ法、セミアディティブ法（ＳＡＰ）、モディファイドセミアディティブ法（ｍＳＡＰ）、またはアドバンストモディファイドセミアディティブ法（ａｍＳＡＰ）などといった方法によって製造される。特に、ｍＳＡＰおよびａｍＳＡＰは、超微細マイクロビア構造、≦３０μｍのライン／スペース幅（Ｌ／Ｓ）を可能にする次世代のＨＤＩ ＰＣＢを製造し、したがって、より高い複雑さの相互接続を実現するための有望な変形形態を構成する。

さらに、局所的な過熱を防ぐために、熱放散構造を、ＨＤＩ ＰＣＢの中に一体化する必要がある。そのような熱放散構造は、たとえば、ＨＤＩ ＰＣＢを通って延び、銅などの熱伝導材料で充填されるスルーホールを含むことができる。別の熱放散構造は、ＨＤＩ ＰＣＢの上面または下面に設けられる格子であってよい。また、格子構造の孔が、銅などの熱伝導材料で充填される。したがって、ＨＤＩ ＰＣＢの製造プロセスは、銅でそのような熱放散構造を充填することを考慮に入れることもできる。

従来型ｍＳＡＰシーケンスは、銅被覆基板で開始する。ここで、銅カバー層が３～９μｍ厚であってよく、基板は、片側または両側ブラインドマイクロビア（ＢＭＶ）を含む。プロセスの第１のステップは、銅の無電解析出であって、後続の電解析出ステップのための伝導性基部を設けるために、銅被覆基板の周辺面およびマイクロビアの内面上に薄い金属シード層（０．３５～０．６μｍ）を散布する。後続の、約３μｍフラッシュ処理の銅の電解析出が、第１の銅層を構成し、部分的に充填したマイクロビアがもたらされる。次のステップにおける、パターン形成したドライフィルム（マスク）を積層することによって、ラインパターン（伝導性トレース）のネガが規定される。すなわち、パターン形成したドライフィルムが、最終的なＰＣＢの伝導性トレース間の間隔区域を規定する。以下のステップでは、基板は、特定のマイクロビア充填電解質を使用して、第２の電解析出ステップで処理される。しかし、以前のステップにおけるそのような特定の電解質の使用により、次に後続のエッチングステップで困難をもたらす、マイクロビアパッド（マイクロビアの外端）とパターン形成した銅面との間に好ましくない銅厚ばらつきがもたらされることが、後続のドライフィルムの除去によって明らかになる。最後に、ドライフィルムによって以前規定された区域中の第１および第２の銅層ならびにシード層およびカバー層を完全にエッチングすることによって、トレース間分離を実現することになる。

トレース幅を一層縮小するという限りなく続く要求に起因して、Ｌ／Ｓ分離が縮小すると、過剰な銅の除去は、ますます複雑な問題になる。めっきした銅厚ばらつきに対応し、きれいなトレース間分離を確実にするために、「オーバーエッチング」する傾向が常にあったために、幅が＜３０μｍのトレースでは、許容できない幅の減少ならびにアンダーカットという重大な危険がある。結果として、エッチングプロセス期間の上述の危険を減少させるために、銅層の層厚の縮小ならびに厚さばらつきの減少が、本発明の望ましい目的である。これらの問題は、スルーホールまたは格子構造などの熱放散構造が銅で充填される場合に、やはり自然に発生する。

さらに、孔開けの程度がばらつく基板面の区域は、高孔密度（ＨＨＤ）表面因子によって特徴づけられる。ＨＨＤ表面因子は、たとえばすべてのビアおよび／または格子構造といった内面を含む全表面（全グリッド面積または全グリッド表面とも呼ばれる）と、対応する面積の周辺面（グリッド面積またはグリッド表面とも呼ばれる）との間の比率として規定され、ここで、ＨＤＤ表面因子は、ビアまたは他の構造が存在しない場合に１である。内面の計算は、ビアおよび格子構造の直径、互いに対するビアの距離、ある面積内のビアの数、ならびに基板の厚さによって影響を受けることになる。ＨＨＤ表面因子がより高くなると、それぞれ、ビアがより多くなり、孔のピッチ（ビア中間点間の距離）がより小さくなり、ビアの直径がより小さくなり、ビアおよび格子構造が広がる基板、たとえば板の厚さがより厚くなる。格子構造は、ＨＤＩ ＰＣＢの効率的な温度調節のための重要な熱放散要素であってよい。しかし、格子構造は、それぞれ、非常に小さい壁－壁間距離に起因して、複数のスロットの非常に近い壁－壁間配置に起因する高いＨＨＤ因子を有する区域をやはり構成する。

ＨＨＤ表面因子は、電圧が印加された場合の、結果として得られる局所的な電流密度を決定する。すなわち、ＨＨＤ表面因子がより高くなると、電流密度がより低くなる。結果として、電気化学析出プロセスでは、このことは、異なる材料状態（局所的な電流密度が変化すること）によって、層厚が変化する結果となることを意味する。しかし、層厚変化は、後続のエッチング（平滑化）の問題をもたらし、積み重ねたＰＣＢ基板における層接着性の低下をもたらす場合さえある。充填後の結果として得られた層厚の変化が、基板の表面（高いＨＨＤ表面因子および低いＨＨＤ表面因子を有する区域）の複雑さと比較して大きすぎる場合、後続のプロセスステップを実施することができず、基板は顧客によって拒絶されることになる。

この文脈では、高いＨＨＤ表面因子を有するマイクロビア、スルーホール、および／もしくは格子構造の充填、またはやはり、異なるＨＨＤ表面因子を有するマイクロビア、スルーホール、および／もしくは格子構造を組み合わせた充填は、特に困難である。

現況技術では、スルーホールを充填するための様々なプロセスが記載される。

たとえば、ＵＳ２００７／０１６３８８７Ａ１では、プリント回路板を準備した後に、少なくともその片側に誘電体で回路板をコーティングするステップと、レーザ切除を使用してその中にトレンチおよびビアを作成するため誘電体を構成するステップとを含む、回路キャリアを製造する方法が記載される。次に、下塗層が、誘電体上、その全面上または生成したトレンチおよびビアの中だけのいずれかに堆積される。金属層が下塗層上に堆積され、トレンチおよびビアは、その中に導体構造を形成するため金属で完全に充填される。最終的に、下塗層がその全面上に堆積された場合は、誘電体が露出されるまで、過剰な金属および下塗層が除去され、導体構造は損傷なしに残される。

しかし、サブトラクティブ法を使用することによって、トレンチおよびビアを有する区域と、そのような構造物なしの区域との間に、非常に不揃いな銅面分布が形成される。この差異は、たとえばエッチングによって除去することができない。というのは、すべての区域が同じようにエッチングされ、ここで、面の高さの差異は消えないことになるからである。したがって、この方法は、高いＨＨＤ表面因子の区域を有するＨＤＩ ＰＣＢ製造には適していない。さらに、アディティブ法を使用することによって、金属で完全に充填する一方で、トレンチおよびビアを有する区域中で強いオーバーめっきが生じる。この金属は、後で除去しなければならない。

たとえば、従来技術のサブトラクティブ法を使用することによって、所与の条件下で１のＨＨＤ表面因子を有する基板面の区域は、１０μｍの金属めっき厚を達成することができる。同じ条件下で、１のＨＨＤ表面因子を有する基板面区域Ａおよび１．２のＨＨＤ表面因子を有する隣接基板面区域Ｂをめっき（完全な充填）すると、区域Ａにおける達成可能な金属めっき厚は再び１０μｍである一方で同時に、全グリッド表面が１７％大きいために、基板面区域Ｂの達成可能な金属厚はたった８．３μｍである。異なる面区域における銅面のこれらの異なる高さは、この例では、１．７μｍまたは１７％の高さ（またはめっき厚）の差異をもたらす。さらなる例として、３のＨＨＤ表面因子は、この例では、区域Ｂにおいて３．３μｍ厚をもたらし、６．７μｍまたは６７％の高さの差異をもたらすことになる。基板の面上のそのような面厚の差異は、後で容易に等しくすることができない。したがって、本方法は、ＨＨＤ面のめっきの分野に適用するのは、適していない。

ＷＯ２００６／０３２３４６Ａ１は、完全またはほぼ完全に孔中心を充填することによってスルーホールから２つの孔を最初に設け、それによって、各々が孔中心に近い一方の端部で閉じられるブラインドビアを作成する、２ステップ堆積技法を記載する。スルーホール中心の区域中の堆積の形状は、Ｖ字型または丸めた狭い部分の堆積物を実現するスルーホール中心の区域中の散乱を増やすことによって調節された。ブラインドビアを充填するための後続のプロセスは、現況技術でやはり知られて記載される。

１つの例は、マイクロブラインドビアを充填するのに特に好適な、電解銅堆積プロセスを記載するＥＰ１２６４９１８Ａ１であってよい。ここで、空電解処理フェーズにおける不溶性アノードの使用によって、電解質の充填能力を維持および改善することが助けられる。

しかし、両方のステップの効率は、金属堆積のための駆動力としてこれらの電気化学プロセスに印可される（逆方向）電流パルスの完全調節機能に依存する。金属ベース層（シード層）がこれらのレドックスシステム中でカソードとして働くため、明らかに、材料特性（たとえば、伝導率、融点）が重要な要因を構成する。典型的には、シード層は銅でできており、無電解析出によって形成される。そのような無電解銅シード層の欠点は、特に、より低い電流効率を可能にするために大きい電流パルスパラメータが適用されるときの、低いエッチング抵抗が問題を引き起こすことにある。さらに、銅シード層は、特に、充填プロセス期間にスループットを増加させるために、大きい電流密度が印可されるとき、融点などの物理特性に起因して、やはり適していない場合がある。

ＵＳ２００７／０１６３８８７Ａ１ ＷＯ２００６／０３２３４６Ａ１ ＥＰ１２６４９１８Ａ１ ＷＯ２０１０／０９４９９８Ａ１ ＷＯ２００７／１１２９７１Ａ２ 米国特許第５，９７６，３４１号 米国特許第６，０９９，７１１号

したがって、以下に記載されるように、上述の欠点のうちの少なくとも１つを克服するまたは低減することが、本発明の目的である。

本発明は、請求項１に規定されるような、銅で充填したスルーホールおよび／または格子構造を含む高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）またはＩＣ基板を作製する方法に言及する。方法は、以下のステップすなわち、
（ａ）多層基板を準備するステップであって、多層基板が、
（ｉ）周辺面を有する絶縁コア層、または
（ｉ’）２つの導電性中間層間に埋め込まれた絶縁コア層、および導電性中間層上に取り付けられ周辺面を有する少なくとも１つの外側絶縁層のスタック組立体、
（ｉｉ）好ましくは銅でできており、周辺面をカバーするオプションのカバー層、および
（ｉｉｉ）多層基板のすべての層を通って延びる少なくとも１つのスルーホール、および／または
オプションのカバー層を通って延び、部分的に絶縁コア層中に延びる、または、少なくともオプションのカバー層および外側絶縁層のうちの少なくとも１つを通って延びる複数のスロットを有する格子構造
を備える、ステップと、
（ｂ）格子構造の内面上の、カバー層上およびスルーホールそれぞれの内面上に、非銅伝導層または銅層を形成するステップと、
（ｃ）非銅伝導層上または銅層上にパターン形成したマスキングフィルムを形成するステップと、
（ｄ）１度のステップで、２つのブラインドマイクロビアをそれぞれ形成するのに十分なだけスルーホール内側に銅内部封止物を電解析出し、格子構造の内面の非銅伝導層上または銅層上に銅インレーを、および、非銅伝導層または銅層の残りの周辺面上に、電解析出するステップと、
（ｅ）マスキングフィルムを除去するステップと、
（ｆ）１度のステップで、ブラインドマイクロビア中、銅インレー、および第１の銅層上に、それぞれ銅充填物を電解析出するステップと
を含む。

ステップ（ｄ）の電解析出は、好ましくは、逆パルスめっきによって実施される。

ステップ（ｆ）の電解析出は、たとえば、Ｆｅ^２＋および／もしくはＦｅ^３＋イオンならびに／またはＶ^４＋および／もしくはＶ^５＋イオンとしての他の好適なレドックス対の発生源を有するレドックスシステムを使用することによって実施される。めっきは、逆パルスめっき、パルスめっき、またはＤＣめっきとして、好ましくは逆パルスめっきとして実施することができる。

本発明の別の態様によれば、銅で充填したスルーホールを含む高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）またはＩＣ基板が提供され、ＨＤＩ ＰＣＢは、上で記載した方法によって得られる。

本発明のさらなる態様は、従属請求項または以下の説明から学ぶことができる。

「スルーホールおよび／または格子構造」および「スルーホールの構造および／または格子構造の区域」という表現は、以下の記載中で相互に交換可能であると考えられる。

本発明では、スルーホールおよび／または格子構造のような構造を充填することが特に可能であり、これらは、高いＨＨＤ表面因子を有するスルーホールの構造および／または格子構造の区域として規定することができる。ＨＨＤ表面因子が高くなると、本発明の使用がより有利になる。ＨＨＤ表面因子は、好ましくは１．１～５の範囲、より好ましくは１．１～３、最も好ましくは１．１～２である。

また、スルーホールの構造および／または格子構造を有する区域を、好ましくは１．１～５、より好ましくは１．１～３、最も好ましくは１．１～２の高いＨＨＤ表面因子で充填し、同時に、基板の面上の１のＨＨＤ表面因子を有する区域をめっきすることが可能である。

本発明で使用されるＨＨＤ表面因子は、以下のように計算された。

ＨＨＤ表面因子＝全グリッド面積／グリッド面積
全グリッド面積（また全グリッド表面）は、スルーホール（または少なくとも１つのスルーホール）が配置される区域の表面、および（数、直径、および基板、たとえば板の厚さに依存する）スルーホールの壁の表面を含む。したがって、表面の寸法は、スルーホール間の壁間距離、孔ピッチ（２つのスルーホールの２つの隣接する中心からの距離）、スルーホールの数および直径、ならびに板の厚さによって影響を受ける。少なくとも１つのスルーホールの区域の周りにフレーム区域が配置される。これは、やはり、全グリッド面積に属する（図６（Ａ）を参照）。少なくとも１つのスルーホールの周囲またはある数のスルーホールのうちの最も外のスルーホールの周囲の一部は、フレーム区域に直接隣接する。スルーホール間の壁間距離、スルーホールの数および直径が変わる場合がある一方で、１ｍｍ幅までＨＨＤ表面因子を計算するために、フレーム区域のフレームの寸法は固定される（図６（Ｂ）を参照）。

グリッド面積（またグリッド表面）は、スルーホール（または少なくとも１つのスルーホール）が配置される区域の理論的表面を含むが、その少なくとも１つのスルーホールなしで計算される。区域の周りに、理論的表面を有する（全グリッド面積中と）同じフレーム区域が配置され、これがグリッド面積にやはり属する（図６（Ｃ）参照）。

１．７６のＨＨＤ表面因子を得るための実際の例として以下のパラメータが与えられる。
・グリッド５×５スルーホール
－ 板の厚さ１．５ｍｍ
－ 孔直径０．２ｍｍ
－ 孔ピッチ０．４ｍｍ
－ 壁間０．２ｍｍ
－ フレーム幅１ｍｍ
－ 全グリッド表面４０．８ｍｍ^２
－ グリッド面積２８．８ｍｍ^２

スルーホールを有する区域は、好ましくは、４００～２００００個の孔、０．０５～２．０ｍｍの孔ピッチ、０．０５～２．０ｍｍの孔直径、０．２～３．２ｍｍの板の厚さを有する。

銅充填ステップ（ｆ）の後に、スルーホールおよび／または格子構造の上の結果として得られた銅めっき厚の高さの差異は、スルーホールおよび／または格子構造を有さない高さと比較して０～４０％である。基板は、スルーホールまたは格子構造なしの区域、ならびにスルーホールの構造および／または格子構造の区域をやはり含むことができる。

スルーホールおよび／もしくは格子構造の上の高さの観点で、または、それぞれ、異なる区域中の高さの観点で、銅充填ステップ（ｆ）の結果として得られた銅めっき厚は、均等に分布するものとする。ここで、異なるＨＨＤ表面因子を有する区域の高さの差異は、銅めっき厚の０～４０％、好ましくは０～２０％である。

本発明の一実施形態では、たとえば２～５といったより高いＨＨＤ表面因子を有するスルーホールを有する区域だけを、および、基板の面上で１のＨＨＤ表面因子を有する区域を含む基板を出願することができ、区域の高さの差異は、０～２０％である。

本発明の一実施形態では、たとえば１．１～５といった異なるＨＨＤ表面因子を有するスルーホールおよび／または格子構造を有する区域を、および、基板の面上で１のＨＨＤ表面因子を有する区域を含む基板を出願することができ、区域の高さの差異は、０～４０％である。基板の表面がより複雑になると、異なる区域の高さの容認できる差異がより許容可能になる。

さらに、本発明の方法を用いて、スルーホールの充填した構造および／もしくは格子構造またはスルーホールおよび／もしくは格子構造の区域の上に、非常に均等で比較できるほど薄く均等な銅表面層を設けることができる。これによって、ステップ（ｆ）の後のエッチングまたは研磨ステップがなくなる、または減る。

添付図面を参照して例示的な実施形態を詳細に記載することによって、当業者には特徴が明らかになるであろう。

本発明の一実施形態による方法の各ステップ（ａ）～（ｆ）の、概略シーケンスを図示する断面図である。 本発明の別の実施形態による方法の各ステップ（ａ）～（ｆ）の、概略シーケンスを図示する断面図である。 本発明のさらなる実施形態による方法の各ステップ（ａ）～（ｆ）の、概略シーケンスを図示する断面図である。 第１の実施形態による格子構造を図示する概略断面図および概略上面図である。 第２の実施形態による格子構造を図示する概略断面図および概略上面図である。 本発明のさらなる実施形態による方法の各ステップ（ａ）～（ｆ）の、概略シーケンスを図示する断面図である。 ＨＨＤ表面因子（Ａ）～（Ｃ）を説明する図面である。

ここで、実施形態への参照が詳細に行われることになり、その例が添付図面に図示される。例示的な実施形態の効果および特徴、ならびにその実装方法が、添付図面を参照して記載されることになる。図面では、同様の参照数字は、同様の要素を示し、冗長な記載が省略される。本明細書で使用する、「および／または」という用語は、関連してリスト化された項目のうちの１つまたは複数のあらゆるすべての組合せを含む。さらに、本発明の実施形態を記載するときの「ｍａｙ（できる、場合がある）」の使用は、「本発明の１つまたは複数の実施形態」のことをいう。

本発明の実施形態の以下の記載では、文脈がそうでないと明瞭に示さない限り、単数形の用語が複数形を含むことができる。

図面では、要素のサイズは、見やすいように誇張される場合がある。たとえば、図面では、各要素のサイズまたは厚さは、説明する目的で適宜示される場合があり、したがって、本発明の実施形態は、それに限定されるとみなすべきでない。

本発明の概念の特徴およびそれを達成する方法は、実施形態の以下の詳細な記載および添付図面を参照することによってより容易に理解することができる。以降では、例示的な実施形態は、添付図面を参照してより詳細に記載されることになる。そこでは、同様の参照番号は全体を通して同様の要素のことをいう。しかし、本発明は、様々な異なる形で具体化することができ、本明細書に説明される実施形態だけに限定されるとみなすべきでない。むしろ、本開示が徹底的で完全となるようにこれらの実施形態は例として提供され、本発明の態様および特徴を当業者に十分に伝達することになる。したがって、本開示の態様および特徴の完全な理解のために当業者に必要でないプロセス、要素、および技法は記載されない場合がある。

本明細書で使用する、「ほぼ」、「約」、および同様の用語は、近似の用語として使用され、程度の用語としては使用されず、当業者に認められることになる測定値または計算値における固有の偏差を考慮することが意図される。さらに、「ほぼ」という用語が、数値を使用して表すことができる特徴と組み合わせて使用される場合、「ほぼ」という用語は、その値を中心とする値の＋／－５％の範囲を示す。さらに、本発明の実施形態を記載するときの「ｍａｙ（できる、場合がある）」の使用は、「本発明の１つまたは複数の実施形態」のことをいう。本明細書では、「上」および「下」という用語は、ｚ軸に従って規定される。たとえば、カバーは、ｚ軸の上部に位置決めされる一方で、接地板はその下部に位置決めされる。

本明細書で使用する、「銅めっき厚」または「高さ」という用語は、ステップ（ｆ）における、堆積／めっきした銅層の厚さのことをいう。基板の面内に配置されるスルーホールおよび／または格子構造を充填するために層が堆積される場合、銅層の厚さまたはそれらの高さが異なる場合がある。したがって、銅層の厚さまたは高さの所与の値は、スルーホールまたは格子構造を含まない（ＨＨＤ表面因子１）基板の面（上述のステップの共形層を含む）から開始して計算される、または、スルーホールまたは格子構造が基板の中に延び始める（ＨＨＤ表面因子＞１）基板の面から計算する。両方の「面」は、同じレベルにある。ステップ（ｆ）の銅充填の結果として得られた厚さは、好ましくは１０～３００μｍ、より好ましくは１０～１００μｍ、さらにより好ましくは１０～３０μｍの、スルーホールおよび／もしくは格子構造、または、（ＨＨＤ表面因子＞１．１、より好ましくは、１．１～５を有する）スルーホールおよび／もしくは格子構造の区域の上の、比較できるほど薄く均等な銅層の厚さがもたらされる。この文脈中の「比較できる」という言葉は、スルーホールが長くなる（または、基板の厚さが板のように厚くなる）につれて、第１の銅層が厚くなってよいことを意味する。

本明細書に記載される本開示の実施形態による、電子もしくは電気デバイスおよび／または任意の他の関連するデバイスもしくは構成要素は、任意の好適なハードウェア、ファームウェア（たとえば、特定用途向け集積回路）、ソフトウェア、またはソフトウェア、ファームウェア、およびハードウェアの組合せを利用して実装することができる。たとえば、これらのデバイスの様々な構成要素は、１つの集積回路（ＩＣ）チップまたは別個のＩＣチップ上に形成することができる。さらに、これらのデバイスの様々な構成要素は、フレキシブルプリント回路フィルム、テープキャリアパッケージ（ＴＣＰ）、プリント回路板（ＰＣＢ）上に実装すること、またはＩＣ基板として１つの基板上に形成することができる。さらに、これらのデバイスの様々な構成要素は、本明細書に記載される様々な機能性を実施するため、１つまたは複数のコンピューティングデバイス中で、１つまたは複数のプロセッサ上で走り、コンピュータプログラム命令を実行し、他のシステム構成要素と相互作用するプロセスまたはスレッドであってよい。コンピュータプログラム命令は、たとえばランダムアクセスメモリ（ＲＡＭ）などといった標準的なメモリデバイスを使用してコンピューティングデバイス中に実装することができるメモリ中に記憶される。コンピュータプログラム命令は、たとえば、ＣＤ－ＲＯＭ、フラッシュドライブなどといった、他の非一時的なコンピュータ可読媒体に記憶することもできる。また、本発明の例示的な実施形態の範囲から逸脱することなく、様々なコンピューティングデバイスの機能性を単一のコンピューティングデバイスの中に組み合わせることもしくは一体化することができ、または特定のコンピューティングデバイスの機能性を、１つまたは複数の他のコンピューティングデバイスにわたって分散させることができることを、当業者なら理解するべきである。

一般的に、ＨＤＩ ＰＣＢは、最も微細なトレース構造、最小の孔ならびにブラインドおよび埋込ビア（マイクロビア）を提供する。したがって、ＨＤＩ技術は、ビアインパッドおよび複数マイクロビア層（積層および交互配置ビア）を使用して達成される、高度に小型で信頼性の高いＰＣＢ設計を可能にする。ＳＢＵ（シーケンシャルビルドアップ）またはＳＳＢＵ（セミシーケンシャルビルドアップ）技術を使用してさらなる層を加圧することによって、伝導性中間層上の信号を接続して切り離すことができる。このことによって、高いピン密度を有する構成要素のための外側層上に空間が残る。ＩＰＣ規格は、≦０．１５ｍｍのマイクロビアおよび≦０．１ｍｍのトラック幅／距離によってＨＤＩ回路板を規定する。

ＨＤＩ層は、両面コア板または多層ＰＣＢから構築することができる。ＨＤＩ層は、ＰＣＢの両側に構築することができる。ＳＢＵ／ＳＳＢＵプロセスは、いくつかのステップ、すなわち、層の積層、ビア形成、ビア金属化、およびビア充填からなる。各ステップについて、材料および／または技術の複数の選択肢がある。特に、マイクロビアは、異なる材料およびプロセスで充填することができる。しかし、積み重ねたマイクロビアは、通常は電気めっきした銅で充填されて、複数のＨＤＩ層間の電気的な相互接続を行い、マイクロビアの外側レベルのため、または、最も外の銅パッド上に搭載される構成要素のための構造的な支持を実現する。

さらに、ＨＤＩ ＰＣＢは、銅で充填したスルーホールまたは格子構造などといった熱放散構造を含むことができる。本発明は、スルーホールおよび／または格子構造が銅で充填される製造シーケンスに関する。

本発明は、ＩＣ基板を構築するために使用することができる。ＩＣ基板は、トレースおよび孔の伝導性ネットワークを通して、ＩＣチップとＰＣＢの間の接続として働く。ＩＣ基板は、回路の支持および保護、熱放散、ならびに信号および電力の分配を含む重要な機能をサポートする。ＩＣ基板は、ＰＣＢ製造の中で最高レベルの小型化を表し、半導体製造と多くの類似点を共有する。銅で充填したスルーホールおよび／または格子構造を含む高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）またはＩＣ基板を作製する本発明の方法は、図１から図５に図示される例示的な実施形態を参照してここで詳細に説明されることになる。

図１は、本方法の各ステップ（ａ）～（ｆ）の、断面図を含む概略シーケンスを示しており、ＨＤＩ ＰＣＢは、銅で充填しなければならない、スルーホール２０ならびに格子構造３０を含む。シーケンスの詳細が下で説明される。

図２および図３は、ＨＤＩ ＰＣＢがスルーホール２０を含むときの、本方法の各ステップ（ａ）～（ｆ）の断面図を含むさらなる概略シーケンスを図示する。図２の実施形態では、スタック組立体が、２つの導電性中間層１４間に埋め込まれた絶縁コア層１２を備える。少なくとも１つの外側絶縁層１３が導電性中間層１４上に取り付けられる。図３の実施形態では、スルーホール２０は、なんら伝導中間層なしにＨＤＩ ＰＣＢの区域に設けられる。また、シーケンスの詳細が下で説明される。

図４ａおよび図４ｂは、２つの例示的な格子構造３０、３２の概略断面図およびそれぞれの概略上面図を図示する。

図４ａに図示される第１の実施形態によれば、ＨＤＩ ＰＣＢの両側に格子構造３０が設けられる。格子構造３０は、５つの行および列に配置される２５のスロット３６を含む。スロット３６は、薄い壁３４によって分離される。スロット３６の各々の寸法は、スルーホール２０のものと同じであってよい。スロット３６は、カバー層１６および外側絶縁層１３を通って延びる。壁３２は、絶縁層１３の厚さより薄い高さを有する。

図４ｂに図示される第２の実施形態によれば、薄い壁３５が絶縁層１３と同じ高さに延びて、カバー層１６によってカバーされるという点で、格子構造３２は図４ａの格子構造３０とは区別される。

図５は、図４ａに図示される格子構造３０を充填する場合の方法の各ステップ（ａ）～（ｆ）の断面図を含む概略シーケンスを図示する。シーケンスの詳細は下で説明される。

銅で充填したスルーホール２０および／または格子構造３０、３２を含む高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）またはＩＣ基板を作製する本発明の方法は、以下のステップ、すなわち、
（ａ）多層基板１０を準備するステップであって、多層基板１０が、
（ｉ）周辺面を有する絶縁コア層１２、または
（ｉ’）２つの導電性中間層１４間に埋め込まれた絶縁コア層１２、および導電性中間層１４上に取り付けられ周辺面を有する少なくとも１つの外側絶縁層１３を備えるスタック組立体、
（ｉｉ）好ましくは銅でできており、周辺面をカバーするオプションのカバー層１６、および
（ｉｉｉ）多層基板１０のすべての層を通って延びる少なくとも１つのスルーホール２０、および／または
オプションのカバー層１６を通って延び、部分的に絶縁コア層１２中に延びる、または、少なくともオプションのカバー層１６および外側絶縁層１３のうちの少なくとも１つを通って延びる複数のスロット３６を有する格子構造３０、３２
を備える、ステップと、
（ｂ）格子構造３０、３２の内面上の、カバー層１６上およびスルーホール２０それぞれの内面２２上に、非銅伝導層４０または銅層４０を形成するステップと、
（ｃ）非銅伝導層４０上または銅層４０上にパターン形成したマスキングフィルム５０を形成するステップと、
（ｄ）１度のステップで、２つのブラインドマイクロビア６４をそれぞれ形成するのに十分なだけスルーホール２０内側に銅内部封止物６２を電解析出し、格子構造３０、３２の内面の非銅伝導層４０上または銅層４０上に銅インレー６６を、および非銅伝導層４０または銅層の残りの周辺面上に、電解析出するステップと、
（ｅ）マスキングフィルム５０を除去するステップと、
（ｆ）１度のステップで、ブラインドマイクロビア６４中、銅インレー６６、および第１の銅層６０上に、それぞれ銅充填物７０を電解析出するステップと
を含む。

言い換えると、製造シーケンスは、スルーホール２０および／または格子構造３０、３２を備える多層基板１０を準備するステップ（ａ）で開始し、ここで、多層基板１０は、スタック組立体の最も外の層の頂部上にカバー層１６で積層することができる。ＨＤＩ用途では、ｍＳＡＰとしてカバー層１６が好ましい。スタック組立体の最も外の層は、絶縁コア層１２または外側絶縁層１３であってよく、これが次いで、導電性中間層１４に取り付けられる。少なくとも１つの導電性中間層を、絶縁コア層と外側絶縁層の間に埋め込むことができる。さらに、少なくとも１つの導電性中間層を絶縁コア層と外側絶縁層の間に埋め込むことができる限り、導電性中間層を、２つの外側絶縁層間に埋め込むことができる。好ましくは、多層基板１０は、スルーホール２０と格子構造３０、３２の両方を備える。

一実施形態によれば、スルーホール２０は、３０μｍ～１０００μｍの範囲の直径を有し、および／または、複数のスロット３６は、３０μｍ～３００μｍの範囲の直径を有する。

スルーホール２０の直径対基板１０の厚さに対するアスペクト比は、０．５～１３であり、好ましくは、１～４である。複数のスロット（３６）の直径対スロットの深さに対するアスペクト比は、０．５～３である。

ステップ（ｂ）では、非銅伝導層４０または銅層４０が、カバー層１６上、ならびに、スルーホール２０の内面２２および／または格子構造３０、３２の内面上に形成される。たとえば、さらにより小さいライン対スペース比を有するＳＡＰプロセスとしてのＩＣ基板用途といったいくつかの用途では、好ましくはカバー層１６が適用されない。ステップ（ｂ）の非銅伝導層４０は、金属もしくは合金、伝導性金属酸化物（チタン酸化物など）、カーボンベース材料（グラファイト、グラフィン、およびグラフジインなど）、伝導性ポリマのような伝導性有機材料（Ｅｃｏｐａｃｔ ＣＰなど）であってよい。

銅層４０が形成される場合、この層は、純粋な銅でできており、≧９７％、好ましくは≧９９％、より好ましくは≧９９．５％の銅の含有量を含む銅層と理解される。この層は、特にカバー層１６が形成されない場合、好ましくは周辺面の活性化後に、好ましくは、湿式化学的銅堆積によって形成される。

金属または合金の場合、非銅伝導層４０の文脈中の「非銅」という用語は、標準的な化学／機器分析法によって決定されるような、≦９５％、好ましくは≦５０％、より好ましくは≦１０％、最も好ましくは≦１％の銅の含有量を含む金属または合金と理解することができる。非銅伝導層４０として使用されるそれぞれの材料中の銅痕跡の分析のために、ＩＣＰ－ＭＳ（誘導結合プラズマ質量分析）を使用することができる。言い換えると、非銅伝導層４０は、純粋な銅または高純度な銅でできていない。ステップ（ｄ）中の条件およびパラメータをより積極的に選択することができるため、本発明のステップ（ｄ）中の電解析出期間の、強いエッチングおよび／または不要な溶解に対して銅含有層がより敏感であるため、好ましくは非銅伝導層４０が形成される。言い換えると、非銅伝導層４０はエッチング耐性であってよい。特に、非銅伝導層４０のエッチング耐性の程度は、後続の電解析出ステップ中に適用される酸および／または電解質によるエッチングを防止するために調節することができるが、絶対的なエッチング耐性を暗示してはいない。

ステップ（ｂ）の非銅伝導層４０は、無電解めっきプロセス、無電解析出プロセス、物理堆積プロセス、化学気相堆積プロセス、またはプラズマ化学気相堆積プロセスのうちの１つまたは複数によって形成することができる。

非銅伝導層４０の適用によって、封入物なしのめっきを実施するため、低電流効果を有する高い逆パルスパラメータを使用することを可能にすることができるが、スルーホール充填期間により高いスループットのためより高い電流密度を使用するのを可能にすることもできる。

ステップ（ｃ）では、非銅伝導層４０上に、パターン形成したマスキングフィルム５０が形成される。マスキングフィルム５０は、ステップ（ｅ）で除去される。

ステップ（ｄ）では、スルーホール２０の場合に、銅内部封止物６２が電解析出によってスルーホール２０の内側に形成され、それによって、２つのブラインドマイクロビア６４を形成する。格子構造３０、３２の場合に、銅インレー６６が電解析出によって格子構造３０、３２の内面の非銅伝導層４０上に形成される。加えて、第１の銅層６０が非銅伝導層４０の残りの周辺面上に形成される。本プロセスは、１ステップで実施される。

１度のステップで、スルーホール２０それぞれの内側の銅内部封止物６２、格子構造３０、３２上の銅インレー６６を電解析出し、第１の銅層６０を電解析出するステップ（ｄ）は、非銅伝導層４０がカソードとして接続される電解銅めっきシステム中の電解槽の中に多層基板１０を浸すステップを含むことができ、めっきシステムは、不溶性の寸法安定したアノードおよび銅金属の発生源をさらに備え、電解槽は、酸、銅イオンの発生源、第一鉄イオンおよび／または第二鉄イオンの発生源、ならびに堆積される銅の物理機械特性を制御するための少なくとも１つの添加物を備える。

浸漬ステップ（ｄ）に続いて、不溶性の寸法安定したアノードと非銅伝導層４０との間に電圧が印加され、その結果、その間に、銅内部封止物６２および／または銅インレー６６ならびに周辺非銅伝導層４０上の第１の銅層６０を形成するため銅を電解析出するのに十分な時間の間、電流が流れる。ここで、Ｆｅ^２＋／Ｆｅ^３＋レドックスシステムが電解槽中に確立されて、銅金属の発生源からの銅イオンを溶解することによって追加の銅イオンが電解析出されることが実現される。「１ステップ」とは、ここでは、１つのめっき機械の工程と規定される。すなわち、多層基板が、電解質銅めっきシステムを通して１度コンベヤー処理される。

１度のステップで、スルーホール２０のブラインドマイクロビア６４中、銅インレー６６上、および第１の銅層６０上に、銅充填物７０を電解析出するステップ（ｆ）は、非銅伝導層４０がカソードとして接続される電解質銅めっきシステム中の電解槽の中に多層基板１０を浸すステップを含むことができ、めっきシステムは、不溶性の寸法安定したアノードおよび銅金属の発生源をさらに備え、電解槽は、酸、銅イオンの発生源、第一鉄イオンおよび／または第二鉄イオンの発生源、ならびに堆積される銅の物理機械特性を制御するための少なくとも１つの添加物を備える。

浸漬ステップ（ｆ）に続いて、不溶性の寸法安定したアノードと銅層または非銅伝導層４０との間に電圧が印加され、その結果、その間に、ブラインドマイクロビア６４中の銅充填物７０および銅インレー６６を形成するため銅を電解析出するのに十分な時間の間、電流が流れる一方で、第１の銅層６０の層厚が減る。ここで、Ｆｅ^２＋／Ｆｅ^３＋レドックスシステムが電解槽中に確立されて、銅金属の発生源からの銅イオンを溶解することによって追加の銅イオンが電解析出されることが実現される。「１ステップ」とは、ここでは、１つのめっき機械の工程と規定される。すなわち、多層基板が、電解質銅めっきシステムを通して１度コンベヤー処理される。銅の電解析出のために、逆パルスめっきが使用される。結果として、このステップ（ｆ）から、薄く均一な銅層が得られる。

ステップ（ｄ）、（ｅ）、および（ｆ）を含む方法は、それぞれプロセスステップを著しく減少させ、費用の低減を実現し、封入物なし、凹みなしの銅の電解析出を可能にする。本発明の１つの目的の問題は、したがって、スルーホールおよび格子構造を備える多層基板のための、時間および費用効果的な銅充填を可能にして、その結果、スルーホールの熱管理を改善した高品質ＰＣＢを提供する方法を提供することであってよい。

本発明を用いて、たとえば、直接隣接する区域、または少なくとも１つのスルーホールとステップ（ｆ）によって作られた銅をやはり含む格子構造との間の区域といった、下にある充填構造なしの隣接区域と比較して、充填したスルーホールまたは充填した格子構造のような充填した構造の観点で不均一な高さのない、処理した基板全体にわたる、銅めっき厚の均一な銅面を実現する銅充填物を得ることがさらに可能である。

異なるＨＨＤ表面因子の区域の結果として得られる銅層の高さの差異は、ステップ（ｆ）の後に、銅めっき厚の０～４０％、好ましくは、０～２０％である。

好ましくは、ＨＤＤ表面因子が１．１～５である場合、結果として得られる銅層の高さの差異は、０～４０％である。より好ましくは、ＨＤＤ表面因子が１．１～３である場合、結果として得られる銅層の高さの差異は、０～２０％であり、および／または、ＨＤＤ表面因子が２～５である場合、結果として得られる銅層の高さの差異は、１０～４０％である。

１．１～５および１のＨＤＤといった、ただ２つの異なるＨＤＤ表面因子が存在する場合、差異は、０～１０％であってよい。（１のＨＤＤ表面因子を含む）異なる少なくとも３つのＨＤＤ表面因子１．１～５を有する区域を有するより複雑な面の場合、差異は１０～４０％、好ましくは、１０～３０％である。

スルーホールを有する区域についてのＨＤＤ表面因子が１．１～５、より好ましくは１．１～３、最も好ましくは１．１～２である場合、０～４０％の、結果として得られる銅層の高さの差異が好ましい。また好ましくは、ＨＤＤ表面因子が１．１～２である場合、結果として得られる銅層の高さの差異は、０～２０％である。１．１～２および１のＨＤＤといった、ただ２つの異なるＨＤＤ表面因子が存在する場合、差異は、０～１０％であってよい。より複雑な面が、（１のＨＤＤ表面因子を含む）３つ以上の異なるＨＤＤ表面因子１．１～５を有する区域を有する場合、差異は１０～４０％、好ましくは、１０～３０％である。

格子構造を有する区域についてのＨＤＤ表面因子が１．１～３、好ましくは１．１～２である場合、０～４０％の、結果として得られる銅層の不均一な高さの差異が好ましい。より好ましくは、ＨＤＤ表面因子が１．１～２である場合、結果として得られる銅層の高さの差異は、０～２０％である。

ステップ（ｄ）およびステップ（ｆ）の酸は、硫酸、メタンスルホン酸、ピロリン酸、フルオロホウ酸、およびアミド硫酸からなるグループから選択することができる。

一実施形態によれば、銅イオンの発生源は、銅（ＩＩ）塩であり、好ましくは、銅（ＩＩ）硫酸塩、銅（ＩＩ）硫酸塩五水和物、銅（ＩＩ）硫酸塩七水和物、銅（ＩＩ）メタンスルホン酸塩、銅（ＩＩ）ピロリン酸塩、銅（ＩＩ）フルオロホウ酸塩、および銅（ＩＩ）スルファミン酸塩からなるグループから選択される。

上で述べたように、Ｆｅ（ＩＩ）および／またはＦｅ（ＩＩＩ）塩が槽の中に含まれる。好適な鉄塩は、鉄（ＩＩ）硫酸塩七水和物および鉄（ＩＩ）硫酸塩九水和物の両方であってよく、そのいずれかまたは両方から、短い動作時間の後に、効果的なＦｅ^２＋／Ｆｅ^３＋ （Ｆｅ（ＩＩ）／Ｆｅ（ＩＩＩ））レドックスシステムが形成される。

別の実施形態によれば、第一鉄イオンの発生源は、Ｆｅ（ＩＩ）塩であり、好ましくは、鉄（ＩＩ）硫酸塩七水和物、鉄（ＩＩ）酢酸塩、鉄（ＩＩ）プロピオン酸塩、鉄（ＩＩ）安息香酸塩、および鉄（ＩＩ）ヘキサフルオロケイ酸塩からなるグループから選択される。

一実施形態によれば、第二鉄イオンの発生源は、Ｆｅ（ＩＩＩ）塩を含み、好ましくは、鉄（ＩＩＩ）硫酸塩九水和物、鉄（ＩＩＩ）酢酸塩、鉄（ＩＩＩ）プロピオン酸塩、鉄（ＩＩＩ）安息香酸塩、および鉄（ＩＩＩ）ヘキサフルオロケイ酸塩からなるグループから選択される。

これらの塩は、主に、水溶性の銅酸性槽に好適である。たとえば、鉄過塩素酸塩といった、他の水溶性の鉄塩を使用することもできる。（ハード）錯形成剤を含まない塩が有利である。そのような錯形成剤は、生物学的に分解不可能であってよく、または、かろうじて分解可能であってよく、したがって、そのような塩は、すすいだ水を捨てるときに問題を引き起こす可能性がある（たとえば、鉄アンモニウムみょうばん）。たとえば、塩化物または硝酸塩などといった、銅堆積溶液の場合に望ましくない２次反応をもたらすアニオンを有する鉄化合物は使用するべきでない。結果として、酢酸塩、プロピオン酸塩、および安息香酸塩、ならびにヘキサフルオロケイ酸塩などといった鉄イオンのカルボン酸塩がやはり有利である。Ｆｅ^２＋／Ｆｅ^３＋レドックスシステムを採用する好適なシステムは、たとえば、ＷＯ２０１０／０９４９９８Ａ１、ＷＯ２００７／１１２９７１Ａ２、米国特許第５，９７６，３４１号および第６，０９９，７１１号に開示されており、これらは、本システムについてのさらなる詳細のために参考にすることができる。Ｆｅ^２＋／Ｆｅ^３＋レドックスシステムを使用することに関連する上述の特許の開示は、参照によって本明細書に組み込まれる。

好適な付加化合物は、たとえば、高分子酸素含有化合物、有機硫黄化合物、チオ尿素化合物、高分子フェナゾニウム化合物、および高分子窒素化合物、および混合物、またはこれらの付加化合物のいずれかのうちの任意の２つ以上の組合せであってよい。

好適で例示的な高分子酸素含有化合物は、以下、すなわち、カルボキシメチルセルロース、ノニルフェノールポリグリコールエーテル、オクタンジオールビス（ポリアルキレングリコールエーテル）、オクタノールポリアルキレングリコールエーテル、オレイン酸ポリグリコールエーテル、ポリエチレンプロピレングリコール共重合体ポリエチレングリコール、ポリエチレングリコールジメチルエーテル、ポリオキシプロピレングリコール、ポリプロピレングリコール、ポリビニルアルコール、ステアリン酸ポリグリコールエーテル、ステアリルアルコールポリグリコールエーテル、およびβナフトールポリグリコールエーテルのうちの１つまたは複数を含むことができる。

好適で例示的なチオ尿素タイプ化合物は、以下、すなわち、チオ尿素、Ｎアセチルチオ尿素、Ｎトリフルオロアセチルチオ尿素、Ｎエチルチオ尿素、Ｎシアノアセチルチオ尿素、Ｎアリルチオ尿素、ｏトリルチオ尿素、Ｎ，Ｎ’ブチレンチオ尿素、チアゾリジンチオール、４チアゾリンチオール、イミダゾリジンチオール（Ｎ，Ｎ’エチレンチオ尿素）、４メチル２ピリミジンチオール、２チオウラシルのうちの１つまたは複数を含むことができる。

好適で例示的なフェナゾニウム化合物は、以下、すなわち、ポリ（６メチル７ジメチルアミノ５フェニルフェナゾニウム硫酸塩）、ポリ（２メチル７ジエチルアミノ５フェニルフェナゾニウム塩化物）、ポリ（２メチル７ジメチルアミノ５フェニルフェナゾニウム硫酸塩）、ポリ（５メチル７ジメチルアミノフェナゾニウム酢酸塩）、ポリ（２メチル７アニリノ５フェニルフェナゾニウム硫酸塩）、ポリ（２メチル７ジメチルアミノフェナゾニウム硫酸塩）、ポリ（７メチルアミノ５フェニルフェナゾニウム酢酸塩）、ポリ（７エチルアミノ２，５ジフェニルフェナゾニウム塩化物）、ポリ（２，８ジメチル７ジエチルアミノ５ｐトリルフェナゾニウム塩化物）、ポリ（２，５，８トリフェニル７ジメチルアミノフェナゾニウム硫酸塩）、ポリ（２，８ジメチル７アミノ５フェニルフェナゾニウム硫酸塩）、およびポリ（７ジメチルアミノ５フェニルフェナゾニウム塩化物）のうちの１つまたは複数を含むことができる。

好適で例示的な高分子窒素含有化合物は、以下、すなわち、ポリエチレンイミン、ポリエチレンイミド、ポリアクリル酸アミド、ポリプロピレンイミン、ポリブチレンイミン、Ｎメチルポリエチレンイミン、Ｎアセチルポリエチレンイミン、およびＮブチルポリエチレンイミンのうちの１つまたは複数を含むことができる。

原理的に、銅イオンは、多層基板上の電解析出プロセス期間に消費される。しかし、電解槽中の銅イオンを回復するために、不溶性の寸法安定したアノードによって銅イオンを直接供給することはできない。その代わり、銅イオンは、銅金属の発生源、すなわち、銅でできている犠牲アノードまたは銅を含有する成形した本体を化学的に溶解することによって提供することができる。銅金属の発生源の溶解は、２次反応器中で実現および／または制御することができ、電解析出は、１次反応器中で実現および／または制御することができ、両方の反応器は接続される。２次反応器と１次反応器の間に適切な流量で電解槽の循環を実現するために、２次反応器を１次反応器と接続することができる。

このレドックスシステムでは、銅イオンは、溶解したＦｅ（ＩＩＩ）塩を酸化剤として用いるレドックス反応で、銅金属の発生源（犠牲アノードまたは銅を含有する成形した本体）から形成される。言い換えると、Ｆｅ（ＩＩＩ）イオンがＦｅ（ＩＩ）イオンへと還元される一方で、発生源の銅金属が酸化されてＣｕ（ＩＩ）イオンを形成する。このレドックス反応によって、電解析出プロセスに必要な銅イオンの全濃度が、電解槽中で比較的一定に保たれる。さらに、実際に電圧が印加される、不溶性の寸法安定したアノードは、同じ均一なサイズのままとなる。認識されるように、以下の反応が生じる。
不溶性の寸法安定したアノード（電解析出プロセス）では、
Ｆｅ^２＋→Ｆｅ^３＋＋ｅ^－
カソードでは、すなわち、多層基板（電解析出プロセス）では、
Ｃｕ^２＋＋２ｅ^－→Ｃｕ°（主反応）
Ｆｅ^３＋＋ｅ^－→Ｆｅ^２＋（副次反応）
銅金属の発生源（Ｃｕ^２＋の無電解回復）では、
Ｃｕ°＋２Ｆｅ^３＋→Ｃｕ^２＋＋２Ｆｅ^２＋

基板に電圧を印加するとき、局所的な電流密度は、特定の区域中のビアの孔密度に依存するだけでなく、ビアおよび格子構造を有する区域（いわゆる高孔密度区域、ＨＨＤ区域）とビアなし区域またはビアなしの複数区域との間で分散する。ＨＨＤ区域は、典型的には、ビアなしの区域と比較してより低い局所的な電流密度を有する。さらに、ビアの孔密度が高くなると、局所的な電流密度がより低くなる。その文脈では、基板の特定の区域のためのＨＨＤ表面因子は、すべてのビアまたは格子構造の内面を含む全表面（全グリッド面積または全グリッド表面とも呼ばれる）と、対応する面積（グリッド表面とも呼ばれる）の周辺面との間の比率として規定される。ＨＨＤ表面因子がより高くなると、それぞれ、ビアがより多くなり、孔のピッチ（ビア中間点間の距離）がより小さくなり、ビアの直径がより小さくなり、電流密度が低くなる。

上で記載された電解析出プロセスでは、局所的な電流効率、すなわち、電気化学反応（ここでは、銅の堆積）を容易にするシステム中で電子が伝達される効率は、局所的な電流密度と相関する。したがって、ＨＨＤ表面因子がより高くなると、局所的な電流密度がより低くなり、局所的な電流効率がより低くなる、すなわち、銅の堆積による層厚がより小さくなる。

上で記載したレドックスシステムでは、局所的な電流効率は、電解槽中のＦｅ^３＋濃度にさらに依存する。すなわち、Ｆｅ^３＋濃度が高くなると、堆積される銅層の厚さが小さくなる。

さらに、上で記載したレドックスシステムでは、局所的な電流効率は温度に依存する。すなわち、温度が高くなると、堆積される銅槽の厚さが小さくなる。

さらに、上で記載したレドックスシステムでは、局所的な電流効率は逆方向電流パルスの持続時間に依存する。すなわち、逆方向電流パルスの持続時間が長くなると、堆積される銅槽の厚さが小さくなる。

一実施形態によれば、電圧は、順方向電流パルスおよび逆方向電流パルスを含む双方向パルスを有する逆パルス形式で印加される。

別の実施形態では、局所的な電流効率は、銅イオンの発生源の濃度、第一鉄イオンの発生源の濃度、第二鉄イオンの発生源の濃度、逆方向電流パルスの持続時間、および電解槽の温度のうちの少なくとも１つを調整することによって制御される。好ましくは、局所的な電流効率は、第二鉄イオンの発生源の濃度、逆方向電流パルスの持続時間、および電解槽の温度のうちの少なくとも１つを調整することによって制御される。

特に、第一鉄イオンの濃度および／または電解槽の温度が増える場合、電流効率が低下する。さらに、逆方向電流パルスの持続時間が短くなる場合、電流効率がやはり低下する。一方、電流効率は、銅（ＩＩ）イオン濃度の増加にともなって増加する。

一実施形態によれば、電解槽は、２０～１５０ｇ／ｌの範囲の濃度での銅イオンの発生源、および／または、１～４０ｇ／ｌの範囲の濃度での第一鉄イオンの発生源、および／または、０．１～４０ｇ／ｌの範囲の濃度での第二鉄イオンの発生源を含む。

逆方向電流パルスの持続時間は、０～２００ミリ秒の範囲で調整することができる。

さらに、順方向電流パルスの持続時間は、０～２００ミリ秒の範囲で調整することができる。

本発明の別の態様では、銅で充填したスルーホール２０を含む高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）が、上で記載した方法によって得られる。

１０ 多層基板
１２ 絶縁層
１４ 導電性中間層
１６ カバー層
２０ スルーホール
２２ 内面
３０、３２ 格子構造
３４、３５ 格子構造の壁
３６ スロット
４０ 非銅伝導層または銅層
５０ パターン形成したマスキングフィルム
６０ 第１の銅層
６２ 銅内部封止物
６４ ブラインドマイクロビア
６６ 銅インレー
７０ 銅充填物

Claims (18)

1. 銅で充填したスルーホールおよび／または格子構造を含む高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）またはＩＣ基板を作製する方法であって、
   （ａ）多層基板（１０）を準備するステップであって、前記多層基板（１０）が、
   （ｉ）周辺面を有する絶縁コア層（１２）、または
   （ｉ’）２つの導電性中間層（１４）間に埋め込まれた絶縁コア層（１２）、および前記導電性中間層（１４）上に取り付けられ周辺面を有する少なくとも１つの外側絶縁層（１３）を備えるスタック組立体、
   （ｉｉ）前記周辺面をカバーするオプションのカバー層（１６）、および
   （ｉｉｉ）前記多層基板（１０）のすべての層を通って延びる少なくとも１つのスルーホール（２０）、および／または
   前記オプションのカバー層（１６）を通って延び、部分的に前記絶縁コア層（１２）中に延びる、または、少なくとも前記オプションのカバー層（１６）および前記外側絶縁層（１３）のうちの少なくとも１つを通って延びる複数のスロット（３６）を有する格子構造（３０、３２）
   を備える、ステップと、
   （ｂ）前記格子構造（３０、３２）の内面上の、前記カバー層（１６）上および前記スルーホール（２０）それぞれの内面（２２）上に、非銅伝導層（４０）または銅層（４０）を形成するステップと、
   （ｃ）前記非銅伝導層（４０）上または前記銅層（４０）上にパターン形成したマスキングフィルム（５０）を形成するステップと、
   （ｄ）１度のステップで、２つのブラインドマイクロビア（６４）をそれぞれ形成するのに十分なだけ前記スルーホール（２０）内側に銅内部封止物（６２）を電解析出し、前記格子構造（３０、３２）の前記内面の前記非銅伝導層（４０）上または前記銅層（４０）上に銅インレー（６６）を、前記非銅伝導層（４０）または前記銅層（４０）の残りの周辺面上に第１の銅層（６０）を、電解析出するステップと、
   （ｅ）前記マスキングフィルム（５０）を除去するステップと、
   （ｆ）１度のステップで、前記ブラインドマイクロビア（６４）中、前記銅インレー（６６）、および前記第１の銅層（６０）上に、それぞれ銅充填物（７０）を電解析出するステップと
   を含む方法。
2. 前記スルーホール（２０）が、３０μｍ～１０００μｍの範囲の直径を有し、および／または、前記複数のスロット（３６）が、３０μｍ～３００μｍの範囲の直径を有する、請求項１に記載の方法。
3. ステップ（ｂ）の前記非銅伝導層（４０）が、好ましくは、金属もしくは合金層、伝導性金属酸化物層、グラファイト、グラフィン、およびグラフジインからできているカーボン層、有機物層からなるグループから選択される、請求項１または２に記載の方法。
4. 前記非銅伝導層（４０）が、無電解めっきプロセス、無電解析出プロセス、物理堆積プロセス、化学気相堆積プロセス、またはプラズマ化学気相堆積プロセスのうちの１つまたは複数によって形成される、請求項１から３のいずれか一項に記載の方法。
5. 前記スルーホール（２０）の内側の前記銅内部封止物（６２）および第１の銅層（６０）を電解析出するステップ（ｄ）が、前記非銅伝導層（４０）がカソードとして接続される電解銅めっきシステム中の電解槽の中に前記多層基板（１０）を浸すステップであって、前記めっきシステムが、不溶性の寸法安定したアノードおよび銅金属の発生源をさらに備え、前記電解槽が、酸、銅イオンの発生源、Ｆｅ^２＋および／またはＦｅ^３＋イオンの発生源、ならびに堆積される銅の物理機械特性を制御するための少なくとも１つの添加物を備える、ステップと、
   前記不溶性の寸法安定したアノードと前記非銅伝導層（４０）との間に電圧を印加するステップであって、その結果、その間に、前記銅内部封止物（６２）および周辺の前記非銅伝導層（４０）上の第１の銅層（６０）を形成するため銅を電解析出するのに十分な時間の間、電流が流れ、Ｆｅ^２＋／Ｆｅ^３＋レドックスシステムが前記電解槽中に確立されて、銅金属の前記発生源からの銅イオンを溶解することによって追加の銅イオンが電解析出されることが実現される、ステップとを含む、請求項１から４のいずれか一項に記載の方法。
6. 前記銅充填物（７０）を電解析出するステップ（ｆ）が、前記非銅伝導層（４０）がカソードとして接続される電解銅めっきシステム中の電解槽の中に前記多層基板（１０）を浸すステップであって、前記めっきシステムが、不溶性の寸法安定したアノードおよび銅金属の発生源をさらに備え、前記電解槽が、酸、銅イオンの発生源、Ｆｅ^２＋および／またはＦｅ^３＋イオンの発生源、ならびに堆積される銅の物理機械特性を制御するための少なくとも１つの添加物を備える、ステップと、
   前記不溶性の寸法安定したアノードと前記銅層（４０）または非銅伝導層（４０）との間に電圧を印加するステップであって、その結果、その間に、前記第１の銅層（６０）の層厚を減らす一方で、前記ブラインドマイクロビア（６４）および銅インレー（６６）の中に前記銅充填物（７０）を形成するため銅を電解析出するのに十分な時間の間、電流が流れ、Ｆｅ^２＋／Ｆｅ^３＋レドックスシステムが前記電解槽中に確立されて、前記第１の銅層（６０）の前記銅以外の銅金属の前記発生源からの銅イオンを溶解することによって追加の銅イオンが電解析出されることが実現される、ステップとを含む、請求項１から５のいずれか一項に記載の方法。
7. 前記酸が、好ましくは、硫酸、メタンスルホン酸、ピロリン酸、フルオロホウ酸、およびアミド硫酸からなるグループから選択される、請求項５および／または６に記載の方法。
8. 銅イオンの前記発生源が、銅（ＩＩ）塩であり、好ましくは、銅（ＩＩ）硫酸塩、銅（ＩＩ）硫酸塩五水和物、銅（ＩＩ）硫酸塩七水和物、銅（ＩＩ）メタンスルホン酸塩、銅（ＩＩ）ピロリン酸塩、銅（ＩＩ）フルオロホウ酸塩、および銅（ＩＩ）スルファミン酸塩からなるグループから選択される、請求項５から７のいずれか一項に記載の方法。
9. 第一鉄イオンの前記発生源が、Ｆｅ（ＩＩ）塩であり、好ましくは、鉄（ＩＩ）硫酸塩七水和物、鉄（ＩＩ）酢酸塩、鉄（ＩＩ）プロピオン酸塩、鉄（ＩＩ）安息香酸塩、および鉄（ＩＩ）ヘキサフルオロケイ酸塩からなるグループから選択される、請求項５から８のいずれか一項に記載の方法。
10. 第二鉄イオンの前記発生源が、Ｆｅ（ＩＩＩ）塩を含み、好ましくは、鉄（ＩＩＩ）硫酸塩九水和物、鉄（ＩＩＩ）酢酸塩、鉄（ＩＩＩ）プロピオン酸塩、鉄（ＩＩＩ）安息香酸塩、および鉄（ＩＩＩ）ヘキサフルオロケイ酸塩からなるグループから選択される、請求項５から９のいずれか一項に記載の方法。
11. 前記電圧が、順方向電流パルスおよび逆方向電流パルスを含む双方向パルスを有する逆パルス形式で印加される、請求項５から１０のいずれか一項に記載の方法。
12. 局所的な電流効率が、
    銅イオンの前記発生源の濃度、
    第一鉄イオンの前記発生源の濃度、
    第二鉄イオンの前記発生源の濃度、
    逆方向電流パルスの持続時間、および
    前記電解槽の温度
    のうちの少なくとも１つを調整することによって制御される、請求項５から１１のいずれか一項に記載の方法。
13. 前記電解槽が、
    ２０～１５０ｇ／ｌの範囲の濃度での銅イオンの発生源、および／または、
    １～４０ｇ／ｌの範囲の濃度での第一鉄イオンの発生源、および／または、
    ０．１～４０ｇ／ｌの範囲の濃度での第二鉄イオンの発生源
    を含む、請求項１２に記載の方法。
14. 前記逆方向電流パルスの前記持続時間が、０～２００ミリ秒の範囲で調整される、請求項１２または１３に記載の方法。
15. 前記多層基板（１０）のすべての層を通って延びる前記少なくとも１つのスルーホール（２０）および／または、
    前記オプションのカバー層（１６）を通って延び、部分的に前記絶縁コア層（１２）中に延びる、または、少なくとも前記オプションのカバー層（１６）および前記外側絶縁層（１３）のうちの少なくとも１つを通って延びる複数のスロット（３６）を有する前記格子構造（３０、３２）
    のＨＤＤ表面因子が、１．１～５である、請求項１から１４のいずれか一項に記載の方法。
16. ステップ（ｆ）の前記銅充填物の結果として得られた厚さが、銅層厚を１０～３００μｍ、好ましくは１０～１００μｍのスルーホールおよび／または格子構造の上の、薄く均等な銅層の厚さをもたらす、請求項１から１５のいずれか一項に記載の方法。
17. ステップ（ｆ）の前記スルーホールおよび／または格子構造の上の結果として得られた銅めっき厚の高さの差異が、スルーホールおよび／または格子構造を有さない高さと比較して０～４０％である、請求項１から１６のいずれか一項に記載の方法。
18. 銅で充填したスルーホール（２０）を含む高密度相互接続プリント回路板（ＨＤＩ ＰＣＢ）またはＩＣ基板であって、前記ＨＤＩ ＰＣＢが、請求項１から１７のいずれか一項に記載の方法によって得られる、ＨＤＩ ＰＣＢまたはＩＣ基板。

Images