JP2014075548A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2014075548A
JP2014075548A JP2012223502A JP2012223502A JP2014075548A JP 2014075548 A JP2014075548 A JP 2014075548A JP 2012223502 A JP2012223502 A JP 2012223502A JP 2012223502 A JP2012223502 A JP 2012223502A JP 2014075548 A JP2014075548 A JP 2014075548A
Authority
JP
Japan
Prior art keywords
layer
metal layer
metal
hole
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012223502A
Other languages
English (en)
Other versions
JP2014075548A5 (ja
JP6114527B2 (ja
Inventor
Koichi Hara
宏一 原
Toshihisa Yoda
稔久 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012223502A priority Critical patent/JP6114527B2/ja
Priority to US14/031,209 priority patent/US9516753B2/en
Priority to KR1020130117152A priority patent/KR101956563B1/ko
Publication of JP2014075548A publication Critical patent/JP2014075548A/ja
Publication of JP2014075548A5 publication Critical patent/JP2014075548A5/ja
Application granted granted Critical
Publication of JP6114527B2 publication Critical patent/JP6114527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/30—Foil or other thin sheet-metal making or treating
    • Y10T29/301—Method
    • Y10T29/302—Clad or other composite foil or thin metal making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】配線層のファインピッチ化が可能な配線基板及びその製造方法を提供する。
【解決手段】本配線基板１０は、コア層１１と、コア層に貫通孔１１Ｘと、貫通孔の内壁面と共に、コア層の一方の面と他方の面に延在する第１金属層１２ｂと、第１金属層上に形成された第２金属層１２ｃと、コア層の一方の面の第２金属層上に形成された第３金属層１２ｄと、他方の面の第２金属層上に形成された第４金属層１３ｄと、を有し、貫通孔内において、第２金属層は貫通孔の内壁面の第１金属層を被覆すると共に貫通孔の中央部を塞いで形成され、コア層の一方の面側には、第１、第２、及び第３金属層を含む第１配線層１２が形成され、コア層の他方の面側には、第１、第２、及び第４金属層を含む第２配線層１３が形成され、貫通孔内には、第１、第２、第３、及び第４金属層を含む貫通配線１４が形成されている。
【選択図】図１

Description

本発明は、配線基板及びその製造方法に関する。
従来より、コア層に設けた貫通孔をめっきで充填して貫通配線を形成した配線基板が知られている。このような配線基板は、例えば、以下のような方法により製造される。まず、コア層となる両面銅付き樹脂板を準備し、両面銅付き樹脂板の両面にある銅箔をエッチングして穴を開ける。そして、両面銅付き樹脂板の両側にある穴からレーザ加工により、テーパー形状の頂部同士を付き合わせた形状の貫通孔を形成する。
次に、貫通孔をフィルドめっきにより充填する。具体的には、めっきの初期に、まず、貫通孔の最小径部が塞がれて有底の２つのビアホールが形成され、その後、有底の２つのビアホールが充填される（貫通孔全体が充填される）と共に、各面の銅箔上にパターニングされていないベタ状のめっき層が形成される。
特開２００３−４６２４８号公報
しかしながら、上記方法では、各面に形成されるベタ状のめっき層が必然的に厚くなるため、その後、銅箔及びベタ状のめっき層をサブトラクティブ法によりパターニングする際に、ファインピッチ化することが困難である。例えば、銅箔の厚さが１２〜１８μｍ程度であれば、各面における銅箔とめっき層との合計の厚さは数１０μｍに達すると考えられ、銅箔及びベタ状のめっき層をサブトラクティブ法によるパターニングでファインピッチ化することは困難である。
本発明は、上記の点に鑑みてなされたものであり、配線層のファインピッチ化が可能な配線基板及びその製造方法を提供することを課題とする。
本配線基板は、コア層と、前記コア層の一方の面から前記コア層の他方の面に貫通する貫通孔と、前記貫通孔の内壁面を被覆すると共に、前記コア層の一方の面及び前記コア層の他方の面に延在する第１金属層と、前記第１金属層上に形成された第２金属層と、前記コア層の一方の面の前記第２金属層上に形成された第３金属層と、前記コア層の他方の面の前記第２金属層上に形成された第４金属層と、を有し、前記貫通孔内において、前記第２金属層は前記貫通孔の内壁面に設けられた前記第１金属層を被覆すると共に前記貫通孔の中央部を塞いで形成され、前記コア層の一方の面側には、前記コア層の一方の面側に設けられた前記第１金属層、前記第２金属層、及び前記第３金属層を含む第１配線層が形成され、前記コア層の他方の面側には、前記コア層の他方の面側に設けられた前記第１金属層、前記第２金属層、及び前記第４金属層を含む第２配線層が形成され、前記貫通孔内には、前記貫通孔内に設けられた前記第１金属層、前記第２金属層、前記第３金属層、及び前記第４金属層を含む貫通配線が形成されていることを要件とする。
本配線基板の製造方法は、コア層の一方の面から前記コア層の他方の面に貫通する貫通孔を形成する工程と、前記コア層の一方の面、前記コア層の他方の面、及び前記貫通孔の内壁面を被覆する第１金属層を形成する工程と、前記第１金属層上に第２金属層を形成する工程と、前記コア層の一方の面の前記第２金属層上にパターニングされた第３金属層を形成すると共に、前記コア層の他方の面の前記第２金属層上にパターニングされた第４金属層を形成する工程と、を有し、前記第２金属層を形成する工程において、前記第２金属層は、前記コア層の一方の面、他方の面、及び前記貫通孔の内壁面に設けられた前記第１金属層を被覆して形成され、かつ、前記貫通孔の中央部を塞いで形成されることを要件とする。
開示の技術によれば、配線層のファインピッチ化が可能な配線基板及びその製造方法を提供できる。
本実施の形態に係る配線基板を例示する断面図である。 本実施の形態に係る配線基板の製造工程を例示する図（その１）である。 本実施の形態に係る配線基板の製造工程を例示する図（その２）である。 本実施の形態に係る配線基板の製造工程を例示する図（その３）である。 本実施の形態に係る配線基板の製造工程を例示する図（その４）である。 本実施の形態に係る配線基板の製造工程を例示する図（その５）である。 比較例に係る配線基板の製造工程を例示する図（その１）である。 比較例に係る配線基板の製造工程を例示する図（その２）である。 比較例に係る配線基板の製造工程を例示する図（その３）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［本実施の形態に係る配線基板の構造］
まず、本実施の形態に係る配線基板の構造について説明する。図１は、本実施の形態に係る配線基板を例示する断面図である。
図１を参照するに、配線基板１０は、コア層１１と、配線層１２及び１３と、貫通配線１４と、絶縁層１５と、配線層１６と、絶縁層１７と、配線層１８と、絶縁層２０と、配線層２１と、絶縁層２２と、配線層２３と、ソルダーレジスト層１９及び２４とを有する。
なお、配線基板１０において、便宜上、ソルダーレジスト層１９が形成される側を一方の側（一方の面）、ソルダーレジスト層２４が形成される側を他方の側（他方の面）と称する場合がある。
配線基板１０において、コア層１１の一方の面には配線層１２が形成され、他方の面には配線層１３が形成されている。配線層１２と配線層１３とはコア層１１の一方の面からコア層１１の他方の面に貫通する貫通孔１１ｘ内に形成された貫通配線１４により電気的に接続されている。配線層１２及び１３は、各々所定の平面形状にパターニングされている。なお、配線層１２は、本発明に係る第１配線層の代表的な一例であり、配線層１３は、本発明に係る第２配線層の代表的な一例である。
コア層１１としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。コア層１１の厚さは、例えば、６０〜２００μｍ程度とすることができる。コア層１１には、コア層１１を厚さ方向に貫通する貫通孔１１ｘが設けられている。なお、各図において、ガラスクロス等の図示は省略されている。
貫通孔１１ｘは、コア層１１の一方の面から形成された第１の孔１１ｘ１と、コア層１１の他方の面から形成された第２の孔１１ｘ２とを有する。第１の孔１１ｘ１は、コア層１１の一方の面側の開口部の面積がコア層１１内に形成された頂部の面積よりも大となる円錐台状の孔である。又、第２の孔１１ｘ２は、コア層１１の他方の面側の開口部の面積がコア層１１内に形成された頂部の面積よりも大となる円錐台状の孔である。第１の孔１１ｘ１と第２の孔１１ｘ２の各々の頂部がコア層１１内（例えば、コア層１１の厚さ方向の中央部近傍）で連通して貫通孔１１ｘを形成している。なお、第１の孔１１ｘ１と第２の孔１１ｘ２の各々の頂部が連通した部分を、頂部連通部と称する場合がある。
換言すれば、貫通孔１１ｘは、鼓状である。ここで、鼓状とは、貫通孔１１ｘにおいて、コア層１１の一方の面側の開口部及びコア層１１の他方の面側の開口部の各々から頂部連通部にかけて、断面積（平面方向の断面積）が連続的に減少する形状を指す。貫通孔１１ｘにおいて、頂部連通部が最も断面積の小さい部分（小径部）となる。
つまり、貫通孔１１ｘの断面（厚さ方向の断面）は、コア層１１の一方の面側の開口部から貫通孔１１ｘの略中央部の小径部（頂部連通部）にかけての傾斜面を有する。又、貫通孔１１ｘの断面（厚さ方向の断面）は、コア層１１の他方の面側の開口部から貫通孔１１ｘの略中央部の小径部（頂部連通部）にかけての傾斜面を有する。
貫通孔１１ｘにおいて、コア層１１の一方の面側の開口部の径及びコア層１１の他方の面側の開口部の径は、各々例えば、７０〜１００μｍ程度とすることができる。又、頂部連通部の径は、例えば、４０〜７５μｍ程度とすることができる。
但し、第１の孔１１ｘ１及び第２の孔１１ｘ２は各々円錐台状の孔でなくてもよく、その場合には、貫通孔１１ｘの一方の側の開口部、他方の側の開口部、頂部連通部の各々の断面形状（平面方向の断面形状）は、例えば、楕円形や他の形状となる。
又、頂部連通部は、コア層１１の厚さ方向の中央部近傍に位置するが、中央部近傍からコア層１１の一方の側又は他方の側にずれてもよい。つまり、頂部連通部は、コア層１１の厚さ方向の中央部近傍から垂直方向に多少ずれても問題はない。又、第１の孔１１ｘ１の軸部及び第２の孔１１ｘ２の軸部が水平方向に多少ずれても問題はない。
又、貫通孔１１ｘにおいて、一方の側の開口部から頂部連通部に至る部分の内壁面の断面形状（厚さ方向の断面形状）、及び他方の側の開口部から頂部連通部に至る部分の内壁面の断面形状（厚さ方向の断面形状）は、直線状であっても曲線状であってもよい。
配線層１２は、コア層１１の一方の面に、第１金属箔１２ａ、第１金属層１２ｂ、第２金属層１２ｃ、及び第３金属層１２ｄが順次積層された構造を有する。配線層１３は、コア層１１の他方の面に、第２金属箔１３ａ、第１金属層１２ｂ、第２金属層１２ｃ、及び第４金属層１３ｄが順次積層された構造を有する。
貫通孔１１ｘ内及びその周辺部において、第１金属層１２ｂ及び第２金属層１２ｃは、コア層１１の一方の面から貫通孔１１ｘを介してコア層１１の他方の面にかけて連続的に形成されている。より詳しくは、貫通孔１１ｘ内及びその周辺部において、第１金属層１２ｂは、貫通孔１１ｘの内壁面を被覆すると共に、コア層１１の一方の面及び他方の面に延在している。そして、第１金属層１２ｂは、コア層１１の一方の面において第１金属箔１２ａを被覆し、コア層１１の他方の面において第２金属箔１３ａを被覆している。
又、貫通孔１１ｘ内において、第２金属層１２ｃは貫通孔１１ｘを完全には充填せずに、貫通孔１１ｘの内壁面を被覆する第１金属層１２ｂを被覆すると共に、貫通孔１１ｘの中央部を塞いで形成されている。貫通孔１１ｘ内及び貫通孔１１ｘ上には、貫通孔１１ｘの中央部を塞ぐ第２金属層１２ｃを底部としコア層１１の一方の面側に開口する第１凹部１２ｘが形成されている。又、貫通孔１１ｘの中央部を塞ぐ第２金属層１２ｃを底部としコア層１１の他方の面側に開口する第２凹部１３ｘとが形成されている。
換言すれば、貫通孔１１ｘ内にける第２金属層１２ｃの断面形状は、Ｘ字形状とされている。なお、Ｘ字形状とは、おおよそＸ字の形をしていることを示しており、例えば、Ｘを構成する斜線部が直線状であってもよいし曲線状であってもよいし両者を含んでいてもよい。
貫通孔１１ｘ内及びその周辺部において、第３金属層１２ｄは、コア層１１の一方の面側の第２金属層１２ｃを被覆すると共に第１凹部１２ｘを充填している。第３金属層１２ｄの上面は、略平坦である。又、貫通孔１１ｘ内及びその周辺部において、第４金属層１３ｄは、コア層１１の他方の面側の第２金属層１２ｃを被覆すると共に第２凹部１３ｘを充填している。第４金属層１３ｄの下面は、略平坦である。
なお、貫通孔１１ｘ内に形成された第１金属層１２ｂ、第２金属層１２ｃ、第３金属層１２ｄ、及び第４金属層１３ｄから構成される部分が貫通配線１４である。第１金属箔１２ａ、第１金属層１２ｂ、第２金属層１２ｃ、第３金属層１２ｄ、第２金属箔１３ａ、及び第４金属層１３ｄの各々の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
第１金属箔１２ａ及び第２金属箔１３ａの厚さは、例えば、各々２〜３μｍ程度とすることができる。第１金属層１２ｂの厚さは、例えば、０．５〜１μｍ程度とすることができる。第２金属層１２ｃの厚さは、例えば、５〜１０μｍ程度とすることができる。第３金属層１２ｄ及び第４金属層１３ｄの厚さは、例えば、各々１０〜２０μｍ程度とすることができる。
絶縁層１５は、コア層１１の一方の面に配線層１２を覆うように形成されている。絶縁層１５の材料としては、例えば、エポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。絶縁層１５は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層１５の厚さは、例えば３０〜７０μｍ程度とすることができる。
配線層１６は、絶縁層１５の一方の側に形成されている。配線層１６は、絶縁層１５を貫通し配線層１２の一方の面を露出するビアホール１５ｘ内に充填されたビア配線、及び絶縁層１５の一方の面に形成された配線パターンを含んで構成されている。ビアホール１５ｘは、絶縁層１７側に開口されていると共に、配線層１２の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層１６の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１６の厚さは、例えば、１０〜３０μｍ程度とすることができる。
絶縁層１７は、絶縁層１５の一方の面に配線層１６を覆うように形成されている。絶縁層１７の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層１７は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１８は、絶縁層１７の一方の側に形成されている。配線層１８は、絶縁層１７を貫通し配線層１６の一方の面を露出するビアホール１７ｘ内に充填されたビア配線、及び絶縁層１７の一方の面に形成された配線パターンを含んで構成されている。ビアホール１７ｘは、ソルダーレジスト層１９側に開口されていると共に、配線層１６の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層１８の材料や厚さは、例えば、配線層１６と同様とすることができる。
ソルダーレジスト層１９は、絶縁層１７の一方の面に、配線層１８を覆うように形成されている。ソルダーレジスト層１９は、例えば、感光性樹脂等から形成することができる。ソルダーレジスト層１９の厚さは、例えば３０〜７０μｍ程度とすることができる。
ソルダーレジスト層１９は、開口部１９ｘを有し、開口部１９ｘ内には配線層１８の一部が露出している。開口部１９ｘ内に露出する配線層１８は、半導体チップ等（図示せず）と電気的に接続されるパッドとして機能する。そこで、開口部１９ｘ内に露出する配線層１８を第１パッド１８と称する場合がある。
但し、ソルダーレジスト層１９は、配線層１８を完全に露出するように設けてもよい。この場合、配線層１８の側面とソルダーレジスト層１９の側面とが接するようにソルダーレジスト層１９を設けてもよいし、配線層１８の側面とソルダーレジスト層１９の側面との間に隙間ができるようにソルダーレジスト層１９を設けてもよい。
必要に応じ、第１パッド１８の一方の面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。金属層の厚さは、例えば、０．０３〜１０μｍ程度とすることができる。又、第１パッド１８の一方の面に、はんだボール等の外部接続端子を形成してもよい。
なお、配線層１８を構成する配線パターンを絶縁層１７の一方の面に引き出して形成し、絶縁層１７の一方の面に引き出された配線パターン上に開口部１９ｘを形成してもよい。つまり、配線層１８のビアホール１７ｘ上以外の部分に、開口部１９ｘを配置してもよい。
絶縁層２０は、コア層１１の他方の面に配線層１３を覆うように形成されている。絶縁層２０の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層２０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２１は、絶縁層２０の他方の側に形成されている。配線層２１は、絶縁層２０を貫通し配線層１３の他方の面を露出するビアホール２０ｘ内に充填されたビア配線、及び絶縁層２０の他方の面に形成された配線パターンを含んで構成されている。ビアホール２０ｘは、絶縁層２２側に開口されていると共に、配線層１３の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層２１の材料や厚さは、例えば、配線層１６と同様とすることができる。
絶縁層２２は、絶縁層２０の他方の面に配線層２１を覆うように形成されている。絶縁層２２の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層２２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２３は、絶縁層２２の他方の側に形成されている。配線層２３は、絶縁層２２を貫通し配線層２１の他方の面を露出するビアホール２２ｘ内に充填されたビア配線、及び絶縁層２２の他方の面に形成された配線パターンを含んで構成されている。ビアホール２２ｘは、ソルダーレジスト層２４側に開口されていると共に、配線層２１の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層２３の材料や厚さは、例えば、配線層１６と同様とすることができる。
ソルダーレジスト層２４は、絶縁層２２の他方の面に、配線層２３を覆うように形成されている。ソルダーレジスト層２４の材料や厚さは、例えば、ソルダーレジスト層１９と同様とすることができる。
ソルダーレジスト層２４は、開口部２４ｘを有し、開口部２４ｘ内には配線層２３の一部が露出している。開口部２４ｘ内に露出する配線層２３は、マザーボード等の実装基板等（図示せず）と電気的に接続されるパッドとして機能する。そこで、開口部２４ｘ内に露出する配線層２３を第２パッド２３と称する場合がある。なお、第２パッド２３の平面形状は第１パッド１８の平面形状よりも大きく、かつ、第２パッド２３のピッチは第１パッド１８のピッチよりも広い。
必要に応じ、第２パッド２３の他方の面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。金属層の厚さは、例えば、０．０３〜１０μｍ程度とすることができる。又、第２パッド２３の他方の面に、はんだボールやリードピン等の外部接続端子を形成してもよい。
なお、配線層２３を構成する配線パターンを絶縁層２２上に引き出して形成し、絶縁層２２上に引き出された配線パターン上に開口部２４ｘを形成してもよい。つまり、配線層２３のビアホール２２ｘ上以外の部分に、開口部２４ｘを配置してもよい。
［本実施の形態に係る配線基板の製造方法］
次に、本実施の形態に係る配線基板の製造方法について説明する。図２〜図６は、本実施の形態に係る配線基板の製造工程を例示する図である。
まず、図２（ａ）に示す工程では、コア層１１の一方の面に第１金属箔１２Ｐ（パターニングされていないベタ状の金属箔）、他方の面に第２金属箔１３Ｐ（パターニングされていないベタ状の金属箔）が形成された積層板を準備する。
コア層１１としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。コア層１１の厚さは、例えば、６０〜２００μｍ程度とすることができる。
第１金属箔１２Ｐ及び第２金属箔１３Ｐとしては、例えば、各々銅箔等を用いることができる。第１金属箔１２Ｐ及び第２金属箔１３Ｐの各々の厚さは、例えば、１２〜１８μｍ程度とすることができるが、エッチング等により２〜３μｍ程度に薄型化しておくことが好ましい。第１金属箔１２Ｐ及び第２金属箔１３Ｐが各々銅箔である場合には、例えば、硫酸過酸化水素系のエッチング液や過硫酸塩素系のエッチング液等を用いてエッチングして薄型化できる。
なお、第１金属箔１２Ｐ及び第２金属箔１３Ｐを薄型化する目的は、後工程におけるレーザ加工を容易にするためや、レーザ加工時に第１金属箔１２Ｐ及び第２金属箔１３Ｐの加工部端に生じるバリを小さくするためである。又、配線層１２及び１３のファインピッチ化を実現するためである。第１金属箔１２Ｐ及び第２金属箔１３Ｐは、後工程でパターニングされて、各々第１金属箔１２ａ及び第２金属箔１３ａとなる部分である。
次に、図２（ｂ）に示す工程では、例えばＣＯ２レーザ等を用いたレーザ加工法により、コア層１１、第１金属箔１２Ｐ、及び第２金属箔１３Ｐを貫通する貫通孔１１ｘを形成する。貫通孔１１ｘを形成するには、まず、第１金属箔１２Ｐを介して、コア層１１の一方の面側にレーザ光を照射し、コア層１１の一方の面側に第１の孔１１ｘ１を形成する。
次に、第２金属箔１３Ｐを介して、第１の孔１１ｘ１に対応する位置のコア層１１の他方の面側にレーザ光を照射し、コア層１１の他方の面側に第２の孔１１ｘ２を形成する。これにより、第１の孔１１ｘ１と第２の孔１１ｘ２の各々の頂部がコア層１１の厚さ方向の中央部近傍で連通し、貫通孔１１ｘが形成される。但し、最終的に貫通孔１１ｘが形成されれば、第１の孔１１ｘ１はコア層１１を貫通しなくてもよい。
第１の孔１１ｘ１は、コア層１１の一方の面側の開口部の面積がコア層１１内に形成された頂部の面積よりも大となる円錐台状の孔である。又、第２の孔１１ｘ２は、コア層１１の他方の面側の開口部の面積がコア層１１内に形成された頂部の面積よりも大となる円錐台状の孔である。換言すれば、貫通孔１１ｘは、鼓状である。
なお、第１の孔１１ｘ１及び第２の孔１１ｘ２は各々円錐台状の孔でなくてもよく、その場合には、貫通孔１１ｘの一方の側の開口部、他方の側の開口部、頂部連通部の各々の断面形状（平面方向の断面形状）は、例えば、楕円形や他の形状となる。又、頂部連通部は、コア層１１の厚さ方向の中央部近傍に位置するが、中央部近傍からコア層１１の一方の側又は他方の側にずれてもよい。
又、貫通孔１１ｘにおいて、一方の側の開口部から頂部連通部に至る部分の内壁面の断面形状（厚さ方向の断面形状）、及び他方の側の開口部から頂部連通部に至る部分の内壁面の断面形状（厚さ方向の断面形状）は、直線状であっても曲線状であってもよい。
レーザ加工法により貫通孔１１ｘを形成すると、貫通孔１１ｘの一方の側の開口端において、第１金属箔１２Ｐの端部が貫通孔１１ｘ内にひさし状に張り出したバリが生じる場合がある。同様に、貫通孔１１ｘの他方の側の開口端において、第２金属箔１３Ｐの端部が貫通孔１１ｘ内にひさし状に張り出したバリが生じる場合がある。なお、バリの端部がめくれ上がったり、バリの端部にレーザにより溶融した第１金属箔１２Ｐ又は第２金属箔１３Ｐの材料が付着したりする場合もある。
このような場合には、例えば、硫酸過酸化水素系エッチング液や過硫酸塩素系エッチング液等を用いたエッチングによりバリを除去することが好ましい。又、エッチングに代えて、バフ研磨やブラスト処理、高圧スプレー洗浄等によりバリを除去することもできる。なお、前述のように第１金属箔１２Ｐ及び第２金属箔１３Ｐを薄型化しておくと、容易にバリを除去できる点で好適である。
バリを除去する際に、コア層１１の一方の面の貫通孔１１ｘの開口部周縁の第１金属箔１２Ｐがバリと共に環状に除去されてコア層１１の一方の面が環状に露出する場合があるが特に問題はない。同様に、コア層１１の他方の面の貫通孔１１ｘの開口部周縁の第２金属箔１３Ｐがバリと共に環状に除去されてコア層１１の他方の面が環状に露出する場合があるが特に問題はない。
なお、図２（ａ）に示す工程と図２（ｂ）に示す工程の間に、第１金属箔１２Ｐの一方の面及び第２金属箔１３Ｐの他方の面に各々表面処理を施しておくと、レーザ加工が容易になり好適である。表面処理の一例としては、例えば、黒化処理を挙げることができる。黒化処理とは、亜塩素酸ナトリウム等を用いて金属箔表面を酸化処理することをいう。黒化処理は、粗化処理の一種である。
黒化処理によって、第１金属箔１２Ｐの一方の面及び第２金属箔１３Ｐの他方の面に、１μｍ程度の微小な凹凸からなる酸化膜が形成される。つまり、第１金属箔１２Ｐの一方の面及び第２金属箔１３Ｐの他方の面に、酸化膜による粗化面が形成される。この酸化膜は（この粗化面は）、黒色系又は褐色系に視認される。
黒色系又は褐色系の酸化膜は、後工程で照射するレーザ光の波長を吸収しやすいため、レーザ加工の加工性を高めることができる。例えば、ＣＯ２レーザの波長帯は赤外であるが、黒色系又は褐色系の酸化膜は紫外光、可視光、赤外光等を含む波長帯の光を広く吸収するため、レーザ加工の加工性を高めることができる。なお、前述のようにエッチングによりバリを除去すると、バリと共に黒色系又は褐色系の酸化膜も除去される。但し、後工程で照射するレーザ光の波長を吸収しやすくできれば、黒化処理以外の処理を施してもよい。
次に、必要に応じてデスミア処理を行った後、図２（ｃ）〜図４（ａ）に示す工程では、配線層１２及び１３を形成する。すなわち、まず、図２（ｃ）に示すように、第１金属箔１２Ｐ、貫通孔１１ｘの内壁面、及び第２金属箔１３Ｐを被覆する第１金属層１２Ｑを形成する。第１金属層１２Ｑは、例えば、無電解めっき法等により形成できる。第１金属層１２Ｑの材料としては、例えば、銅（Ｃｕ）等を用いることができる。第１金属層１２Ｑの厚さは、例えば、０．５〜１μｍ程度とすることができる。第１金属層１２Ｑは後工程で電解めっきを行うための給電層であり、最終的にはエッチングされて第１金属層１２ｂとなる層である。
次に、図３（ａ）に示すように、第１金属層１２Ｑを給電層とする電解めっき法により、第１金属層１２Ｑ上に第２金属層１２Ｒを形成する。第２金属層１２Ｒは、コア層１１の一方の面の第１金属層１２Ｑ上にベタ状に形成される。又、第２金属層１２Ｒは、コア層１１の他方の面の第１金属層１２Ｑ上にベタ状に形成される。又、第２金属層１２Ｒは、貫通孔１１ｘを完全には充填せずに、貫通孔１１ｘの内壁面を被覆する第１金属層１２Ｑを被覆すると共に、貫通孔１１ｘの中央部を塞いで形成される。第２金属層１２Ｒの材料としては、例えば、銅（Ｃｕ）等を用いることができる。コア層１１の一方の面上及び他方の面上の第２金属層１２Ｒの厚さは、例えば、５〜１０μｍ程度とすることができる。第２金属層１２Ｒは、最終的にはエッチングされて第２金属層１２ｃとなる層である。
なお、貫通孔１１ｘの中央部近傍は第２金属層１２Ｒにより塞がれるが、貫通孔１１ｘ内及び貫通孔１１ｘ上には、貫通孔１１ｘの中央部を塞ぐ第２金属層１２Ｒを底部としコア層１１の一方の面側に開口する第１凹部１２ｘが形成される。又、貫通孔１１ｘの中央部を塞ぐ第２金属層１２Ｒを底部としコア層１１の他方の面側に開口する第２凹部１３ｘが形成される。換言すれば、貫通孔１１ｘ内に形成される第２金属層１２Ｒの断面形状はＸ字形状となる。
次に、図３（ｂ）に示すように、コア層１１の一方の面側の第２金属層１２Ｒ上に配線層１２に対応する第１開口部１００ｘを有する第１レジスト層１００を形成する。又、コア層１１の他方の面側の第２金属層１２Ｒ上に配線層１３に対応する第２開口部１１０ｘを有する第２レジスト層１１０を形成する。第１レジスト層１００及び第２レジスト層１１０としては、例えば、ドライフィルム等を用いることができ、パターニング処理をして第１開口部１００ｘ及び第２開口部１１０ｘを形成できる。
次に、図３（ｃ）に示すように、第１金属層１２Ｑを給電層とする電解めっき法により、第１開口部１００ｘ内に露出する第２金属層１２Ｒ上に第３金属層１２ｄを形成する。又、第１金属層１２Ｑを給電層とする電解めっき法により、第２開口部１１０ｘ内に露出する第２金属層１２Ｒ上に第４金属層１３ｄを形成する。第３金属層１２ｄ及び第４金属層１３ｄの各々の材料としては、例えば、銅（Ｃｕ）等を用いることができる。第３金属層１２ｄ及び第４金属層１３ｄの各々の厚さは、例えば、１０〜２０μｍ程度とすることができる。
なお、図３（ｂ）に示す工程で貫通孔１１ｘの表面側（第１金属箔１２Ｐ及び第２金属箔１３Ｐ側）に形成されていた第１凹部１２ｘ及び第２凹部１３ｘは、各々第３金属層１２ｄ及び第４金属層１３ｄにより充填される。又、第３金属層１２ｄの上面及び第４金属層１３ｄの下面は、各々略平坦となる。なお、図３（ａ）に示す工程と図３（ｃ）に示す工程では何れも電解めっきを行うが、各々の工程において、めっき条件（使用するめっき液の組成等）を変えても構わない。例えば、図３（ａ）に示す工程では貫通孔の充填性を重視しためっき条件とし、図３（ｃ）に示す工程では金属層の平坦性を重視しためっき条件とすることができる。
次に、図４（ａ）に示すように、第１レジスト層１００及び第２レジスト層１１０を除去後、第３金属層１２ｄをマスクとして、第３金属層１２ｄから露出する部分の第１金属箔１２Ｐ、第１金属層１２Ｑ、及び第２金属層１２Ｒをエッチングにより除去する。又、第４金属層１３ｄをマスクとして、第４金属層１３ｄから露出する部分の第２金属箔１３Ｐ、第１金属層１２Ｑ、及び第２金属層１２Ｒをエッチングにより除去する。
これにより、コア層１１の一方の面側に、第１金属箔１２ａ、第１金属層１２ｂ、第２金属層１２ｃ、及び第３金属層１２ｄ含み、所定の平面形状にパターニングされた配線層１２が形成される。又、コア層１１の他方の面側に、第２金属箔１３ａ、第１金属層１２ｂ、第２金属層１２ｃ、及び第４金属層１３ｄ含み、所定の平面形状にパターニングされた配線層１３が形成される。
次に、図４（ｂ）に示す工程では、コア層１１の一方の面に配線層１２を覆うようにフィルム状のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層１５を形成する。又、コア層１１の他方の面に配線層１３を覆うようにフィルム状のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層２０を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等の絶縁性樹脂を塗布後、硬化させて絶縁層１５及び２０を形成してもよい。絶縁層１５及び２０の各々の厚さは、例えば、３０〜７０μｍ程度とすることができる。絶縁層１５及び２０の各々は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
次に、図４（ｃ）に示す工程では、絶縁層１５に、絶縁層１５を貫通し配線層１２の一方の面を露出させるビアホール１５ｘを形成する。又、絶縁層２０に、絶縁層２０を貫通し配線層１３の他方の面を露出させるビアホール２０ｘを形成する。ビアホール１５ｘ及び２０ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール１５ｘ及び２０ｘを形成後、デスミア処理を行い、ビアホール１５ｘ及び２０ｘの底部に各々露出する配線層１２及び配線層１３の表面に付着した樹脂残渣を除去することが好ましい。
次に、図５（ａ）に示す工程では、絶縁層１５の一方の側に配線層１６を形成する。配線層１６は、ビアホール１５ｘ内に充填されたビア配線、及び絶縁層１５の一方の面に形成された配線パターンを含んで構成される。配線層１６は、ビアホール１５ｘの底部に露出した配線層１２と電気的に接続される。
同様に、絶縁層２０の他方の側に配線層２１を形成する。配線層２１は、ビアホール２０ｘ内に充填されたビア配線、及び絶縁層２０の他方の面に形成された配線パターンを含んで構成される。配線層２１は、ビアホール２０ｘの底部に露出した配線層１３と電気的に接続される。
配線層１６及び２１の各々の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１６及び２１の各々の厚さは、例えば、１０〜３０μｍ程度とすることができる。配線層１６及び２１の各々は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、図５（ｂ）に示す工程では、図４（ｂ）及び図４（ｃ）に示す工程を繰り返すことにより、配線層１６に、絶縁層１７、配線層１８、及びソルダーレジスト層１９を順次積層する。又、配線層２１に、絶縁層２２、配線層２３、及びソルダーレジスト層２４を順次積層する。但し、配線層と絶縁層は任意の積層数とすることができる。
すなわち、絶縁層１５の一方の面に配線層１６を覆うように絶縁層１７を形成する。同様に、絶縁層２０の他方の面に配線層２１を覆うように絶縁層２２を形成する。そして、絶縁層１７を貫通し配線層１６の一方の面を露出するビアホール１７ｘを形成する。同様に、絶縁層２２を貫通し配線層２１の他方の面を露出するビアホール２２ｘを形成する。絶縁層１７及び２２の各々の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層１７及び２２の各々は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
更に、絶縁層１７の一方の側に配線層１８を形成する。配線層１８は、ビアホール１７ｘ内に充填されたビア配線、及び絶縁層１７の一方の面に形成された配線パターンを含んで構成される。配線層１８は、ビアホール１７ｘ内に露出した配線層１６と電気的に接続される。同様に、絶縁層２２の他方の側に配線層２３を形成する。配線層２３は、ビアホール２２ｘ内に充填されたビア配線、及び絶縁層２２の他方の面に形成された配線パターンを含んで構成される。配線層２３は、ビアホール２２ｘ内に露出した配線層２１と電気的に接続される。配線層１８及び２３の各々の材料や厚さは、例えば、配線層１６と同様とすることができる。
更に、絶縁層１７の一方の面に配線層１８を被覆するソルダーレジスト層１９を形成する（但し、前述のように、ソルダーレジスト層１９は、配線層１８を完全に露出するように形成してもよい）。ソルダーレジスト層１９は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、配線層１８を被覆するように絶縁層１７の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂を、配線層１８を被覆するように絶縁層１７の一方の面にラミネートすることにより形成してもよい。同様にして、絶縁層２２の他方の面に配線層２３を被覆するソルダーレジスト層２４を形成する。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層１９に開口部１９ｘを形成する（フォトリソグラフィ法）。又、ソルダーレジスト層２４に開口部２４ｘを形成する（フォトリソグラフィ法）。なお、開口部１９ｘ及び２４ｘは、レーザ加工法やブラスト処理により形成してもよい。開口部１９ｘ及び２４ｘの各々の平面形状は、例えば、円形状とすることができる。開口部１９ｘ及び２４ｘの各々の直径は、半導体チップやマザーボードの端子ピッチ等に合わせて任意に設計できる。
必要に応じ、開口部１９ｘ及び２４ｘの各々の底部に露出する配線層１８（第１パッド１８）の一方の面及び配線層２３（第２パッド２３）の他方の面に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層の形成に代えて、開口部１９ｘ及び２４ｘの各々の底部に露出する配線層１８の一方の面及び配線層２３の他方の面に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。
以上の工程により、図１に示す配線基板１０が完成するが、更に、図６に示す工程を実施してもよい。すなわち、図６（ａ）に示す工程では、第１パッド１８上に（第１パッド１８上に金属層等が形成されている場合には、金属層等の上に）外部接続端子５０を形成する。外部接続端子５０としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
外部接続端子５０は、例えば、第１パッド１８上に（第１パッド１８上に金属層等が形成されている場合には、金属層等の上に）、表面処理剤としてのフラックスを塗布する。そして、はんだボールを搭載し、２４０℃〜２６０℃程度の温度でリフローし、その後、表面を洗浄してフラックスを除去することにより形成できる。
この後、切断位置Ｃに沿って配線基板１０を切断し、個片化する。配線基板１０は、切断位置Ｃに沿ってダイサー等で切断することにより個片化される。なお、配線基板１０の個片化は、図５（ｂ）に示す工程の後に行ってもよい。
次に、図６（ｂ）に示す工程では、半導体チップ６０を準備し、配線基板１０の外部接続端子５０と半導体チップ６０の電極パッド（図示せず）とが対応する位置に来るように、配線基板１０上に半導体チップ６０を配置する。そして、例えば２３０℃程度に加熱し、外部接続端子５０（はんだボール）を構成するはんだを融解させ、配線基板１０の第１パッド１８と半導体チップ６０の電極パッド（図示せず）とを電気的及び機械的に接続する。
なお、半導体チップ６０の電極パッド（図示せず）上にはんだが形成されている場合には、半導体チップ６０の電極パッド（図示せず）上のはんだと外部接続端子５０（はんだボール）を構成するはんだとが溶融して合金となり、１つのバンプが形成される。その後、配線基板１０と半導体チップ６０との間にアンダーフィル樹脂７０を充填することにより、配線基板１０上に半導体チップ６０が実装された半導体パッケージが完成する。
ここで、比較例に係る配線基板の製造工程を示しながら、本実施の形態の効果について説明する。図７〜図９は、比較例に係る配線基板の製造工程を例示する図である。まず、図７（ａ）に示す工程では、本実施の形態の図２（ａ）〜図２（ｃ）に示す工程を実行後、コア層１１の一方の面側の第１金属層１２Ｑ上に配線層１２に対応する開口部２００ｘを有するレジスト層２００を形成する。又、コア層１１の他方の面側の第１金属層１２Ｑ上に配線層１３に対応する開口部２１０ｘを有するレジスト層２１０を形成する。
次に、図７（ｂ）に示す工程では、第１金属層１２Ｑを給電層とする電解めっき法により、開口部２００ｘ内に露出する第１金属層１２Ｑ上に金属層１２Ｓを形成する。又、第１金属層１２Ｑを給電層とする電解めっき法により、開口部２１０ｘ内に露出する第１金属層１２Ｑ上に金属層１２Ｔを形成する。なお、金属層１２Ｓと金属層１２Ｔとは、貫通孔１１ｘ内では一体となっており、貫通孔１１ｘ内に形成された第１金属層１２Ｑと共に貫通配線を構成している。貫通孔１１ｘ内にける金属層１２Ｓ及び１２Ｔの断面形状は、Ｘ字形状とされている。
次に、図７（ｃ）に示す工程では、第１金属層１２Ｑを給電層とする電解めっき法により、開口部２００ｘ内に露出する金属層１２Ｓ上に金属層１２Ｕを形成する。又、第１金属層１２Ｑを給電層とする電解めっき法により、開口部２１０ｘ内に露出する金属層１２Ｔ上に金属層１２Ｖを形成する。
なお、図７（ｂ）に示す工程で貫通孔１１ｘの表面側（第１金属箔１２Ｐ及び第２金属箔１３Ｐ側）に形成されていた凹部は、各々金属層１２Ｕ及び１２Ｖにより充填される。この工程の後、レジスト層２００及び２１０を除去することにより、コア層１１の両面側に各々配線層が形成される。なお、図７（ｂ）に示す工程と図７（ｃ）に示す工程では何れも電解めっきを行うが、各々の工程において、めっき条件（使用するめっき液の組成等）を変えても構わない。例えば、図７（ｂ）に示す工程では貫通孔の充填性を重視しためっき条件とし、図７（ｃ）に示す工程では金属層の平坦性を重視しためっき条件とすることができる。
ところで、図７（ｂ）に示す工程では、電解めっき法により、パターニングされた金属層１２Ｓ及び１２Ｔを形成するため、形成すべきパターンの疎密に起因する電流密度分布が生じる。そのため、図７（ｂ）に示す工程において、図８（ａ）に示すように、貫通孔１１ｘの中央部近傍が金属層１２Ｓ及び１２Ｔにより十分に塞がれない場合がある（Ａ部）。その結果、図７（ｃ）に示す工程において、図８（ｂ）に示すように、貫通孔１１ｘ内に形成された凹部が金属層１２Ｕ及び１２Ｖで十分充填されず、窪みが残存するおそれがある（Ｂ部）。
又、形成すべきパターンの疎密に起因する電流密度分布により、図７（ｂ）に示す工程において、図９（ａ）に示すように、貫通孔１１ｘの中央部近傍が金属層１２Ｓ及び１２Ｔにより全く塞がれない場合もある（Ｅ部）。その結果、図７（ｃ）に示す工程において、図９（ｂ）に示すように、貫通配線１４内にボイドが発生するおそれがある（Ｆ部）。
このように、パターニングされた金属層を形成する工程において貫通孔内にＸ字形状の金属層を形成すると（パターニングされた金属層の形成と貫通孔内のＸ字形状の金属層の形成を同時に行うと）、形成すべきパターンの疎密に起因する電流密度分布が生じる。そのため、理想的なＸ字形状が形成されない。その結果、その後の工程において、貫通孔内又は貫通孔上において金属層の充填不足やボイドの発生等が生じ、配線層の接続信頼性が低下する。
一方、本実施の形態に係る配線基板の製造方法では、パターニングされていないベタ状の金属層を形成する工程において、貫通孔内にＸ字形状の金属層を形成する（図３（ａ）に示す工程）。そのため、原理的にパターンの疎密に起因する電流密度分布が生じ得ず、貫通孔内においてＸ字形状の金属層の中央部近傍が十分に塞がれない問題や、全く塞がれない問題が発生せずに、理想的なＸ字形状が形成される。その結果、その後の工程において、貫通孔内又は貫通孔上において金属層の充填不足やボイドの発生等の問題も発生せず、接続信頼性の高い配線層を形成できる。
又、本実施の形態に係る配線基板の製造方法では、背景技術において説明した製造方法とは異なり、セミアディティブ法を用いたパターン形成が可能である。その結果、配線層のファインピッチ化を実現できる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、上記実施の形態では、円錐台状の２つの孔の頂部がコア層内で連通した形状の貫通孔を有する配線基板を用いる例を示した。しかし、円柱状の１つの貫通孔をコア層内に形成した配線基板に対しても本発明を適用可能であり、その場合も上記実施の形態と同様の効果を奏する。なお、円柱状の１つの貫通孔は、例えば、ドリル加工により形成できる。
又、上記実施の形態では、コア層の両面に金属箔が形成された積層板に貫通孔を形成する例を示したが、両面に金属箔が形成されていないコア層にレーザやドリル等により貫通孔を形成してもよい。この場合には、第１金属層は、コア層の一方の面、コア層の他方の面、及び貫通孔の内壁面を被覆するように形成される。他の金属層については、上記実施の形態と同様である。
１０ 配線基板
１１ コア層
１１ｘ 貫通孔
１１ｘ１ 第１の孔
１１ｘ２ 第２の孔
１２、１３、１６、１８、２１、２３ 配線層
１２ａ、１２Ｐ 第１金属箔
１２ｂ、１２Ｑ 第１金属層
１２ｃ、１２Ｒ 第２金属層
１２ｄ 第３金属層
１２ｘ 第１凹部
１３ａ、１３Ｐ 第２金属箔
１３ｄ 第４金属層
１３ｘ 第２凹部
１４ 貫通配線
１５、１７、２０、２２ 絶縁層
１５ｘ、１７ｘ、２０ｘ、２２ｘ ビアホール
１９、２４ ソルダーレジスト層
１９ｘ、２４ｘ 開口部
５０ バンプ
６０ 半導体チップ
７０ アンダーフィル樹脂
１００ 第１レジスト層
１００ｘ 第１開口部
１１０ 第２レジスト層
１１０ｘ 第２開口部

Claims (11)

  1. コア層と、
    前記コア層の一方の面から前記コア層の他方の面に貫通する貫通孔と、
    前記貫通孔の内壁面を被覆すると共に、前記コア層の一方の面及び前記コア層の他方の面に延在する第１金属層と、
    前記第１金属層上に形成された第２金属層と、
    前記コア層の一方の面の前記第２金属層上に形成された第３金属層と、
    前記コア層の他方の面の前記第２金属層上に形成された第４金属層と、を有し、
    前記貫通孔内において、前記第２金属層は前記貫通孔の内壁面に設けられた前記第１金属層を被覆すると共に前記貫通孔の中央部を塞いで形成され、
    前記コア層の一方の面側には、前記コア層の一方の面側に設けられた前記第１金属層、前記第２金属層、及び前記第３金属層を含む第１配線層が形成され、
    前記コア層の他方の面側には、前記コア層の他方の面側に設けられた前記第１金属層、前記第２金属層、及び前記第４金属層を含む第２配線層が形成され、
    前記貫通孔内には、前記貫通孔内に設けられた前記第１金属層、前記第２金属層、前記第３金属層、及び前記第４金属層を含む貫通配線が形成されている配線基板。
  2. 前記貫通孔内には、前記貫通孔の中央部を塞ぐ前記第２金属層を底部とし前記コア層の一方の面側に開口する第１凹部と、前記貫通孔の中央部を塞ぐ前記第２金属層を底部とし前記コア層の他方の面側に開口する第２凹部と、が形成され、
    前記第３金属層は前記第１凹部を充填するように形成され、かつ、前記第４金属層は前記第２凹部を充填するように形成されている請求項１記載の配線基板。
  3. 前記貫通孔は、前記コア層の一方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第１の孔と、前記コア層の他方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第２の孔とが、各々の頂部が前記コア層内で連通した形状である請求項１又は２記載の配線基板。
  4. 前記コア層の一方の面には第１金属箔が形成され、前記コア層の他方の面には第２金属箔が形成され、
    前記貫通孔は、前記第１金属箔、前記コア層、及び前記第２金属箔を貫通し、
    前記第１金属層は、前記貫通孔の内壁面を被覆すると共に、前記第１金属箔上及び前記第２金属箔上に延在し、
    前記コア層の一方の面側には、前記コア層の一方の面側に設けられた前記第１金属箔、前記第１金属層、前記第２金属層、及び前記第３金属層を含む第１配線層が形成され、
    前記コア層の他方の面側には、前記コア層の他方の面側に設けられた前記第２金属箔、前記第１金属層、前記第２金属層、及び前記第４金属層を含む第２配線層が形成されている請求項１乃至３の何れか一項記載の配線基板。
  5. コア層の一方の面から前記コア層の他方の面に貫通する貫通孔を形成する工程と、
    前記コア層の一方の面、前記コア層の他方の面、及び前記貫通孔の内壁面を被覆する第１金属層を形成する工程と、
    前記第１金属層上に第２金属層を形成する工程と、
    前記コア層の一方の面の前記第２金属層上にパターニングされた第３金属層を形成すると共に、前記コア層の他方の面の前記第２金属層上にパターニングされた第４金属層を形成する工程と、を有し、
    前記第２金属層を形成する工程において、前記第２金属層は、前記コア層の一方の面、他方の面、及び前記貫通孔の内壁面に設けられた前記第１金属層を被覆して形成され、かつ、前記貫通孔の中央部を塞いで形成される配線基板の製造方法。
  6. 前記第２金属層を形成する工程では、前記貫通孔内には、前記貫通孔の中央部を塞ぐ前記第２金属層を底部とし前記コア層の一方の面側に開口する第１凹部と、前記貫通孔の中央部を塞ぐ前記第２金属層を底部とし前記コア層の他方の面側に開口する第２凹部と、が形成され、
    前記第３金属層及び前記第４金属層を形成する工程では、前記第３金属層を前記第１凹部を充填するように形成し、かつ、前記第４金属層を前記第２凹部を充填するように形成し、前記貫通孔内に設けられた前記第１金属層、前記第２金属層、前記第３金属層、及び前記第４金属層により、前記貫通孔内に貫通配線を形成する請求項５記載の配線基板の製造方法。
  7. 前記第２金属層を形成する工程では、前記第１金属層を給電層とする電解めっき法により、前記第１金属層上に前記第２金属層を形成し、
    前記第３金属層及び前記第４金属層を形成する工程では、前記コア層の一方の面の第２金属層上に第１開口部を有する第１レジスト層を形成すると共に、前記コア層の他方の面の第２金属層上に第２開口部を有する第２レジスト層を形成し、前記第１金属層を給電層とする電解めっき法により、前記第１開口部内に露出する前記第２金属層上に前記第３金属層を形成すると共に、前記第２開口部内に露出する前記第２金属層上に前記第４金属層を形成する請求項５又は６記載の配線基板の製造方法。
  8. 前記第３金属層及び前記第４金属層を形成する工程の後、
    前記第３金属層をマスクとして前記第３金属層から露出する部分の前記第１金属層及び前記第２金属層を除去して、前記第１金属層、前記第２金属層、及び前記第３金属層を含む第１配線層を形成すると共に、
    前記第４金属層をマスクとして前記第４金属層から露出する部分の前記第１金属層及び前記第２金属層を除去して、前記第１金属層、前記第２金属層、及び前記第４金属層を含む第２配線層を形成する工程を有する請求項５乃至７の何れか一項記載の配線基板の製造方法。
  9. 前記貫通孔を形成する工程では、前記貫通孔は、前記コア層の一方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第１の孔と、前記コア層の他方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第２の孔とが、各々の頂部が前記コア層内で連通した形状に形成される請求項５乃至８の何れか一項記載の配線基板の製造方法。
  10. 前記コア層の一方の面には第１金属箔が形成され、前記コア層の他方の面には第２金属箔が形成され、
    前記貫通孔を形成する工程では、前記第１金属箔、前記コア層、及び前記第２金属箔を貫通する貫通孔を形成し、
    前記第１金属層を形成する工程では、前記第１金属箔、前記貫通孔の内壁面、及び前記第２金属箔を被覆する第１金属層を形成する請求項５乃至９の何れか一項記載の配線基板の製造方法。
  11. 前記第３金属層及び前記第４金属層を形成する工程の後、
    前記第３金属層をマスクとして前記第３金属層から露出する部分の前記第１金属箔、前記第１金属層、及び前記第２金属層を除去して、前記第１金属箔、前記第１金属層、前記第２金属層、及び前記第３金属層を含む第１配線層を形成すると共に、
    前記第４金属層をマスクとして前記第４金属層から露出する部分の前記第２金属箔、前記第１金属層、及び前記第２金属層を除去して、前記第２金属箔、前記第１金属層、前記第２金属層、及び前記第４金属層を含む第２配線層を形成する工程を有する請求項１０記載の配線基板の製造方法。
JP2012223502A 2012-10-05 2012-10-05 配線基板及びその製造方法 Active JP6114527B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012223502A JP6114527B2 (ja) 2012-10-05 2012-10-05 配線基板及びその製造方法
US14/031,209 US9516753B2 (en) 2012-10-05 2013-09-19 Wiring substrate and method for manufacturing wiring substrate
KR1020130117152A KR101956563B1 (ko) 2012-10-05 2013-10-01 배선 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012223502A JP6114527B2 (ja) 2012-10-05 2012-10-05 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014075548A true JP2014075548A (ja) 2014-04-24
JP2014075548A5 JP2014075548A5 (ja) 2015-11-19
JP6114527B2 JP6114527B2 (ja) 2017-04-12

Family

ID=50431854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012223502A Active JP6114527B2 (ja) 2012-10-05 2012-10-05 配線基板及びその製造方法

Country Status (3)

Country Link
US (1) US9516753B2 (ja)
JP (1) JP6114527B2 (ja)
KR (1) KR101956563B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088192A (ja) * 2018-11-27 2020-06-04 新光電気工業株式会社 配線基板及びその製造方法
JP2020098874A (ja) * 2018-12-19 2020-06-25 日本特殊陶業株式会社 配線基板およびその製造方法
US11521922B2 (en) * 2020-06-30 2022-12-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
TW201505493A (zh) * 2013-07-17 2015-02-01 Ichia Tech Inc 前驅基板、軟性印刷電路板的製造方法及前驅基板
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
KR102518566B1 (ko) * 2015-02-23 2023-04-05 도판 인사츠 가부시키가이샤 인쇄 배선판 및 그 제조 방법
CN111508925B (zh) * 2019-01-31 2024-04-23 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造部件承载件的方法
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
KR102573196B1 (ko) * 2019-03-07 2023-08-30 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
KR102537005B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
JP7254930B2 (ja) 2019-03-12 2023-04-10 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
KR102396184B1 (ko) 2019-03-12 2022-05-10 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
EP3910667A4 (en) 2019-03-29 2022-10-26 Absolics Inc. PACKAGING GLASS SUBSTRATE FOR SEMICONDUCTORS, PACKAGING SUBSTRATE FOR SEMICONDUCTORS AND SEMICONDUCTOR DEVICES
KR102413117B1 (ko) 2019-08-23 2022-06-24 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
KR20210065347A (ko) * 2019-11-27 2021-06-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20220110919A (ko) * 2021-02-01 2022-08-09 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
WO2023184401A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 基板及其制备方法、集成无源器件、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353994A (ja) * 1986-08-22 1988-03-08 富士通株式会社 中空多層用プリント板の製造方法
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2009038390A (ja) * 2008-09-29 2009-02-19 Ibiden Co Ltd 多層プリント配線板の製造方法
WO2011062037A1 (ja) * 2009-11-20 2011-05-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2347217A1 (de) * 1973-09-19 1975-03-27 Siemens Ag Verfahren zum durchkontaktieren eines beidseitig metallkaschierten basismaterials fuer gedruckte schaltungen
JP2002324958A (ja) * 2001-04-25 2002-11-08 Sony Corp プリント配線板と、その製造方法
DE10122565B4 (de) 2001-05-10 2010-01-14 Allmann, Ludwig Verfahren zum Sanieren von Rohrleitungen
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
DE102004045451B4 (de) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
ES2386008T3 (es) * 2007-07-05 2012-08-07 Aac Microtec Ab Vía de interconexión de baja resistencia a través de una oblea
JP5360494B2 (ja) * 2009-12-24 2013-12-04 新光電気工業株式会社 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
US8541695B2 (en) * 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP2012212867A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd プリント配線板及びその製造方法
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353994A (ja) * 1986-08-22 1988-03-08 富士通株式会社 中空多層用プリント板の製造方法
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2009038390A (ja) * 2008-09-29 2009-02-19 Ibiden Co Ltd 多層プリント配線板の製造方法
WO2011062037A1 (ja) * 2009-11-20 2011-05-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088192A (ja) * 2018-11-27 2020-06-04 新光電気工業株式会社 配線基板及びその製造方法
JP7219598B2 (ja) 2018-11-27 2023-02-08 新光電気工業株式会社 配線基板及びその製造方法
JP2020098874A (ja) * 2018-12-19 2020-06-25 日本特殊陶業株式会社 配線基板およびその製造方法
JP7217142B2 (ja) 2018-12-19 2023-02-02 日本特殊陶業株式会社 配線基板およびその製造方法
US11521922B2 (en) * 2020-06-30 2022-12-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
KR20140044746A (ko) 2014-04-15
KR101956563B1 (ko) 2019-03-11
JP6114527B2 (ja) 2017-04-12
US20140097013A1 (en) 2014-04-10
US9516753B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
JP6114527B2 (ja) 配線基板及びその製造方法
JP6385635B2 (ja) 配線基板の製造方法
JP5675443B2 (ja) 配線基板及び配線基板の製造方法
JP5693977B2 (ja) 配線基板及びその製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
KR102331611B1 (ko) 전자 부품 장치 및 그 제조 방법
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP2015015285A (ja) 配線基板及び配線基板の製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2013118255A (ja) 配線基板及びその製造方法、半導体パッケージ
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP2009194321A (ja) 配線基板及びその製造方法、半導体パッケージ
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2022025342A (ja) 配線基板及びその製造方法
JP2016149517A (ja) 配線基板及びその製造方法
JP2017069524A (ja) 配線基板及びその製造方法
JP2012129501A (ja) プリント配線板
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP2012074487A (ja) 半導体パッケージの製造方法
JP7219598B2 (ja) 配線基板及びその製造方法
JP2016167621A (ja) 配線基板
JP4279090B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP4279089B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170317

R150 Certificate of patent or registration of utility model

Ref document number: 6114527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150