CN116259606B - Tsv结构及其制备方法 - Google Patents

Tsv结构及其制备方法 Download PDF

Info

Publication number
CN116259606B
CN116259606B CN202310543699.5A CN202310543699A CN116259606B CN 116259606 B CN116259606 B CN 116259606B CN 202310543699 A CN202310543699 A CN 202310543699A CN 116259606 B CN116259606 B CN 116259606B
Authority
CN
China
Prior art keywords
metal layer
wafer
layer
dielectric
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310543699.5A
Other languages
English (en)
Other versions
CN116259606A (zh
Inventor
段元星
邓庆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202310543699.5A priority Critical patent/CN116259606B/zh
Publication of CN116259606A publication Critical patent/CN116259606A/zh
Application granted granted Critical
Publication of CN116259606B publication Critical patent/CN116259606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种TSV结构及其制备方法，封装结构包括晶圆，晶圆的正面开设有容纳孔，容纳孔的中部设有呈圆柱形的第一金属层。沿容纳孔的径向，晶圆和第一金属层之间设有同轴的至少一个截面呈环形的第二金属层。晶圆与相邻的第二金属层之间、相邻的两个第二金属层之间、第一金属层与相邻的第二金属层之间均设有截面呈环形的电介质层。电介质层与晶圆之间、电介质层与第二金属层之间、电介质层与第一金属层之间均设有截面呈环形的绝缘层。至少两个电介质层设有截面呈扇环形的空气间隙。第一金属层传递信号，第二金属层接地屏蔽信号干扰，保证了TSV的传输性能。多层空气间隙可以降低整体的互联电容，缓解热应力。

Description

TSV结构及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种TSV结构及其制备方法。
背景技术
硅通孔TSV（Through Silicon Via）的简称，基于TSV的三维封装技术可以使电信号在垂直方向传播，使实现芯片之间互连的长度缩短，从而减小延迟，降低芯片间的功耗，增加布线资源以及提高带宽。但由于铜、硅、二氧化硅等材料的热膨胀系数及其他材料性能参数的差异，在工艺温度变化下会造成热应力、热应变的产生，严重情况下可能导致TSV内部产生裂纹或界面分层。另外，由于导电金属需要绝缘层的包覆，而常用的绝缘材料为二氧化硅，因此TSV结构的金属、氧化物与硅刚好构成了金属氧化物半导体场效应晶体管MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor），从而带来信号失真等一系列电性能问题。
发明内容
本申请提供一种TSV结构及其制备方法，以解决相关技术中的至少部分问题。
第一方面，本申请提供一种TSV结构，包括：
晶圆，晶圆的正面开设有容纳孔，容纳孔的中部设有呈圆柱形的第一金属层；沿容纳孔的径向，晶圆和第一金属层之间设有与第一金属层同轴的至少一个截面呈环形的第二金属层；
晶圆与相邻的第二金属层之间、相邻的两个第二金属层之间、第一金属层与相邻的第二金属层之间均设有截面呈环形的电介质层；
电介质层与晶圆之间、电介质层与第二金属层之间、电介质层与第一金属层之间均设有截面呈环形的绝缘层；
至少两个电介质层设有截面呈扇环形的空气间隙。
可选的，第二金属层为一个，电介质层包括第一电介质层和第二电介质层，第一电介质层位于晶圆和第二金属层之间，第二电介质层位于第一金属层和第二金属层之间；
第一电介质层和第二电介质层均设有空气间隙。
可选的，空气间隙包括至少一个第一空气间隙和至少一个第二空气间隙，第一空气间隙设于第一电介质层，第二空气间隙设于第二电介质层；
第一空气间隙在晶圆所在的平面内的投影与容纳孔的圆心构建形成第一扇形，第二空气间隙在晶圆所在的平面内的投影与容纳孔的圆心构建形成第二扇形，第一扇形和第二扇形至少部分重合。
可选的，第一空气间隙为多个，沿圆周均匀排布；第二空气间隙为多个，沿圆周均匀排布。
可选的，第一空气间隙为两个，沿第一方向对称设置；第二空气间隙为两个，沿第二方向对称设置；第一方向与第二方向垂直。
可选的，第一扇形和第二扇形的重合部分所对应的圆心角为45°至50°。
可选的，电介质层与第二金属层之间、电介质层与第一金属层之间均设有截面呈环形的绝缘层、阻挡层以及种子层，阻挡层位于绝缘层和种子层之间，绝缘层相比于种子层靠近电介质层设置。
可选的，电介质层与第二金属层之间、电介质层与第一金属层之间均设有截面呈环形的绝缘层、扩散粘附层、阻挡层以及种子层，阻挡层位于绝缘层和种子层之间，扩散粘附层位于绝缘层和阻挡层之间，绝缘层相比于种子层靠近电介质层设置。
第二方面，本申请还提供一种封装结构的制备方法，包括以下步骤：
在晶圆的正面刻蚀形成容纳孔；
在容纳孔的内侧壁上沉积第一绝缘层；
在容纳孔内填充电介质材料形成电介质结构；
在电介质结构的中部刻蚀形成圆形孔，以及在电介质结构上沿容纳孔的径向刻蚀形成与圆形孔同轴的至少一个环形孔，从而将电介质分隔为多个截面呈环形的电介质层；
在圆形孔和各环形孔的内侧壁上沉积第二绝缘层；
在圆形孔内填充金属材料形成第一金属层，以及在各环形孔内填充金属材料形成第二金属层；
在至少两个电介质层上分别刻蚀形成截面呈扇环形的空气间隙。
可选的，在所述晶圆的正面刻蚀形成容纳孔之前，还包括：在所述晶圆的背面制作形成第三金属层，并将所述晶圆的正面减薄到第一设定厚度；
在刻蚀所述容纳孔、所述圆形孔及所述环形孔时，均刻蚀至所述第三金属层的位置，以使所述第一金属层和所述第二金属层填充成型后均与所述第三金属层连接；
所述第一金属层和所述第二金属层填充成型后，所述空气间隙刻蚀成型之前，还包括：
将所述晶圆的正面减薄到第二设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的正面；
在所述晶圆的正面减薄后的区域涂覆键合材料形成键合材料层，所述键合材料层与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分齐平；
所述键合材料层涂覆完成后，在所述电介质层上刻蚀形成所述空气间隙；所述空气间隙刻蚀成型之后，还包括：
将所述键合材料层与制作有第四金属层的待键合部件连接，以使所述第一金属层和所述第二金属层与所述第四金属层连接。
可选的，在所述晶圆的正面刻蚀形成容纳孔之前，还包括：在所述晶圆的背面制作形成第三金属层，并将所述晶圆的正面减薄到第一设定厚度；
在刻蚀所述容纳孔、所述圆形孔及所述环形孔时，均刻蚀至所述第三金属层的位置，以使所述第一金属层和所述第二金属层填充成型后均与所述第三金属层连接；
所述第一金属层和所述第二金属层填充成型后，所述空气间隙刻蚀成型之前，还包括：
将所述晶圆的正面减薄到第二设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的正面；
所述晶圆的正面减薄到第二设定厚度之后，在所述电介质层上刻蚀形成所述空气间隙；所述空气间隙刻蚀成型之后，还包括：
在制作有第四金属层的待键合部件的表面，对应于所述晶圆的正面减薄后的区域涂覆键合材料形成键合材料层，所述键合材料层的厚度与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分的厚度相同；
将所述键合材料层与所述晶圆的正面减薄后的区域连接，以使所述第一金属层和所述第二金属层与所述第四金属层连接。
可选的，在晶圆的正面刻蚀形成容纳孔之前，还包括：将所述晶圆减薄到第三设定厚度；
所述第一金属层和所述第二金属层填充成型后，所述空气间隙刻蚀成型之前，还包括：
将所述晶圆的正面减薄到第四设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的正面；
在所述晶圆的正面减薄后的区域涂覆键合材料形成第一键合材料层，所述第一键合材料层与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分齐平；或在制作有第三金属层的第一待键合部件的表面，对应于所述晶圆的正面减薄后的区域涂覆键合材料形成第一键合材料层，所述第一键合材料层的厚度与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分的厚度相同；
将所述晶圆与制作有第三金属层的第一待键合部件通过所述第一键合材料层连接，以使所述第一金属层和所述第二金属层与所述第三金属层连接；
将所述晶圆的背面减薄到第五设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的背面；
在所述晶圆的背面减薄后的区域涂覆键合材料形成第二键合材料层，所述第二键合材料层与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的背面的部分齐平；
所述第二键合材料层涂覆完成后，在所述电介质层上刻蚀形成所述空气间隙；所述空气间隙刻蚀成型之后，还包括：
将所述第二键合材料层与制作有第四金属层的第二待键合部件连接，以使所述第一金属层和所述第二金属层与所述第四金属层连接。
可选的，在晶圆的正面刻蚀形成容纳孔之前，还包括：将所述晶圆减薄到第三设定厚度；
所述第一金属层和所述第二金属层填充成型后，所述空气间隙刻蚀成型之前，还包括：
将所述晶圆的正面减薄到第四设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的正面；
在所述晶圆的正面减薄后的区域涂覆键合材料形成第一键合材料层，所述第一键合材料层与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分齐平；或在制作有第三金属层的第一待键合部件的表面，对应于所述晶圆的正面减薄后的区域涂覆键合材料形成第一键合材料层，所述第一键合材料层的厚度与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分的厚度相同；
将所述晶圆与制作有第三金属层的第一待键合部件通过所述第一键合材料层连接，以使所述第一金属层和所述第二金属层与所述第三金属层连接；
将所述晶圆的背面减薄到第五设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的背面；
所述晶圆的背面减薄到第五设定厚度之后，在所述电介质层上刻蚀形成所述空气间隙；所述空气间隙刻蚀成型之后，还包括：
在制作有第四金属层的第二待键合部件的表面，对应于所述晶圆的背面减薄后的区域涂覆键合材料形成第二键合材料层，所述第二键合材料层的厚度与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的背面的部分的厚度相同；
将所述第二键合材料层与所述晶圆的背面减薄后的区域连接，以使所述第一金属层和所述第二金属层与所述第四金属层连接。
可选的，在至少两个电介质层上分别刻蚀形成截面呈扇环形的空气间隙，包括：
在其中两个电介质层刻蚀形成空气间隙；其中，在两个电介质层的其中一者刻蚀形成至少一个第一空气间隙，在另一者刻蚀形成至少一个第二空气间隙；
其中，第一空气间隙在晶圆所在的平面内的投影与容纳孔的圆心构建形成第一扇形，第二空气间隙在晶圆所在的平面内的投影与容纳孔的圆心构建形成第二扇形，第一扇形和第二扇形至少部分重合。
可选的，在两个电介质层的其中一者刻蚀形成至少一个第一空气间隙，在另一者刻蚀形成至少一个第二空气间隙，包括：
在两个电介质层的其中一者刻蚀形成沿第一方向对称设置的两个第一空气间隙，在另一者刻蚀形成沿第二方向对称设置的两个第二空气间隙；其中，第一方向与第二方向垂直。
可选的，第一扇形和第二扇形的重合部分所对应的圆心角为45°至50°。
本申请提供的TSV结构第一金属层传递信号，第二金属层接地屏蔽信号干扰，保证了TSV的传输性能。多个环状的电介质层上设有呈扇环形的空气间隙，可以降低整体的互联电容，缓解由于不同材料的热膨胀系数不匹配带来的热应力。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1所示为本申请一示例性实施例的TSV结构的结构示意图；
图2所示为本申请一示例性实施例的TSV结构的剖视图；
图3所示为图2的局部放大图；
图4所示为本申请一示例性实施例的封装结构的制备方法的流程图；
图5所示为本申请一示例性实施例的刻蚀容纳孔的晶圆的剖视图；
图6所示为本申请一示例性实施例的沉积第一绝缘层的封装结构的剖视图；
图7所示为本申请一示例性实施例的填充电介质的封装结构的剖视图；
图8所示为本申请一示例性实施例的刻蚀环形孔及圆形孔的封装结构的剖视图；
图9所示为本申请一示例性实施例的沉积第二绝缘层的封装结构的剖视图；
图10所示为本申请一示例性实施例的沉淀阻挡层的封装结构的剖视图；
图11所示为本申请一示例性实施例的沉淀种子层的封装结构的剖视图；
图12所示为本申请一示例性实施例的电镀导电金属的封装结构的剖视图；
图13所示为本申请一示例性实施例的沉积薄膜的容纳孔的剖视图；
图14所示为本申请一示例性实施例的涂覆光刻胶的容纳孔的剖视图；
图15所示为本申请一示例性实施例的曝光显影后的容纳孔的剖视图；
图16所示为本申请一示例性实施例的刻蚀部分薄膜的容纳孔的剖视图；
图17所示为本申请一示例性实施例的刻蚀部分晶圆的容纳孔的剖视图；
图18所示为本申请一示例性实施例的制作第三金属层的剖视图；
图19所示为本申请一示例性实施例的晶圆的正面减薄的剖视图；
图20所示为本申请一示例性实施例的第一金属层和第二金属层分别与第三金属层形成互联的剖视图；
图21所示为本申请一示例性实施例的第一金属层和第二金属层填充成型的剖视图；
图22所示为本申请一示例性实施例的晶圆的正面减薄到第二设定厚度的剖视图；
图23所示为本申请一示例性实施例的在晶圆正面涂覆键合材料的剖视图；
图24所示为本申请一示例性实施例的刻蚀形成空气间隙的剖视图；
图25所示为本申请一示例性实施例的键合材料层与待键合部件连接的剖视图；
图26所示为本申请一示例性实施例的在待键合部件的表面涂覆键合材料的剖视图；
图27所示为本申请一示例性实施例的键合材料层与晶圆的正面减薄后的区域连接的剖视图；
图28所示为本申请一示例性实施例的晶圆减薄到第三设定厚度之前的剖视图；
图29所示为本申请一示例性实施例的晶圆减薄到第三设定厚度的剖视图；
图30所示为本申请一示例性实施例的填充第一金属层和第二金属层的剖视图；
图31所示为本申请一示例性实施例的晶圆的正面减薄到第四设定厚度的剖视图；
图32所示为本申请一示例性实施例的在晶圆的正面涂覆键合材料的剖视图；
图33所示为本申请一示例性实施例的晶圆与第一待键合部件通过键合材料连接的剖视图；
图34所示为本申请一示例性实施例的晶圆的背面减薄到第五设定厚度的剖视图；
图35所示为本申请一示例性实施例的在晶圆的背面涂覆键合材料的剖视图；
图36所示为本申请一示例性实施例的刻蚀形成空气间隙的剖视图；
图37所示为本申请一示例性实施例的连接第二键合材料层和第二待键合部件的的剖视图；
图38所示为本申请一示例性实施例的在第二待键合部件的表面涂覆键合材料的剖视图；
图39所示为本申请一示例性实施例的连接第二键合材料层与晶圆的背面减薄后的区域的剖视图；
图40所示为本申请一示例性实施例的减薄后的晶圆的剖视图；
图41所示为本申请一示例性实施例的晶圆键合在第一载板的剖视图；
图42所示为本申请一示例性实施例的晶圆在第一载板上完成TSV结构的制备的剖视图；
图43所示为本申请一示例性实施例的第一待键合部件和晶圆键合的剖视图；
图44所示为本申请一示例性实施例的第一待键合部件键合在第二载板的剖视图；
图45所示为本申请一示例性实施例的第一载板去除后的剖视图；
图46所示为本申请一示例性实施例的第二待键合部件与晶圆键合的剖视图；
图47所示为本申请一示例性实施例的第二载板去除后的剖视图。
附图标记：
1、TSV结构；2、晶圆；3、容纳孔；4、第一金属层；5、第二金属层；6、电介质层；6A、电介质结构；7、绝缘层；8、空气间隙；9、阻挡层；10、种子层；11、光刻胶；12、圆形孔；13、环形孔；15、薄膜；60、第一电介质层；61、第二电介质层；70、第一绝缘层；71、第二绝缘层；80、第一空气间隙；81、第二空气间隙；21、第三金属层；22、键合材料层；23、第一键合材料层；24、第一待键合部件；25、第二键合材料层；26、第二待键合部件；90、待键合部件；91、第四金属层。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请提供一种TSV结构及其制备方法。下面结合附图，对本申请的TSV结构及其制备方法进行详细说明。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互组合。
参考图1至图3所示，TSV结构1包括晶圆2。晶圆2的正面开设有容纳孔3，容纳孔3的中部设有呈圆柱形的第一金属层4。沿容纳孔3的径向，晶圆2和第一金属层4之间设有与第一金属层4同轴的至少一个截面呈环形的第二金属层5。晶圆2与相邻的第二金属层5之间、相邻的两个第二金属层5之间、第一金属层4与相邻的第二金属层5之间均设有截面呈环形的电介质层6。电介质层6与晶圆2之间、电介质层6与第二金属层5之间、电介质层6与第一金属层4之间均设有截面呈环形的绝缘层7。至少两个电介质层6设有截面呈扇环形的空气间隙8。可选地，晶圆2可以是硅基体，电介质层的电介质材料可以包括SU-8及其他有机材料。
如此，本申请的TSV结构1，其中，容纳孔3的中部的圆柱形第一金属层4用于传递信号，与第一金属层4同轴的环形第二金属层5接地用于屏蔽信号干扰，保证了TSV结构1的传输性能。多个环状的电介质层6上设有呈扇环形的空气间隙8，可以降低整体的互联电容，缓解由于不同材料的热膨胀系数不匹配带来的热应力。如此，形成同轴双层气隙TSV结构，具有屏蔽信号干扰的特点，气隙可以减少整体互连电容，双层气隙在减小热应力的同时也保证了铜的径向稳定性。
在一些实施例中，绝缘层7包括设置于电介质层6与晶圆2之间的第一绝缘层70和设置于电介质层6与第二金属层5之间及电介质层6与第一金属层4之间的第二绝缘层71。可以理解的，TSV结构1包括在晶圆2的容纳孔3上依次加工的第一绝缘层70、电介质层6、第二绝缘层71、第一金属层4、第二金属层5和空气间隙8。可选地，第一绝缘层和第二绝缘层的绝缘材料可以是无机物绝缘材料或者有机绝缘材料。所述无机物绝缘材料包括氧化物、氮化物、碳化物及氮氧化物。第一绝缘层和第二绝缘层的绝缘材料还可以是氧化硅、氮化硅及聚酰亚胺中的任意一种。
在一些实施例中，第二金属层5为一个，电介质层6包括第一电介质层60和第二电介质层61，第一电介质层60位于晶圆2和第二金属层5之间，第二电介质层61位于第一金属层4和第二金属层5之间。第一电介质层60和第二电介质层61均设有空气间隙。第一电介质层60和第二电介质层61为同轴的环状结构，其中第一电介质层60设置于晶圆2和第二金属层5之间，第二电介质层61设置于第一金属层4和第二金属层5之间，用于在制备TSV结构1时对电镀的导电金属起到缓冲支撑的作用。空气间隙8设置于第一电介质层60和第二电介质层61上，形成同轴的两层空气间隙8，从而起到降低整体的互联电容的作用，并且可以缓解热膨胀系数不匹配给TSV结构1带来的热应力，此外，相比于单层空气间隙结构，两层空气间隙8的缓冲能力更强。
在一些实施例中，空气间隙8包括至少一个第一空气间隙80和至少一个第二空气间隙81，第一空气间隙80设于第一电介质层60，第二空气间隙81设于第二电介质层61。第一空气间隙80在晶圆2所在的平面内的投影与容纳孔3的圆心构建形成第一扇形，第二空气间隙81在晶圆2所在的平面内的投影与容纳孔3的圆心构建形成第二扇形，第一扇形和第二扇形至少部分重合。第一空气间隙80的两侧边延长与容纳孔3的圆心连接形成第一扇形，第二空气间隙81的两侧边延长与容纳孔3的圆心连接形成第二扇形。第一扇形和第二扇形部分重合，可以更好的缓解热膨胀系数不匹配给TSV结构1带来的热应力。
在一些实施例中，第一空气间隙80为多个，沿圆周均匀排布。第二空气间隙81为多个，沿圆周均匀排布。沿圆周均匀排布的多个第一空气间隙80和第二空气间隙81可以保证TSV结构1的径向稳定性。
具体地，在本申请的实施例中，第一空气间隙80为两个，沿第一方向X1对称设置；第二空气间隙81为两个，沿第二方向X2对称设置。第一方向X1与第二方向X2垂直。第一方向X1和第二方向X2分别为方形的晶圆2的两条对角线，如此设置，对称的两个第一空气间隙80和两个第二空气间隙81结构简单，同时可以保证TSV结构1的径向稳定性。
优选的，第一扇形和第二扇形的重合部分所对应的圆心角为45°至50°。在一些实施例中，第一扇形和第二扇形的重合部分所对应的圆心角可以是45°或46°或47°或48°或49°或50°。如此设置两个第一空气间隙80和两个第二空气间隙81的位置设置合适，可以避免重合角度过大造成的支撑不稳的问题，此外，可以提升缓解热膨胀系数不匹配给硅基体带来的热应力的能力。
在一些实施例中，电介质层6与第二金属层5之间、电介质层6与第一金属层4之间均设有截面呈环形的绝缘层7、阻挡层9以及种子层10，阻挡层9位于绝缘层7和种子层10之间，绝缘层7相比于种子层10靠近电介质层6设置。具体的，第一电介质层60和第二金属层5之间设有第二绝缘层71、阻挡层9以及种子层10，第二电介质层61和第二金属层5之间设有第二绝缘层71、阻挡层9以及种子层10，第二电介质层61和第一金属层4之间设有第二绝缘层71、阻挡层9以及种子层10。阻挡层9用于阻挡第一金属层4和第二金属层5的导电金属扩散，种子层10的设置可以方便进行电镀。
在另一些实施例中，电介质层6与第二金属层5之间、电介质层6与第一金属层4之间均设有截面呈环形的绝缘层7、扩散粘附层、阻挡层9以及种子层10，阻挡层9位于绝缘层7和种子层10之间，扩散粘附层位于绝缘层7和阻挡层9之间，绝缘层7相比于种子层10靠近电介质层设置。具体的，第一电介质层60和第二金属层5之间设有第二绝缘层71、扩散粘附层、阻挡层9以及种子层10，第二电介质层61和第二金属层5之间设有第二绝缘层71、扩散粘附层、阻挡层9以及种子层10，第二电介质层61和第一金属层4之间设有第二绝缘层71、扩散粘附层、阻挡层9以及种子层10。当阻挡层9和绝缘层7之间的粘附性不能满足要求，可以在阻挡层9和绝缘层7之间沉淀一层扩散粘附层，如此设置，可以增强阻挡层9和绝缘层7之间的粘附性。
参考图1至图12所示，本申请还提供一种TSV结构1的制备方法，可用于制备上述实施例和实施方式所述的TSV结构1。如图4所示，该方法至少包括以下步骤：
步骤100中：在晶圆2的正面刻蚀形成容纳孔3，如图5所示；
步骤101中：在容纳孔3的内侧壁上沉积第一绝缘层70，如图6所示；
步骤102中：在容纳孔3内填充电介质材料形成电介质结构6A，如图7所示；
步骤103中：在电介质结构6A的中部刻蚀形成圆形孔12，以及在电介质结构6A上沿容纳孔3的径向刻蚀形成与圆形孔12同轴的至少一个环形孔13，从而将电介质分隔为多个截面呈环形的电介质层6，如图8所示；
步骤104中：在圆形孔12和各环形孔13的内侧壁上沉积第二绝缘层71，如图9所示；
步骤105中：在圆形孔12内填充金属材料形成第一金属层4，以及在各环形孔13内填充金属材料形成第二金属层5，如图12所示；
步骤106中：在至少两个电介质层6上分别刻蚀形成截面呈扇环形的空气间隙8，如图2所示。
封装结构的制备方法包括在晶圆2的容纳孔3上依次加工的第一绝缘层70、电介质层6、第二绝缘层71、第一金属层4、第二金属层5和空气间隙8。其中，容纳孔3的中部的圆柱形第一金属层4用于传递信号，与第一金属层4同轴的环形第二金属层5接地用于屏蔽信号干扰，保证了TSV结构1的传输性能。多个环状的电介质层6上设有呈扇环形的空气间隙8，可以降低整体的互联电容，缓解由于不同材料的热膨胀系数不匹配带来的热应力。
具体地，在步骤100中，在晶圆2的正面刻蚀形成容纳孔3，包括：对晶圆2进行预处理以便后续在容纳孔3的内侧壁进行加工。
步骤101中，在所述容纳孔3的内侧壁上覆盖第一绝缘层70。参考图6，在晶圆2的容纳孔3的内侧壁，通过粘附、涂覆、热氧化或者沉积绝缘材料，从而形成第一绝缘层70。在本申请的实施例中，第一绝缘层70采用化学气相沉积来完成氧化硅制备。
步骤102中：在第一绝缘层70内填充电介质形成电介质结构6A。参考图7，在第一绝缘层70的内部填充电介质材料，以便后续进行刻蚀形成缓冲支撑的电介质层6。
步骤103中：在电介质结构6A的中部刻蚀形成圆形孔12，以及在电介质结构6A上沿容纳孔3的径向刻蚀形成与圆形孔12同轴的至少一个环形孔13，从而将电介质分隔为多个截面呈环形的电介质层6。如图8所示，在容纳孔3的圆心刻蚀电介质材料形成圆形孔12，在圆形孔12和第一绝缘层70之间刻蚀电介质材料形成与圆形孔12同轴的环形孔13。刻蚀后形成同轴的两个环形电介质层6。靠近第一绝缘层70的为第一电介质层60，靠近容纳孔3的圆心的为第二电介质层61，第一电介质层60和第二电介质层61对后续填充的导电金属起到缓冲支撑作用。
步骤104中：在圆形孔12和各环形孔13的内侧壁上覆盖第二绝缘层71。参考图9，在环形孔13及圆形孔12的内侧壁通过粘附、涂覆、热氧化或者沉积绝缘材料，形成第二绝缘层71。第二绝缘层71的制备工艺和材料可以和第一绝缘层70选择相同或者不同，本申请对此不作限制。在本申请的实施例中，第一绝缘层70和第二绝缘层71均为采用化学气相沉积来完成氧化硅制备。
在步骤105在圆形孔12内填充金属形成第一金属层4，以及在各环形孔13内填充金属形成第二金属层5之前，在第二绝缘层71的内侧壁依次覆盖阻挡层9和种子层10，如图10和图11所示，或者在第二绝缘层71的内侧壁依次覆盖扩散粘附层、阻挡层9和种子层10。阻挡层9用于阻挡第一金属层4和第二金属层5的导电金属扩散，扩散粘附层用于提高第二绝缘层71和阻挡层9之间的粘附性，种子层10的设置可以方便电镀导电金属。在本申请的实施例中，扩散粘附层和阻挡层9可以采用不同的方法制造，例如：金属有机化学气相沉积工艺、化学气相沉积工艺、物理气相沉积法和原子层沉积工艺，扩散黏附层和阻挡层9的材料可以是钛（Ti）、氮化钛(TiN)、钨化钛(TiW)、钽(Ta)、氮化钽(TaN)的一种或几种，或其他氧化物，例如氮氧化硅。种子层10的制备方法包括物理气相沉积法制造的铜（Cu）、化学气相沉积工艺或原子层沉积工艺制造的钴（Co）或者钌（Ru），如此设置，保证了种子层10具有良好的导电性。其中对于孔径较大的容纳孔3，可直接通过磁控溅射制作种子层10，而孔径较小的容纳孔3则可用物理气相沉积制作种子层。
步骤105中：在圆形孔12内填充金属形成第一金属层4，以及在各环形孔13内填充金属形成第二金属层5。如图12所示，在种子层10的内部通过电镀填充金属铜，以形成圆柱形的第一金属层4和与第一金属层4同轴的环形第二金属层5，第一金属层4用于传递信号，第二金属层5接地用于屏蔽信号干扰，保证了TSV结构1的传输性能。
步骤106中：在至少两个电介质层6上分别刻蚀形成截面呈扇环形的空气间隙8。在多个环状的电介质层6上设有呈扇环形的空气间隙8，可以降低整体的互联电容，缓解由于不同材料的热膨胀系数不匹配带来的热应力。
如图2和图3所示，步骤106在至少两个电介质层6上分别刻蚀形成截面呈扇环形的空气间隙8，包括：在其中两个电介质层6刻蚀形成空气间隙8；其中，在两个电介质层6的其中一者刻蚀形成至少一个第一空气间隙80，在另一者刻蚀形成至少一个第二空气间隙81。其中，第一空气间隙80在晶圆2所在的平面内的投影与容纳孔3的圆心构建形成第一扇形，第二空气间隙81在晶圆2所在的平面内的投影与容纳孔3的圆心构建形成第二扇形，第一扇形和第二扇形至少部分重合。第一空气间隙80的两侧边延长与容纳孔3的圆心连接形成第一扇形，第二空气间隙81的两侧边延长与容纳孔3的圆心连接形成第二扇形。第一扇形和第二扇形部分重合，可以更好的缓解热膨胀系数不匹配给TSV结构1带来的热应力。
在一些实施例中，在两个电介质层6的其中一者刻蚀形成至少一个第一空气间隙，在另一者刻蚀形成至少一个第二空气间隙，包括：
在两个电介质层6的其中一者刻蚀形成沿第一方向X1对称设置的两个第一空气间隙80，在另一者刻蚀形成沿第二方向X2对称设置的两个第二空气间隙81。其中，第一方向X1与第二方向X2垂直。在本申请的实施例中，第一空气间隙80设置于第一电介质层60上，第二空气间隙81设置于第二电介质层61上。第一方向X1和第二方向X2分别为方形的晶圆2的两条对角线，如此设置，对称的两个第一空气间隙80和两个第二空气间隙81结构简单，同时可以保证TSV结构1的径向稳定性。
优选的，第一扇形和第二扇形的重合部分所对应的圆心角为45°至50°。在一些实施例中，第一扇形和第二扇形的重合部分所对应的圆心角可以是45°或46°或47°或48°或49°或50°。如此设置两个第一空气间隙80和两个第二空气间隙81的位置设置合适，可以避免重合角度过大造成的支撑不稳的问题，此外，可以提升缓解热膨胀系数不匹配给硅基体带来的热应力的能力。
在步骤106在至少两个电介质层6上分别刻蚀形成截面呈扇环形的空气间隙8之后，可以采用化学机械抛光去除TSV结构1的表面残留的材料及损伤层，完成具有热应力低、电性能较好等优点的TSV结构1的制备。
参考图5及图13至图17，步骤100中在晶圆2的正面刻蚀形成容纳孔3，还包括：在晶圆2的正面表面沉积薄膜15，如图13所示，薄膜15的材料可以是氧化物，或使氧化物、碳化物、氮氧化物等有绝缘能力的薄膜，或无机物、有机高分子材料、半导体材料、金属材料或陶瓷材料等薄膜。在晶圆2的薄膜15上涂覆光刻胶11，如图14所示。对光刻胶11曝光显影，显露出容纳孔3的区域，如图15所示。采用湿法刻蚀或者等离子体干法刻蚀对容纳孔3区域的薄膜15进行非等向刻蚀处理，对容纳孔3区域的薄膜15施加等离子体射频激励电压产生等离子体，以图形化的光刻胶11作为掩膜刻蚀下方的薄膜15，如图16所示。对晶圆2进行刻蚀刻出容纳孔3，完成晶圆2的正面刻蚀形成容纳孔3，如图17所示。
可以理解的，本申请的TSV结构是在硅晶圆上制作的，但是尺寸越大的晶圆，厚度越厚，比如12inch的晶圆，厚度大概是775um，深硅刻蚀是没办法刻蚀这么深的，只能100um左右，所以在晶圆的正面刻蚀形成容纳孔之前，还需要将硅晶圆减薄到100um左右，以满足后续的开孔设计要求。进一步地，本申请的TSV结构在器件中一般是起到垂直互连的作用，因此，TSV结构完成后还需要和器件的其他键合部件进行键合连接。下面结合附图，对本申请的TSV结构的键合工艺进行介绍。
参见图18至图25所示，在第一种实施方式中，上述步骤S100，在晶圆2的正面刻蚀形成容纳孔3之前，还可以包括：在晶圆2的背面制作形成第三金属层21，如图18所示。并将晶圆2的正面减薄到第一设定厚度，如图19所示。
相应地，在刻蚀容纳孔3、圆形孔12及环形孔13时，均刻蚀至第三金属层21的位置，以使第一金属层4和第二金属层5填充成型后能够均与第三金属层21连接形成互联，如图20所示。
接着，第一金属层4和第二金属层5填充成型后，如图21所示。空气间隙8刻蚀成型之前，还包括：
将晶圆2的正面减薄回刻到第二设定厚度，使各电介质层6、第一金属层4及第二金属层5部分凸出于晶圆2的正面，如图22所示。
在晶圆2的正面减薄后的区域涂覆键合材料形成键合材料层22，键合材料层22与电介质层6、第一金属层4及第二金属层5凸出于晶圆2的正面的部分齐平，如图23所示。
键合材料层22涂覆完成后，在各电介质层6上刻蚀形成空气间隙8，如图24所示。空气间隙8刻蚀成型之后，还包括：
将键合材料层22与制作有第四金属层91的待键合部件90连接，以使第一金属层4和第二金属层5与第四金属层91连接形成互联，如图25所示。
可选地，在晶圆2的正面减薄后的区域涂覆键合材料形成键合材料层22，可以包括：先在晶圆2的正面全部涂覆一定厚度的键合材料，然后慢慢减薄键合材料，直到对应电介质层6、第一金属层4和第二金属层5的区域的键合材料全部去除，露出电介质层6、第一金属层4和第二金属层5，从而在对应于晶圆2的正面减薄后的区域形成键合材料层22。
参见图18至图22、图24、图26及图27所示，在第二种实施方式中，上述步骤S100，在晶圆2的正面刻蚀形成容纳孔3之前，还可以包括：在晶圆2的背面制作形成第三金属层21，如图18所示。并将晶圆2的正面减薄到第一设定厚度，如图19所示。
在刻蚀容纳孔3、圆形孔12及环形孔13时，均刻蚀至第三金属层21的位置，以使第一金属层4和第二金属层5填充成型后能够均与第三金属层21连接形成互联，如图20所示。
第一金属层4和第二金属层5填充成型后，如图21所示。空气间隙8刻蚀成型之前，还包括：
将晶圆2的正面减薄回刻到第二设定厚度，使各电介质层6、第一金属层4及第二金属层5部分凸出于晶圆2的正面，如图22所示。
晶圆2的正面减薄到第二设定厚度之后，在各电介质层6上刻蚀形成空气间隙8，如图24所示。空气间隙8刻蚀成型之后，还包括：
（1）在制作有第四金属层91的待键合部件90的表面，对应于晶圆2的正面减薄后的区域涂覆键合材料形成键合材料层22，键合材料层22的厚度与电介质层6、第一金属层4及第二金属层5凸出于晶圆2的正面的部分的厚度相同，如图26所示。
（2）将键合材料层22与晶圆2的正面减薄后的区域连接，以使第一金属层4和第二金属层5与第四金属层91连接形成互联，如图27所示。
可选地，在制作有第四金属层91的待键合部件90的表面，对应于晶圆2的正面减薄后的区域涂覆键合材料形成键合材料层22，可以包括：先在待键合部件90的表面全部涂覆一定厚度的键合材料，然后把要金属接触的部分刻蚀开，也即将键合材料层22上对应于电介质层6、第一金属层4及第二金属层5区域的键合材料刻蚀开，露出一部分第四金属层91用于互联。
可以理解的，第一种实施方式和第二种实施方式的区别在于，键合待键合部件时，第一种实施方式是将键合材料涂覆在晶圆上，所以需要在刻蚀形成空气间隙之前进行涂覆。第二种实施方式是将键合材料涂覆在待键合部件上，所以不影响刻蚀形成空气间隙。需要说明的是，第三金属层21和第四金属层91可以是比如栅极、多层金属走线等等。
参见图28至图37所示，在第三种实施方式中，上述步骤S100，在晶圆2的正面刻蚀形成容纳孔3之前，还可以包括：将晶圆2减薄到第三设定厚度，如图28和图29所示。
第一金属层4和第二金属层5填充成型后，如图30所示。空气间隙8刻蚀成型之前，还包括：
（1）将晶圆2的正面减薄到第四设定厚度，使电介质层6、第一金属层4及第二金属层5部分凸出于晶圆2的正面，如图31所示。
（2）在晶圆2的正面减薄后的区域涂覆键合材料形成第一键合材料层23，第一键合材料层23与电介质层6、第一金属层4及第二金属层5凸出于晶圆2的正面的部分齐平，如图32所示。或者，在制作有第三金属层21的第一待键合部件24的表面，对应于晶圆2的正面减薄后的区域涂覆键合材料形成第一键合材料层23，第一键合材料层23的厚度与电介质层6、第一金属层4及第二金属层5凸出于晶圆2的正面的部分的厚度相同。
（3）将晶圆2与制作有第三金属层21的第一待键合部件24通过第一键合材料层23连接，以使第一金属层4和第二金属层5与第三金属层21连接形成互联，如图33所示。
（4）将晶圆2的背面减薄到第五设定厚度，使电介质层6、第一金属层4及第二金属层5部分凸出于晶圆2的背面，如图34所示。
（5）在晶圆2的背面减薄后的区域涂覆键合材料形成第二键合材料层25，第二键合材料层与电介质层6、第一金属层4及第二金属层5凸出于晶圆2的背面的部分齐平，如图35所示。
（5）第二键合材料层25涂覆完成后，在电介质层6上刻蚀形成空气间隙8，如图36所示。空气间隙8刻蚀成型之后，还包括：将第二键合材料层25与制作有第四金属层91的第二待键合部件26连接，以使第一金属层4和第二金属层5与第四金属层91连接形成互联，如图37所示。
可选地，在晶圆2的背面减薄后的区域涂覆键合材料形成第二键合材料层25，可以包括：先在晶圆2的背面全部涂覆一定厚度的键合材料，然后慢慢减薄键合材料，直到对应电介质层6、第一金属层4和第二金属层5的区域的键合材料全部去除，露出电介质层6、第一金属层4和第二金属层5，从而在对应于晶圆2的背面减薄后的区域形成第二键合材料层25。
参见图28至图36、图38及图39所示，在第四种实施方式中，上述步骤S100，在晶圆2的正面刻蚀形成容纳孔3之前，还可以包括：将晶圆2减薄到第三设定厚度，如图28和图29所示。
第一金属层4和第二金属层5填充成型后，如图30所示。空气间隙8刻蚀成型之前，还包括：
（1）将晶圆的正面减薄到第四设定厚度，使电介质层6、第一金属层4及第二金属层5部分凸出于晶圆2的正面，如图31所示。
（2）在晶圆2的正面减薄后的区域涂覆键合材料形成第一键合材料层23，第一键合材料层23与电介质层6、第一金属层4及第二金属层5凸出于晶圆2的正面的部分齐平，如图32所示。或者，在制作有第三金属层21的第一待键合部件24的表面，对应于晶圆2的正面减薄后的区域涂覆键合材料形成第一键合材料层23，第一键合材料层23的厚度与电介质层6、第一金属层4及第二金属层5凸出于晶圆2的正面的部分的厚度相同。
（3）将晶圆2与制作有第三金属层21的第一待键合部件24通过第一键合材料层23连接，以使第一金属层4和第二金属层5与第三金属层21连接，如图33所示。
（4）将晶圆2的背面减薄到第五设定厚度，使电介质层6、第一金属层4及第二金属层5部分凸出于晶圆2的背面，如图34所示。
（5）将晶圆2的背面减薄到第五设定厚度之后，在电介质层6上刻蚀形成空气间隙8，如图36所示。空气间隙8刻蚀成型之后，还包括：
在制作有第四金属层91的第二待键合部件26的表面，对应于晶圆2的背面减薄后的区域涂覆键合材料形成第二键合材料层25，第二键合材料层25的厚度与电介质层6、第一金属层4及第二金属层5凸出于晶圆2的背面的部分的厚度相同，如图38所示。
将第二键合材料层25与晶圆2的背面减薄后的区域连接，以使第一金属层4和第二金属层5与第四金属层91连接形成互联，如图39所示。
可选地，在制作有第四金属层91的第二待键合部件26的表面，对应于晶圆2的背面减薄后的区域涂覆键合材料形成第二键合材料层25，可以包括：先在第二待键合部件26的表面全部涂覆一定厚度的键合材料，然后把要金属接触的部分刻蚀开，也即将第二键合材料层25上对应于电介质层6、第一金属层4及第二金属层5区域的键合材料刻蚀开，露出一部分第四金属层91用于互联。
可以理解的，第三种实施方式和第四种实施方式的区别在于，键合第二待键合部件26时，第三种实施方式是将键合材料涂覆在晶圆2上，所以需要在刻蚀形成空气间隙8之前进行涂覆。第四种实施方式是将键合材料涂覆在第二待键合部件26上，所以不影响刻蚀形成空气间隙8。
需要说明的是，上述四种实施方式的制造过程中，所述的第一设定厚度、第二设定厚度、第三设定厚度、第四设定厚度和第五设定厚度可以根据实际需要设置，大致在100μm左右，能够满足深硅刻蚀的要求即可，本申请对此不作限制。此外，减薄后的晶圆2的厚度如果太薄制作过程中较易碎，晶圆2可以是放在额外的载板上进行操作。
结合图40至图47所示，以上述第三种实施方式为例，可以将减薄后的晶圆2，如图40所示，临时键合在第一载板99上，如图41所示。然后进行后续的TSV结构制程，如图42所示。TSV结构成型以及第一待键合部件24和晶圆2键合完成后，如图43所示，可以在第一待键合部件24上临时键合在第二载板98，如图44所示，并将第一载板99去除，如图45所示。然后进行第二待键合部件26的键合工序。第二待键合部件26与晶圆2键合完成后，如图46所示，可以将第二载板98去除，如图47所示。
本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (12)

1.一种TSV结构，其特征在于，包括：
晶圆，所述晶圆的正面开设有容纳孔，所述容纳孔的中部设有呈圆柱形的第一金属层；沿所述容纳孔的径向，所述晶圆和所述第一金属层之间设有与所述第一金属层同轴的截面呈环形的第二金属层；
所述晶圆与所述第二金属层之间设有截面呈环形的第一电介质层，所述第一金属层与所述第二金属层之间设有截面呈环形的第二电介质层；
所述第一电介质层与所述晶圆之间、所述第一电介质层与所述第二金属层之间、所述第二电介质层与所述第一金属层之间均设有截面呈环形的绝缘层；
所述第一电介质层和所述第二电介质层设有截面呈扇环形的空气间隙，所述空气间隙包括两个第一空气间隙和两个第二空气间隙，所述第一空气间隙设于所述第一电介质层，所述第二空气间隙设于所述第二电介质层，两个所述第一空气间隙沿第一方向对称设置，两个所述第二空气间隙沿第二方向对称设置，所述第一方向与所述第二方向垂直；所述第一空气间隙在所述晶圆所在的平面内的投影与所述容纳孔的圆心构建形成第一扇形，所述第二空气间隙在所述晶圆所在的平面内的投影与所述容纳孔的圆心构建形成第二扇形，所述第一扇形和所述第二扇形至少部分重合。
2.根据权利要求1所述的TSV结构，其特征在于，所述第一扇形和所述第二扇形的重合部分所对应的圆心角为45°至50°。
3.根据权利要求1所述的TSV结构，其特征在于，所述电介质层与所述第二金属层之间、所述电介质层与所述第一金属层之间均设有截面呈环形的绝缘层、阻挡层以及种子层，所述阻挡层位于所述绝缘层和所述种子层之间，所述绝缘层相比于所述种子层靠近所述电介质层设置。
4.根据权利要求1所述的TSV结构，其特征在于，所述电介质层与所述第二金属层之间、所述电介质层与所述第一金属层之间均设有截面呈环形的绝缘层、扩散粘附层、阻挡层以及种子层，所述阻挡层位于所述绝缘层和所述种子层之间，所述扩散粘附层位于所述绝缘层和所述阻挡层之间，所述绝缘层相比于所述种子层靠近所述电介质层设置。
5.一种封装结构的制备方法，其特征在于，包括以下步骤：
在晶圆的正面刻蚀形成容纳孔；
在所述容纳孔的内侧壁上沉积第一绝缘层；
在所述容纳孔内填充电介质材料形成电介质结构；
在所述电介质结构的中部刻蚀形成圆形孔，以及在所述电介质结构上沿所述容纳孔的径向刻蚀形成与所述圆形孔同轴的一个环形孔，从而将所述电介质分隔为截面呈环形的第一电介质层和第二电介质层；
在所述圆形孔和各所述环形孔的内侧壁上沉积第二绝缘层；
在所述圆形孔内填充金属材料形成第一金属层，以及在各所述环形孔内填充金属材料形成第二金属层；
在所述第一电介质层上刻蚀形成截面呈扇环形的两个第一空气间隙，在所述第二电介质层上刻蚀形成截面呈扇环形的两个第二空气间隙，两个所述第一空气间隙沿第一方向对称设置，两个所述第二空气间隙沿第二方向对称设置，所述第一方向与所述第二方向垂直；所述第一空气间隙在所述晶圆所在的平面内的投影与所述容纳孔的圆心构建形成第一扇形，所述第二空气间隙在所述晶圆所在的平面内的投影与所述容纳孔的圆心构建形成第二扇形，所述第一扇形和所述第二扇形至少部分重合。
6.根据权利要求5所述的封装结构的制备方法，其特征在于，在所述晶圆的正面刻蚀形成容纳孔之前，还包括：在所述晶圆的背面制作形成第三金属层，并将所述晶圆的正面减薄到第一设定厚度；
在刻蚀所述容纳孔、所述圆形孔及所述环形孔时，均刻蚀至所述第三金属层的位置，以使所述第一金属层和所述第二金属层填充成型后均与所述第三金属层连接；
所述第一金属层和所述第二金属层填充成型后，所述空气间隙刻蚀成型之前，还包括：
将所述晶圆的正面减薄到第二设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的正面；
在所述晶圆的正面减薄后的区域涂覆键合材料形成键合材料层，所述键合材料层与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分齐平；
所述键合材料层涂覆完成后，在所述电介质层上刻蚀形成所述空气间隙；所述空气间隙刻蚀成型之后，还包括：
将所述键合材料层与制作有第四金属层的待键合部件连接，以使所述第一金属层和所述第二金属层与所述第四金属层连接。
7.根据权利要求5所述的封装结构的制备方法，其特征在于，在所述晶圆的正面刻蚀形成容纳孔之前，还包括：在所述晶圆的背面制作形成第三金属层，并将所述晶圆的正面减薄到第一设定厚度；
在刻蚀所述容纳孔、所述圆形孔及所述环形孔时，均刻蚀至所述第三金属层的位置，以使所述第一金属层和所述第二金属层填充成型后均与所述第三金属层连接；
所述第一金属层和所述第二金属层填充成型后，所述空气间隙刻蚀成型之前，还包括：
将所述晶圆的正面减薄到第二设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的正面；
所述晶圆的正面减薄到第二设定厚度之后，在所述电介质层上刻蚀形成所述空气间隙；所述空气间隙刻蚀成型之后，还包括：
在制作有第四金属层的待键合部件的表面，对应于所述晶圆的正面减薄后的区域涂覆键合材料形成键合材料层，所述键合材料层的厚度与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分的厚度相同；
将所述键合材料层与所述晶圆的正面减薄后的区域连接，以使所述第一金属层和所述第二金属层与所述第四金属层连接。
8.根据权利要求5所述的封装结构的制备方法，其特征在于，在晶圆的正面刻蚀形成容纳孔之前，还包括：将所述晶圆减薄到第三设定厚度；
所述第一金属层和所述第二金属层填充成型后，所述空气间隙刻蚀成型之前，还包括：
将所述晶圆的正面减薄到第四设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的正面；
在所述晶圆的正面减薄后的区域涂覆键合材料形成第一键合材料层，所述第一键合材料层与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分齐平；或在制作有第三金属层的第一待键合部件的表面，对应于所述晶圆的正面减薄后的区域涂覆键合材料形成第一键合材料层，所述第一键合材料层的厚度与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分的厚度相同；
将所述晶圆与制作有第三金属层的第一待键合部件通过所述第一键合材料层连接，以使所述第一金属层和所述第二金属层与所述第三金属层连接；
将所述晶圆的背面减薄到第五设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的背面；
在所述晶圆的背面减薄后的区域涂覆键合材料形成第二键合材料层，所述第二键合材料层与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的背面的部分齐平；
所述第二键合材料层涂覆完成后，在所述电介质层上刻蚀形成所述空气间隙；所述空气间隙刻蚀成型之后，还包括：
将所述第二键合材料层与制作有第四金属层的第二待键合部件连接，以使所述第一金属层和所述第二金属层与所述第四金属层连接。
9.根据权利要求5所述的封装结构的制备方法，其特征在于，在晶圆的正面刻蚀形成容纳孔之前，还包括：将所述晶圆减薄到第三设定厚度；
所述第一金属层和所述第二金属层填充成型后，所述空气间隙刻蚀成型之前，还包括：
将所述晶圆的正面减薄到第四设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的正面；
在所述晶圆的正面减薄后的区域涂覆键合材料形成第一键合材料层，所述第一键合材料层与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分齐平；或在制作有第三金属层的第一待键合部件的表面，对应于所述晶圆的正面减薄后的区域涂覆键合材料形成第一键合材料层，所述第一键合材料层的厚度与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的正面的部分的厚度相同；
将所述晶圆与制作有第三金属层的第一待键合部件通过所述第一键合材料层连接，以使所述第一金属层和所述第二金属层与所述第三金属层连接；
将所述晶圆的背面减薄到第五设定厚度，使所述电介质层、所述第一金属层及所述第二金属层部分凸出于所述晶圆的背面；
所述晶圆的背面减薄到第五设定厚度之后，在所述电介质层上刻蚀形成所述空气间隙；所述空气间隙刻蚀成型之后，还包括：
在制作有第四金属层的第二待键合部件的表面，对应于所述晶圆的背面减薄后的区域涂覆键合材料形成第二键合材料层，所述第二键合材料层的厚度与所述电介质层、所述第一金属层及所述第二金属层凸出于所述晶圆的背面的部分的厚度相同；
将所述第二键合材料层与所述晶圆的背面减薄后的区域连接，以使所述第一金属层和所述第二金属层与所述第四金属层连接。
10.根据权利要求5所述的封装结构的制备方法，其特征在于，在至少两个所述电介质层上分别刻蚀形成截面呈扇环形的空气间隙，包括：
在其中两个所述电介质层刻蚀形成所述空气间隙；其中，在两个所述电介质层的其中一者刻蚀形成至少一个第一空气间隙，在另一者刻蚀形成至少一个第二空气间隙；
其中，所述第一空气间隙在所述晶圆所在的平面内的投影与所述容纳孔的圆心构建形成第一扇形，所述第二空气间隙在所述晶圆所在的平面内的投影与所述容纳孔的圆心构建形成第二扇形，所述第一扇形和所述第二扇形至少部分重合。
11.根据权利要求10所述的封装结构的制备方法，其特征在于，在两个所述电介质层的其中一者刻蚀形成至少一个第一空气间隙，在另一者刻蚀形成至少一个第二空气间隙，包括：
在两个所述电介质层的其中一者刻蚀形成沿第一方向对称设置的两个所述第一空气间隙，在另一者刻蚀形成沿第二方向对称设置的两个所述第二空气间隙；其中，所述第一方向与所述第二方向垂直。
12.根据权利要求11所述的封装结构的制备方法，其特征在于，所述第一扇形和所述第二扇形的重合部分所对应的圆心角为45°至50°。
CN202310543699.5A 2023-05-15 2023-05-15 Tsv结构及其制备方法 Active CN116259606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310543699.5A CN116259606B (zh) 2023-05-15 2023-05-15 Tsv结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310543699.5A CN116259606B (zh) 2023-05-15 2023-05-15 Tsv结构及其制备方法

Publications (2)

Publication Number Publication Date
CN116259606A CN116259606A (zh) 2023-06-13
CN116259606B true CN116259606B (zh) 2023-08-11

Family

ID=86684735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310543699.5A Active CN116259606B (zh) 2023-05-15 2023-05-15 Tsv结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116259606B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674167B1 (en) * 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
KR20190005293A (ko) * 2017-07-06 2019-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN109546278A (zh) * 2018-10-25 2019-03-29 西安电子科技大学 一种基于硅通孔的三维耦合器及其制备方法
US10505111B1 (en) * 2018-07-20 2019-12-10 International Business Machines Corporation Confined phase change memory with double air gap
CN110911383A (zh) * 2018-09-14 2020-03-24 长鑫存储技术有限公司 半导体器件及其制备方法
CN112599491A (zh) * 2020-12-15 2021-04-02 西安电子科技大学 基于低热应力硅通孔的硅基板
CN113937445A (zh) * 2021-10-14 2022-01-14 赛莱克斯微系统科技（北京）有限公司 微同轴传输结构及其制备方法、电子设备
KR20220037093A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 Tsv를 포함하는 반도체 소자 및 이의 제조 방법
CN114512783A (zh) * 2022-01-12 2022-05-17 西安电子科技大学 一种基于同轴硅通孔工艺的三维片上环形定向耦合器
WO2023279512A1 (zh) * 2021-07-07 2023-01-12 长鑫存储技术有限公司 散热结构、散热结构的形成方法及半导体结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US9627404B2 (en) * 2015-09-01 2017-04-18 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674167B1 (en) * 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
KR20190005293A (ko) * 2017-07-06 2019-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10505111B1 (en) * 2018-07-20 2019-12-10 International Business Machines Corporation Confined phase change memory with double air gap
CN110911383A (zh) * 2018-09-14 2020-03-24 长鑫存储技术有限公司 半导体器件及其制备方法
CN109546278A (zh) * 2018-10-25 2019-03-29 西安电子科技大学 一种基于硅通孔的三维耦合器及其制备方法
KR20220037093A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 Tsv를 포함하는 반도체 소자 및 이의 제조 방법
CN112599491A (zh) * 2020-12-15 2021-04-02 西安电子科技大学 基于低热应力硅通孔的硅基板
WO2023279512A1 (zh) * 2021-07-07 2023-01-12 长鑫存储技术有限公司 散热结构、散热结构的形成方法及半导体结构
CN113937445A (zh) * 2021-10-14 2022-01-14 赛莱克斯微系统科技（北京）有限公司 微同轴传输结构及其制备方法、电子设备
CN114512783A (zh) * 2022-01-12 2022-05-17 西安电子科技大学 一种基于同轴硅通孔工艺的三维片上环形定向耦合器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Air-gap-based RF coaxial TSV and ITS characteristic analysis";Yu Le、Sun Jiabin;《Journal of Electronic》;第第30卷卷(第第6期期);第587-588页以及附图1 *

Also Published As

Publication number Publication date
CN116259606A (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
US9390973B2 (en) On-chip RF shields with backside redistribution lines
US7936052B2 (en) On-chip RF shields with backside redistribution lines
JP4366510B2 (ja) 垂直型接続部を使用したチップおよびウェハ集積方法
US7488680B2 (en) Conductive through via process for electronic device carriers
TWI553824B (zh) 具有再分配線的堆疊式積體電路以及其形成方法
CN101622700B (zh) 利用电镀的导电过孔形成
US20080113505A1 (en) Method of forming a through-substrate via
US7781887B2 (en) Semiconductor device including an interconnect
TWI691033B (zh) 新穎的貫穿矽觸點結構及其形成方法
TW200527612A (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
CN111199953B (zh) 一种mim电容及其制作方法
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
CN111952196A (zh) 凹槽芯片嵌入工艺
CN108807324B (zh) 微同轴结构的制备方法及微同轴结构
US10403772B2 (en) Electrical and optical via connections on a same chip
JP4138232B2 (ja) ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
CN116259606B (zh) Tsv结构及其制备方法
CN110911370A (zh) 硅穿孔结构及其形成方法、半导体器件
CN107919342B (zh) 形成再分布焊盘的方法、半导体器件及电子装置
CN108511473B (zh) 一种晶圆间金属层互联工艺
US11462514B2 (en) Memory device with a through hole structure, semiconductor device and method for manufacturing the same
US11276671B2 (en) Multilayered memory device with through-silicon via(TSV), semiconductor device and method for manufacturing the same
US10811382B1 (en) Method of manufacturing semiconductor device
US20230178500A1 (en) Waveguide Launcher in Package Based on High Dielectric Constant Carrier
US11862584B2 (en) High dielectric constant carrier based packaging with enhanced WG matching for 5G and 6G applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant