JP2010538465A - 電気相互接続および熱管理のための構造およびプロセス - Google Patents

電気相互接続および熱管理のための構造およびプロセス Download PDF

Info

Publication number
JP2010538465A
JP2010538465A JP2010523006A JP2010523006A JP2010538465A JP 2010538465 A JP2010538465 A JP 2010538465A JP 2010523006 A JP2010523006 A JP 2010523006A JP 2010523006 A JP2010523006 A JP 2010523006A JP 2010538465 A JP2010538465 A JP 2010538465A
Authority
JP
Japan
Prior art keywords
substrate
substrates
hole
fluid
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010523006A
Other languages
English (en)
Other versions
JP2010538465A5 (ja
Inventor
フィリップ・ガロウ
チャールズ・ケネス・ウィリアムズ
クリストファー・エー・バウアー
Original Assignee
リサーチ・トライアングル・インスティチュート
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リサーチ・トライアングル・インスティチュート filed Critical リサーチ・トライアングル・インスティチュート
Publication of JP2010538465A publication Critical patent/JP2010538465A/ja
Publication of JP2010538465A5 publication Critical patent/JP2010538465A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

集積回路の熱管理のための構造および方法である。集積回路の熱管理構造は、共に接合された第一および第二基板を含み、第一および第二基板のうち少なくともひとつは少なくともひとつの回路要素、第一基板および第二基板の少なくともひとつの厚さにわたって延在する長さを有する入口スルーホール、第一基板および第二基板の少なくともひとつの厚さにわたって延在する長さを有する出口スルーホール、第一および第二基板の間の封止を形成し、かつ第一および第二基板の間の空間を形成しているボンディング要素、および第一および第二基板の間の空間に形成された冷却剤チャネを含み、入口スルーホールに入る流体は、冷却剤チャネルおよび出口スルーホールを流れ回路要素を冷却する。方法は、入口スルーホールを通る流体を供給し、流体は第一基板および第二基板の間の冷却剤チャネルを通って流れ、かつ流体を出口スルーホールに通して冷却剤チャネルから除去する。

Description

本発明は、積層形集積型回路における熱負荷管理のためのデバイスおよび方法に関する。
チップの大きさが増加し、かつ形状が最小限まで縮小されていることにより、ＩＣ性能において相互接続遅延がますます支配的になる。チップの相互接続構造は、利用可能な電力量および遅延量をますます消費している。さらにグローバル配線およびセミグローバル配線は通常回路の遅延量および電力量を支配する。
これらの問題を軽減するために試みられている新しい構造／技術は、３次元集積である。３Ｄ集積は、多層の集積回路（ＩＣ）が積層され、かつ積層または垂直方向に互いに相互接続されるシステムレベル集積方式である。したがって、２次元（２Ｄ）構造に通常使用される数多くの長い水平の相互接続は、短い垂直の相互接続に置換される。３Ｄによって得られるチップの所定のセットの相互接続に必要な領域の節約、およびより短い相互接続ラインが図１に示される。したがって、３Ｄはより短い相互接続により、電子機能のサイズをより小さくし、速度をより早くかつ電力を小さくする。
図１の左側は、２次元配列に配置されたチップダイ２、４、６の配置を示し、外側のチップダイの間のラインＡＢに沿った接続距離を示す。図１の右側は、３次元配列に配置されたチップダイ２、４、６の配置を示し、外側のチップダイの間のラインＡＢに沿った接続距離を示す。
３次元集積は、別の非互換の（または異種の）技術の統合を許容し、かつ性能、機能性、および形状因子において著しい好都合点を提供する。積層に含まれうると考えられる他の技術は、アンテナ、センサ、電力管理デバイスおよび電力貯蔵デバイスを含む。垂直の相互接続により半導体有効面積が消費されるが、能動／受動回路の体積密度は消費された有効面積を補う以上に非常に増加する。
３ＤのＩＣを構築するひとつの技術は、ウェハー（またはダイ）ボンディング、ウェハー／ダイの薄化、および基板貫通相互接続構成を利用するＩＣの積層に基づく。図２は、集積回路デバイスのいくつかのチップレベル１０、１２、１４を示す。基板貫通相互接続は、前から後側へまたは後側から前へ半導体を通る第一プラズマエッチングスルーホールビアによって通常形成される。この基板貫通ビアは、基板貫通ビア相互接続１６を形成するための薄化、整列および取り付けの前または後ろのいずれかにおいて形成されることができる。ビアの形成後、基板貫通ビア相互接続１６を形成するために、ビアは通常絶縁され、かつ通常高導電材料１８（銅、タングステン、多結晶シリコン、またはアルミニウム）によって充填される。
”ビア第一”の手法において、ビアが形成され、続いてビアの側壁の絶縁、およびビアの導電材料による充填が行われる。その後、基板貫通ビア相互接続を含む基板は、例えば銅充填ビアなどの下部を露出するために通常（機械的な技術などにより）裏側から薄化される。次の基板に位置を合わせるために露出した銅充填ビアの上にボンディングパッド２０が形成され、ボンディングパッドをあわせて例えば共晶接合により整合基板が結合される。
共晶接合を形成するために金属システムが使用されることは、当該技術分野では周知である。このような共晶接合のひとつの例は、Ｃｕ−Ｓｎ二成分システム（Ｃｕ−Ｓｎ ｂｉｎａｒｙ ｓｙｓｔｅｍ）（他にはＡｕ−Ｓｎ二成分システム）がある。Ｃｕ−Ｓｎ二成分システムにおいて、錫の層は、結合されるべき二つのＣｕ接合面（つまりボンディングパッド）の一側に（通常めっきにより）置かれる。次いで共に配置され、加熱、かつ加圧されると、Ｃｕ／Ｓｎ共晶層は、強力な結合および一の基板接点から他の基板の面の接続点への電気接続を形成する。他の共晶例えば金／錫が類似の方法にて使用できる。他の変化形において、融着結合を形成するために磨かれた銅の表面を共に配置し、約３５０℃まで加熱することができる。
下記の先行技術文献に３Ｄ集積の開発に関する多数の文献が示されており、その全てが参照としてここに組み込まれている。
しかし、回路を３Ｄ構造に積層する処理技術の進歩は、集積回路が適切に機能するために必要とされるますます高くなるチップの熱負荷および同時パッケージ放熱要求により実際には制限されていた。
Davis et al, "Interconnect Limits on Gigascale Integration in the 21st' Century," Proceed of IEEE, VoI, 89, 2001, p. 305. Banerjee et al, "3D ICs: A Novel Chip Design for Improving Deep Submicrometer Interconnect Performance and System-on-Chip Integration," Proceed. IEEE, Vol. 89, 2001, p. 602. Klumpp et al, "Chip to Wafer Stacking Technology for 3D Integration," Proceed. IEEE Elect. Component Tech Conf, 2003, p. 1080. Koo et al, "Integrated MicroChannel cooling for 3D Electronic Circuit Architectures," J, Heat Transfer, V. 127, 2005, p. 49. Tomita et al, "Copper bump bonding with electroless Metal Cap on 3D stacked structures," Electronics Packaging Technology Conf, 2000, p. 286. Tomita et. al, "Copper Bump Interconnections in 20 um pitch utilizing electroless Tin-cap on 3D stacked LSI," 2000 Int. Symp. On Electronic Materials & Packaging, 2000, p. 107. C. A. Bower, D. Malta, D. Temple, J. E. Robinson, P. R. Coffman, M. R. Skokan and T. B. Welch, "High Density Vertical Interconnects for 3-D Integration of Silicon Integrated Circuits," Proc. IEEE ECTC, San Diego, CA 2006. Sheiring et ai, "Flip-Chip to wafer Stacking: Enabling Technology for Volume Production of 3D System Integration on Wafer Level," Proceed. European Microelectronic Packaging Conf, 2005, Brugge BE, p. 107 Tan, et al, "3D Silicon Multi-Layer Stacking", 3D Architectures for Semiconductor Integration & Packaging," Phoenix, June 2005.
本発明の一の実施形態において、集積回路の熱管理のための構造が提供される。集積回路の熱管理のための構造は、共に接合された第一および第二基板を含み、第一および第二基板の少なくともひとつは、少なくともひとつの回路要素を含み、入口スルーホールは、第一基板および第二基板の少なくともひとつの厚さにわたって延在する長さを有し、出口スルーホールは、第一基板および第二基板の少なくともひとつの厚さにわたって延在する長さを有し、ボンディング要素は、第一および第二基板の間の封止を形成し、かつ第一および第二基板の間の空間を形成し、および冷却剤チャネルは第一および第二基板の間の空間に形成され、入口スルーホールに入った流体が、冷却剤チャネルおよび出口スルーホールを通り、回路要素を冷却する。
本発明の一の実施形態において、集積回路の熱管理のための構造を作る方法が提供される。該方法は、第一および第二基板の間に封止を形成し、かつ第一および第二基板の間に第一冷却剤チャネルを形成するために第一基板および第二基板を設けるステップであって第一および第二基板の少なくともひとつは回路要素を含むステップと、第一基板および第二基板の少なくともひとつに第一または第二基板の厚さにわたって延在する入口スルーホールを形成するステップと、第一基板および第二基板の少なくともひとつに第一または第二基板の厚さにわたって延在する出口スルーホールを形成するステップと、第一および第二基板の少なくともひとつにそれぞれのボンディング要素を形成するステップと、それぞれのボンディング要素にて第一および第二基板を接合するステップとを含む。
本発明の一の実施形態において、第一および第二基板の熱管理のためのシステムが提供され、第一および第二基板の少なくともひとつは回路要素を含んでいる。該システムは、第一および第二基板の少なくともひとつ基板の入口スルーホールを通じて流体を供給し、かつ第一および第二基板の少なくともひとつの基板の出口スルーホールを通じて流体を除去するために構成された流体供給を含む。システム中の流体は第一基板および第二基板の間の冷却剤チャネルを通じて流れ、該冷却剤チャネルは第一基板を第二基板に接合している少なくともひとつのボンディング要素によって封止されている。システムは、流体に蓄積した熱を入口スルーホールに戻る前に消散させるよう構成された放熱器を含む。
本発明の一の実施形態において、集積回路の熱管理方法が提供される。該方法は、第一および第二基板の少なくともひとつの基板の入口スルーホールを通じて流体を供給するステップと、第一基板および第二基板の間の冷却剤チャネルに流体を流すステップであって第一冷却剤チャネルは、基板を第二基板に接合する少なくともひとつのボンディング要素によって封止されているステップと、かつ第一および第二基板の少なくともひとつの基板の出口スルーホールを通じて冷却剤チャネルから流体を除去するステップとを含む。
前述の本発明の一般的な説明および後述の詳細な説明は双方とも一例であり、本発明を限定するものではないことが理解されるべきである。
添付の図面と関連して後述の詳細な説明を参照することによりよく理解され、本発明のさらに完全な認識および 多くの付随する好都合点を容易に得ることができるだろう。
３次元集積チップ配置と比較した通常の２次元チップ相互接続配置の概略図を示す。 Cu-Sn-Cu 共晶接合を使用した３レベル集積積層の概略図を示す。 本発明の一の実施形態による熱管理構造の概略図を示す。 本発明の一の実施形態による熱管理構造の概略図を示す。 図３Ａ〜図３Ｂに示す要素の識別を示す。 図３Ａ〜図３Ｂに示す構造の断面概略図を示す。 本発明の一の実施形態による熱管理構造の断面概略図を示す。 本発明の一の実施形態による熱管理構造の断面概略図を示す。 本発明の一の実施形態による熱管理構造の断面概略図を示す。 集積回路の熱管理構造を作るための本発明による一の方法のフローチャートを示す。 集積回路の熱管理のための本発明による一の方法のフローチャートを示す。 集積回路の熱管理のための本発明によるシステムの概略図を示す。 集積回路の熱管理のための本発明によるシステムの概略図を示す。 本発明の熱構造を一体化した図 2における３チップレベルの概略図を示す。
集積回路（ＩＣ）から熱を抜き出す課題は、特にチップセットの回路の密度（および無駄な放熱）が増すにつれて重要な課題となりうる。能動および受動デバイスの体積密度が非常に増加し、および／または能動デバイスから表面までの熱経路の長さが著しく長くなる可能性があるため、この課題は３Ｄ集積回路においてはさらに非常に重大であると考えられる。課題は、古いＩＣ製造ノードにおける現在の高性能デバイス、ハイパワーアナログ／混合信号ＩＣ、ＩＲ焦点面配列または機能または非機能基板の後ろを直接液体または空気により冷却する必要のある任意の構造に加え、６５ｎｍノードを越えるＩＣ製造においては明らかである。
より具体的には、３Ｄ回路は、冷却のために利用可能な表面積あたりに発生する全体の電力が増加することによる熱管理問題がある。さらに、３Ｄ回路内の単位体積あたりに発生する電力は、大幅に変化する場合がある。例えば論理素子は、メモリ素子に比べ著しい量の熱を発生する場合がある。集積回路に発生する大部分の熱は、トランジスタスイッチング電流およびトランジスタ漏れ電流および相互接続損失（すなわち論理素子）による。
これら熱源からの熱は、通常ウェハー表面、パッケージそしてさらにヒートシンクを通じて周囲へ伝わる。しかし、ＩＣ層が３Ｄ集積内に積層されるにつれて、内部の層のひとつの熱源から積層表面への距離、つまりパッケージへ、および周囲へと熱が取り除かれるための距離は著しく増加し、トランジスタおよび周囲との間の熱抵抗が増加し、かつトランジスタからの熱流量が制限される。またこの課題は、３Ｄ構造において介在基板が、周囲へ伝送されなければならない追加的な熱を生成する能動トランジスタをも含むということにより悪化する。
上述したように、３ＤＩＣ構造を構築するためのひとつの技術は、ウェハーとウェハーとのボンディング、ダイとウェハーとのボンディング、またはダイとダイとのボンディング、基板貫通相互接続構成、およびウェハーまたはダイの薄化に基づいている。基板貫通相互接続は、トランジスタ工程（ＦＥＯＬ）または配線工程（ＢＥＯＬ）のいずれかによりチップ内に作られる。本発明は、３ＤＩＣ構造製造のこれらのプロセスおよび他のプロセスにおいて、最小限の追加的な処理にて導電冷却チャネルを作りかつ相互接続することができる。３ＤＩＣ構造製造における技術専門用語に一致した本発明を説明する用語を規定するためにＦＥＯＬおよびＢＥＯＬ工程用語を以下に説明する。
ＦＥＯＬ工程において、動的ランダムアクセスＤＲＡＭ（または内蔵ＤＲＡＭ）技術は、トランジスタが作られる前、または直後、かつ任意の平面金属相互接続層が作られる前にタングステン、銅、または導電多結晶シリコンブラインドビアをシリコン内に作るために使用される。このような商用技術は、ＩＣ製造においてシリコン内に適切な直径のビアを作り、かつ通常ダイをパッドのトップレイヤーに相互接続してこれらのビアを接続するために使用することができる。これらビアの下部は後のウェハーの薄化および研磨中に露出される。ビア充填は、深いビアの内側の無機または有機絶縁体による被膜、拡散接合層の堆積、および次のＣｕまたはＷによる金属被膜、または拡散／接合層以外の導電多結晶シリコンの堆積を含む。
ＢＥＯＬ工程において、基板貫通相互接続を薄化、位置合わせ、および結合の前または後のいずれかで形成することができる。ＢＥＯＬビア第一技術において、ビアは、特定位置における深さを修正するためにプラズマエッチングされる。次いでこれらビアは、絶縁され、かつ上述した導体により充填される。次いで基板は、ハンドリング基板に取り付けられ、かつ裏側から金属ビアの下部が露出するまで薄化される。隣の基板への取り付けのひとつの方法は、スピード層のスパッタリング、めっきおよび銅エッチングによりビアの下部に導電パッド形成することである。
ＢＥＯＬビア最終技術において、基板貫通相互接続はボンディングおよび薄化工程後に薄化された基板に作られる。ひとつの基板のみが薄化される。ボンディングおよび薄化工程を、薄化前にボンディング、またはボンディング前に薄化のいずれかの順序で行うことができる。そのうえ、基板は表同士、または表と裏とで接合することができる。表同士の構成においては、貫通層相互接続は通常、薄化された基板の表側を薄化された基板の大部分（本体）を通じて薄化された基板の裏側のパッドに接続する。表裏構成において、基板貫通相互接続は通常、薄化された基板の表側を薄化された基板の大部分（本体）および二つの基板の間のボンディングおよび絶縁層の両方を通じて薄化されていない基板の表側に接続する。
本発明に適用できるひとつの接続技術は、銅−錫共晶接合技術である。この技術において、結合されるために錫層は、二つの銅境界面（すなわちボンディングパッド）の一側に（通常めっきにより）沈殿する。次いで、共に配置され、加熱されかつ加圧されたＣｕ／Ｓｎ共晶層は、一の基板の基板貫通相互接続から他の基板の表面の接続点への強力な結合および電気接続を形成する。他の共晶例えば金／錫を類似した方法にて使用することができる。他の変化形において、融着結合を形成するために、磨かれた銅表面を共に配置し、かつ約３５０℃に加熱することができる。
図面を参照すると参照番号は、いくつかの図、より具体的には図３Ａ〜図３Ｃを通して同一の、または対応する部品を示す図３Ａおよび図３Ｂは、本発明による集積回路の熱管理構造の概略を示す。集積回路の熱管理のための構造体２２は、一般的に熱源として動作する少なくともひとつの回路要素２６を含むことができる第一基板２４（例えば図３Ａに示す上部基板）を含む。回路要素２６の配置は、単なる一例である。基板２４全体にまたは第二基板２８（例えば図３Ａに示す下部基板）に分布した多くの回路要素がある。第二基板２８は、第一基板２４を支えるもの、またはその逆として提供されたと考えることができる。また基板２８は回路要素を含むことができる。図３Ａに示す実施形態において、少なくともひとつの冷却剤チャネルスルーホール３０が基板２４および２８の両方に形成され、かつ基板２４および２８の厚さにわたって延在する。金属ボンディング要素３２は、第一および第二基板の間の封止を形成し、かつ第一および第二基板２４および２８の間の（図示するような）空間を形成する。少なくとも基板２４を冷却するために基板２４の冷却剤チャネルスルーホール３０に入る流体が第一冷却剤チャネル３４を通るように第一および第二基板２４および２８の間の空間に冷却剤チャネル３４が形成される。
図３Ａおよび図３Ｂは、基板２４上の回路要素（例えば論理素子およびメモリ素子を含む）を配線パターンおよび／または第二基板２８上の他のデバイスに電気的に接続する基板貫通相互接続３８を示す。
積層基板中において異なる基板を電気的に相互接続する基板貫通相互接続３８のように、熱伝送のために冷却剤チャネルスルーホール３０が基板を相互接続するこの構造を形成するために、本発明は、上述した現在利用可能なＦＥＯＬおよびＢＥＯＬ工程およびボンディング技術に影響を与える。図３Ｂに示す本発明の一の実施形態において、基板のひとつそれぞれにチャネルスルーホールをパターニングする必要なく共晶接合パッドにより冷却チャネルが積層基板の基板の間に形成された空間に形成される。集積ウェハー積層に供給された冷却流体は、ビアおよびチャネルを通り例えば高速論理素子または他の大電力回路（例えば高周波数アログ増幅器、電力増幅器、ＣＰＵ）からの熱発生が存在する積層領域へ流れる。
液体冷却に関して以下に説明するが、本発明は液体冷却に限られず、下記に記載される液体冷却と同じ概念は、空気にて熱を周囲へ運ばせる同様な空気冷却構造においても行われる。基板２４および２８は、各基板が１つ以上の電気の回路要素を有することができる例えばＳｉまたはＧａＡｓのような半導体、セラミック、またはガラスとすることができる。ひとつの基板２４および２８は、ＴＦＴディスプレイに使用されるような薄いフィルムトランジスタのパネルとすることができ、または、統合受動素子として使用される薄いフィルム抵抗、コンデンサ、およびコイルを有するセラミックまたはガラスパネルとすることができる。
図４は、図３Ａおよび図３Ｂにおける冷却剤スルーホール３０、冷却剤チャネル３４、および電気相互接続３８の詳細を示す横断面図である。本発明のこの実施形態において、冷却剤（すなわち流体）は、左側のスルーホール３０から入り、右側のスルーホール３０から出る前に電気相互接続３８上の分離リング４０外周の周りを流れるチャネル３４を通る。図４に示すように、電気相互接続３８は、分離リング４０により囲まれている。分離リング４０は、（例えば誘電体により充填された、または非導電気体媒体により充填された）非導電領域４２により囲まれた電気相互接続３８のための中央電気導線を含む。分離リング４０は、冷却剤チャネル３４の内壁を形成し、かつ非導電領域４２を囲むように作用する。一実施形態において、（図３Ａおよび図３Ｂに示すような）分離リング４０は、図３Ａおよび図３Ｂに示すような各第一および第二基板に形成された内部チャネル絶縁体４４に取り付けられる。分離リング４０は、第一および第二基板２４および２８への正逆交配構造のボンディングにより形成される。明確にするため、ボンディング平面４６が図３Ａおよび図３Ｂに示される。
図３に示すように、第一および第二基板２４、２８の縁の、およびまた分離リング４０周囲の金属ボンディング要素４８は、第一および第二基板２４、２８を分ける空間を形成する。背景技術にて説明したように、通常４６に位置する共晶フィルムは第一および第二基板２４、２８の間の金属ボンディング要素４８を接合する。
二つの基板／ウェハーＩＣ集積の熱管理の提供に加え、本発明は、複数の基板／ウェハー集積に容易に拡張できる。図５は、３つの基板／ウェハー集積の概略図である。図５において、二つの冷却剤スルーホール５０、５２が第一基板２４（例えば最上部基板）に形成される。これら冷却剤スルーホール５０または５２のひとつは、冷却剤供給口を提供し、他のスルーホールは冷却剤戻り口を提供する。（あるいは、本発明の一実施形態において、ひとつの冷却剤スルーホールは第一基板に、および他の冷却剤スルーホールは最下部の基板５４とすることができる。）
図５において第一基板２４は、中間または第二基板２８に接合される。基板貫通相互接続３８に加え、この実施形態における第二基板２４は、二つの冷却剤スルーホール５８、６０を含む。図５に示すように、右側の冷却剤スルーホール５８は、冷却剤を第二基板２８および最も下のレベルの基板５４の間の領域に供給する。第一および第二基板２４、２８の間のボンディング領域は、その間に第一冷却剤チャネル６２を形成する。第二および第三基板２８、５４の間のボンディング領域は、その間に第二冷却剤チャネル６４を形成する。
一の実施形態において、第三基板５４の電気フィードスルー３６は、第一基板２４の回路に接続する第二基板２８の電気フィードスルー６８に接続し、この実施形態において、これは第一基板２４の冷却剤チャネル側に表面デバイス２６含むことができる。あるいは、他の実施形態において、また第一基板２４は、第一基板２４の上面に電気的に接続する第二および第三基板２８、５４に類似した電気フィードスルーを有することができる。本発明のひとつの態様によると、様々な基板の間の電気フィードスルーの位置合わせにより、それぞれの冷却剤スルーホールを一列に並べる。
図６は、本発明で使用される一体化した冷却剤および電気フィードスルー７０をあらわした概略断面図である。識別だけの目的のためにこの構成をバレルビア（ｂａｒｒｅｌ ｖｉａ）と呼ぶ。バレルビア７０において、中央スルーホールチャネル７２は中空であり、冷却剤が第一基板２４の深さを通って流れるためのチャネルを提供する。図６に示すように、第二の位置合わせした第二基板２８のバレルビア７４は、冷却剤が第二基板２８を通って流れるための中央スルーホールチャネル７６を提供する
本発明の一の実施形態において、第一基板２４に穴を形成し、電気絶縁体の第一層７８を設け、電気絶縁体の第一層７８において導電金属８０にフランジ８２を設け、および次いで絶縁体の第二または外層８４を導電金属８０の上に設けることにより、バレルビア７０が形成される。この実施形態におけるバレルビア構造の直径が電気絶縁体の第一および第二層および導電金属の厚さの二倍より大きいため、冷却剤が流れるためのスルーホール７２が存在する。
図６に示すとおり、第一および第二基板２４、２８の間の電気の相互接続は、バレルビア７０のフランジ８２接続された金属ボンディング要素により促進される。前述したように、例えば導電冷却剤流体が使用される場合電気相互接続３８は、分離リングを有することができる。
図７は、図５に示すような従来の電気フィードスルー３６を有する第二基板８６へのバレルビア７０を有する集積基板８４を示した概略図である。図７の要素は、図５および図６に示したものと同じである。
上記の説明から示すように、本発明の一の実施形態において第一および第二基板（例えば基板２４および２８）は、共に接合される。第一および第二基板の少なくともひとつは、発熱体として作用する少なくともひとつの回路要素を含む。第一基板および第二基板の少なくともひとつの厚さにわたって延在する長さを有する少なくともひとつのスルーホールが設けられる。基板において、ボンディング要素は、第一および第二基板の間に封止（例えば境界封止３２）を形成し、かつ第一および第二基板の間に冷却剤チャネルのための空間を形成することにより、回路要素に冷却を提供するために少なくともひとつのスルーホールから入った流体が例えば冷却剤チャネル３４を通ることができる。
本発明の一の実施形態において、少なくともひとつのスルーホール（例えばバレルビア）は、金属ボンディング要素に接続された金属導管である。本発明の一の実施形態において、金属導管は、少なくともひとつの金属ボンディング要素に接続されたフランジ部分を有するフランジ付き金属導管である。本発明の一の実施形態において、金属相互接続は、第一または第二基板の厚さにわたって延在し、かつフランジ部分に接続する。電気的に導電性の冷却剤の使用を許容するために、電気絶縁フィルムが金属導管を囲む。電気絶縁フィルムは、ＳｉＯ２層、Ｓｉ３Ｎ４層、ＳｉＯｘＮｙ層、非多孔質絶縁層、高分子層、またはそれらの組み合わせから作ることができる。
本発明の一の実施形態において、金属ボンディング要素は、第一および第二基板に接合する共晶合金を含む。本発明に適した共晶合金は、Ｃｕ、Ｓｎ、Ａｕ、およびＰｂの少なくともひとつを有する合金を含む。背景技術に説明し、本発明に適用できるように、Ｃｕ−Ｓｎ二成分システムおよびＡｕ−Ｓｎ二成分システムの共晶結合を使用することができる。Ｃｕ−Ｓｎ二成分システムにおいて、錫層は結合されるために、二つのＣｕ境界面（すなわちボンディングパッド）の一側に（通常めっきにより）沈殿する。次いで、共に配置され、加熱され、かつ加圧されたＣｕ／Ｓｎ共晶層は、強い結合および一の基板の接点から他の基板の表面の接続点への電気接続を形成する。他の共晶、例えば金／錫も類似した方法により本発明に使用することができる。本発明において他の変化形として、融着を形成するために磨かれた銅表面を共に配置し、かつ約３５０℃まで加熱することができる。
本発明の一の実施形態において、１つ以上の金属相互接続が第一または第二基板の厚さにわたって延在する。この場合、金属相互接続は、第一基板の回路要素への電気接続の一部となることができる。上述した金属相互接続は、第一または第二基板の幅にわたって延在するスルーホールの一部となることができる。一の実施形態において、電気的絶縁体は、金属相互接続をスルーホール内部から分離する。一の実施形態において、電気絶縁体は、金属相互接続を第一および／または第二基板から分離する。
本発明の一の、接合された基板の間の冷却剤チャネルは、流体が第一および第二基板の間を流れるための起伏のある経路に向かう構造を有する。冷却剤チャネルの形は、冷却剤が第一基板に対しより均一に分布するように、起伏のある経路、蛇行経路、または渦巻き経路に作ることができる。本発明の一の実施形態において、冷却剤チャネルへ接続する二つの垂直の通路が上部基板に含まれる。一方の垂直通路は、冷却剤供給口として機能することができ、他方の垂直通路は冷却剤戻り口として機能することができる。
それらの機能にかかわらず、導電性流体が使用される場合、垂直通路は垂直通路のそれぞれの内面に設置された側壁絶縁体を有することができる。側壁絶縁体は、ＳｉＯ２層、Ｓｉ３Ｎ４層、ＳｉＯｘＮｙ層、非多孔質絶縁層、高分子層、またはそれらの組み合わせとすることができる。
本発明の一の実施形態において、１つ以上の接合された基板は、チャネルを通じて流れる流体により冷却されることができる第一基板のような配線およびデバイス回路を含む。
本発明の一の実施形態において、第三基板(または他の追加的な基板)が含まれる。また第二または第三基板は、配線およびデバイス回路を含むことができる。第二基板(第三基板が含まれない場合)または第三基板は、能動デバイスを含まない支持基板となることができる。第二冷却剤チャネルは第二および第三基板の間の空間に形成されることができ、第二および第三基板に冷却を提供するために、第二および第三基板の間の空間に入る流体が、第二冷却剤チャネルを通ることができる。
本発明の一の実施形態において冷却剤チャネルの設計は、集積全体の定常状態の温度の平衡を実現し、動作温度がより低く、かつ回路全体の温度変動が小さいためより良い性能が得られる。水平および垂直(基板貫通)双方の冷却チャネルの大きさは、より多くの冷却流をほとんどの熱を発生する回路領域に供給するよう設計することができる。
チャネルの大きさについての制約は、電気相互接続の数、および水平チャネルの機械的な頑健性および垂直（基板貫通）チャネルに利用されることができる基板の面積による。基板貫通冷却ビアの寸法は、１０〜１００ミクロン程度と予想される。水平冷却チャネルについては、垂直寸法が２〜２０ミクロン、および水平寸法が１０〜１００ミクロン程度と予想される。
本発明の一の実施形態において、第一および第二基板の間の相互接続境界面において形成された金属ボンディング要素のひとつは、第一の金属ボンディング材料（例えば銅の上の錫、この例において銅は第一の金属ボンディング材料である）にて共晶を形成する低温度材料の薄い層にて覆われており、かつ電気相互接続および熱管理構造の両方を形成するように、層が結合される。本発明の一の実施形態において、銅および次いで例えば錫を面に適用する工程は、マスクまたは相互接続境界面の位置を規定する他の方法が必要である。本発明の一の実施形態において、接点は電気相互接続に使用される各電気的ビアに対応する。
本発明の一の実施形態において、銅が沈殿し、およびまたはめっきされ、およびその後相互接続境界面（すなわちデバイスウェハー上面および下面）における金属ボンディングパッド内に形成されると、隣接するウェハーの間のボンディング金属または他のボンディング材料は、第一および第二基板の間の冷却剤チャネルのための壁を形成する。
本発明の一の実施形態において、金属ボンディングパッドは、金属が適用されていないより広い領域によって囲まれた固体金属充填領域であるが、ボンディング面の残りは、金属により覆われ、そこに冷却剤チャネルが形成されている。より広い領域は、上述した分離リングを形成するために各接続点を残りの部分から電気的に絶縁する。
本発明の一の実施形態において、冷却剤チャネルは、起伏する、または渦巻き設計として共通の軸に巻きつくことができる。本発明の一の実施形態において、チャネルは蛇行したチャネルとすることができる。本発明による他の変化形として冷却剤導電チャネルが可能である。
本発明の一の実施形態において、導電管を形成するために電気のビアは、金属（例えばＣｕまたはＡｌ）にて覆われることができる。導電管は、絶縁体材料によって絶縁されることができ、かつ導電管の充填されていない断面の残りはデバイスの液体または空気冷却に使用される。
図８は、集積回路の熱管理構造を作るための本発明による一の方法を示すフローチャートである。ステップ８００において、第一基板および第二基板が設けられ、そのうちひとつが少なくともひとつの回路要素を含んでいる。ステップ８０２において、入口スルーホールが第一および第二基板の少なくともひとつに形成される。ステップ８０４において、出口スルーホールが少なくともひとつの第一または第二基板の厚さにわたって延在するように、第一および第二基板の少なくともひとつに形成される。ステップ８０６において、第一および第二基板の少なくともひとつにそれぞれの金属ボンディング要素が形成される。ステップ８０８において、第一および第二基板はそれぞれの金属ボンディング要素にて接合され、第一および第二基板の間に封止を形成し、かつ第一および第二基板の間に第一冷却剤チャネルを形成する。少なくともひとつのスルーホールのひとつに入る流体が冷却剤チャネルを流れ、少なくとも第一基板を冷却するように、ボンディングは、第一および第二基板の間に冷却剤チャネル用の空間を形成する。
本発明によると、層内ビア（すなわち上述した少なくともひとつのスルーホール）は、前に説明したＦＥＯＬまたはＢＥＯＬ工程のどちらかにて配置され、これら層内ビアは、意図的に例えば銅導体により充填されず、かつひとつのレベルから隣への流体流れチャネルとして作用する。これらのレベルからレベルへの層内ビアは、電気相互接続ビアと同じ直径とすることができ、または液体の流路および／または所望の液体の流れ特性により大きくすることができる（例えば５μｍ）。しかし、本発明はこれらの直径に制限されず、これより小さいまたは大きい直径のビアも上述の少なくともひとつのスルーホールとして使用することができる。例のように、１μｍ〜１００μｍまたはそれより大きいビアを使用することができる。
１μｍより小さい直径のビアは本発明の範囲内であるが、これらのビアは大きな抵抗（特に液体の流量に対して）を有する場合があり、より大きなビアほど望ましくない。同様に、１００μｍより大きい直径のビアは本発明の範囲内であるが、これらビアは集積回路メーカーが収容するチップ部分の領域を大きく占めすぎる可能性がある。それにもかかわらず、この不都合さは例えば特定用途の集積回路（ＡＳＩＣｓ）のようなカスタム回路においては問題とならず、またはチップ生存の問題により冷却ビアがチップの大部分を占めることを正当されるような高電力スイッチングＭＯＳＦＥＴデバイスチップにおいては問題とならない。
本発明の一の実施形態において、８０４において少なくともひとつのスルーホールを形成するステップは、少なくともひとつの金属ボンディング要素接続された金属導管（例えば銅管）を形成することができる。図６に示す電気絶縁フィルムは、金属導管を囲むことができる。形成された金属導管は、少なくともひとつの金属ボンディング要素に接続されたフランジ部分有するフランジ付き金属導管とすることができる。図６に示すように、ボンディング上のフランジ部分は、第一および第二基板の幅にわたって延在する金属相互接続に接続し、かつ例えば第一基板上に回路要素への電気接続の一部を形成する。
本発明の一の実施形態において図６のバレルビアに示されるように、金属相互接続は、第一または第二基板の厚さにわたって延在するスルーホールの一部となることができる。金属相互接続をスルーホール内部から絶縁するために電気絶縁体を形成することができる。金属相互接続を第一および第二基板の少なくともひとつから隔離するために、電気絶縁体を形成することができる。
本発明の一の実施形態において、８０６においてそれぞれの金属ボンディング要素を形成するステップ、および８０８において第一および第二基板をボンディングするステップは、第一および第二基板の間に流体が流れるためのチャネルに起伏のある経路を形成する。図４は、流体の流れのためのこのようなひとつの起伏のある経路を示す。
本発明の一の実施形態において、８０４において少なくともひとつのスルーホールを形成するステップは、チャネルに接続する第一および第二基板の少なくともひとつを通る二つの通路を形成する。通路のそれぞれの内面に設置された側壁絶縁体を形成することができる。本発明の一の実施形態において、第三基板が設けられ（第二および第三基板の少なくともひとつが配線およびデバイス回路を含む場合）、かつ第二または第三基板のいずれかのデバイスを冷却するために第二冷却剤チャネルが第二および第三基板の間の空間に形成される。
図９は本発明による集積回路の熱管理のためのひとつの方法を示すフローチャートである。ステップ９００において、流体が第一および第二基板の少なくともひとつの基板の入口スルーホールに供給される。ステップ９０２において、流体は第一基板および第二基板の間の空間によって形成された冷却剤チャネルに供給され、冷却剤チャネルは、第一基板を第二基板に接合している少なくともひとつの金属ボンディング要素によって封止されている。ステップ９０４において、流体は第一および第二基板の少なくともひとつの基板の出口スルーホールを通じて冷却剤チャネルから除去される。
流体に蓄積した熱(例えば第一基板に接触している間に)は、冷却剤 チャネルに戻る前に消散される。例えば冷却剤チャネルに戻る前に熱交換器を通る流体の循環によって、放熱させることができる。あるいは、空冷のために使用されるように、冷却剤チャネルを通り、かつ出口スルーホールを通る流体の流れの後で流体が周囲に消散されることができる。
本発明に使用される冷却剤は、冷却剤チャネルに供給される気体または液体とすることができる。これに限られないが、冷却剤は、炭化水素系ガス、フッ素化炭化水素系ガス、塩素化炭化水素系ガス、ヘリウム、水素、窒素、空気、水、炭化水素系液体、フッ素化炭化水素系液体、塩素化炭化水素系液体、または液体窒素を含むことができる。さらに本発明において、例えば図５に示すように冷却剤は、第二基板および第三基板の間の空間により形成された第二冷却剤チャネルに供給されることができる。
本発明の一の実施形態において図１ＯＡに示すように、入口１００および出口１０２または冷却流体がＩＣ積層体１０６に設けられる。ＩＣ積層体は、図３Ｂまたは図５に示すような基板および冷却チャネルを含むことができる。入口および出口１００および１０２は、いくつかの限定されない方法により構成されることができ、そのひとつは下部ダイの下のガスケッティング入口および出口穴（記載した同じ技術を使用してプラズマエッチングされた）であり、または上部ダイの上にガスケット化された入口、および下部ダイに出口（熱流と逆）を有する。このような穴の直径は、１０〜１００ミクロン程度とすることができる。本発明の一の実施形態において、圧縮流体の膨張がＩＣ積層体１０６を冷却するように、入口１００は、膨張バルブを含むことができる。
図１０Ａおよび図１０Ｂは、集積回路の熱管理のための本発明によるシステムの概略図である。これらシステムは、熱交換器１０８、熱管理されたＩＣ積層体１０６に取り付けられた入口１００の１つまたは複数の冷却剤マニホールド１０４に流体を供給するパイプ１１０を含む。図１０Ｂに示すように、ＩＣ積層体は、また冷却剤マニホールドとして作用することができるより大きい回路基板１１２（またはマルチチップモジュール）に取り付けられることができる。１０Ａのシステムは、より大きい回路基板１１２（またはマルチチップモジュール）を含まずに順次冷却されるＩＣ積層体１０６を示す。また連続的な冷却が必要とされない場合、パイプ１１０は、冷却剤マニホールド１０４に平行に接続されることができる。またより大きい回路基板１１２（またはマルチチップモジュール）は、冷却剤マニホールドとして使用することができ、冷却剤のための回路基板（またはマルチチップモジュール）の内部チャネルは、図１０Ｂに示すように連続的な冷却を提供することができる、または平行冷却を提供するよう形成されることができる。
図１１は、マルチチップモジュールの概略であり、図２のような３チップレベルを示し、かつ一体化した本発明の熱構造を有する。図１１は、底基板１５０が上部基板１５２および１５４の支持を提供する３基板構成を示す。垂直冷却チャネルスルーホール１５６が上部基板１５２および１５４に存在し、かつ電気相互接続１５８と共に基板に一体化されている。冷却剤チャネル１６０および１６２がこの積層体の基板の間に形成される。この例に示すように、右上部に入る流体は、チャネル１６０の右側を通り、かつ基板１５２を通り下方へ流れ、冷却剤チャネル１６２に入る。流体は、基板１５２を通り冷却剤チャネル１６０の左上部に戻り、流体は積層体から吐き出される。図１１は、この積層体のデバイス（図示せず）に接続するいくつかの金属被膜相互接続１６４の詳細を示す。
本発明において上記の技術を踏まえた多数の改良形および変化形が可能である。したがって、添付の請求項の範囲内において、特にここに記載したもののほかに本発明を実行することができることが理解されるべきである。
２０ ボンディングパッド
２２ 構造体
２４ 第一基板
２６ 回路要素
２８ 第二基板
３０ 冷却剤チャネルスルーホール
３２ 金属ボンディング要素
３４ 冷却剤チャネル
３６ 電気フィードスルー
３８ 電気相互接続
４０ 分離リング
４２ 非導電領域
４４ 内部チャネル絶縁体
４６ ボンディング平面
４８ 金属ボンディング要素
５０ 冷却剤スルーホール
５２ 冷却剤スルーホール
５４ 第三基板
５８ 冷却剤スルーホール
６０ 冷却剤スルーホール
６２ 第一冷却剤チャネル
６４ 第二冷却剤チャネル
６８ 電気フィードスルー
７０ バレルビア
７２ 中央スルーホールチャネル
７４ バレルビア
７６ 中央スルーホールチャネル
７８ 第一層
８０ 導電金属
８４ 第二層
１００ 入口
１０２ 出口
１０４ 冷却剤マニホールド
１０６ ＩＣ積層体
１０８ 熱交換器
１１０ パイプ
１１２ 回路基板

Claims (48)

  1. 熱管理のための構造であって、
    共に接合された第一および第二基板であって、前記第一および第二基板のうち少なくともひとつの基板が少なくともひとつの回路要素を含んだ第一および第二基板と、
    前記第一および第二基板のうちの少なくともひとつの基板の厚さにわたって延在する長さを有する入口スルーホールと、
    前記第一および第二基板のうち少なくともひとつの基板の厚さにわたって延在する長さを有する出口スルーホールと、
    前記第一および第二基板の間の封止を形成し、かつ前記第一および第二基板の間に空間を形成しているボンディング要素と、
    前記第一および第二基板の間の前記空間に形成された第一冷却剤チャネルとを備え、
    前記回路要素に冷却を提供するために、前記入口スルーホールに入る流体が前記第一冷却剤チャネルおよび前記出口スルーホールを移動する熱管理のための構造。
  2. 前記第一基板または前記第二基板の厚さを横切って延在し、かつ前記回路要素への電気接続を備える金属相互接続をさらに備える請求項１に記載の構造。
  3. 前記入口スルーホールおよび前記出口スルーホールのうち少なくともひとつが、前記第一基板または前記第二基板の厚さを横切って延在する金属導管を備える請求項１に記載の構造。
  4. 前記金属導管が、前記第一基板または前記第二基板の厚さを横切って延在しかつ前記回路要素への電気接続を備える金属相互接続を備える請求項３に記載の構造。
  5. 前記金属導管がフランジを備える請求項３に記載の構造。
  6. 前記第一基板または前記第二基板の厚さにわたって延在し、かつ前記フランジに接続された金属相互接続をさらに備える請求項５に記載の構造。
  7. 前記金属相互接続を前記入口スルーホールまたは前記出口スルーホールの内部から隔離する電気絶縁体をさらに備える請求項６に記載の構造。
  8. 前記電気絶縁体が、空気領域、不活性ガス領域、ＳｉＯ２層、Ｓｉ３Ｎ４層、ＳｉＯｘＮｙ層、非多孔質絶縁層、高分子層、またはそれらの任意の組み合わせを備える請求項７に記載の構造。
  9. 前記金属導管を囲む電気絶縁領域をさらに備える請求項３に記載の構造。
  10. 前記電気絶縁領域が空気領域、不活性ガス領域、ＳｉＯ２層、Ｓｉ３Ｎ４層、ＳｉＯｘＮｙ層、非多孔質絶縁層、高分子層、またはそれらの任意の組み合わせを備える請求項９に記載の構造。
  11. 前記ボンディング要素が、前記第一および第二基板を接合する共晶合金を備える請求項１に記載の構造。
  12. 前記共晶合金がＣｕ、Ｓｎ、Ａｕ、およびＰｂのうち少なくともひとつを含む合金を備える請求項１１に記載の方法。
  13. 前記第一冷却剤チャネルが前記第一および第二基板の間に流体の流れのための起伏のある経路を備える請求項１に記載の構造。
  14. 前記起伏のある経路が蛇行した経路および渦巻き経路の少なくともひとつを備える請求項１３に記載の構造。
  15. 前記入口スルーホールおよび前記出口スルーホールの少なくともひとつが前記第一基板または前記第二基板を通る二つの通路を備え、前記通路が前記第一冷却剤チャネルに接続している請求項１に記載の構造。
  16. 前記二つの通路の少なくともひとつが前記通路の内面に設置された内部絶縁体を有する請求項１５に記載の構造。
  17. 前記内部絶縁体が空気領域、不活性ガス領域、ＳｉＯ２層、Ｓｉ３Ｎ４層、ＳｉＯｘＮｙ層、非多孔質絶縁層、高分子層、またはそれらの任意の組み合わせを備える請求項１６に記載の構造。
  18. 前記少なくともひとつの回路要素が発熱回路を備える請求項１に記載の構造。
  19. 第三基板をさらに備え、かつ少なくともひとつの前記第一、第二、および第三基板が発熱回路を含む請求項１に記載の構造。
  20. 前記第二および第三基板の間の空間に形成された第二冷却剤チャネルをさらに備え、前記第二冷却剤チャネルが前記第二および第三基板への冷却を提供する請求項１９に記載の構造。
  21. 回路デバイスの熱管理のための構造を作る方法であって、
    第一基板および第二基板を設けるステップであって、前記第一および第二基板のうち少なくともひとつが回路要素を含んでいるステップと、
    前記第一基板および前記第二基板の少なくともひとつに前記第一基板または前記第二基板の厚さにわたって延在する入口スルーホールを形成するステップと、
    前記第一基板および前記第二基板の少なくともひとつに前記第一基板または前記第二基板の厚さにわたって延在する出口スルーホールを形成するステップと、
    前記第一および第二基板の少なくともひとつに各ボンディング要素を形成するステップと、
    前記第一および第二基板の間に封止を形成し、かつ前記第一および第二基板の間に第一冷却剤チャネルを形成するために前記各ボンディング要素にて前記第一および第二基板をボンディングするステップと、
    を備える回路デバイスの熱管理のための構造を作る方法。
  22. 各ボンディング要素を形成するステップが前記第一および第二基板に金属ボンディング要素を形成するステップを備える請求項２１に記載の方法。
  23. 前記入口スルーホールを形成するステップおよび前記出口スルーホールを形成するステップの少なくともひとつが前記回路要素への接続のための金属導管を形成するステップを備える請求項２１に記載の方法。
  24. 前記入口スルーホールを形成するステップおよび前記出口スルーホールを形成するステップの少なくともひとつが、前記金属導管を囲む電気絶縁領域を形成するステップを備える請求項２３に記載の方法。
  25. 金属導管を形成するステップがフランジを有する前記金属導管を形成するステップを備える請求項２３に記載の方法。
  26. 回路要素への電気接続を形成するために前記第一または前記第二基板の厚さにわたって延在する金属相互接続を形成するステップをさらに備える請求項２５に記載の方法。
  27. 前記ボンディングの上に、前記金属相互接続に前記フランジを接続するステップをさらに備える請求項２６に記載の方法。
  28. 金属相互接続を形成するステップが前記入口スルーホールまたは前記出口スルーホールの一部として前記金属相互接続を形成するステップを備える請求項２６に記載の方法。
  29. 金属相互接続を形成するステップが電気絶縁体を使用して前記金属相互接続を前記スルーホール内部から隔離するステップを備える請求項２６に記載の方法。
  30. 各金属ボンディング要素を形成するステップが前記第一および第二基板の間の前記第一冷却剤チャネルのための起伏のある経路を形成するステップを備える請求項２１に記載の方法。
  31. 起伏のある経路を形成するステップが蛇行した経路および渦巻き経路の少なくともひとつを形成するステップを備える請求項３０に記載の方法。
  32. 前記入口スルーホールを形成するステップおよび前記出口スルーホールを形成するステップの少なくともひとつが前記第一基板または前記第二基板を通る二つの通路を形成するステップを備え、前記通路が前記第一冷却剤チャネルに接続している請求項２１に記載の方法。
  33. 前記通路の内面に内部絶縁体を配置するステップをさらに備える請求項３２に記載の方法。
  34. 第三基板を設けるステップであって、少なくともひとつの前記第一、第二、および第三基板が発熱回路を含むステップと、
    前記第二および第三基板の冷却のために、前記第二および第三基板の間の空間に第二冷却剤チャネルを形成するステップとをさらに備える請求項２１に記載の方法。
  35. 第一および第二基板の熱管理システムであって、前記第一および第二基板の少なくともひとつが回路要素を含み、
    前記第一および第二基板の少なくともひとつの基板の入口スルーホールを通じて流体を供給し、かつ前記第一および第二基板の少なくともひとつの基板の出口スルーホール通じて前記流体を除去するために構成された流体供給であって、前記流体は前記第一基板および第二基板の間の第一冷却剤チャネルを通り流れ、前記第一冷却剤チャネルは前記第一基板を前記第二基板に接合する少なくともひとつのボンディング要素により封止されている流体供給と、
    前記流体に蓄積した熱を消散するよう構成された放熱器とを
    備える熱管理システム。
  36. 前記放熱器が前記入口スルーホールに戻る前に前記流体を冷却するよう構成された熱交換器を備える請求項３５に記載のシステム。
  37. 前記放熱器が流体の流れが前記出口スルーホールを通った後に前記流体を周囲に分配するよう構成された流体分配器を備える請求項３５に記載のシステム。
  38. 前記流体供給が気体供給および液体供給の少なくともひとつを備える請求項３５に記載のシステム。
  39. 前記気体供給が炭化水素系供給、フッ素化炭化水素系供給、塩素化炭化水素系供給、ヘリウム供給、水素供給、窒素供給、および空気供給の少なくともひとつを備える請求項３８に記載のシステム。
  40. 前記液体供給が水、液化炭化水素系供給、液化フッ素化炭化水素系供給、液化塩素化炭化水素系供給、および液体窒素供給の少なくともひとつを備える請求項３８に記載のシステム。
  41. 第一および第二基板の熱管理方法であって、前記第一および第二基板の少なくともひとつが回路要素を含み、
    前記第一および第二基板の少なくともひとつの基板の入口スルーホール通じて流体を供給するステップと、
    前記第一基板および第二基板の間の第一冷却剤チャネルを通じて前記流体を流すステップであって、前記第一冷却剤チャネルは前記第一基板を前記第二基板に接合する少なくともひとつのボンディング要素により封止されている、流体を流すステップと、
    前記第一および第二基板の少なくともひとつの基板の出口スルーホールを通じて前記第一冷却剤チャネルから前記流体を除去するステップとを
    備える熱管理方法。
  42. 前記入口スルーホールに戻る前に前記流体に蓄積された熱を消散させるステップをさらに備える請求項４１に記載の方法。
  43. 熱を消散させるステップが前記入口スルーホールに戻る前に熱交換器を通り前記流体を循環させるステップを備える請求項４１に記載の方法。
  44. 前記出口スルーホールを通る流体の流れの後に前記流体を周囲に分配するステップをさらに備える請求項４１に記載の方法。
  45. 流体を供給するステップが前記第一冷却剤チャネルに気体または液体の少なくともひとつを供給するステップを備える請求項４１に記載の方法。
  46. 気体または液体の少なくともひとつを供給するステップが、炭化水素系気体、フッ素化炭化水素系気体、塩素化炭化水素系気体、ヘリウム、水素、窒素、または空気のひとつを供給するステップを備える請求項４５に記載の方法。
  47. 気体または液体の少なくともひとつを供給するステップが水、炭化水素系液体、フッ素化炭化水素系液体、塩素化炭化水素系液体、または液体窒素のひとつを供給するステップを備える請求項４５に記載の方法。
  48. 前記第二基板および第三基板の間の空間により形成された第二冷却剤チャネルに前記流体を供給するステップをさらに備える請求項４１に記載の方法。
JP2010523006A 2007-08-28 2008-07-28 電気相互接続および熱管理のための構造およびプロセス Pending JP2010538465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/846,253 US8035223B2 (en) 2007-08-28 2007-08-28 Structure and process for electrical interconnect and thermal management
PCT/US2008/071351 WO2009032424A1 (en) 2007-08-28 2008-07-28 A structure and process for electrical interconnect and thermal management

Publications (2)

Publication Number Publication Date
JP2010538465A true JP2010538465A (ja) 2010-12-09
JP2010538465A5 JP2010538465A5 (ja) 2011-08-04

Family

ID=40406135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010523006A Pending JP2010538465A (ja) 2007-08-28 2008-07-28 電気相互接続および熱管理のための構造およびプロセス

Country Status (3)

Country Link
US (2) US8035223B2 (ja)
JP (1) JP2010538465A (ja)
WO (1) WO2009032424A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062285A (ja) * 2011-09-12 2013-04-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2014082253A (ja) * 2012-10-15 2014-05-08 Nippon Hoso Kyokai <Nhk> 積層型半導体装置、半導体チップならびに積層型半導体装置の製造方法
JP2018110155A (ja) * 2016-12-28 2018-07-12 富士通株式会社 電子装置、及び電子装置の製造方法
CN111698824A (zh) * 2020-05-22 2020-09-22 中国电子科技集团公司第二十九研究所 一种自气密封装功能模块的一体化互联结构及实现方法

Families Citing this family (210)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269341B2 (en) 2008-11-21 2012-09-18 Infineon Technologies Ag Cooling structures and methods
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
CN102422414A (zh) * 2009-04-28 2012-04-18 株式会社藤仓 器件安装构造以及器件安装方法
US8198174B2 (en) * 2009-08-05 2012-06-12 International Business Machines Corporation Air channel interconnects for 3-D integration
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8247895B2 (en) * 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
FR2961017B1 (fr) * 2010-06-02 2013-10-11 Commissariat Energie Atomique Puce electronique, composants electroniques et bras de commutation incorporant cette puce electronique
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
JP5740903B2 (ja) * 2010-10-19 2015-07-01 富士通株式会社 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
FR2964791A1 (fr) * 2011-01-04 2012-03-16 Commissariat Energie Atomique Composant electronique comprenant un via conducteur realisant une fonction de dissipation thermique
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US20130260510A1 (en) * 2012-04-02 2013-10-03 Infineon Technologies Ag 3-D Integrated Circuits and Methods of Forming Thereof
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9035452B2 (en) * 2012-08-07 2015-05-19 General Electric Company Electronic device cooling with autonomous fluid routing and method of assembly
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9144178B2 (en) * 2013-03-01 2015-09-22 International Business Machines Corporation Selective clamping of electronics card to coolant-cooled structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9282650B2 (en) * 2013-12-18 2016-03-08 Intel Corporation Thermal compression bonding process cooling manifold
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US10177116B2 (en) * 2014-02-05 2019-01-08 International Business Machines Corporation Large channel interconnects with through silicon vias (TSVs) and method for constructing the same
JP6135623B2 (ja) * 2014-09-02 2017-05-31 トヨタ自動車株式会社 半導体装置及びその製造方法
US9299686B1 (en) 2015-01-16 2016-03-29 International Business Machines Corporation Implementing integrated circuit chip attach in three dimensional stack using vapor deposited solder Cu pillars
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
FR3036531A1 (fr) * 2015-05-19 2016-11-25 St Microelectronics Sa Procede de realisation d'un circuit microfluidique au sein d'une structure integree tridimensionnelle, et structure correspondante
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US9941189B2 (en) 2015-12-21 2018-04-10 International Business Machines Corporation Counter-flow expanding channels for enhanced two-phase heat removal
US9847275B2 (en) * 2015-12-21 2017-12-19 International Business Machines Corporation Distribution and stabilization of fluid flow for interlayer chip cooling
US11078075B2 (en) * 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
US10032694B2 (en) * 2016-03-08 2018-07-24 Toyota Motor Engineering & Manufacturing North America, Inc Power electronics assemblies having a semiconductor cooling chip and an integrated fluid channel system
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
CN110010566B (zh) * 2018-12-29 2021-02-26 浙江臻镭科技股份有限公司 一种竖立放置的液冷散热射频结构及其制作方法
CN110010574B (zh) * 2018-12-29 2021-02-09 浙江臻镭科技股份有限公司 一种多层堆叠型纵向互联的射频结构及其制作方法
CN110010571A (zh) * 2018-12-29 2019-07-12 杭州臻镭微波技术有限公司 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法
CN110010561B (zh) * 2018-12-31 2021-02-26 浙江臻镭科技股份有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110190376B (zh) * 2018-12-31 2020-12-04 杭州臻镭微波技术有限公司 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
US11735495B2 (en) * 2019-02-27 2023-08-22 Intel Corporation Active package cooling structures using molded substrate packaging technology
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN110246816A (zh) * 2019-06-12 2019-09-17 上海先方半导体有限公司 一种晶圆级三维堆叠微流道散热结构及其制造方法
CN110739227B (zh) * 2019-09-27 2021-07-23 浙江大学 一种基于三维散热结构的三维异构射频模组的制作方法
US11456328B2 (en) 2019-10-09 2022-09-27 Omnivision Technologies, Inc. Stack chip air gap heat insulator
CN111653488A (zh) * 2020-06-15 2020-09-11 上海先方半导体有限公司 微流道散热系统及其制造方法
CN111489976B (zh) * 2020-06-28 2020-09-29 甬矽电子(宁波)股份有限公司 半导体封装结构制作方法和半导体封装结构
CN111952195B (zh) * 2020-08-24 2022-03-15 浙江集迈科微电子有限公司 一种液态微流道互联接口及其焊接工艺
CN114551385B (zh) * 2022-04-28 2022-09-13 之江实验室 含有微流道散热结构的三维堆叠封装结构及其封装方法
EP4322211A1 (en) * 2022-08-09 2024-02-14 Nokia Technologies Oy Three-dimensional chip comprising heat transfer means

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212146A (ja) * 1985-07-10 1987-01-21 Hitachi Ltd 冷却兼信号接続基板およびその製造方法、並びに半導体集積回路装置
JPH07504538A (ja) * 1992-03-13 1995-05-18 ユナイテッド　ステイツ　デパートメント　オブ　エナージィ フェースダウンボンディングチップのマイクロチャネル冷却
JPH08213523A (ja) * 1995-02-03 1996-08-20 Matsushita Electric Ind Co Ltd 冷却モジュールおよびその製造方法
US6242778B1 (en) * 1998-09-22 2001-06-05 International Business Machines Corporation Cooling method for silicon on insulator devices
JP2003290649A (ja) * 2002-03-29 2003-10-14 Casio Comput Co Ltd 小型化学反応装置
JP2004141815A (ja) * 2002-10-28 2004-05-20 Hitachi Ltd 有機ハロゲン化合物の処理方法および装置
JP2005005529A (ja) * 2003-06-12 2005-01-06 Toshiba Corp 三次元実装半導体モジュール及び三次元実装半導体システム
JP2005337612A (ja) * 2004-05-27 2005-12-08 Sony Corp 冷却装置および表示装置
JP2006228834A (ja) * 2005-02-15 2006-08-31 National Institute Of Advanced Industrial & Technology 積層型集積回路装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001548A (en) 1989-03-13 1991-03-19 Coriolis Corporation Multi-chip module cooling
JP2551203B2 (ja) 1990-06-05 1996-11-06 三菱電機株式会社 半導体装置
US5156998A (en) 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
KR100343211B1 (ko) 1999-11-04 2002-07-10 윤종용 웨이퍼 레벨 진공 패키징이 가능한 ｍｅｍｓ의 구조물의제작방법
US6992382B2 (en) 2003-12-29 2006-01-31 Intel Corporation Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon
US7091604B2 (en) * 2004-06-04 2006-08-15 Cabot Microelectronics Corporation Three dimensional integrated circuits
US7294926B2 (en) * 2005-09-22 2007-11-13 Delphi Technologies, Inc. Chip cooling system
US7432592B2 (en) * 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US20070126103A1 (en) * 2005-12-01 2007-06-07 Intel Corporation Microelectronic 3-D package defining thermal through vias and method of making same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212146A (ja) * 1985-07-10 1987-01-21 Hitachi Ltd 冷却兼信号接続基板およびその製造方法、並びに半導体集積回路装置
JPH07504538A (ja) * 1992-03-13 1995-05-18 ユナイテッド　ステイツ　デパートメント　オブ　エナージィ フェースダウンボンディングチップのマイクロチャネル冷却
JPH08213523A (ja) * 1995-02-03 1996-08-20 Matsushita Electric Ind Co Ltd 冷却モジュールおよびその製造方法
US6242778B1 (en) * 1998-09-22 2001-06-05 International Business Machines Corporation Cooling method for silicon on insulator devices
JP2003290649A (ja) * 2002-03-29 2003-10-14 Casio Comput Co Ltd 小型化学反応装置
JP2004141815A (ja) * 2002-10-28 2004-05-20 Hitachi Ltd 有機ハロゲン化合物の処理方法および装置
JP2005005529A (ja) * 2003-06-12 2005-01-06 Toshiba Corp 三次元実装半導体モジュール及び三次元実装半導体システム
JP2005337612A (ja) * 2004-05-27 2005-12-08 Sony Corp 冷却装置および表示装置
JP2006228834A (ja) * 2005-02-15 2006-08-31 National Institute Of Advanced Industrial & Technology 積層型集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062285A (ja) * 2011-09-12 2013-04-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2014082253A (ja) * 2012-10-15 2014-05-08 Nippon Hoso Kyokai <Nhk> 積層型半導体装置、半導体チップならびに積層型半導体装置の製造方法
JP2018110155A (ja) * 2016-12-28 2018-07-12 富士通株式会社 電子装置、及び電子装置の製造方法
CN111698824A (zh) * 2020-05-22 2020-09-22 中国电子科技集团公司第二十九研究所 一种自气密封装功能模块的一体化互联结构及实现方法

Also Published As

Publication number Publication date
US8035223B2 (en) 2011-10-11
US20090057879A1 (en) 2009-03-05
WO2009032424A1 (en) 2009-03-12
US20120048596A1 (en) 2012-03-01
US8486765B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
US8035223B2 (en) Structure and process for electrical interconnect and thermal management
US9818726B2 (en) Chip stack cooling structure
US9257396B2 (en) Compact semiconductor package and related methods
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
US8198174B2 (en) Air channel interconnects for 3-D integration
US7936563B2 (en) On-chip interconnect-stack cooling using sacrificial interconnect segments
US8421220B2 (en) Silicon based microchannel cooling and electrical package
TWI819252B (zh) 半導體核心組件
US20060027934A1 (en) Silicon chip carrier with conductive through-vias and method for fabricating same
US20060145356A1 (en) On-chip cooling
US20090273068A1 (en) 3-D Integrated Circuit Lateral Heat Dissipation
US8913402B1 (en) Triple-damascene interposer
US11749584B2 (en) Heat dissipation structures
TW201834169A (zh) 封裝結構、在封裝中傳遞熱量的方法及積體電路晶片
JP2005093980A (ja) 積み重ねが可能な層、ミニスタック、および積層型電子モジュール
CN102569227B (zh) 集成电路散热系统及制作方法
US7414316B2 (en) Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices
US20240105619A1 (en) Semiconductor device and method of manufacture
US10615248B1 (en) On-die capacitor for a VLSI chip with backside metal plates
US11817394B2 (en) Semiconductor circuit power delivery
US20240128146A1 (en) Semiconductor package for enhanced cooling
US11915994B2 (en) Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
US20220262714A1 (en) Method and apparatus for through interposer die level interconnect with thermal management
CN117766488A (zh) 用于增强冷却的半导体封装结构
CN116613122A (zh) 一种兼容液体硅通孔连通孔内嵌微流道的热沉及其制法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140825