CN110010571A - 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法 - Google Patents

一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法 Download PDF

Info

Publication number
CN110010571A
CN110010571A CN201811633992.6A CN201811633992A CN110010571A CN 110010571 A CN110010571 A CN 110010571A CN 201811633992 A CN201811633992 A CN 201811633992A CN 110010571 A CN110010571 A CN 110010571A
Authority
CN
China
Prior art keywords
support plate
cover board
hole
tsv
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811633992.6A
Other languages
English (en)
Inventor
冯光建
王志宇
张兵
周琪
张勋
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Hangzhou Zhenlei Microwave Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zhenlei Microwave Technology Co Ltd filed Critical Hangzhou Zhenlei Microwave Technology Co Ltd
Priority to CN201811633992.6A priority Critical patent/CN110010571A/zh
Publication of CN110010571A publication Critical patent/CN110010571A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4882Assembly of heatsink parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法,包括盖板、底座,盖板与底座键合;盖板上表面的两端设置进水口、出水口,盖板中间设置放置芯片的凹槽;底座相应进水口、出水口的位置处设置槽口,底座中间设置流通槽,流通槽横截面呈矩形,流通槽与槽口之间设置通道;本发明提供高效的水冷散热的一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法。

Description

一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作 方法
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础,随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起,承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
但是对于大功率芯片来讲,只做底部的散热配置,射频芯片产生的热会聚集在芯片的底部金属块附近,造成局部温度过高,而周围转接板因为没有金属,把热量导出效果有限。同时芯片将热量传递至PCB板上的镶铜,需要通过芯片跟底座的焊接面、焊接面跟TSV铜柱以及铜柱跟微系统底部镶铜等界面,距离长,传热效果差。依靠PCB板镶铜散热,是把芯片的热量传导给了壳体,单纯的Z轴方向的热传导如果碰到PCB板传热效果不好,会对匹配更大功率的芯片不利。
发明内容
本发明克服了现有技术的不足,提供高效的水冷散热的一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法。
本发明的技术方案如下:
一种大功率射频芯片系统级封装用的水冷沟槽结构,包括盖板载板、底座载板,盖板载板与底座载板键合;盖板载板上表面的两端设置进水口TSV孔、出水口TSV孔,盖板载板中间设置放置芯片的凹槽;底座载板相应进水口TSV孔、出水口TSV孔的位置处设置凹坑,底座载板中间设置流通槽,流通槽横截面呈矩形,流通槽与凹坑之间设置通道。
进一步的,进水口TSV孔、出水口TSV孔、凹坑形状都为圆柱形。
一种大功率射频芯片系统级封装用的水冷沟槽结构的制作方法,包括盖板载板、底座载板,具体处理包括如下步骤:
101)盖板制作步骤:盖板载板的两端通过光刻、刻蚀工艺制作通孔,通孔包括进水口TSV孔、出水口TSV孔;盖板载板的上表面中间位置通过刻蚀工艺制作凹槽,凹槽深度小于转接板厚度;盖板载板的上表面采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层;将射频芯片用共晶键合工艺设置在凹槽中;
盖板载板下表面通过光刻、刻蚀工艺设置开孔;盖板载板下表面采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层;绝缘层上通过物理溅射,磁控溅射或者蒸镀工艺中的一种,制作种子层;通过电镀金属,使金属充满开孔,在200到500度温度下密化金属形成金属柱,通过CMP工艺去除盖板载板下表面的金属;底座载板下表面通过光刻电镀工艺制作键合焊盘;
102)底座制作步骤:底座载板上表面通过光刻电镀工艺制作键合焊盘,底座载板上表面的两端通过光刻、刻蚀工艺制作凹孔,凹孔与通孔宽度相同;底座载板上表面的中间通过光刻、刻蚀工艺均匀分布制作TSV孔,TSV孔采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层;绝缘层上通过物理溅射,磁控溅射或者蒸镀工艺中的一种,制作种子层;电镀金属充满TSV孔,形成金属柱,200到500度温度下密化金属柱,此处金属柱与盖板载板的金属柱位置相同;CMP工艺去除盖板载板上表面金属,保留金属柱;底座载板上表面的中间通过光刻、刻蚀工艺制作流通槽;流通槽与凹孔之间通过光刻、刻蚀工艺制作通道;
103)键合成形步骤:将盖板载板下表面和底座载板上表面键合。
进一步的,盖板载板、底座载板的材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
进一步的,焊接焊盘厚度范围在10nm到1000um,材料采用铜、铝、镍、银、金、锡中的一种,本身结构为一层或多层。
进一步的,通孔、凹槽、凹孔、TSV孔的宽度范围在1um到5cm,深度在10um到1000um。
进一步的,绝缘层厚度范围在10nm到100um之间,种子层厚度范围在1nm到100um,种子层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种,种子层本身结构是一层或多层。
本发明相比现有技术优点在于:本发明通过直接在芯片底部开微流槽的方式,引入散热液体,使芯片获得高效的水冷散热工艺,能有效降低射频芯片工作时的温度。
附图说明
图1为本发明第一种结构的俯视图;
图2为本发明第一种结构中间区的剖面图;
图3为本发明第二种结构的俯视图;
图4为本发明第二种结构中间区的剖面图;
图5为本发明第三种结构的俯视图;
图6为本发明第三种结构中间区的剖面图。
图中标识:盖板载板101、底座载板102、进水口TSV孔103、出水口TSV孔104、凹槽105、流通槽106、通道107、金属柱108、射频芯片201。
具体实施方式
下面详细描述本发明的实施方式,其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样的定义,不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号,仅仅是为了描述的方便,而没有实质上先后顺序的联系。各具体实施方式中的不同步骤,可以进行不同先后顺序的组合,实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图6所示,一种大功率射频芯片201系统级封装用的水冷沟槽结构,包括盖板载板101、底座载板102,盖板载板101与底座载板102键合。盖板载板101上表面的两端设置进水口TSV孔103、出水口TSV孔104。盖板载板101中间设置放置芯片的凹槽105。底座载板102相应进水口、出水口的位置处设置凹坑,底座载板102中间设置流通槽106,流通槽106横截面呈矩形,流通槽106与凹坑之间设置通道107。进水口TSV孔103、出水口TSV孔104、凹坑形状都为圆柱形。
一种大功率射频芯片201系统级封装用的水冷沟槽结构的制作方法,包括盖板载板101、底座载板102,具体处理包括如下步骤:
101)盖板制作步骤:盖板载板101的两端通过光刻、刻蚀工艺制作通孔,通孔包括进水口TSV孔103、出水口TSV孔104,进水口TSV孔103、出水口TSV孔104的直径范围在1um到1000um,深度在10um到1000um。盖板载板101的上表面中间位置通过刻蚀工艺制作凹槽105,凹槽105深度小于盖板载板101厚度,凹槽105的宽度范围在1um到1000um,深度在1um到500um之间。盖板载板101的上表面采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层。将射频芯片201用共晶键合工艺设置在凹槽105中。
盖板载板101下表面通过光刻、刻蚀工艺设置开孔,开孔直径范围在1um到1000um,深度在1um到100um之间。盖板载板101下表面采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层,绝缘层厚度范围在10nm到100um之间。通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种,种子层本身结构是一层或多层。当种子层为多层结构时,每层一般采用的材料相同。通过电镀金属,使金属充满开孔,在200到500度温度下密化金属形成金属柱108,通过CMP工艺去除盖板载板101下表面的金属。底座载板102下表面通过光刻电镀工艺制作键合焊盘。焊盘厚度范围在10nm到1000um,材料采用铜、铝、镍、银、金、锡中的一种,本身结构为一层或多层,当焊盘为多层结构时,每层一般采用的材料相同。
102)底座制作步骤:底座载板102上表面通过光刻电镀工艺制作键合焊盘,焊盘厚度范围在10nm到1000um,材料采用铜、铝、镍、银、金、锡中的一种,本身结构为一层或多层,当焊盘为多层结构时,每层一般采用的材料相同。底座载板102上表面的两端通过光刻、刻蚀工艺制作凹孔,凹孔宽度与通孔相同,深度小于通孔。底座载板102上表面的中间通过光刻、刻蚀工艺均匀分布制作TSV孔,TSV孔的宽度范围在1um到5cm,深度在10um到1000um。TSV孔采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层,绝缘层厚度范围在10nm到100um之间。绝缘层上通过物理溅射,磁控溅射或者蒸镀工艺中的一种,制作种子层。电镀金属充满TSV孔,形成金属柱108,200到500度温度下密化金属柱108,此处金属柱108与盖板载板101的金属柱108位置相同。CMP工艺去除盖板载板101上表面金属,保留金属柱108。底座载板102上表面的中间通过光刻、刻蚀工艺制作流通槽106。流通槽106与凹孔之间通过光刻、刻蚀工艺制作通道107。底座载板102上表面采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层,绝缘层厚度范围在10nm到100um之间。流通槽106设置在TSV孔靠近盖板载板101的上表面,流通槽106深度小于盖板载板101的厚度,流通槽106可以设置在均匀分布制作的每排的TSV孔之间;或者流通槽106不必开TSV孔,制作大面积的流通槽106;或者TSV孔只设置在盖板载板101和底座载板102的两侧,中间设置大面积的流通槽106。
103)键合成形步骤:将盖板载板101下表面和底座载板102上表面用共晶键合的工艺键合,键合温度为100度到300度之间。
盖板载板101、底座载板102采用包括4、6、8、12寸晶圆中的一种,厚度范围为200um到2000um,一般采用硅片材料,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。

Claims (7)

1.一种大功率射频芯片系统级封装用的水冷沟槽结构,其特征在于,包括盖板载板、底座载板,盖板载板与底座载板键合;盖板载板上表面的两端设置进水口TSV孔、出水口TSV孔,盖板载板中间设置放置芯片的凹槽;底座载板相应进水口TSV孔、出水口TSV孔的位置处设置凹坑,底座载板中间设置流通槽,流通槽横截面呈矩形,流通槽与凹坑之间设置通道。
2.根据权利要求1所述的一种大功率射频芯片系统级封装用的水冷沟槽结构,其特征在于,进水口TSV孔、出水口TSV孔、凹坑形状都为圆柱形。
3.一种大功率射频芯片系统级封装用的水冷沟槽结构的制作方法,其特征在于,包括盖板、底座,具体处理包括如下步骤:
101)盖板制作步骤:盖板载板的两端通过光刻、刻蚀工艺制作通孔,通孔包括进水口TSV孔、出水口TSV孔;盖板载板的上表面中间位置通过刻蚀工艺制作凹槽,凹槽深度小于转接板厚度;盖板载板的上表面采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层;将射频芯片用共晶键合工艺设置在凹槽中;
盖板载板下表面通过光刻、刻蚀工艺设置开孔;盖板载板下表面采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层;绝缘层上通过物理溅射,磁控溅射或者蒸镀工艺中的一种,制作种子层;通过电镀金属,使金属充满开孔,在200到500度温度下密化金属形成金属柱,通过CMP工艺去除盖板载板下表面的金属;底座载板下表面通过光刻电镀工艺制作键合焊盘;
102)底座制作步骤:底座载板上表面通过光刻电镀工艺制作键合焊盘,底座载板上表面的两端通过光刻、刻蚀工艺制作凹孔,凹孔与通孔宽度相同;底座载板上表面的中间通过光刻、刻蚀工艺均匀分布制作TSV孔,TSV孔采用沉积氧化硅、沉积氮化硅或者直接热氧化方法中的一种,形成绝缘层;绝缘层上通过物理溅射,磁控溅射或者蒸镀工艺中的一种,制作种子层;电镀金属充满TSV孔,形成金属柱,200到500度温度下密化金属柱,此处金属柱与盖板载板的金属柱位置相同;CMP工艺去除盖板载板上表面金属,保留金属柱;底座载板上表面的中间通过光刻、刻蚀工艺制作流通槽;流通槽与凹孔之间通过光刻、刻蚀工艺制作通道;
103)键合成形步骤:将盖板载板下表面和底座载板上表面键合。
4.根据权利要求3所述的一种大功率射频芯片系统级封装用的水冷沟槽结构的制作方法,其特征在于:盖板载板、底座载板的材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
5.根据权利要求3所述的一种大功率射频芯片系统级封装用的水冷沟槽结构的制作方法,其特征在于:焊接焊盘厚度范围在10nm到1000um,材料采用铜、铝、镍、银、金、锡中的一种,本身结构为一层或多层。
6.根据权利要求3所述的一种大功率射频芯片系统级封装用的水冷沟槽结构的制作方法,其特征在于:通孔、凹槽、凹孔、TSV孔的宽度范围在1um到5cm,深度在10um到1000um。
7.根据权利要求3所述的一种大功率射频芯片系统级封装用的水冷沟槽结构的制作方法,其特征在于:绝缘层厚度范围在10nm到100um之间,种子层厚度范围在1nm到100um,种子层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种,种子层本身结构是一层或多层。
CN201811633992.6A 2018-12-29 2018-12-29 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法 Pending CN110010571A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811633992.6A CN110010571A (zh) 2018-12-29 2018-12-29 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811633992.6A CN110010571A (zh) 2018-12-29 2018-12-29 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法

Publications (1)

Publication Number Publication Date
CN110010571A true CN110010571A (zh) 2019-07-12

Family

ID=67165276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811633992.6A Pending CN110010571A (zh) 2018-12-29 2018-12-29 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110010571A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739227A (zh) * 2019-09-27 2020-01-31 浙江大学 一种基于三维散热结构的三维异构射频模组的制作方法
CN111653492A (zh) * 2019-09-24 2020-09-11 浙江集迈科微电子有限公司 一种三维堆叠射频光模块制作方法
CN111653489A (zh) * 2019-09-24 2020-09-11 浙江集迈科微电子有限公司 一种基于多层散热结构的三维射频模组制作方法
CN113066778A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠结构和工艺
CN114551385A (zh) * 2022-04-28 2022-05-27 之江实验室 含有微流道散热结构的三维堆叠封装结构及其封装方法
CN115116991A (zh) * 2022-08-29 2022-09-27 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548895B1 (en) * 2001-02-21 2003-04-15 Sandia Corporation Packaging of electro-microfluidic devices
CN2922124Y (zh) * 2006-07-16 2007-07-11 重庆工学院 Led液体冷却用冷却结构
US20120048596A1 (en) * 2007-08-28 2012-03-01 Research Triangle Institute Structure And Process For Electrical Interconnect And Thermal Management
CN106601704A (zh) * 2016-11-17 2017-04-26 云南电网有限责任公司电力科学研究院 晶闸管散热装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548895B1 (en) * 2001-02-21 2003-04-15 Sandia Corporation Packaging of electro-microfluidic devices
CN2922124Y (zh) * 2006-07-16 2007-07-11 重庆工学院 Led液体冷却用冷却结构
US20120048596A1 (en) * 2007-08-28 2012-03-01 Research Triangle Institute Structure And Process For Electrical Interconnect And Thermal Management
CN106601704A (zh) * 2016-11-17 2017-04-26 云南电网有限责任公司电力科学研究院 晶闸管散热装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653492A (zh) * 2019-09-24 2020-09-11 浙江集迈科微电子有限公司 一种三维堆叠射频光模块制作方法
CN111653489A (zh) * 2019-09-24 2020-09-11 浙江集迈科微电子有限公司 一种基于多层散热结构的三维射频模组制作方法
CN111653492B (zh) * 2019-09-24 2021-10-01 浙江集迈科微电子有限公司 一种三维堆叠射频光模块制作方法
CN110739227A (zh) * 2019-09-27 2020-01-31 浙江大学 一种基于三维散热结构的三维异构射频模组的制作方法
CN110739227B (zh) * 2019-09-27 2021-07-23 浙江大学 一种基于三维散热结构的三维异构射频模组的制作方法
CN113066778A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠结构和工艺
CN113066778B (zh) * 2021-03-23 2024-02-13 浙江集迈科微电子有限公司 转接板堆叠结构和工艺
CN114551385A (zh) * 2022-04-28 2022-05-27 之江实验室 含有微流道散热结构的三维堆叠封装结构及其封装方法
US11776879B1 (en) 2022-04-28 2023-10-03 Zhejiang Lab Three-dimensional stacked package structure with micro-channel heat dissipation structure and packaging method thereof
CN115116991A (zh) * 2022-08-29 2022-09-27 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法
CN115116991B (zh) * 2022-08-29 2022-11-04 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法

Similar Documents

Publication Publication Date Title
CN110010571A (zh) 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法
CN110010561A (zh) 一种多层芯片堆叠的射频结构及其制作方法
CN110010572A (zh) 一种用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110010570A (zh) 一种液体浸没散热的射频微系统组件制作工艺
CN110010546B (zh) 一种竖立放置射频模块的相变散热结构的制作工艺
CN110010574A (zh) 一种多层堆叠型纵向互联的射频结构及其制作方法
CN110010563A (zh) 一种底部散热型射频芯片转接板封装工艺
CN110010548A (zh) 一种底部带焊盘的空腔结构制作方法
CN110010491A (zh) 一种多层堆叠射频微系统立方体结构的制作工艺
CN110010566A (zh) 一种竖立放置的液冷散热射频结构及其制作方法
CN110010565A (zh) 一种用于射频微系统中大功率组件的双层相变散热器及其制作方法
CN112203399A (zh) 具有液态散热功能的pcb组装工艺
CN111952194A (zh) 一种射频芯片液冷散热工艺
CN110190376A (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010573A (zh) 一种大功率射频芯片的竖立放置液冷散热结构及其制作方法
CN110010498A (zh) 一种侧面散热的密闭型系统级封装工艺
CN112203398B (zh) 一种pcb板液冷散热工艺
CN111968921B (zh) 一种具有液态散热功能的pcb组装方式
CN110010475A (zh) 一种射频芯片系统级封装的散热模块制作工艺
CN107275299B (zh) 一种微通道换热器及其制作方法
CN110010494A (zh) 一种侧壁带焊盘的系统级封装互联结构制作方法
CN111968919B (zh) 一种射频模组散热工艺
CN110010492A (zh) 一种用于射频微系统组件的相变散热器制作方法
CN110010495A (zh) 一种高密度侧壁互联方法
CN110010480A (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Feng Guangjian

Inventor before: Feng Guangjian

Inventor before: Wang Zhiyu

Inventor before: Zhang Bing

Inventor before: Zhou Qi

Inventor before: Zhang Xun

Inventor before: Yu Faxin

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200804

Address after: 313100 Workshop No. 8, North Park, Second Division of Changxing National University Science and Technology Park, Chenwang Road and Taihu Road Intersection, Changxing County Economic and Technological Development Zone, Huzhou City, Zhejiang Province

Applicant after: ZHEJIANG JIMAIKE MICROELECTRONIC Co.,Ltd.

Address before: 310030 Building 6, No. 3, Xiyuan Third Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant before: HANGZHOU ZHENLEI MICROWAVE TECHNOLOGY Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190712