CN110010548A - 一种底部带焊盘的空腔结构制作方法 - Google Patents

一种底部带焊盘的空腔结构制作方法 Download PDF

Info

Publication number
CN110010548A
CN110010548A CN201811596723.7A CN201811596723A CN110010548A CN 110010548 A CN110010548 A CN 110010548A CN 201811596723 A CN201811596723 A CN 201811596723A CN 110010548 A CN110010548 A CN 110010548A
Authority
CN
China
Prior art keywords
pinboard
tsv
cavity
hole tsv
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811596723.7A
Other languages
English (en)
Other versions
CN110010548B (zh
Inventor
冯光建
张兵
王志宇
周琪
张勋
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Hangzhou Zhenlei Microwave Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zhenlei Microwave Technology Co Ltd filed Critical Hangzhou Zhenlei Microwave Technology Co Ltd
Priority to CN201811596723.7A priority Critical patent/CN110010548B/zh
Publication of CN110010548A publication Critical patent/CN110010548A/zh
Application granted granted Critical
Publication of CN110010548B publication Critical patent/CN110010548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种底部带焊盘的空腔结构制作方法,具体处理包括如下步骤:101)焊盘准备步骤、102)转接板下表面处理步骤、103)成形步骤;本发明提供空腔底部实现焊盘的制作的一种底部带焊盘的空腔结构制作方法。

Description

一种底部带焊盘的空腔结构制作方法
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种底部带焊盘的空腔结构制作方法。
背景技术
毫米波射频技术在半导体行业发展迅速,其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用,预计2018年市场达到11亿美元,成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求,对于无线发射和接收系统,目前还不能集成到同一颗芯片上(SOC),因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上,占用面积大,可靠性差,不能满足封装系统越来越小型化的趋势,而基于标准硅工艺的三维异构封装技术(系统级封装SIP)运用TSV技术和空腔结构将不同衬底不同功能的芯片集成在一起,能在较小的区域内实现芯片的堆叠和互联,大大减小了功能件的面积并增加了其可靠性,越来越成为该产业未来发展的方向。
射频芯片需要对其底部进行散热和接地互联,这样就要求芯片底部需要有TSV铜柱做接触,特别是对于芯片底部带焊球的结构,需要有相应的焊盘做焊接动作。但是对于要把射频芯片埋入到硅空腔的结构来讲,如果先做TSV,则需要在转接板的背部做空腔,TSV的底部做空腔的底部,然后做互联,TSV深度会有差异,这样做出来的底部会不平,不利于芯片的接地互联;如果先做空腔,后做TSV,需要在空腔的底部进行TSV刻蚀工艺,电镀完成后还要设置焊盘,工艺成本较高。
发明内容
本发明克服了现有技术的不足,提供空腔底部实现焊盘的制作的一种底部带焊盘的空腔结构制作方法。
本发明的技术方案如下:
一种底部带焊盘的空腔结构制作方法,具体处理包括如下步骤:
101)焊盘准备步骤:转接板上表面通过光刻、刻蚀工艺在制作第一TSV孔,第一TSV孔的深度小于转接板的厚度;在转接板上表面采用沉积氧化硅、沉积氮化硅或直接热氧方法中的一种,形成绝缘层;在绝缘层上物理溅射、磁控溅射或者蒸镀工艺选其一制作种子层;电镀金属填充第一TSV孔底部形成一定厚度的金属块,200到500度温度下密化金属块;湿法清洗工艺去除第一TSV孔内种子层;
102)转接板下表面处理步骤:减薄转接板下表面,通过光刻、刻蚀工艺在转接板减薄表面制作第二TSV孔,第二TSV孔直径小于第一TSV孔直径,第二TSV孔的深度加上第一TSV孔的深度等于减薄后转接板厚度;
转接板下表面通过沉积氧化硅、氮化硅或直接热氧化形成绝缘层;绝缘层上通过物理溅射、磁控溅射或者蒸镀工艺选其一制作种子层;电镀金属充满第二TSV孔,形成金属柱,200到500度温度下密化金属柱;CMP工艺去除转接板下表面金属,保留金属柱;
103)成形步骤:在步骤101)处理后的转接板上表面制作TSV孔的区域通过干法刻蚀和/或湿法腐蚀工艺制作空腔,露出金属块形成焊盘。
进一步的,第一TSV孔、第二TSV孔的直径范围在1um到1000um,深度在10um到1000um;绝缘层厚度范围在10nm到100um之间;种子层厚度范围在1nm到100um之间;焊盘厚度范围为10nm到1000um之间。
进一步的,种子层本身结构为一层或多层,种子层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种。
进一步的,空腔深度在100nm到700um之间,空腔截面形状为方形、圆形、椭圆形或三角形,空腔的侧壁为垂直或倾斜。
进一步的,转接板采用4、6、8、12寸晶圆中的一种,厚度范围为200um到2000um,材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
本发明相比现有技术优点在于:本发明通过两次TSV制作,在硅中空腔底部实现焊盘的制作,使芯片能够用FC的工艺直接贴装在硅中空腔内,大大降低了工艺的复杂程度和成本。
附图说明
图1为本发明的制作第一TSV孔的剖面图;
图2为本发明的图1制作金属块的剖面图;
图3为本发明的图2制作第二TSV孔的剖面图;
图4为本发明的图3制作金属柱的剖面图;
图5为本发明的焊接芯片后的剖面图;
图6为本发明的先制作第二TSV孔的剖面图;
图7为本发明的图6制作金属柱的剖面图;
图8为本发明的图7设置第一TSV孔的剖面图;
图9为本发明的图8磨平第一TSV孔的剖面图;
图10为本发明的图9设置金属块的剖面图;
图11为本发明的图10制作置放芯片空腔的剖面图。
图中标识:转接板101、第一TSV孔102、绝缘层103、金属块104、第二TSV孔105、金属柱106、芯片107。
具体实施方式
下面详细描述本发明的实施方式,其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样的定义,不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号,仅仅是为了描述的方便,而没有实质上先后顺序的联系。各具体实施方式中的不同步骤,可以进行不同先后顺序的组合,实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图11所示,一种底部带焊盘的空腔结构制作方法,具体处理包括如下步骤:
101)焊盘准备步骤:转接板101上表面通过光刻、刻蚀工艺在制作第一TSV孔102,第一TSV孔102的深度小于转接板101的厚度。第一TSV孔102直径范围在1um到1000um,深度在10um到1000um。在转接板101上表面采用沉积氧化硅、沉积氮化硅或直接热氧方法中的一种,形成绝缘层103,绝缘层103厚度范围在10nm到100um之间。在绝缘层103上物理溅射、磁控溅射或者蒸镀工艺选其一制作种子层,种子层厚度范围在1nm到100um。种子层本身结构其可以是一层也可以是多层,种子层中的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种,当种子层本身为多层结构时,一般每层才用的材料都相同。电镀金属填充第一TSV孔102底部形成一定厚度的金属块104,200到500度温度下密化金属块104,使其更致密。湿法清洗工艺去除第一TSV孔102内种子层,使第一TSV孔102内只留下绝缘层103,也可以用湿法清洗工艺把第一TSV孔102内的绝缘层103一起去除。
102)转接板101下表面处理步骤:减薄转接板101下表面,减薄厚度在10um到700um之间。通过光刻、刻蚀工艺在转接板101减薄表面制作第二TSV孔105,第二TSV孔105直径范围在1um到1000um,深度在10um到1000um之间,但第二TSV孔105直径小于第一TSV孔102直径,第二TSV孔105的深度加上第一TSV孔102的深度等于减薄后转接板101厚度。
转接板101下表面通过沉积氧化硅、氮化硅或直接热氧化形成绝缘层103,绝缘层103厚度范围在10nm到100um之间。绝缘层103上通过物理溅射、磁控溅射或者蒸镀工艺选其一制作种子层,种子层厚度范围在1nm到100um,种子层本身结构可以是一层也可以是多层,种子层中的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种,当种子层本身为多层结构时,一般每层才用的材料都相同。电镀金属充满第二TSV孔105,形成金属柱106,200到500度温度下密化金属柱106,使其更加致密。CMP工艺去除转接板101下表面金属,只保留金属柱106。
103)成形步骤:在步骤101)处理后的转接板101上表面制作TSV孔的区域通过干法刻蚀和/或湿法腐蚀工艺制作空腔,露出金属块104形成焊盘,从而提供可以直接将芯片107焊接的空腔。步骤101)和步骤102)可以调换,即先制作下表面,再制作转接板101的上表面。
作为优选,其中空腔深度范围在100nm到700um之间,截面形状可以是方形、圆形、椭圆形、三角形等中的一种,其侧壁可以是垂直的,也可以是倾斜的斜坡面。转接板101采用4、6、8、12寸晶圆中的一种,厚度范围为200um到2000um,一般采用硅片,也可以是其他材质,包括玻璃、石英、碳化硅、氧化铝等无机材料,也可以是环氧树脂、聚氨酯等有机材料,其主要功能是提供支撑作用。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。

Claims (5)

1.一种底部带焊盘的空腔结构制作方法,其特征在于,具体处理包括如下步骤:
101)焊盘准备步骤:转接板上表面通过光刻、刻蚀工艺在制作第一TSV孔,第一TSV孔的深度小于转接板的厚度;在转接板上表面采用沉积氧化硅、沉积氮化硅或直接热氧方法中的一种,形成绝缘层;在绝缘层上物理溅射、磁控溅射或者蒸镀工艺选其一制作种子层;电镀金属填充第一TSV孔底部形成一定厚度的金属块,200到500度温度下密化金属块;湿法清洗工艺去除第一TSV孔内种子层;
102)转接板下表面处理步骤:减薄转接板下表面,通过光刻、刻蚀工艺在转接板减薄表面制作第二TSV孔,第二TSV孔直径小于第一TSV孔直径,第二TSV孔的深度加上第一TSV孔的深度等于减薄后转接板厚度;
转接板下表面通过沉积氧化硅、氮化硅或直接热氧化形成绝缘层;绝缘层上通过物理溅射、磁控溅射或者蒸镀工艺选其一制作种子层;电镀金属充满第二TSV孔,形成金属柱,200到500度温度下密化金属柱;CMP工艺去除转接板下表面金属,保留金属柱;
103)成形步骤:在步骤101)处理后的转接板上表面制作TSV孔的区域通过干法刻蚀和/或湿法腐蚀工艺制作空腔,露出金属块形成焊盘。
2.根据权利要求1所述的一种底部带焊盘的空腔结构制作方法,其特征在于:第一TSV孔、第二TSV孔的直径范围在1um到1000um,深度在10um到1000um;绝缘层厚度范围在10nm到100um之间;种子层厚度范围在1nm到100um之间;焊盘厚度范围为10nm到1000um之间。
3.根据权利要求2所述的一种底部带焊盘的空腔结构制作方法,其特征在于:种子层本身结构为一层或多层,种子层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种。
4.根据权利要求1所述的一种底部带焊盘的空腔结构制作方法,其特征在于:空腔深度在100nm到700um之间,空腔截面形状为方形、圆形、椭圆形或三角形,空腔的侧壁为垂直或倾斜。
5.根据权利要求1所述的一种底部带焊盘的空腔结构制作方法,其特征在于:转接板采用4、6、8、12寸晶圆中的一种,厚度范围为200um到2000um,材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
CN201811596723.7A 2018-12-26 2018-12-26 一种底部带焊盘的空腔结构制作方法 Active CN110010548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811596723.7A CN110010548B (zh) 2018-12-26 2018-12-26 一种底部带焊盘的空腔结构制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811596723.7A CN110010548B (zh) 2018-12-26 2018-12-26 一种底部带焊盘的空腔结构制作方法

Publications (2)

Publication Number Publication Date
CN110010548A true CN110010548A (zh) 2019-07-12
CN110010548B CN110010548B (zh) 2021-08-24

Family

ID=67165225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811596723.7A Active CN110010548B (zh) 2018-12-26 2018-12-26 一种底部带焊盘的空腔结构制作方法

Country Status (1)

Country Link
CN (1) CN110010548B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491831A (zh) * 2019-07-26 2019-11-22 福建省福联集成电路有限公司 一种制作通孔的方法及制得的器件
CN111243970A (zh) * 2020-02-28 2020-06-05 浙江集迈科微电子有限公司 一种空腔中芯片嵌入工艺
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111341665A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种芯片嵌入转接板凹槽制作方法
CN111403332A (zh) * 2020-02-28 2020-07-10 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111682108A (zh) * 2020-02-29 2020-09-18 浙江集迈科微电子有限公司 一种三维的电感制作方法
CN112687616A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 射频管壳的制备方法及射频管壳
CN113540631A (zh) * 2021-07-14 2021-10-22 重庆市赛博瑞新能源科技有限公司 一种一体式注塑成型圆柱锂离子电池防爆盖帽

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110304999A1 (en) * 2010-06-10 2011-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer-on-Glass Package Structures
CN104952789A (zh) * 2015-04-29 2015-09-30 中国电子科技集团公司第三十八研究所 一种含高深宽比tsv的转接板的制作方法
US20150348843A1 (en) * 2011-07-12 2015-12-03 Invensas Corporation Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor
CN105405838A (zh) * 2015-09-01 2016-03-16 苏州含光微纳科技有限公司 一种新型tsv转接板及制作方法
US20160190102A1 (en) * 2008-12-19 2016-06-30 Tessera Advanced Technologies, Inc. Semiconductor device and method of manufacturing same
CN109003961A (zh) * 2018-07-26 2018-12-14 华进半导体封装先导技术研发中心有限公司 一种3d系统集成结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160190102A1 (en) * 2008-12-19 2016-06-30 Tessera Advanced Technologies, Inc. Semiconductor device and method of manufacturing same
US20110304999A1 (en) * 2010-06-10 2011-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer-on-Glass Package Structures
US20150348843A1 (en) * 2011-07-12 2015-12-03 Invensas Corporation Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor
CN104952789A (zh) * 2015-04-29 2015-09-30 中国电子科技集团公司第三十八研究所 一种含高深宽比tsv的转接板的制作方法
CN105405838A (zh) * 2015-09-01 2016-03-16 苏州含光微纳科技有限公司 一种新型tsv转接板及制作方法
CN109003961A (zh) * 2018-07-26 2018-12-14 华进半导体封装先导技术研发中心有限公司 一种3d系统集成结构及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491831A (zh) * 2019-07-26 2019-11-22 福建省福联集成电路有限公司 一种制作通孔的方法及制得的器件
CN111243970A (zh) * 2020-02-28 2020-06-05 浙江集迈科微电子有限公司 一种空腔中芯片嵌入工艺
CN111403332A (zh) * 2020-02-28 2020-07-10 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111403332B (zh) * 2020-02-28 2023-04-28 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111341665A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种芯片嵌入转接板凹槽制作方法
CN111682108A (zh) * 2020-02-29 2020-09-18 浙江集迈科微电子有限公司 一种三维的电感制作方法
CN111341665B (zh) * 2020-02-29 2023-06-30 浙江集迈科微电子有限公司 一种芯片嵌入转接板凹槽制作方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111293078B (zh) * 2020-03-17 2022-05-27 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN112687616A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 射频管壳的制备方法及射频管壳
CN113540631A (zh) * 2021-07-14 2021-10-22 重庆市赛博瑞新能源科技有限公司 一种一体式注塑成型圆柱锂离子电池防爆盖帽

Also Published As

Publication number Publication date
CN110010548B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN110010548A (zh) 一种底部带焊盘的空腔结构制作方法
CN110010561A (zh) 一种多层芯片堆叠的射频结构及其制作方法
CN110010547A (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN110010574B (zh) 一种多层堆叠型纵向互联的射频结构及其制作方法
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN111952243B (zh) 一种凹槽芯片嵌入工艺
CN110010572A (zh) 一种用于系统级大功率模组的大流量液冷散热器及其制作方法
CN111952194B (zh) 一种射频芯片液冷散热工艺
CN111952244B (zh) 一种柔性电路板侧壁互联工艺
CN112838011B (zh) 散热芯片及其制作方法
CN110010500A (zh) 一种高度集成的射频芯片系统级封装工艺
CN111243970A (zh) 一种空腔中芯片嵌入工艺
CN112203398B (zh) 一种pcb板液冷散热工艺
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN110010502A (zh) 一种射频芯片的系统级封装工艺
CN110010566A (zh) 一种竖立放置的液冷散热射频结构及其制作方法
CN110010498A (zh) 一种侧面散热的密闭型系统级封装工艺
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN111370316A (zh) 一种六面包围嵌入式封装方法
CN110010475A (zh) 一种射频芯片系统级封装的散热模块制作工艺
CN111653534B (zh) 一种基于石墨烯做散热涂层的三维异构模组的制作方法
CN110010543B (zh) 一种射频芯片扇出型系统级封装工艺
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法
CN110010492B (zh) 一种用于射频微系统组件的相变散热器制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Feng Guangjian

Inventor before: Feng Guangjian

Inventor before: Zhang Bing

Inventor before: Wang Zhiyu

Inventor before: Zhou Qi

Inventor before: Zhang Xun

Inventor before: Yu Faxin

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200804

Address after: 313100 Workshop No. 8, North Park, Second Division of Changxing National University Science and Technology Park, Chenwang Road and Taihu Road Intersection, Changxing County Economic and Technological Development Zone, Huzhou City, Zhejiang Province

Applicant after: ZHEJIANG JIMAIKE MICROELECTRONIC Co.,Ltd.

Address before: 310030 Building 6, No. 3, Xiyuan Third Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant before: HANGZHOU ZHENLEI MICROWAVE TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant