CN105679740A - 基板结构及其制法 - Google Patents

基板结构及其制法 Download PDF

Info

Publication number
CN105679740A
CN105679740A CN201410668545.XA CN201410668545A CN105679740A CN 105679740 A CN105679740 A CN 105679740A CN 201410668545 A CN201410668545 A CN 201410668545A CN 105679740 A CN105679740 A CN 105679740A
Authority
CN
China
Prior art keywords
layer
line
dielectric layer
board structure
strengthening unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410668545.XA
Other languages
English (en)
Inventor
游进暐
陈俊龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105679740A publication Critical patent/CN105679740A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0165—Holder for holding a Printed Circuit Board [PCB] during processing, e.g. during screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0709—Catalytic ink or adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

一种基板结构及其制法，在承载板上设置至少一强化单元，接着于该承载板上依序形成第一线路层及介电层，并使该强化单元埋设于该介电层中，再于该介电层上形成第二线路层，之后移除该承载板，并于该第一及第二线路层上覆盖一保护层，以藉由该强化单元的设置减少基板结构热翘曲问题。

Description

基板结构及其制法
技术领域
本发明涉及一种基板结构及其制法，尤指一种可减少热翘曲问题的基板结构及其制法。
背景技术
电子产业近年来的蓬勃发展，电子产品逐渐要求薄型化。为满足此一薄型化的需求，减少基板厚度成为薄型化其中一个重要的发展方向。请参阅图1A至图1G为现有基板结构的制法。
如图1A所示，提供一承载板10，接着于该承载板10的表面形成种子层11。
如图1B所示，于该种子层11上形成一图案化阻层12后，利用电镀方式于该图案化阻层12开口中形成第一线路层13。
如图1C所示，接着移除该图案化阻层12。
如图1D所示，再于该承载板10及第一线路层13上形成介电层14。
如图1E所示，之后于该介电层14形成开孔，再于该介电层14上形成第二线路层15，并于该介电层开孔中形成导电盲孔15a，以使该第一线路层13及第二线路层15透过导电盲孔15a相互电性连接。
如图1F所示，移除该承载板10及种子层11，以外露出该第一线路层13。
如图1G所示，于该介电层14的相对二表面形成如绿漆(soldermask)的绝缘保护层16，以得到基板结构1。
然而，前述现有基板结构虽可达到薄型化目的，但在该基板结构与晶片接合模压(molding)形成封装结构时，如基板结构因受热产生热翘曲，而同时模压化合物(moldingcompund)的厚度过薄(例如低于0.5mm)，则该模压化合物将无法抵抗或无法与基板结构的热翘曲应力形成平衡，最后将导致整个封装结构发生翘曲问题，这也使得封装结构薄型化发展受到限制。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种基板结构及其制法，以减少基板结构热翘曲问题。
本发明的基板结构的制法，包括：于一承载板上设置至少一强化单元及形成第一线路层；于该承载板、强化单元及第一线路层上形成一介电层；于该介电层上形成第二线路层，并使该第二线路层电性连接至该第一线路层；移除该承载板，以外露出该第一线路层；以及于该第一线路层及第二线路层上形成保护层，且该保护层形成有外露部分该第一线路层及第二线路层的开口。
本发明还提供一种基板结构，包括：介电层，具有相对第一表面及第二表面；第一线路层，形成于该介电层第一表面；第二线路层，形成于该介电层第二表面；导电盲孔，贯穿该介电层，以供该第二线路层透过该导电盲孔电性连接至该第一线路层；至少一强化单元，设于该介电层中；以及保护层，设于该介电层、第一线路层及第二线路层上，且该保护层具有开口以外露部份该第一及第二线路层。
由上可知，本发明的基板结构及其制法，在基板结构的介电层中埋设强化单元，以增加基板结构强度，并可减少介电层单位温度下的长度变化，进而减少基板结构热翘曲问题。
附图说明
图1A至图1G为现有基板结构的制法示意图；
图2A至图2H为本发明基板结构的制法示意图；
图3A及图3B为本发明基板结构的一实施例平面示意图；
图4为本发明基板结构的另一实施例平面示意图；
图5为本发明基板结构的另一实施例平面示意图；以及
图6为本发明基板结构的另一实施例剖面示意图。
符号说明
1、2、3、4、5、6基板结构
10、20承载板
11、21种子层
12、22图案化阻层
13、23第一线路层
14、24介电层
24a开孔
15、25第二线路层
15a、25a导电盲孔
16、26绝缘保护层
27、37、47、57、67强化单元。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“顶”及“底”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
请参阅图2A至图2H，其为本发明基板结构的制法示意图。
如图2A所示，提供一具有相对第一表面及第二表面的承载板20，并于该承载板20的第一表面及第二表面上设置至少一强化单元27。该强化单元27例如是层状压合的封装化合物或射出成型的封装化合物等材料，或例如是金属材料，或是其它强度较高的有机材料，例如为ABS树脂(丙烯腈-丁二烯-苯乙烯共聚物)。
如图2B所示，于该承载板21第一表面及第二表面上设置种子层21，接着于该种子层21上形成一图案化阻层22，并使该图案化阻层22覆盖该强化单元27，且该图案化阻层22设有多个开口以外露部分该种子层21。于本实施例中，以无电镀(Electro-less)或溅镀等方式形成该种子层21，且该种子层21的材料例如为铜。
如图2C所示，于该种子层21的外露部分上以例如电镀等方式形成第一线路层23。
如图2D所示，移除该图案化阻层22。
如图2E所示，于该第一线路层23、强化单元27及种子层21上覆盖一介电层24，并于该介电层24设置至少一外露部分该第一线路层23的开孔24a。于本实施例中，透过激光钻孔或机械钻孔形成该开孔24a。另外该强化单元27的材料强度大于该介电层24材料强度，且该强化单元27嵌埋于该介电层24中。
如图2F所示，于该介电层24上及其开孔24a中形成第二线路层25及导电盲孔25a，以使该第二线路层25透过该导电盲孔25a电性连接至该第一线路层23。
如图2G所示，移除该承载板20及位于该承载板第一表面及第二表面上的种子层21，以外露出该第一线路层23及强化单元27。
如图2H所示，于该介电层24、强化单元27、第一线路层23及第二线路层25上形成绝缘保护层26，并于该绝缘保护层26形成多个开口，以外露出部分该第一线路层23及部分该第二线路层25，藉以形成本发明的基板结构2。于本实施例中，该绝缘保护层26的材质例如为绿漆(soldermask)。
因此本发明的基板结构2，包括一具有相对第一表面及第二表面的介电层24；形成于该介电层24第一表面的第一线路层23；形成于该介电层24第二表面的第二线路层25；贯穿该介电层24的导电盲孔25a，其中该第二线路层25透过该导电盲孔25a电性连接至该第一线路层23；设于该介电层24中的强化单元27；以及设于该介电层24、第一线路层23及第二线路层25上的绝缘保护层26。该绝缘保护层26具有开口以外露部份该第一线路层23及第二线路层25，该绝缘保护层26的材质例如为绿漆(soldermask)。
该强化单元27例如是层状压合的封装化合物或射出成型的封装化合物等材料，亦或例如是金属材料，或是其它强度较高的有机材料，例如为ABS树脂(丙烯腈-丁二烯-苯乙烯共聚物)。该强化单元27的材料强度大于该介电层24材料强度。以透过在基板结构的介电层中埋设强化单元，增加基板结构强度，进而减少基板结构热翘曲问题。
请参阅图3A及图3B，其为本发明的基板结构一实施例的平面示意图。
如图所示，设于基板结构3中的强化单元37为框住基板结构以增加固定效果及围束力量的框型结构。且该框型结构的强化单元37可选择性地设置于该基板结构3的内侧(如图3A所示)，亦或设置于该基板结构3的边缘(如图3B所示)。另外，于本实施例中，该强化单元37虽以方框做为说明，但不以此为限，实施上也可为圆形或其它形状的框型结构。
请参阅图4，为本发明的基板结构另一实施例的平面示意图。
如图所示，设于基板结构4中的强化单元47以铺铜方式，避开线路层而铺满于该基板结构4的介电层中。
请参阅图5，为本发明的基板结构另一实施例的平面示意图。
如图所示，设于基板结构5中的强化单元57以柱状方式分布于该基板结构5的介电层中，藉以分散并减轻介电层的单位温度下的长度变化(CTE)效应。
请参阅图6，为本发明的基板结构另一实施例的剖面示意图。
如图所示，基板结构6为多层板结构，也就是持续在第二线路层上增设至少一介电层及第三线路层，并使该第三线路层电性连接至第二线路层，且强化单元67可选择性地设置于单层的该介电层中或贯穿设于多层的该介电层中。
透过前述可知，藉由本发明所提供的基板结构及其制法，预先在基板结构的介电层中埋设强化单元，以增加基板结构强度，并可减少介电层单位温度下的长度变化，进而减少基板结构热翘曲问题。
上述实施例用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种基板结构的制法，包括：
于一承载板上设置至少一强化单元及形成第一线路层；
于该承载板、强化单元及第一线路层上形成一介电层；
于该介电层上形成第二线路层，并使该第二线路层电性连接至该第一线路层；
移除该承载板，以外露出该第一线路层；以及
于该第一线路层及第二线路层上形成具有多个开口的保护层，以外露部分该第一线路层及第二线路层。
2.如权利要求1所述的基板结构的制法，其特征为，该强化单元为层状压合的封装化合物、射出成型的封装化合物、金属材料、或有机材料。
3.如权利要求1所述的基板结构的制法，其特征为，该强化单元的材料强度大于该介电层材料强度。
4.如权利要求1所述的基板结构的制法，其特征为，该强化单元嵌埋于该介电层中。
5.如权利要求1所述的基板结构的制法，其特征为，该制法还包括：
于该承载板上形成种子层；
于该种子层上形成一图案化阻层，该图案化阻层设有多个开口以外露部分该种子层；
于该种子层的外露部分上形成第一线路层；以及
移除该图案化阻层。
6.如权利要求1所述的基板结构的制法，其特征为，该制法还包括于该介电层中形成开孔以外露出部分第一线路层，并于该开孔中形成导电盲孔，以使该第二线路层透过该导电盲孔电性连接至该第一线路层。
7.如权利要求1所述的基板结构的制法，其特征为，该强化单元呈框型结构，并选择性地设置于该基板结构的内侧或基板结构的边缘。
8.如权利要求1所述的基板结构的制法，其特征为，该强化单元避开线路层而铺满于该介电层中。
9.如权利要求1所述的基板结构的制法，其特征为，该强化单元以柱状方式分布于该介电层中。
10.如权利要求1所述的基板结构的制法，其特征为，该制法还包括于第二线路层上增设至少一介电层及第三线路层，并使该第三线路层电性连接至第二线路层，且该强化单元选择性地设置于单层的该介电层中或贯穿设于多层的该介电层中。
11.一种基板结构，包括：
介电层，具有相对第一表面及第二表面；
第一线路层，形成于该介电层第一表面；
第二线路层，形成于该介电层第二表面，且该第二线路层电性连接至该第一线路层；
至少一强化单元，嵌埋于该介电层中；以及
保护层，形成于该介电层、第一线路层及第二线路层上，且该保护层具有多个开口以外露部份该第一及第二线路层。
12.如权利要求11所述的基板结构，其特征为，该强化单元为层状压合的封装化合物、射出成型的封装化合物、金属材料、或有机材料。
13.如权利要求11所述的基板结构，其特征为，该强化单元的材料强度大于该介电层材料强度。
14.如权利要求11所述的基板结构，其特征为，该介电层中设有导电盲孔，以使该第二线路层透过该导电盲孔电性连接至该第一线路层。
15.如权利要求11所述的基板结构，其特征为，该强化单元呈框型结构，并选择性地设置于该基板结构的内侧或基板结构的边缘。
16.如权利要求11所述的基板结构，其特征为，该强化单元避开线路层而铺满于该介电层中。
17.如权利要求11所述的基板结构，其特征为，该强化单元以柱状方式分布于该介电层中。
18.如权利要求11所述的基板结构，其特征为，该基板结构还包括有形成于第二线路层上的介电层及第三线路层，且该强化单元选择性地设置于单层的该介电层中或贯穿设于多层的该介电层中。
CN201410668545.XA 2014-10-29 2014-11-20 基板结构及其制法 Pending CN105679740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103137357A TWI576025B (zh) 2014-10-29 2014-10-29 基板結構及其製法
TW103137357 2014-10-29

Publications (1)

Publication Number Publication Date
CN105679740A true CN105679740A (zh) 2016-06-15

Family

ID=55854371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410668545.XA Pending CN105679740A (zh) 2014-10-29 2014-11-20 基板结构及其制法

Country Status (3)

Country Link
US (2) US9907161B2 (zh)
CN (1) CN105679740A (zh)
TW (1) TWI576025B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391206A (zh) * 2018-04-19 2019-10-29 南亚电路板股份有限公司 封装结构及其形成方法
CN112105174A (zh) * 2019-06-18 2020-12-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812977B (zh) * 2021-07-16 2023-08-21 欣興電子股份有限公司 電路板強化結構及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080096310A1 (en) * 2006-09-29 2008-04-24 Mitul Modi Embedded capacitors for reducing package cracking
TW200924595A (en) * 2007-11-29 2009-06-01 Shinko Electric Ind Co Wiring substrate and manufacturing method thereof
CN101796633A (zh) * 2007-07-26 2010-08-04 Nxp股份有限公司 用于半导体部件中的叠层的增强结构
US20110061922A1 (en) * 2009-09-17 2011-03-17 Jae Joon Lee Package substrate and method of fabricating the same
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317331B1 (en) * 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
US6944945B1 (en) * 2000-05-12 2005-09-20 Shipley Company, L.L.C. Sequential build circuit board
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
JP4646618B2 (ja) * 2004-12-20 2011-03-09 イビデン株式会社 光路変換部材、多層プリント配線板および光通信用デバイス
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
JP4888736B2 (ja) * 2008-08-29 2012-02-29 Ｔｄｋ株式会社 配線基板の製造方法
JP5356883B2 (ja) * 2009-03-30 2013-12-04 日本特殊陶業株式会社 補強材付き配線基板の製造方法
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
JP2011233854A (ja) * 2010-04-26 2011-11-17 Nepes Corp ウェハレベル半導体パッケージ及びその製造方法
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
KR102107037B1 (ko) * 2014-02-21 2020-05-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080096310A1 (en) * 2006-09-29 2008-04-24 Mitul Modi Embedded capacitors for reducing package cracking
CN101796633A (zh) * 2007-07-26 2010-08-04 Nxp股份有限公司 用于半导体部件中的叠层的增强结构
TW200924595A (en) * 2007-11-29 2009-06-01 Shinko Electric Ind Co Wiring substrate and manufacturing method thereof
US20110061922A1 (en) * 2009-09-17 2011-03-17 Jae Joon Lee Package substrate and method of fabricating the same
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391206A (zh) * 2018-04-19 2019-10-29 南亚电路板股份有限公司 封装结构及其形成方法
CN110391206B (zh) * 2018-04-19 2021-06-11 南亚电路板股份有限公司 封装结构及其形成方法
CN112105174A (zh) * 2019-06-18 2020-12-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
CN112105174B (zh) * 2019-06-18 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法

Also Published As

Publication number Publication date
US10764995B2 (en) 2020-09-01
TWI576025B (zh) 2017-03-21
US20180139840A1 (en) 2018-05-17
TW201616925A (zh) 2016-05-01
US20160128184A1 (en) 2016-05-05
US9907161B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
DE102014100491B4 (de) Package-Struktur und Verfahren zu deren Herstellung
US9418931B2 (en) Package structure and manufacturing method thereof
JP6863458B2 (ja) 積層型電子部品
EP2524394B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
TW200625543A (en) Method of forming via structures and method of fabricating phase change memory devices incorporating such via structures
JP2013538467A5 (zh)
CN102760667A (zh) 形成双面电磁屏蔽层的半导体封装方法及构造
KR102158068B1 (ko) 임베디드 인쇄회로기판
JP2020513475A5 (zh)
WO2009057419A1 (ja) 回路形成方法
CN103929899A (zh) 一种电路板盲孔的制作方法
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
CN105679740A (zh) 基板结构及其制法
CN101466205B (zh) 电路板的制作方法
TW200638826A (en) Circuit board structure and fabricating method thereof
DE102013018191A1 (de) Offene Lotmaske und oder offenes Dielektrikum zur Vergrösserung einer Dicke einer Abdeckung oder eines Rings und einer Kontaktfläche zur Verbesserung einer Gehäuseebenheit
WO2013029074A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
TWI597003B (zh) 電路板及其製作方法
CN104779232A (zh) 通过预形成的金属引脚的封装
CN105023910A (zh) 导电盲孔结构及其制法
TW200618208A (en) Structure of an electronic package and method for fabricating the same
TW200723989A (en) Printed circuit board and manufacturing method thereof
TW200623997A (en) Method for fabricating a multi-layer packaging substrate
JP6508767B2 (ja) 配線基板及びその製造方法
JP5375537B2 (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160615

RJ01 Rejection of invention patent application after publication