JP6508767B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP6508767B2 JP6508767B2 JP2015010442A JP2015010442A JP6508767B2 JP 6508767 B2 JP6508767 B2 JP 6508767B2 JP 2015010442 A JP2015010442 A JP 2015010442A JP 2015010442 A JP2015010442 A JP 2015010442A JP 6508767 B2 JP6508767 B2 JP 6508767B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- lower layer
- insulating layer
- insulating
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Description
図1は、本発明の第1実施形態の配線基板101を説明する断面構成図である。図2は、図1に示すZ1側から見た拡大構成図であり、図2(a)は、オーバーコート97を省略した上面図であり、図2(b)は、図2(a)の上層配線15を省略した上面図であり、図2(c)は、図2(b)の絶縁層13を省略した上面図である。
上記第1実施形態では、凸部54が絶縁層13の開口部13kにおける外周13gの近傍に配設されるように構成したが、図4(a)に示すように、開口部13kに露出した下層配線11にも外周13gの近傍と合わせて配設しても良い。特に、本発明の第1実施形態では、凸部54を導電体で形成しているので、下層配線11と上層配線15との接触面積が増え、コンタクト抵抗が下がるという効果を奏する。更に、下層配線11と上層配線15との密着性も向上し、接続の安定性が図れるという効果も奏する。
上記第1実施形態では、凸部54が絶縁層13の開口部13kにおける外周13gの近傍の周囲に配設されるように構成したが、図4(b)に示すように、外周13gの近傍の一部に配設されていても良い。図4(b)に示す変形例2のように、開口部13kの開口が下層配線11より大きい場合は、下層配線11の幅方向の端部で絶縁インクが堰き止められる効果が期待できる。
上記第1実施形態では、凸部54が格子状に配設されるように構成したが、これに限るものではない。例えば図5(a)に示す変形例3のように、凸部54が重なりあって形成されていても良い。例えば図5(b)に示す変形例4のように、凸部54が千鳥格子状に配設さていても良い。例えば図5(c)に示す変形例5のように、凸部54が矩形の繰り返しパターンの配置でも良い。
上記第1実施形態では、下層配線11と上層配線15の配線層が2層で構成されていたが、2層に限るものではない。例えば図6に示すように、配線層が3層で構成されていても良い。その際には、3層目を上層配線C15とした場合、2層目の上層配線15が下層配線C11として見なされる。なお、言うまでもないが、製造方法においても同様で、第1配線工程P1で下層配線C11(上層配線15)を形成し、凸形成工程P2で凸部C54を形成し、絶縁層工程P3で絶縁層C13を形成し、第2配線工程P4で上層配線C15を形成することとなる。
上記第1実施形態では、凸部54を導電体で好適に構成したが、絶縁インクの流動を止める機能を有していれば良いので、絶縁体で構成されていても良い。
上記第1実施形態では、下層配線11及び上層配線15を銀ナノ粒子が結合した構成物で作製したが、これに限るものではなく、例えば金属粉が樹脂中に分散されたコンポジット膜で構成しても良い。下層配線11の場合は、金属膜であっても良い。
13、C13 絶縁層
13g 外周
13k 開口部
54、C54 凸部
15、C15 上層配線
19 基材
101、C106 配線基板
P1 第1配線工程
P2 凸形成工程
P3 絶縁層工程
P4 第2配線工程
Claims (9)
- 基材に形成された下層配線と、該下層配線上に形成された絶縁層と、該絶縁層上に形成された上層配線と、を有し、
前記絶縁層の一部に設けられた開口部で前記下層配線と前記上層配線とが接続された配線基板であって、
前記開口部の外周近傍の前記下層配線上には、導電体で形成され前記上層配線側に延設した凸部を複数個有し、
該凸部のそれぞれが、前記絶縁層に埋設されているとともに、前記開口部内に存在していることを特徴とする配線基板。 - 前記下層配線は、銀ナノ粒子が結合して構成されていることを特徴とする請求項1に記載の配線基板。
- 前記凸部が、前記下層配線の長さ方向に複数形成されていることを特徴とする請求項1または請求項2に記載の配線基板。
- 前記凸部が、前記下層配線の前記長さ方向と交差する幅方向に複数形成されていることを特徴とする請求項3に記載の配線基板。
- 前記絶縁層は、インクジェットに用いられる絶縁インクから形成されていることを特徴とする請求項1ないし請求項4のいずれかに記載の配線基板。
- 基材に形成された下層配線と、該下層配線上に形成された絶縁層と、該絶縁層上に形成された上層配線と、を備えた配線基板の製造方法であって、
前記基材上に前記下層配線を形成する第1配線工程と、
前記下層配線上に上方に向けて形成された導電体の凸部を複数個形成する凸形成工程と、
前記下層配線の一部が露出する開口部を有した絶縁層を形成する絶縁層工程と、
前記絶縁層上に前記上層配線を形成し、前記開口部で前記下層配線と前記上層配線を接続する第2配線工程と、を有し、
前記凸形成工程では、前記開口部の外周近傍に対応する位置で、前記絶縁層に埋設される部分と前記開口部内に位置する部分とに、前記凸部をそれぞれ形成することを特徴とする配線基板の製造方法。 - インクジェット印刷を用いて前記凸部を形成することを特徴とする請求項6に記載の配線基板の製造方法。
- 前記インクジェット印刷を用いて絶縁インクを印刷することにより前記絶縁層を形成することを特徴とする請求項7に記載の配線基板の製造方法。
- 前記インクジェット印刷を用いて、前記下層配線を形成するとともに前記上層配線を形成することを特徴とする請求項7または請求項8に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010442A JP6508767B2 (ja) | 2015-01-22 | 2015-01-22 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010442A JP6508767B2 (ja) | 2015-01-22 | 2015-01-22 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134597A JP2016134597A (ja) | 2016-07-25 |
JP6508767B2 true JP6508767B2 (ja) | 2019-05-08 |
Family
ID=56434546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015010442A Active JP6508767B2 (ja) | 2015-01-22 | 2015-01-22 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6508767B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018123762A1 (ja) * | 2016-12-27 | 2018-07-05 | Next Innovation合同会社 | ダイヤモンド系通電構造、ダイヤモンド系電子部品、及びダイヤモンド系通電構造の製造方法 |
JP6699827B2 (ja) * | 2016-12-27 | 2020-05-27 | Next Innovation合同会社 | ダイヤモンド系通電構造の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4059260B2 (ja) * | 2004-09-27 | 2008-03-12 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
JP2009021552A (ja) * | 2007-06-14 | 2009-01-29 | Seiko Epson Corp | コンタクトホール形成方法、導電ポスト形成方法、配線パターン形成方法、多層配線基板の製造方法、及び電子機器製造方法 |
JP4375466B2 (ja) * | 2007-09-21 | 2009-12-02 | セイコーエプソン株式会社 | 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法 |
JP2013051280A (ja) * | 2011-08-30 | 2013-03-14 | Fujikura Ltd | パターン形成方法及び配線基板 |
-
2015
- 2015-01-22 JP JP2015010442A patent/JP6508767B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016134597A (ja) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11152149B2 (en) | Electronic component | |
US7586754B2 (en) | Printed wiring board and process for manufacturing the same | |
TWI430724B (zh) | 配線電路基板與電子零件之連接構造 | |
JP6508333B2 (ja) | 電子回路モジュール | |
CN106158774B (zh) | 半导体封装结构及其制造方法 | |
CN206851157U (zh) | 一种阻焊开窗结构、印刷电路板及电子设备 | |
US8963017B2 (en) | Multilayer board | |
JP6508767B2 (ja) | 配線基板及びその製造方法 | |
CN105282969A (zh) | 印刷电路板及其制造方法 | |
TWI699143B (zh) | 印刷電路板及製造印刷電路板之方法 | |
US10743414B2 (en) | Resin multilayer substrate and method of manufacturing the same | |
CN105448883A (zh) | 芯片封装基板及、芯片封装结构及二者之制作方法 | |
US9565760B2 (en) | Wiring board and method of manufacturing the same | |
CN108668435A (zh) | 一种电路板连接结构 | |
JP2007049076A (ja) | 混成多層回路基板の製造方法 | |
CN105489580A (zh) | 半导体衬底及半导体封装结构 | |
CN105992458B (zh) | 软性电路板微孔径导电通孔结构及制造方法 | |
CN104684240A (zh) | 电路板及电路板制作方法 | |
US9468108B2 (en) | Method and structure for forming contact pads on a printed circuit board using zero under cut technology | |
JP2009123916A (ja) | 部品内蔵型多層プリント配線板及びその製造方法 | |
DE102015216417B4 (de) | Leiterplatte und Verfahren zur Herstellung solch einer Leiterplatte | |
JP2007318040A (ja) | 配線基板 | |
JP2008010496A (ja) | 実装基板の作製方法 | |
US8253250B2 (en) | Interconnection structure of electronic device having multilayer interconnections structure with electrically conductive layers | |
KR101154588B1 (ko) | 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190329 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6508767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |