TWI636710B - 線路板堆疊結構及其製作方法 - Google Patents
線路板堆疊結構及其製作方法 Download PDFInfo
- Publication number
- TWI636710B TWI636710B TW106109396A TW106109396A TWI636710B TW I636710 B TWI636710 B TW I636710B TW 106109396 A TW106109396 A TW 106109396A TW 106109396 A TW106109396 A TW 106109396A TW I636710 B TWI636710 B TW I636710B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- disposed
- dielectric layer
- bonding
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種線路板包含第一介電層、第一線路層、第二線路層、複數個導通孔、第二介電層、圖案化種子層以及複數個接合層。第一線路層設置於第一介電層中。第二線路層設置於第一介電層上,其中第二線路層之材質為銅。導通孔設置於第一介電層中,其中導通孔連接第一線路層與第二線路層。第二介電層設置於第一介電層上與第二線路層上,其中第二介電層具有複數個開口,以裸露部分第二線路層。圖案化種子層設置於裸露之第二線路層與開口的側壁上。接合層分別設置於圖案化種子層上,其中接合層之材質為多孔銅。
Description
本發明是有關於線路板堆疊結構及其製作方法。
隨著電子產業的蓬勃發展,電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要求,線路板的各項要求亦越來越高。舉例來說,線路板上的導線(Trace)間距(Pitch)要求越來越小、線路板的厚度要求越來越薄。在線路板的導線間距與厚度越來越小的同時,製程良率亦較容易受到各種外在因素的干擾。舉例來說,若線路板在製程中經歷高溫,可能會因為各層的熱膨脹係數不同而影響結構穩定性。
為了進一步改善線路板的各項特性,相關領域莫不費盡心思開發。如何能提供一種具有較佳特性的線路板,實屬當前重要研發課題之一,亦成為當前相關領域亟需改進的目標。
本發明之一技術態樣是在提供一種堆疊結構與其製作方法,以增加其整體結構穩定度。
根據本發明一實施方式,一種線路板包含第一介電層、第一線路層、第二線路層、複數個導通孔、第二介電層、圖案化種子層以及複數個接合層。第一線路層設置於第一介電層中。第二線路層設置於第一介電層上,其中第二線路層之材質為銅。導通孔設置於第一介電層中,其中導通孔連接第一線路層與第二線路層。第二介電層設置於第一介電層上與第二線路層上,其中第二介電層具有複數個開口,以裸露部分第二線路層。圖案化種子層設置於裸露之第二線路層與開口的側壁上,其中該圖案化種子層之材質為銅。接合層分別設置於圖案化種子層上,其中接合層之材質為多孔銅(Porous Copper)。
於本發明之一或複數個實施方式中,開口的側壁為傾斜設置。
於本發明之一或複數個實施方式中,接合層與圖案化種子層共形地設置於裸露之第二線路層與開口的側壁上。
於本發明之一或複數個實施方式中,接合層分別填滿開口。
於本發明之一或複數個實施方式中,接合層分別具有凹陷曲面。
根據本發明另一實施方式,一種堆疊結構包含前述的線路板與晶片模組。晶片模組包含本體與複數個凸塊。凸塊設置於本體上,其中凸塊之材質為銅。接合層分別包含第一部分,第一部分分別設置於開口中,凸塊及第一部分互相接合而形成整體實心結構,整體實心結構之材質實質上為銅,該整體實心結構與圖案化種子層及第二線路層連接。
於本發明之一或複數個實施方式中,凸塊的最大寬度小於開口的最大寬度。
於本發明之一或複數個實施方式中,接合層更分別包含第二部分,第二部分設置於開口外,第二部分之材質為多孔銅。
根據本發明又一實施方式,一種線路板的製作方法包含以下步驟。首先,分別形成第一線路層、第二線路層、複數個導通孔以及第一介電層,其中第一線路層設置於第一介電層中,第二線路層設置於第一介電層上,導通孔設置於第一介電層中,其中導通孔連接第一線路層與第二線路層,第二線路層之材質為銅。然後,於第一介電層上與第二線路層上形成第二介電層。再來,於第二介電層形成複數個開口,以裸露部分第二線路層。然後,於裸露之第二線路層與開口的側壁上形成種子層。最後,於種子層上形成複數個接合層,其中接合層之材質為多孔銅。
根據本發明再一實施方式,一種堆疊結構的製作方法包含以下步驟。首先,提供前述的線路板與晶片模組,其
中晶片模組的複數個凸塊之材質為銅。然後,接合凸塊與接合層,以使凸塊及接合層互相接合而形成整體實心結構,整體實心結構之材質實質上為銅,該整體實心結構與圖案化種子層及第二線路層連接。
藉由接合材料同為銅的凸塊與接合層,於是因為凸塊與接合層的熱膨脹係數並沒有差異,因此凸塊與接合層之間並不會因為熱膨脹的程度有所差異而發生斷裂的現象。進一步來說,在接合凸塊與接合層時,凸塊的尖角將會擠壓接合層的斜面,因而產生一驅動力,使得凸塊與接合層中的銅原子的擴散速度可以有效提升。
另外,由於接合層之材質為多孔銅,因此將能更進一步提升凸塊與接合層在接觸時互相交換銅原子的速率。於是,進行凸塊與接合層的接合製程時所需的溫度與壓力將能有效降低。在此同時,因為堆疊結構不需承受較高的溫度與壓力,因此堆疊結構的整體結構穩定度將能有效提升。
100‧‧‧線路板
101‧‧‧承載板
102‧‧‧接合金屬層
103‧‧‧接墊層
104‧‧‧接墊
111、112、113、114、115‧‧‧介電層
115o‧‧‧開口
121、122、123、124‧‧‧線路層
131、132、133‧‧‧導通孔
141‧‧‧種子層
142‧‧‧圖案化種子層
151、152‧‧‧接合層
152t‧‧‧凹陷曲面
191‧‧‧整體實心結構
200‧‧‧晶片模組
201‧‧‧凸塊
202‧‧‧本體
300‧‧‧堆疊結構
901‧‧‧光阻
第1A圖至第1I圖繪示依照本發明一實施方式之線路板的製程各步驟的剖面示意圖。
第1J圖與第1K圖繪示依照本發明一實施方式之堆疊結構的製程各步驟的剖面示意圖。
第2圖繪示依照本發明另一實施方式之線路板的製程其中一步驟的剖面示意圖。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
此外,相對詞彙,如『下』或『底部』與『上』或『頂部』,用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如,如果一附圖中的裝置被翻轉,元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』,根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地,如果一附圖中的裝置被翻轉,元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』,可以包含『上方』和『上方』兩種方位。
第1A圖至第1I圖繪示依照本發明一實施方式之線路板100的製程各步驟的剖面示意圖。首先,如第1A圖所繪示,提供承載板101。
如第1B圖所繪示,於承載板101上形成接合金屬層102。然後,於接合金屬層102上形成接墊層103。最後,圖案化接墊層103而形成複數個接墊104。具體而言,接合金屬層102之材質可為鈦,接墊層103之材質可為銅。接合金屬層102與接墊層103的形成方法可為濺鍍。
如第1C圖所繪示,分別形成介電層111、112、113、線路層121、122、123以及複數個導通孔131、132。介電層111設置於接合金屬層102上。接墊104設置於介電層111中。線路層121設置於介電層111上與介電層112中,且線路層121連接接墊104。介電層112設置於介電層111上與線路層121上。線路層122設置於介電層112上與介電層113中。導通孔131設置於介電層112中,且導通孔131連接線路層121、122。介電層113設置於介電層112上與線路層122上。線路層123設置於介電層113上。導通孔132設置於介電層113中,且導通孔132連接線路層122、123。具體而言,線路層121、122、123與導通孔131、132之材質可為銅。
如第1D圖所繪示,分別形成介電層114、線路層124以及複數個導通孔133。介電層114設置於介電層113上與線路層123上。線路層124設置於介電層114上,導通孔133設置於該介電層114中,且導通孔133連接線路層
123與線路層124。具體而言,線路層124與導通孔133之材質可為銅。
如第1E圖所繪示,於介電層114上與線路層124上形成介電層115。然後,於介電層115形成複數個開口115o,以裸露部分線路層124。開口115o的形成方法可為雷射鑽孔,開口115o的側壁為傾斜設置。
如第1F圖所繪示,於裸露之線路層124、開口115o的側壁上以及介電層115的頂面上(亦即裸露之線路層124與介電層115上)形成種子層141。具體而言,種子層141之材質可為銅。
如第1G圖所繪示,於介電層115的頂面上方(種子層141上)形成光阻901,其中光阻901裸露設置於開口115o中的種子層141(其設置於線路層124與開口115o的側壁上)與相鄰於開口115o的種子層141(其設置於介電層115的頂面上)。
如第1H圖所繪示,於裸露的種子層141上形成複數個接合層151,其中接合層151之材質為多孔銅(Porous Copper)。在一些實施方式中,首先於裸露的種子層141上形成銅合金層,然後再藉由酸浸製程移除銅合金層中的非銅元素,因而形成接合層151。
如第1H圖與第1I圖所繪示,移除光阻901,並移除沒有被接合層151覆蓋的種子層141,因而形成圖案化種子層142。
第1J圖與第1K圖繪示依照本發明一實施方式之堆疊結構300的製程各步驟的剖面示意圖。如第1J圖所繪示,提供前述的線路板100與晶片模組200,其中晶片模組200的複數個凸塊201之材質可為銅。
如第1J圖與第1K圖所繪示,接合凸塊201與接合層151,以使凸塊201、及接合層151互相接合而形成整體實心結構191,整體實心結構191之材質實質上為銅,該實心結構191與線路層124、圖案化種子層142(種子層141)連接。
藉由接合材料同為銅的凸塊201與接合層151,因而接合線路板100與晶片模組200並形成堆疊結構300。於是,因為凸塊201與接合層151的熱膨脹係數並沒有差異,因此在堆疊結構300具有不同溫度的時候,凸塊201與接合層151之間並不會因為熱膨脹的程度有所差異而發生斷裂的現象,於是堆疊結構300的結構穩定度將能有效增加。
進一步來說,在接合凸塊201與接合層151時,凸塊201的尖角將會擠壓接合層151的斜面,因而產生一驅動力,使得凸塊201與接合層151中的銅原子的擴散速度可以有效提升,因而使凸塊201與接合層151在接觸並互相交換銅原子後形成整體實心結構,而由於壓合力的關係,此整體實心結構的材質將會變成銅。更進一步來說,凸塊201、線路層124、圖案化種子層142以及接合層151將會互相接合而形成導通結構。
另外,由於接合層151之材質為多孔銅,因此將能更進一步提升凸塊201與接合層151在接觸時互相交換銅原子的速率。於是,進行凸塊201與接合層151的接合製程時所需的溫度與壓力將能有效降低。在此同時,因為堆疊結構300不需承受較高的溫度與壓力,因此堆疊結構300的整體結構穩定度將能有效提升。
具體而言,接合製程時所需的溫度可為攝氏120度至250度,接合製程時所需的壓力可為3Mpa至9Mpa。在一些實施方式中,接合製程時所需的溫度可為攝氏160度至200度,接合製程時所需的壓力可為約6Mpa。
第2圖繪示依照本發明另一實施方式之線路板100的製程其中一步驟的剖面示意圖。如第2圖所繪示,本實施方式基本上與前一實施方式大致相同,主要差異在於,在形成接合層時,並非僅在種子層141上形成一薄膜,而是形成填滿整個開口115o的接合層152。在此同時,接合層152分別具有複數個凹陷曲面152t。
具體而言,介電層111、112、113、114、115可以藉由壓合的方式形成。應了解到,以上所舉之介電層111、112、113、114、115的具體實施方式僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇介電層111、112、113、114、115的具體實施方式。
具體而言,形成線路層121、122、123、124的方法可為首先在介電層111、112、113、114形成例如是乾膜的光阻層(未繪示),光阻層再經由微影製程而圖案化露出部分介電層111、112、113、114,之後再進行電鍍製程與光阻層的移除製程而形成。形成導通孔131、132、133可為在形成線路層122、123、124之前先在介電層112、113、114中形成盲孔(其可以藉由雷射鑽孔形成),然後在形成線路層122、123、124的同時電鍍形成導通孔131、132、133。
此處需要注意的是,介電層與線路層的數量可以依照線路板100的實際需求而改變,並不一定侷限於前述實施方式的描述。
本發明另一實施方式提供一種線路板100。如第1I圖所繪示,線路板100包含承載板101、接合金屬層102、複數個接墊104、介電層111、112、113、114、115、線路層121、122、123、124、複數個導通孔131、複數個導通孔132、複數個導通孔133、圖案化種子層142以及複數個接合層151。接合金屬層102設置於承載板101上。介電層111設置於接合金屬層102上。接墊104設置於接合金屬層102上與介電層111中。介電層112設置於介電層111上與線路層121上。線路層121設置於介電層112中與介電層111上。介電層113設置於介電層112上與線路層122上。線路層122設置於介電層113中與介電層112上。導通孔131設置於介電層112中,其中導通孔131連接線路層
121與線路層122。介電層114設置於介電層113上與線路層123上。線路層123設置於介電層114中與介電層113上。導通孔132設置於介電層113中,其中導通孔132連接線路層122與線路層123。介電層115設置於介電層114上與線路層124上。線路層124設置於介電層115中與介電層114上,其中線路層124之材質為銅。導通孔133設置於介電層114中,其中導通孔133連接線路層123與線路層124。介電層115具有複數個開口115o,以裸露部分線路層124。圖案化種子層142設置於裸露之線路層124與開口115o的側壁上,其中圖案化種子層142之材質為銅。接合層151分別設置於圖案化種子層142上,其中接合層151之材質為多孔銅(Porous Copper)。
具體而言,開口115o的側壁為傾斜設置,且接合層151與圖案化種子層142共形地設置於裸露之線路層124與開口115o的側壁上,但並不限於此。在其他實施方式中,舉例來說,如第2圖所繪示,接合層152分別填滿開口115o,且接合層152分別具有凹陷曲面152t。
本發明又一實施方式提供一種堆疊結構300。如第1J圖與第1K圖所繪示,堆疊結構300包含線路板100與晶片模組200。晶片模組200包含本體202與複數個凸塊201。凸塊201設置於本體202上,其中凸塊201之材質為銅。接合層151分別包含第一部分151a,第一部分151a分別設置於開口115o中,凸塊201及第一部分151a互相接合而形成整體實心結構191,整體實心結構191之材
質實質上為銅,該實心結構191與線路層124、圖案化種子層142(種子層141)連接。
具體而言,凸塊201的最大寬度小於開口115o的最大寬度。如此一來,將可以確保在接合的時候凸塊201的尖角可以擠壓到接合層151的斜面。
在一些實施方式中,接合層151更可以分別包含第二部分151b,第二部分151b設置於開口115o外,第二部分151b之材質為多孔銅。由於在接合的時候凸塊201僅會擠壓到位於開口115o中的接合層151a,因此位於開口115o外的第二部分151b將不會受到凸塊201的擠壓,也因此第二部分151b的材質不會發生改變而維持為多孔銅。
藉由接合材料同為銅的凸塊201與接合層151,於是因為凸塊201與接合層151的熱膨脹係數並沒有差異,因此凸塊201與接合層151之間並不會因為熱膨脹的程度有所差異而發生斷裂的現象。進一步來說,在接合凸塊201與接合層151時,凸塊201的尖角將會擠壓接合層151的斜面,因而產生一驅動力,使得凸塊201與接合層151中的銅原子的擴散速度可以有效提升。
另外,由於接合層151之材質為多孔銅,因此將能更進一步提升凸塊201與接合層151在接觸時互相交換銅原子的速率。於是,進行凸塊201與接合層151的接合製程時所需的溫度與壓力將能有效降低。在此同時,因為堆疊結構300不需承受較高的溫度與壓力,因此堆疊結構300的整體結構穩定度將能有效提升。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (10)
- 一種線路板,包含:一第一介電層;一第一線路層,設置於該第一介電層中;一第二線路層,設置於該第一介電層上;複數個導通孔,設置於該第一介電層中,其中該些導通孔連接該第一線路層與該第二線路層;一第二介電層,設置於該第一介電層上與該第二線路層上,其中該第二介電層具有複數個開口,以裸露部分該第二線路層;一圖案化種子層,設置於該第二線路層由該些開口裸露出之表面與該第二介電層的該些開口的側壁上;以及複數個接合層,分別設置於該圖案化種子層上,其中該些接合層之材質為多孔銅(Porous Copper)。
- 如請求項1所述之線路板,其中該些開口的側壁為傾斜設置。
- 如請求項1所述之線路板,其中該些接合層與該圖案化種子層共形地設置於裸露之該第二線路層與該些開口的側壁上。
- 如請求項1所述之線路板,其中該些接合層分別填滿該些開口。
- 如請求項4所述之線路板,其中該些接合層分別具有一凹陷曲面。
- 一種堆疊結構,包含:如請求項1所述之線路板;以及一晶片模組,包含:一本體;以及複數個凸塊,設置於該本體上,其中該些凸塊之材質為銅,該些接合層分別包含一第一部分,該些第一部分分別設置於該些開口中,該些凸塊、該第二線路層、該圖案化種子層以及該些第一部分互相接合而形成一整體實心結構,該整體實心結構之材質實質上為銅。
- 如請求項6所述之堆疊結構,其中該些凸塊的最大寬度小於該些開口的最大寬度。
- 如請求項6所述之堆疊結構,其中該些接合層更分別包含一第二部分,該些第二部分設置於該些開口外,該些第二部分之材質為多孔銅。
- 一種線路板的製作方法,包含:分別形成一第一線路層、一第二線路層、複數個導通孔以及一第一介電層,其中該第一線路層設置於該第一介電層中,該第二線路層設置於該第一介電層上,該些導通孔設置 於該第一介電層中,其中該些導通孔連接該第一線路層與該第二線路層;於該第一介電層上與該第二線路層上形成一第二介電層;於該第二介電層形成複數個開口,以裸露部分該第二線路層;於該第二線路層由該些開口裸露出之表面與該第二介電層的該些開口的側壁上形成一種子層;以及於該種子層上形成複數個接合層,其中該些接合層之材質為多孔銅。
- 一種堆疊結構的製作方法,包含:提供如請求項9所述的線路板與一晶片模組,其中該晶片模組的複數個凸塊之材質為銅;以及接合該些凸塊與該些接合層,以使該些凸塊、該第二線路層、該種子層以及該些接合層互相接合而形成一整體實心結構,該整體實心結構之材質實質上為銅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106109396A TWI636710B (zh) | 2017-03-21 | 2017-03-21 | 線路板堆疊結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106109396A TWI636710B (zh) | 2017-03-21 | 2017-03-21 | 線路板堆疊結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI636710B true TWI636710B (zh) | 2018-09-21 |
TW201836444A TW201836444A (zh) | 2018-10-01 |
Family
ID=64453119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106109396A TWI636710B (zh) | 2017-03-21 | 2017-03-21 | 線路板堆疊結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI636710B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10993332B2 (en) | 2018-08-03 | 2021-04-27 | Unimicron Technology Corp. | Circuit substrate |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI698972B (zh) * | 2019-12-16 | 2020-07-11 | 欣興電子股份有限公司 | 線路基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI252719B (en) * | 1998-12-16 | 2006-04-01 | Ibiden Co Ltd | Conductive connecting pin and package board |
-
2017
- 2017-03-21 TW TW106109396A patent/TWI636710B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI252719B (en) * | 1998-12-16 | 2006-04-01 | Ibiden Co Ltd | Conductive connecting pin and package board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10993332B2 (en) | 2018-08-03 | 2021-04-27 | Unimicron Technology Corp. | Circuit substrate |
Also Published As
Publication number | Publication date |
---|---|
TW201836444A (zh) | 2018-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9455219B2 (en) | Wiring substrate and method of manufacturing the same | |
TWI400998B (zh) | 印刷電路板及其製造方法 | |
US8445790B2 (en) | Coreless substrate having filled via pad and method of manufacturing the same | |
JP4980295B2 (ja) | 配線基板の製造方法、及び半導体装置の製造方法 | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
US7071569B2 (en) | Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection | |
US20100006331A1 (en) | Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same | |
US11013103B2 (en) | Method for forming circuit board stacked structure | |
TWI514486B (zh) | 致能無凸塊增層式(bbul)封裝體上之封裝體疊加(pop)墊表面修整層之技術 | |
TWI484605B (zh) | 封裝基板及其製造方法 | |
JP2009278060A (ja) | 印刷回路基板及びその製造方法 | |
TW201917795A (zh) | 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法 | |
TWI636710B (zh) | 線路板堆疊結構及其製作方法 | |
US20130326873A1 (en) | Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board | |
TW202102084A (zh) | 電路板及其製造方法 | |
TWI635782B (zh) | 線路板堆疊結構及其製作方法 | |
CN108633174B (zh) | 线路板堆叠结构及其制作方法 | |
TWI692802B (zh) | 線路載板結構及其製作方法與晶片封裝結構 | |
US10714448B2 (en) | Chip module with porous bonding layer and stacked structure with porous bonding layer | |
JP2007149731A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
US9196553B2 (en) | Semiconductor package structure and manufacturing method thereof | |
KR101092945B1 (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 | |
US7642571B2 (en) | Substrate core | |
US9974166B2 (en) | Circuit board and manufacturing method thereof |