TWI698972B - 線路基板 - Google Patents

線路基板 Download PDF

Info

Publication number
TWI698972B
TWI698972B TW108146006A TW108146006A TWI698972B TW I698972 B TWI698972 B TW I698972B TW 108146006 A TW108146006 A TW 108146006A TW 108146006 A TW108146006 A TW 108146006A TW I698972 B TWI698972 B TW I698972B
Authority
TW
Taiwan
Prior art keywords
substrate
patterned
contact opening
metal layer
layer
Prior art date
Application number
TW108146006A
Other languages
English (en)
Other versions
TW202125757A (zh
Inventor
楊凱銘
林晨浩
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW108146006A priority Critical patent/TWI698972B/zh
Priority to US16/746,968 priority patent/US10993332B2/en
Priority to CN202010096556.0A priority patent/CN112992841A/zh
Application granted granted Critical
Publication of TWI698972B publication Critical patent/TWI698972B/zh
Publication of TW202125757A publication Critical patent/TW202125757A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種線路基板包括基板、線路增層結構以及絕緣層。基板具有第一表面以及與第一表面相對的第二表面。基板包括多個圖案化接墊。圖案化接墊設置於基板的第一表面上且具有接觸開口。線路增層結構設置於基板的第一表面上。線路增層結構包括內連線疊層以及多個導電柱。導電柱電連接內連線疊層及圖案化接墊。絕緣層設置於基板與線路增層結構之間。

Description

線路基板
本發明是有關於一種基板，且特別是有關於一種線路基板。
隨著半導體封裝技術的演進，半導體裝置(semiconductor device)已開發出不同的封裝型態，例如：打線式（wire bonding）、覆晶式（flip chip）或混合式（hybrid，即覆晶式配合打線式）。
上述使用焊球或凸塊的接合技術，會使用焊料進行接合，但其接合面容易因長時間產生疲勞而分離、焊球在製程中容易產生缺陷影響可靠度、且接點的阻值較高。
本發明提供一種線路基板，適於進行低溫接合組裝，且具有優良的接合可靠度與接合品質以及優良的電氣特性。
本發明的線路基板包括基板、線路增層結構以及絕緣層。基板具有第一表面以及與第一表面相對的第二表面。基板包括多個圖案化接墊設置於基板的第一表面上，各圖案化接墊具有接觸開口。線路增層結構設置於基板的第一表面上，包括內連線疊層以及多個導電柱。這些導電柱電連接內連線疊層以及這些圖案化接墊。絕緣層設置於基板與線路增層結構之間。
在本發明的一實施例中，上述的各該導電柱對應抵接各該接觸開口。
在本發明的一實施例中，上述的接觸開口的壁面為傾斜面，且接觸開口遠離第一表面的孔徑大於接觸開口鄰近第一表面的孔徑。
在本發明的一實施例中，上述的各該圖案化接墊更包括圖案化金屬層，接觸開口設置於圖案化金屬層上，且接觸開口的深度小於圖案化金屬層的厚度。
在本發明的一實施例中，上述的各圖案化接墊更包括圖案化金屬層，接觸開口設置於圖案化金屬層上，且接觸開口貫穿圖案化金屬層的厚度並暴露基板的第一表面。
在本發明的一實施例中，上述的各該導電柱對應抵接各該接觸開口並接觸第一表面。
在本發明的一實施例中，上述的線路基板更包括多個蝕刻停止層設置於第一表面上，各該蝕刻停止層對應各該圖案化接墊設置，且各該蝕刻停止層位於各該圖案化接墊與基板之間。
在本發明的一實施例中，上述的各該圖案化接墊更包括圖案化金屬層，接觸開口設置於圖案化金屬層上，且接觸開口貫穿圖案化金屬層的厚度並暴露蝕刻停止層。
在本發明的一實施例中，上述的各該導電柱對應抵接各接觸開口並接觸蝕刻停止層。
在本發明的一實施例中，上述的絕緣層環繞這些導電柱並填滿這些導電柱之間的間隙，且絕緣層覆蓋這些圖案化接墊。
基於上述，由於本發明的線路基板可以直接將接觸開口製作於圖案化接墊上，因此可以省去額外設置介電層，以簡化製程、減少成本。此外，由於本實施例的導電柱與接觸開口的壁面之間產生一應力集中點，故能有效降低壓合的溫度，並能降低接合所需的力量。因此，本發明可以達成銅對銅對接的需求，適於降低製程的需求並減少製造成本，並提升導電柱與圖案化接墊的結合可靠度及結合品質，還具有優良的電氣特性而能提升線路基板的信號傳輸速度及品質。此外，設置於基板與線路增層結構之間的絕緣層除了可以提升接合力外，還能保護導電柱與圖案化接墊不受環境中水氣的影響，且更具有良好的彈性及可撓性而能吸收應力以提升線路基板抗衝擊的能力，進一步增加線路基板的接合可靠度及接合品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉一些實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
另外，關於文中所使用之「第一」、「第二」...等用語，並非表示順序或順位的意思，應知其是為了區別以相同技術用語描述的元件或操作。
其次，在本文中所使用的用詞「包含」、「包括」、「具有」等等，均為開放性的用語；也就是指包含但不限於。
再者，在本文中所使用的用詞「接觸」、「相接」、「接合」等等，如無特別說明，則可代表直接接觸或者透過其他膜層間接地接觸。
圖1A至圖1D是本發明一實施例的一種線路基板的製造流程剖面示意圖。請先參考圖1D，圖1D是本發明一實施例的線路基板10的剖面示意圖。線路基板10包括基板200、線路增層結構100以及絕緣層160設置於基板200與線路增層結構100之間。在本實施例中，線路增層結構100上設置有多個導電柱140，且這些導電柱140電連接至基板200上的多個圖案化接墊240。藉此，基板200與線路增層結構100之間的接合可靠度與接合品質可被提升，而使線路基板10具有優良的電氣特性。以下將以一實施例簡單說明線路基板10的製造流程。
請參考圖1A，圖1A是本發明的線路增層結構100的剖面示意圖。首先，提供一載板110。載板110的材料可包括玻璃、陶瓷、高分子材料或矽。舉例來說，載板110的材料可以是多晶矽（Poly-silicon）、碳化矽（Silicon carbide，SiC）、石墨烯（Graphene）、氮化鋁（Aluminium Nitride，AlN）或其他適用材質，但本發明不以此為限。
接著，於載板110上形成多層內連線122與多層介電層124。在一些實施例中，形成內連線122與介電層124的步驟之間，可先在載板110上形成一層離形膜，再將內連線122與介電層124形成於離形膜上。
在本實施例中，多層內連線122與多層介電層124可以交互堆疊而形成多層堆疊的內連線疊層120。從另一角度來說，內連線疊層120可以是重配置線路層（redistribution layer，RDL），而由介電層124、配置在介電層124的相對兩側的圖案化內連線122及貫穿介電層124並連通至圖案化內連線122的導電孔（未標示）所構成的多層線路，亦可為單層線路或具有其他組成方式的多層線路，但本發明不以此為限。在此須說明的是，圖1A僅示意性地繪示四層內連線122與四層介電層124交互堆疊的四層內連線疊層120，但圖1A的結構並非用以限定本發明。在其他實施例中，內連線疊層120可選擇性地包括一層、兩層、三層、五層或更多層的內連線與介電層。
在本實施例中，基於導電性的考量，內連線122的材料包括金屬材料、金屬氮化物、金屬矽化物或其組合。所述金屬材料可例如是鈦、銅、鎳、鈀、金、銀或其合金，但本發明不以此為限。內連線122的形成方法包括物理氣相沈積法、化學氣相沉積法、電鍍製程或化學鍍（electroless plating）製程，所述物理氣相沈積法可例如是濺鍍法或蒸鍍法，但本發明不以此為限。
在本實施例中，介電層124的材料包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其他合適的材料、或上述至少二種材料的堆疊層）、有機材料（例如：聚醯亞胺（polyimide, PI）、聚苯唑（PBO）、矽利康（silicone）、環氧樹脂(epoxy)、苯並環丁烯(BCB)等其他合適的材料、或上述至少二種材料的堆疊層）、或其他合適的材料、或上述之組合，本發明不以此為限。
請參考圖1A，接著將多個導電柱140形成在內連線疊層120上。在本實施例中，導電柱140設置於內連線122上並電連接內連線疊層120的內連線122。導電柱140可為電鍍凸塊或蝕刻凸塊，其材料與內連線122可以相同或不同，包括金屬材料。所述金屬材料可例如是鈦、銅、鎳、鈀、金、銀或其合金，但本發明不以此為限。導電柱140的形成方法可包括先形成一層導電材料於內連線疊層120上，再透過微影蝕刻以圖案化出多個電性連接至內連線122的導電柱140，但本發明不以此為限。在本實施例中，這些導電柱140的其中任一者的直徑可為5微米至60微米，且這些導電柱140的其中任一者的高度可為5微米至35微米，但本發明不以此為限。在本實施例中，導電柱140的高度可定義為由導電柱140接觸內連線疊層120的介面，沿著所述介面的法線方向上延伸至遠離內連線疊層120的導電柱140的表面之最遠距離。
在本實施例中，可接著在內連線疊層120上設置一層絕緣層160以覆蓋這些導電柱140及內連線疊層120。在本實施例中，絕緣層160的材料包括有機材料或無機材料。舉例來說，可以包括環氧樹脂（epoxy）、丙烯酸系樹脂、聚醯亞胺（polyimide, PI）、聚苯唑（PBO）、矽利康（silicone）、苯並環丁烯(BCB)或其他合適材料，但本發明不以此為限。絕緣層160可做為鈍化層以保護內連線疊層120及導電柱140，並提升對環境中水氣及氧氣的防護性。此外，絕緣層160還可以提供後續線路增層結構100固定至基板200的接合力，以提升線路基板10的接合品質及可靠性。
在本實施例中，絕緣層160可以完全包覆這些導電柱140。也就是說，設置在線路增層結構100上的絕緣層160的厚度可以大於導電柱140的厚度，但本發明不以此為限。在一些實施例中，絕緣層160的厚度也可以等於或小於導電柱140的厚度。
在另一些實施例中，絕緣層160也可以設置於基板200上，以保護基板200上的線路或接墊，但不以此為限。
請參考圖1B，圖1B是本發明的基板200的剖面示意圖。在本實施例中，基板200例如為具有線路層的有機基板（organic substrate），包括外層介電層220以及設置於外層介電層220上的多個圖案化接墊240或接點260（terminal），但本發明不以此為限。在一些實施例中，基板200也可以是無核心基板（coreless）、印刷電路板（printed circuit board, PCB）、任意層印刷電路板（any-layer printed circuit board）或是應用高密度連接板（High Density Interconnect, HDI）技術，但不以此為限。
在本實施例中，基板200包括有核基板（core）或無核心基板（coreless），也可以是絕緣基板、可撓式基板、玻璃基板或其組合，本發明不以此為限。外層介電層220可以是膠片（PrePreg）或是其他合適的介電材料，本發明不以此為限。
如圖1B所示，基板200（或者是外層介電層220）具有第一表面221以及相對第一表面221的第二表面222。在本實施例中，多個圖案化接墊240設置於基板200的第一表面221上。在本實施例中，圖案化接墊240可以是外層介電層220上的訊號導線的一部分，但本發明不以此為限。在一些實施例中，圖案化接墊240也可以與訊號導線分別設置但可彼此連接。另外，多個接點260設置於基板200的第二表面222上。在本實施例中，還可選擇性地在外層介電層220中形成導通孔224，以將位於基板200的第一表面221上的圖案化接墊240與基板200內部線路互相連接，但本發明不以此為限。上述導通孔224的形成方式包括微影蝕刻、機械鑽孔、雷射鑽孔或是其他合適的方法，本發明不以此為限。
在本實施例中，圖案化接墊240與接點260的材料可例如是鈦、銅、鎳、鈀、金、銀或其合金，但本發明不以此為限。
值得注意的是，本實施例的圖案化接墊240具有接觸開口244。具體來說，圖案化接墊240包括圖案化金屬層242以及設置於圖案化金屬層242上的接觸開口244。在本實施例中，圖案化接墊240的形成方式可包括先形成一層金屬材料層（未繪示），接著於金屬材料層上設置一層光阻層（photoresist），再對所述光阻層進行顯影。之後，對金屬材料層透過銅蝕刻液進行蝕刻。上述銅蝕刻液例如包括硫酸雙氧水(H 2SO 4+H 2O 2)、氯化鐵(FeCl 3)、氯化銨氨銅(H 8ClCuNO 2)、氯化銅(CuCl 2) 、氫氟酸（HF）、稀釋氫氟酸（DHF）或是緩衝氧化蝕刻液（BOE），但本發明不以此為限。藉此，可以將光阻層的圖案轉移至金屬材料層，進而直接形成圖案化金屬層242以及圖案化金屬層242上的接觸開口244。如此一來，可以簡化製程，節省成本。
在一些實施例中，也可以直接形成具有接觸開口244的圖案化接墊240。在另一些實施例中，還可以在形成圖案化金屬層242後，再透過雷射鑽孔或機械鑽孔形成接觸開口244。
在本實施例中，圖案化接墊240（或圖案化金屬層242）可符合精細線路（fine pitch）的需求。舉例來說，圖案化接墊240的長度L可為15微米至80微米，但不以此為限。在一些實施例中，長度L可為40微米至60微米或60微米至80微米。在本實施例中，長度L可定義為圖案化接墊240沿著第一表面221延伸的最大長度。
在本實施例中，圖案化接墊240（或圖案化金屬層242）的厚度H1可為5微米至35微米，但不以此為限。在一些實施例中，厚度H1可為6微米至10微米或10微米至18微米。在本實施例中，厚度H1可定義為圖案化接墊240於垂直基板200的方向上，在第一表面221上的最大厚度。
在本實施例中，接觸開口244於遠離第一表面221的孔徑大於接觸開口244於鄰近第一表面221的孔徑。舉例說明，接觸開口244於遠離第一表面221處的孔徑逐漸往鄰近第一表面221處縮小，使得接觸開口244的壁面為傾斜面，且所述壁面與接觸開口244的底面之間可具有夾角。在本實施例中，所述夾角可為0度至90度，但本發明不以此為限。在一些實施例中，夾角可為30度或60度。
在本實施例中，接觸開口244於遠離第一表面221的孔徑可具有寬度W。上述寬度W可為5微米至60微米，但不以此為限。在一些實施例中，寬度W可為10微米至15微米或15微米至30微米。在本實施例中，寬度W可定義為接觸開口244於遠離第一表面221的孔徑的最大寬度。
在本實施例中，接觸開口244的深度D可為5微米至35微米，但不以此為限。在一些實施例中，深度D可為6微米至10微米或10微米至18微米。在本實施例中，深度D可定義為接觸開口244於垂直基板200的方向上，在第一表面221上的最大深度。在本實施例中，深度D可以小於圖案化接墊240（或圖案化金屬層242）的厚度H1。也就是說，接觸開口244不會貫穿圖案化金屬層242，而是在圖案化金屬層242上形成具有適當深度的凹槽。
在一些實施例中，導電柱140的高度（未標示）可以大於或等於接觸開口244的深度D，但不以此為限。
在本實施例中，接觸開口244於俯視上的外型並不特別限定，其可以是三角型、矩形、多邊型、圓形、橢圓形或不規則形。接觸開口244於剖視上的外型可以是錐形（taper）或碗形，但不以此為限。
在本實施例中，於形成接觸開口244後可以選擇性地清洗基板200，以將可能存在的雜質或灰塵去除，以進一步提升後續進行接合時的可靠度及品質。
請參考圖1C，接著將線路增層結構100壓合至基板200上。舉例來說，線路增層結構100可以壓合並設置於基板200的第一表面221上。線路增層結構100的導電柱140對應至第一表面221上的圖案化接墊240，且各導電柱140對應抵接各接觸開口244。在本實施例中，導電柱140可以透過熱壓合而填滿接觸開口244。如此一來，導電柱140可以電連接圖案化接墊240，以在內連線疊層120與圖案化接墊240之間將線路增層結構100電連接至基板200的導線與接墊。
在本實施例中，導電柱140的材料與圖案化接墊240的材料可以相同，例如是鈦、銅、鎳、鈀、金、銀或其合金，但本發明不以此為限。
請參考圖1C，於將線路增層結構100壓合至基板200上的步驟中，同時也會將絕緣層160壓合至基板200上。於上述步驟中，壓合至圖案化接墊240及接觸開口244的導電柱140可將覆蓋導電柱140的絕緣層160推開，而不會影響導電柱140抵接至接觸開口244。此外，絕緣層160可以位於基板200與線路增層結構100之間，以環繞這些導電柱140並填滿這些導電柱140之間的間隙。另外，絕緣層160更可以覆蓋圖案化接墊240。如此一來，絕緣層160可以將線路增層結構100牢靠的固定至基板200上，進一步提升導電柱140與圖案化接墊240之間的接合可靠度以及接合品質，使線路基板10具有優良的電氣特性。此外，絕緣層160更可以保護導電柱140與圖案化接墊240不受環境中水氣的影響，且更具有良好的彈性及可撓性而能吸收應力以提升線路基板10抗衝擊的能力，進一步增加接合可靠度及接合品質。
請參考圖1C及圖1D，將載板110移除。在本實施例中，移除載板110的方法例如包括藉由照光、加熱、外加機械力（例如：剝離）或是藉由雷射解離而將載板110與線路增層結構100分離。至此，已完成線路基板10的製程。
值得注意的是，由於本發明實施例的線路基板10可以直接將接觸開口244製作於圖案化接墊240的圖案化金屬層242上，因此可以省去額外設置介電層於圖案化金屬層242上並設置開口暴露出圖案化金屬層242的步驟，而可以簡化製程、減少成本。
此外，由於接觸開口244的壁面為傾斜面，因此在進行壓合的步驟時，可以在常壓的環境下，於壓合溫度小於或等於200°C的條件下，進行金屬對金屬的接合製程。具體來說，當導電柱140為導電銅柱且圖案化接墊240為銅接墊時，導電柱140在接觸到接觸開口244的傾斜銅側壁之後，導電柱140與接觸開口244的傾斜壁面之間產生一應力集中點，因此能有效降低壓合的溫度，並能降低接合所需的力量。此外，於接合前，導電柱140的表面不須先進行清潔，也不需透過化學研磨製程使其表面平坦。另外，於接合後，線路基板10也不需經過額外的退火處理。因此，本實施例所示的銅對銅的接合方式，適於降低製程的需求並減少製造成本，還可以達成銅對銅對接的需求，提升導電柱140與圖案化接墊240的結合可靠度及結合品質，具有良好的彈性及可撓性，更具有優良的電氣特性而能提升線路基板10的信號傳輸速度及品質。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，關於省略了相同技術內容的部分說明可參考前述實施例，下述實施例中不再重複贅述。
圖2是本發明另一實施例的線路基板的剖面示意圖。請參考圖1D及圖2，本實施例的線路基板10A與圖1D的線路基板10相似，主要的差異在於：線路基板10A的圖案化接墊240A包括圖案化金屬層242A及接觸開口244A。接觸開口244A設置於圖案化金屬層242A上，且接觸開口244A貫穿圖案化金屬層242A的厚度，並暴露基板200A的第一表面221。也就是說，接觸開口244A的深度可以等於圖案化金屬層242A的厚度。
在上述的設置下，對應抵接至接觸開口244A的導電柱140可以接觸第一表面221。如此一來，可以簡化形成接觸開口244A的製程工藝、進一步地達成薄化的需求還可獲致與上述實施例相同的效果。
圖3是本發明再一實施例的線路基板的剖面示意圖。請參考圖1D及圖3，本實施例的線路基板10B與圖1D的線路基板10相似，主要的差異在於：線路基板10B更包括多個蝕刻停止層280設置於基板200B的第一表面221上。蝕刻停止層280對應圖案化接墊240B（或圖案化金屬層242B）設置。具體來說，在形成圖案化接墊240B的步驟之前，可先形成一層蝕刻停止材料（未繪示）於第一表面221上，再透過微影蝕刻工藝對蝕刻停止材料進行圖案化以形成蝕刻停止層280。在本實施例中，蝕刻停止層280可以共形地填入基板200B於第一表面221上的導通孔224。
在本實施例中，蝕刻停止層280的材料包括鈦、錫、鉬、鋁或其他合適的材料，本發明不以此為限。在本實施例中，蝕刻停止層280的厚度H2可為5奈米至100奈米，但不以此為限。在一些實施例中，厚度H2可為5奈米至10奈米或10奈米至20奈米。在本實施例中，厚度H2可定義為蝕刻停止層280於垂直基板200的方向上，在第一表面221上的最大厚度。
接著，在蝕刻停止層280上對應地設置圖案化接墊240B。舉例來說，在蝕刻停止層280上設置圖案化金屬層242B，然後在圖案化金屬層242B形成接觸開口244B。在一些實施例中，圖案化金屬層242B的邊緣與蝕刻停止層280切齊，但本發明不以此為限。在上述的設置下，蝕刻停止層280位於圖案化接墊240B（或圖案化金屬層242B）與基板200之間。在本實施例中，圖案化接墊240B的厚度可以大於蝕刻停止層280的厚度H2，但本發明不以此為限。在一些實施例中，圖案化接墊240B的厚度也可以等於或小於蝕刻停止層280的厚度H2。
在本實施例中，接觸開口244B於垂直基板200的方向上的正投影不重疊導通孔224於垂直基板200的方向上的正投影，但本發明不以此為限。
在本實施例中，接觸開口244B可以貫穿圖案化金屬層242B的厚度，並暴露蝕刻停止層280。也就是說，接觸開口244B的深度可以等於圖案化金屬層242B的厚度。在上述的設置下，在對圖案化金屬層242B進行顯影及蝕刻的步驟中，可以藉由蝕刻停止層280來減少蝕刻液對基板200的影響。如此一來，可以減少製程對基板200的影響，還能使圖案化接墊240B可以形成在大致平坦的蝕刻停止層280上，使後續接觸開口244B與導電柱140的對接能夠可靠，進而能提升線路基板10B品質。
在本實施例中，對應抵接至接觸開口244B的導電柱140可以接觸蝕刻停止層280。如此一來，線路基板10B除了具有簡化製程工藝及保護基板200外，還能透過蝕刻停止層280提升接合可靠度及品質並具有良好的電氣特性。此外，線路基板10B還可獲致與上述實施例相同的效果。
綜上所述，由於本發明一實施例的線路基板可以直接將接觸開口製作於圖案化接墊上，因此可以省去額外設置介電層，以簡化製程、減少成本。此外，由於接觸開口的壁面為傾斜面，因此可以在常壓及低溫（溫度小於或等於200°C）的環境下，進行壓合及銅對銅接合製程。本實施例的導電柱在接觸到接觸開口的傾斜面之後，導電柱與接觸開口的壁面之間產生一應力集中點，故能有效降低壓合的溫度，並能降低接合所需的力量。因此，本實施例所示的銅對銅的接合方式，適於降低製程的需求並減少製造成本，還可以達成銅對銅對接的需求，提升導電柱與圖案化接墊的結合可靠度及結合品質，具有良好的彈性及可撓性，更具有優良的電氣特性而能提升線路基板的信號傳輸速度及品質。
此外，設置於基板與線路增層結構之間的絕緣層除了可以提升接合力外，還可以環繞導電柱並覆蓋圖案化接墊。藉此，絕緣層可以保護導電柱與圖案化接墊不受環境中水氣的影響，且更具有良好的彈性及可撓性而能吸收應力以提升線路基板抗衝擊的能力，進一步增加線路基板的接合可靠度及接合品質。
另外，線路基板還可以藉由蝕刻停止層來減少蝕刻液製程對基板的影響，還能使圖案化接墊可以平坦，提升接觸開口與導電柱的接合可靠度及品質，進而使線路基板具有優良的品質及電氣特性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10A、10B:線路基板 100:線路增層結構 110:載板 120:內連線疊層 122:圖案化內連線 124:介電層 140:導電柱 160:絕緣層 200、200A、200B:基板 220:外層介電層 221:第一表面 222:第二表面 224:導通孔 240、240A、240B:圖案化接墊 242、242A、242B:圖案化金屬層 244、244A、244B:接觸開口 260:接點 280:蝕刻停止層 D:深度 H1、H2:厚度 L:長度 W:寬度
圖1A至圖1D是本發明一實施例的一種線路基板的製造流程剖面示意圖。 圖2是本發明另一實施例的線路基板的剖面示意圖。 圖3是本發明再一實施例的線路基板的剖面示意圖。
10:線路基板
100:線路增層結構
120:內連線疊層
122:圖案化內連線
124:介電層
140:導電柱
160:絕緣層
200:基板
220:外層介電層
221:第一表面
222:第二表面
224:導通孔
240:圖案化接墊
242:圖案化金屬層
244:接觸開口
260:接點

Claims (8)

  1. 一種線路基板，包括：一基板，具有一第一表面以及與該第一表面相對的一第二表面，該基板包括：多個圖案化接墊，設置於該基板的該第一表面上，各該圖案化接墊具有一接觸開口，其中該接觸開口的壁面為傾斜面，且該接觸開口遠離該第一表面的孔徑大於該接觸開口鄰近該第一表面的孔徑；一線路增層結構，設置於該基板的該第一表面上，包括：一內連線疊層；以及多個導電柱，該些導電柱電連接該內連線疊層以及該些圖案化接墊，其中各該導電柱對應抵接各該接觸開口；以及一絕緣層設置於該基板與該線路增層結構之間。
  2. 如申請專利範圍第1項所述的線路基板，其中各該圖案化接墊更包括一圖案化金屬層，該接觸開口設置於該圖案化金屬層上，且該接觸開口的深度小於該圖案化金屬層的厚度。
  3. 如申請專利範圍第1項所述的線路基板，其中各該圖案化接墊更包括一圖案化金屬層，該接觸開口設置於該圖案化金屬層上，且該接觸開口貫穿該圖案化金屬層的厚度並暴露該基板的該第一表面。
  4. 如申請專利範圍第3項所述的線路基板，其中各該導電柱對應抵接各該接觸開口並接觸該第一表面。
  5. 如申請專利範圍第1項所述的線路基板，更包括多個蝕刻停止層設置於該第一表面上，各該圖案化接墊對應各該蝕刻停止層設置，且各該蝕刻停止層位於各該圖案化接墊與該基板之間。
  6. 如申請專利範圍第5項所述的線路基板，其中各該圖案化接墊更包括一圖案化金屬層，該接觸開口設置於該圖案化金屬層上，且該接觸開口貫穿該圖案化金屬層的厚度並暴露該蝕刻停止層。
  7. 如申請專利範圍第5項所述的線路基板，其中各該導電柱對應抵接各該接觸開口並接觸該蝕刻停止層。
  8. 如申請專利範圍第1項所述的線路基板，其中該絕緣層環繞該些導電柱並填滿該些導電柱之間的間隙，且該絕緣層覆蓋該些圖案化接墊。
TW108146006A 2018-08-03 2019-12-16 線路基板 TWI698972B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108146006A TWI698972B (zh) 2019-12-16 2019-12-16 線路基板
US16/746,968 US10993332B2 (en) 2018-08-03 2020-01-20 Circuit substrate
CN202010096556.0A CN112992841A (zh) 2019-12-16 2020-02-14 线路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108146006A TWI698972B (zh) 2019-12-16 2019-12-16 線路基板

Publications (2)

Publication Number Publication Date
TWI698972B true TWI698972B (zh) 2020-07-11
TW202125757A TW202125757A (zh) 2021-07-01

Family

ID=72602207

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146006A TWI698972B (zh) 2018-08-03 2019-12-16 線路基板

Country Status (2)

Country Link
CN (1) CN112992841A (zh)
TW (1) TWI698972B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762310B (zh) * 2021-05-13 2022-04-21 欣興電子股份有限公司 電路板結構及其製作方法
US11540396B2 (en) 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
TWI800782B (zh) * 2020-08-28 2023-05-01 欣興電子股份有限公司 電路板結構及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201836444A (zh) * 2017-03-21 2018-10-01 欣興電子股份有限公司 線路板堆疊結構及其製作方法
TW201943318A (zh) * 2018-04-02 2019-11-01 欣興電子股份有限公司 線路板、封裝結構及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
CN101236942B (zh) * 2008-03-04 2011-11-09 日月光半导体制造股份有限公司 集成电路基板及其制造方法
US9496238B2 (en) * 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package
TWI625991B (zh) * 2016-10-17 2018-06-01 南亞電路板股份有限公司 電路板結構與其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201836444A (zh) * 2017-03-21 2018-10-01 欣興電子股份有限公司 線路板堆疊結構及其製作方法
TW201943318A (zh) * 2018-04-02 2019-11-01 欣興電子股份有限公司 線路板、封裝結構及其製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11540396B2 (en) 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
TWI800782B (zh) * 2020-08-28 2023-05-01 欣興電子股份有限公司 電路板結構及其製作方法
TWI762310B (zh) * 2021-05-13 2022-04-21 欣興電子股份有限公司 電路板結構及其製作方法

Also Published As

Publication number Publication date
TW202125757A (zh) 2021-07-01
CN112992841A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
US10943873B2 (en) Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
JP4787559B2 (ja) 半導体装置およびその製造方法
TWI698972B (zh) 線路基板
JP5544872B2 (ja) 半導体装置及びその製造方法
TWI296832B (en) Bump structures and methods for forming solder bumps
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
US20080157362A1 (en) Method to reduce UBM undercut
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
JP2005175019A (ja) 半導体装置及び積層型半導体装置
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
WO2012107971A1 (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
JP2007273624A (ja) 半導体装置及びその製造方法
TW202015211A (zh) 封裝件及其形成方法
US10993332B2 (en) Circuit substrate
TWI697078B (zh) 封裝基板結構與其接合方法
TW201133667A (en) Semiconductor chip with stair arrangement bump structures
JP2020129680A (ja) インターポーザ及びインターポーザの製造方法
JP5172577B2 (ja) 半導体装置の製造方法
CN110828317B (zh) 封装基板结构与其接合方法
JP6699131B2 (ja) インターポーザ及びインターポーザの製造方法
JP7248054B2 (ja) インターポーザ及びインターポーザの製造方法
TWI678743B (zh) 半導體線路結構及其製作方法
JP2006351922A (ja) 半導体装置の製造方法