JP5172577B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5172577B2
JP5172577B2 JP2008253311A JP2008253311A JP5172577B2 JP 5172577 B2 JP5172577 B2 JP 5172577B2 JP 2008253311 A JP2008253311 A JP 2008253311A JP 2008253311 A JP2008253311 A JP 2008253311A JP 5172577 B2 JP5172577 B2 JP 5172577B2
Authority
JP
Japan
Prior art keywords
barrier metal
under
semiconductor device
concave
see
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008253311A
Other languages
English (en)
Other versions
JP2010087147A (ja
Inventor
直人 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2008253311A priority Critical patent/JP5172577B2/ja
Publication of JP2010087147A publication Critical patent/JP2010087147A/ja
Application granted granted Critical
Publication of JP5172577B2 publication Critical patent/JP5172577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に、生産性や歩留まりの向上等を図ったものに関する。
近年、半導体装置のさらなる高集積化が所望されており、かかる現状において、パッケージングされていない半導体チップを、半導体基板に直接実装する方式は、高密度実装技術として、より一層の充実が期待されている。
その中でも、半導体チップ上に、ハンダバンプを有するチップは、実装技術としてフリップチップ実装を適用することが可能であるため、ワイヤーボンドなどのスペースを取らない分、高密度実装及び薄型化に資するため、電子機器の小型化が可能となる。
ところで、フリップチップにより半導体基板に半導体チップの実装を行うには、半導体チップの素子面に外部接続端子となるハンダバンプを形成する必要がある。
図13乃至図15には、従来のハンダバンプの形成方法の一例を示す模式図が示されており、以下、同図を参照しつつ、その形成方法について説明する。
最初に、基板1A上の電極パッド2A上に積層形成されたパッシベーション膜3Aを開口する(図13参照)。
次いで、電解めっき用のシードメタル層4Aをスパッタリング法により形成し、めっき用のフォトレジスタ5Aをパターニングし、電解めっき法により、バリアメタル層6A、ハンダ層7Aの順に形成する(図14参照)。
しかる後、レジスト及びシートメタル層4Aの余分な部分を除去し、加熱溶融することでハンダバンプ8Aを得ることができる(図15参照)。
上述したハンダバンプの形成方法の他にも、図16乃至図19の模式図に一連の概略手順が示されたようなハンダバンプの形成方法もある。
以下、図16乃至図19を参照しつつ、このハンダバンプの形成方法について説明する。なお、図13乃至図15に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
最初に、基板1A上の電極ッド2Aに積層形成されたパッシベーション膜3Aを開口する(図16参照)。
次いで、無電解めっき法により、上述の開口部を覆うようにバリアメタル6Aを形成する(図17参照)。
さらに、バリアメタル6A上に、予め組成比が既値であるハンダボール8bを載せ(図18参照)、加熱溶融することでハンダバンプ8Aを得ることができる(図19参照)。
なお、パッシベーション膜3A上にポリイミド膜9Aを形成した構成とすることも一般的に良く採用されている(図20参照)。
上述のような従来のハンダバンプの形成方法は、例えば、特許文献1や非特許文献1等に開示されている。
特開平11−186309号公報(第4−6頁、図1乃至図3) 畑田賢造、「SiP実装をささえるマイクロ構造とバンプ形成技術」、電子材料、株式会社工業調査会、平成17年1月、第44巻、第1号、p45〜49
しかしながら、上述した2つの従来のハンダバンプ形成方法において、前者の形成方法は、電解めっき法によって形成されるハンダバンプが、鉛フリーのハンダ組成比の開発に対して生産コストなど、種々の面で検討課題が多く、実用性の面で十分であるとは言えないという問題がある。
一方、後者のハンダバンプ形成方法は、前者と比較し、ハンダ組成比の仕様決定に自由度があるという利点がある。また、電解めっき法によるシードメタル層の形成及びフォトレジストのパターニングが必要ないため、前者の方法に比較して、生産コストの低減を図ることができるという利点もあり、さらなる技術の開発が進められている。
しかしながら、かかる後者の方法においては、ハンダボールの転落防止のために、バリアメタルを凹形状にすることが知られてはいるが、無電解めっきの特性上、形成されたバリアメタルの表面がフラットになるため、その上にハンダボールを搭載し、加熱溶融する際に、バリアメタル上からハンダボールが頻繁に転落してしまい、安定した生産が確保できないという問題がある。
本発明は、上記実状に鑑みてなされたもので、ハンダボールをバリアメタルへ搭載した際の安定性が確保でき、生産性の向上と共にコスト低減を図ることができる半導体装置の製造方法を提供するものである。
上記本発明の目的を達成するため、本発明に係る半導体装置の製造方法は、
アンダーバリアメタル上にハンダボールを搭載し、加熱溶融してハンダバンプを形成する半導体装置の製造方法であって、
中間配線層上に、電極パッドを兼ねるグローバル配線を、リング状となるように積層形成する一方、
前記アンダーバリアメタルを、前記中間配線層と前記グローバル配線の両金属に接し、且つ、前記電極パッドに対応する部位を凹状に形成する工程と、凹状の前記アンダーバリアメタル上に、ハンダボールを搭載し、加熱溶融して、前記ハンダバンプを形成する工程とを備えたことを特徴とするものである。
また、本発明の目的を達成するため、本発明に係る半導体装置製造方法は、
アンダーバリアメタル上にハンダボールを搭載し、加熱溶融してハンダバンプを形成する半導体装置の製造方法であって、
半導体基板又はエピタキシャル層の電極パッドが位置する部位を凹状に形成し、しかる後、当該凹状部分及びその周囲の前記半導体基板上に前記電極パッドを兼ねるグローバル配線及びアンダーバリアメタルを順次積層形成することで、前記半導体基板又はエピタキシャル層の凹状部分に対応した前記アンダーバリアメタルの部位を凹状に形成する工程と、凹状の前記アンダーバリアメタル上に、ハンダボールを搭載し、加熱溶融して、前記ハンダバンプを形成する工程とを備えたことを特徴とするものである。
上記構成において、前記アンダーバリアメタル下に配設される層間絶縁膜にスルーホールを形成し、当該スルーホール及びその周囲の前記層間絶縁膜に、前記アンダーバリアメタルを積層形成することで、前記アンダーバリアメタルの前記スルーホールに対応する部位を凹状に形成することも可能である。
また、前記アンダーバリアメタル下に、リング状に中間配線膜を配し、当該中間配線層上に、電極ッドを兼ねるグローバル配線及びアンダーバリアメタルを順次積層形成することで、前記グローバル配線及び前記アンダーバリアメタルに、前記リング状の中間配線膜に対応した凹状部分を形成することも可能である。
本発明によれば、凹状部分を有するバリアメタルを形成できるため、ハンダボールをバリアメタルに載置した際に、ハンダボールのバリアメタルからの転落を防止することができる。また、本発明による凹部部分の形成方法は、通常の半導体装置の製造工程のみで形成されており、安定した生産が確保でき、生産性の向上、歩留まりの向上を図ることができるという効果を奏するものである。
以下、本発明の実施の形態について、図1乃至図12を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における半導体装置の製造方法の第1の構成例について、図1乃至図6を参照しつつ説明する。
まず、本発明の実施の形態における半導体装置の製造方法によって製造される半導体装置の全体構成について、主に図6を参照しつつ説明する。なお、図1乃至図6においては、図面を簡潔にして理解を容易とする等の観点から、各々の構成要素の符号について、その表記を省略した図もあり、以下の説明においては、必要に応じて、その構成要素の符号が表記されている他の図面を適宜参照することとする。
この第1の構成例における半導体装置は、半導体基板1上に第1の層間絶縁膜10が形成されており、この第1の層間絶縁膜10の上には、中間配線層11が積層形成されたものとなっている(図6参照)。この中間配線層11は、回路パターンと接続されるか、或いは、電極パッド直下において単独で配置されるものとしても良いものである。
中間配線層11及び第1の層間絶縁膜10の上には、第2の層間絶縁膜12が積層形成されると共に、中間配線層11が位置する第2の層間絶縁膜12には、スルーホール12a(図1参照)が形成されたものとなっている(図6参照)。
そして、この第2の層間絶縁膜12のスルーホール12aを覆うようにグローバル配線13が積層形成されると共に、特に、電極パッド部50に位置するグローバル配線13aは、リング状(円環状)に形成されたものとなっている(図6参照)。なお、以下の説明において、グローバル配線13は、特に、リング状に形成されたものを指す場合には、その符号を「13a」とし、これ以外のものについては、符号を「13b」とし、特段、これらの区別の必要な無い場合には、符号「13」を用いることとする。
さらに、第2の層間絶縁膜12及びグローバル配線13を覆うようにパッシベーション膜3が積層形成されると共に、このパッシベーション膜3の、リング状に形成されたグローバル配線13aの中央の中空部13cに位置する部位は開口されたものとなっている(図3参照)。
そして、パッシベーション膜3の開口部分には、バリアメタル(アンダーバリアメタル)6が充填されるように設けられている。
このバリアメタル6の中央部分は、リング状に形成されたグローバル配線13aのために、グローバル配線13aの厚みに相当する段差6aが形成されたものとなっている(図4参照)。
そして、バリアメタル6上にはハンダバンプ8が積層されたものとなっている(図6参照)。
次に、かかる構成を有する半導体装置の製造手順について、図1乃至図6を参照しつつ説明する。
最初に、半導体基板1上に第1の層間絶縁膜10を形成し、次いで、この第1の層間絶縁膜10上に中間配線層11を形成する(図1参照)。この中間配線層11は、半導体の回路パターンと接続されるか、或いは、電極パッド直下に単独で配設されて用いられるものである。
次に、CVD法により第2の層間絶縁膜12を、第1の層間絶縁膜10上及び中間配線層11上に積層形成し、フォトリソグラフィーにより中間配線膜11上が開口するようにパターニングする。
しかる後、ドライエッチング、又は、ウェットエッチングによって、第2の層間絶縁膜12にスルーホール12aを形成する(図1参照)。
次に、フォトリソグラフィーによりグローバル配線13を形成する(図2参照)。この際、前工程で開口した第2の層間絶縁膜12のスルーホール12a(図1参照)上の電極パッドを兼ねるグローバル配線13aに対してパターンニングを行い、これをリング状に形成したレイアウトとする(図2参照)。
次に、上述した処理が施された半導体基板1の表面にCVD法によりパッシベーション膜3を積層形成し、フォトリソグラフィーにより、グローバル配線13aの中央部分、すなわち、リング状の中空部分に位置する部位を開口するようにパターニングし、中空部13cを形成する(図3参照)。
しかる後、ドライエッチング、又は、ウェットエッチングにより、パッシベーション膜3にコンタクトホールを形成する(図3参照)。
そして、その後、ポリイミド9を任意の厚さにコーティングし、電極パッド部50を開口する(図3参照)。
この際、電極パッド部50の開口部分の直径が、パッシベーション膜3に開口したコンタクトホールの径よりも小さい場合には、ポリイミド9の開口面積がバリアメタル6とグローバル配線13aとの接触面積となる(図3参照)。
次に、パッシベーション膜3の開口部分より露出したグローバル配線13の表面上に、無電解めっき法により、ニッケルと金を順にめっきし、バリアメタル6を形成する(図4参照)。
このようにして、形成されるバリアメタル6は、中間配線層11とグローバル配線13aの両金属に接して析出されるため、バリアメタル6には、グローバル配線13aの厚み分の段差6aが形成されることとなる(図4参照)。
本発明の実施の形態においては、グローバル配線13の厚みは、2μm以上あるため、バリアメタル6の段差6aも2μm以上形成されることとなる。
ここで、電極パッド51は、図4に示すように、中間配線層11を有し、その周辺部にリング状のグローバル配線13aが形成され、グローバル配線13a上には、パッシベーション膜3が開口され、それらの上面に形成されたバリアメタル6とのコンタクト部分が開口されたポリイミド9がコーティングされて構成されたものとなっている。
次に、任意の組成比で構成されたハンダボール8aをバリアメタル6の段差6aに載せる(図5参照)。この際、リフロー時の酸化被膜除去のために、フラックスを使用する。
この工程においては、バリアメタル6の頂部に形成された段差6aによって、ハンダボール8aをバリアメタル6に搭載した際の転落が防止できるため、従来に比して、円滑に作業を進めることができる。
この後、リフロー炉でハンダボール8aを溶融させることで、ハンダバンプ8を形成する(図6参照)。
このリフロー時にあっても、先に述べたようにハンダボール8aは、バリアメタル6の段差6a(図5参照)によって、バリアメタル6からの転落が防止されるため、円滑に作業を進めることができる。
このようにバリアメタル6の頂部にハンダボール8aを載せるため、凹状の段差6aを形成することで、99.9%のハンダボール搭載歩留が可能となり、生産性を向上できるものとなっている。
次に、第2の構成例について、図7乃至図12を参照しつつ説明する。
なお、図1乃至図6に示された第1の構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
最初に、この第2の構成例における半導体装置の全体構成について説明する。
この第2の構成例における半導体装置は、半導体基板1に窪み1a(図7参照)を形成し、この部分に電極パッド51Aを形成するようにしたもので(図12参照)、グローバル配線13がリング状ではない点を除けば、全体の基本的な構成は、図1乃至図6において示された第1の構成例における半導体装置とほぼ同一のものである。
次に、かかる構成を有する半導体装置の製造手順について、図7乃至図12を参照しつつ説明する。
最初に、半導体基板1上、又は、半導体基板1上に形成されたエピタキシャル層(図示せず)にフォトエッチングを施して、任意の深さの窪み1aを形成する(図7参照)。
なお、半導体基板1、又は、半導体基板1上に形成されたエピタキシャル層(図示せず)へのフォトエッチングは、後述する中間配線層14,15及び層間絶縁膜10,12の厚みとレイヤー数が十分ある場合には省略することができる。
次に、半導体基板1上に、第1の中間配線層14をリング状に形成しレイアウトする(図7参照)。次いで、第1の層間絶縁膜10を積層形成し、ドライエッチング、又は、ウェットエッチングによって、第1の層間絶縁膜10の、先の窪み1aに位置する部分にスルーホール10aを形成する(図7参照)。
次に、第1の層間絶縁膜10の上に、第2の中間配線層15を形成する(図8参照)。ここで、特に、リング状に形成された第1の中間配線層14上に位置する第1の層間絶縁膜10の上においては、リング状の第2の中間配線層15aを形成する(図8参照)。なお、以下の説明において、第2の中間配線層15は、特に、リング状に形成されたものを指す場合には、その符号を「15a」とし、これ以外のものについては、符号を「15b」とし、特段、これらの区別の必要な無い場合には、符号「15」を用いることとする。
次いで、第2の層間絶縁膜12を積層形成し、窪み1aに位置するこの第2の層間絶縁膜12の部位をフォトリソグラフィーにより、窪み1aの直径よりも小さい径に開口するようにパターニングする(図8参照)。
この後、ドライエッチング、又は、ウェットエッチングによって、第2の層間絶縁膜12にスルーホール12a,12bを形成する(図8参照)。
次に、フォトリソグラフィーによりグローバル配線13を積層形成する。この際、電極パッド51A(図12参照)が形成される電極パッド部50において、グローバル配線13には、最下層にある中間配線層、すなわち、本発明の実施の形態においては、第1の中間配線層14、第2の中間配線層15、第1の層間絶縁膜10、第2の層間絶縁膜12の厚さと、半導体基板1(又は半導体基板1上に形成されたエピタキシャル層(図示せず)をエッチングした深さ分だけの段差13dが形成されることとなる(図9参照)。
したがって、積層する層の数、厚さ等を適宜調整することで必要な大きさの段差13dを得ることができる。なお、必要な深さの段差13dを形成できれば、第1及び第2の中間配線層14,15のいずれか、あるいは全部を、前述のようにリング状に残して形成する必要はない。
次に、CVD法により半導体基板1上にパッシベーション膜3を形成し、フォトリソグラフィーにより、グローバル配線13で形成された電極パッド51A(図12参照)が形成される電極パッド部50に位置する部分を開口するようにパッシベーション膜3をパターニングする。次いで、ドライエッチング、又は、ウェットエッチングによって、パッシベーション膜3にコンタクトホールを形成する(図9参照)。
次に、ポリイミド9を任意の厚さにコーティングし、電極パッド部50に位置する部分を開口する(図9参照)。この際、ポリイミド9の開口部分の直径が、パッシベーション膜3に開口したコンタクトホールの径よりも小さい場合には、ポリイミド9の開口面積がバリアメタル6とグローバル配線13との接触面積となる(図10参照)。
次いで、無電解めっき法により、パッシベーション膜3の開口部分から露出したグローバル配線13の表面上にニッケルと金を順次めっきし、バリアメタル6を形成する(図10参照)。
このようにして形成されるバリアメタル6は、第1の中間配線層14と第2の中間配線層15、第1の層間絶縁膜10と第2の層間絶縁膜12のそれぞれの厚さと窪み1aの総和に等しい大きさの段差6aが得られることとなる(図10参照)。
次に、任意の組成比で構成されたハンダボール8aをバリアメタル6の段差6aに載せる(図11参照)。この際、リフロー時の酸化皮膜除去のために、フラックスを使用する。
この工程においては、バリアメタル6の頂部に形成された段部6aによって、ハンダボール8aをバリアメタル6に搭載した際の転落が防止できるため、従来に比して、作業を円滑に進めることができる。
この後、リフロー炉でハンダボール8aを溶解させることで、ハンダバンプ8を形成する(図12参照)。
このリフロー時にあっても、先に述べたようにハンダボール8aは、バリアメタル6の段差6aによって転落が防止されるため、円滑に作業を進めることができる。
このようにバリアメタル6の頂部にハンダボール8aを搭載するため、凹状の段差6a形成することで、99.9%のハンダボール搭載歩留が可能となり、生成性の向上がなされる。
本発明の実施の形態の第1の構成例における半導体装置の製造手順の第1の段階を模式的に示す模式図である。 本発明の実施の形態の第1の構成例における半導体装置の製造手順の第2の段階を模式的に示す模式図である。 本発明の実施の形態の第1の構成例における半導体装置の製造手順の第3の段階を模式的に示す模式図である。 本発明の実施の形態の第1の構成例における半導体装置の製造手順の第4の段階を模式的に示す模式図である。 本発明の実施の形態の第1の構成例における半導体装置の製造手順の第5の段階を模式的に示す模式図である。 本発明の実施の形態の第1の構成例における半導体装置の製造手順の最終段階を模式的に示す模式図である。 本発明の実施の形態の第2の構成例における半導体装置の製造手順の第1の段階を模式的に示す模式図である。 本発明の実施の形態の第2の構成例における半導体装置の製造手順の第2の段階を模式的に示す模式図である。 本発明の実施の形態の第2の構成例における半導体装置の製造手順の第3の段階を模式的に示す模式図である。 本発明の実施の形態の第2の構成例における半導体装置の製造手順の第4の段階を模式的に示す模式図である。 本発明の実施の形態の第2の構成例における半導体装置の製造手順の第5の段階を模式的に示す模式図である。 本発明の実施の形態の第2の構成例における半導体装置の製造手順の最終段階を模式的に示す模式図である。 従来のハンダバンプの形成手順の第1の例における最初の段階を模式的に示す模式図である。 従来のハンダバンプの形成手順の第1の例における中間段階を模式的に示す模式図である。 従来のハンダバンプの形成手順の第1の例における最終段階を模式的に示す模式図である。 従来のハンダバンプの形成手順の第2の例における第1の段階を模式的に示す模式図である。 従来のハンダバンプの形成手順の第2の例における第2の段階を模式的に示す模式図である。 従来のハンダバンプの形成手順の第2の例における第3の段階を模式的に示す模式図である。 従来のハンダバンプの形成手順の第2の例における最終段階を模式的に示す模式図である。 従来のハンダバンプの形成例の第3の例を模式的に示す模式図である。
符号の説明
1…半導体基板
3…パッシベーション膜
6…バリアメタル
8…ハンダバンプ
10…第1の層間絶縁膜
11…中間配線層
12…第2の層間絶縁膜
13…グローバル配線
14…第1の中間配線層
15…第2の中間配線層

Claims (4)

  1. アンダーバリアメタル上にハンダボールを搭載し、加熱溶融してハンダバンプを形成する半導体装置の製造方法であって、
    中間配線層上に、電極パッドを兼ねるグローバル配線を、リング状となるように積層形成する一方、
    前記アンダーバリアメタルを、前記中間配線層と前記グローバル配線の両金属に接し、且つ、前記電極パッドに対応する部位を凹状に形成する工程と、凹状の前記アンダーバリアメタル上に、ハンダボールを搭載し、加熱溶融して、前記ハンダバンプを形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  2. アンダーバリアメタル上にハンダボールを搭載し、加熱溶融してハンダバンプを形成する半導体装置の製造方法であって、
    半導体基板又はエピタキシャル層の電極パッドが位置する部位を凹状に形成し、しかる後、当該凹状部分及びその周囲の前記半導体基板上に前記電極パッドを兼ねるグローバル配線及びアンダーバリアメタルを順次積層形成することで、前記半導体基板又はエピタキシャル層の凹状部分に対応した前記アンダーバリアメタルの部位を凹状に形成する工程と、凹状の前記アンダーバリアメタル上に、ハンダボールを搭載し、加熱溶融して、前記ハンダバンプを形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  3. 前記アンダーバリアメタルを凹状に形成する工程が、前記アンダーバリアメタル下に配設される層間絶縁膜にスルーホールを形成し、当該スルーホール及びその周囲の前記層間絶縁膜に、前記アンダーバリアメタルを積層形成することで、前記アンダーバリアメタルの前記スルーホールに対応する部位を凹状に形成することを特徴とする請求項1又は請求項2記載の半導体装置の製造方法。
  4. 前記アンダーバリアメタルを凹状に形成する工程が、前記アンダーバリアメタル下に、リング状に中間配線膜を配し、当該中間配線層上に、電極ッドを兼ねるグローバル配線及びアンダーバリアメタルを順次積層形成することで、前記グローバル配線及び前記アンダーバリアメタルに、前記リング状の中間配線膜に対応した凹状部分を形成する工程であることを特徴とする請求項2記載の半導体装置の製造方法。
JP2008253311A 2008-09-30 2008-09-30 半導体装置の製造方法 Active JP5172577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008253311A JP5172577B2 (ja) 2008-09-30 2008-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008253311A JP5172577B2 (ja) 2008-09-30 2008-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010087147A JP2010087147A (ja) 2010-04-15
JP5172577B2 true JP5172577B2 (ja) 2013-03-27

Family

ID=42250839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008253311A Active JP5172577B2 (ja) 2008-09-30 2008-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5172577B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839267B2 (ja) * 2011-09-28 2016-01-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10115703B2 (en) 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161644U (ja) * 1983-04-15 1984-10-29 株式会社日立製作所 半導体集積回路におけるバンプ電極構造
JPH10303330A (ja) * 1997-04-23 1998-11-13 Ngk Spark Plug Co Ltd 配線基板
JP2002217352A (ja) * 2001-01-18 2002-08-02 Matsushita Electric Ind Co Ltd 電子部品の実装体
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法

Also Published As

Publication number Publication date
JP2010087147A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
TWI449140B (zh) 積體電路裝置及封裝組件
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US9066457B2 (en) Semiconductor device, method of manufacturing the same, and method of manufacturing wiring board
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
JP5512082B2 (ja) 半導体装置の製造方法及び半導体装置
JP2011134942A (ja) 半導体装置及びその製造方法
JP2007317979A (ja) 半導体装置の製造方法
KR100448344B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 제조 방법
CN103247587A (zh) 互连止裂器结构及方法
JP6680705B2 (ja) 半導体装置及びその製造方法
JP2001053100A (ja) バンプ電極を有する半導体装置
JP2016213238A (ja) 半導体装置および半導体装置の製造方法
WO2011111308A1 (ja) 半導体装置の製造方法及び半導体装置
JP2007027706A (ja) 配線基板及びその製造方法並びに半導体パッケージ
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
TW202125757A (zh) 線路基板
US10199345B2 (en) Method of fabricating substrate structure
JP5172577B2 (ja) 半導体装置の製造方法
JP2007005357A (ja) 半導体装置の製造方法
TW201026189A (en) Circuit board and fabrication method thereof and chip package structure
KR20180009274A (ko) 반도체 패키지 및 그 제조방법
JP2006303036A (ja) 半導体装置
JP2005109171A (ja) 半導体装置およびその製造方法
JP2007220873A (ja) 半導体装置及びその製造方法
US9761555B2 (en) Passive component structure and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

R150 Certificate of patent or registration of utility model

Ref document number: 5172577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250