CN108879634B - 一种浪涌保护器件及其组成的芯片、通信终端 - Google Patents

一种浪涌保护器件及其组成的芯片、通信终端 Download PDF

Info

Publication number
CN108879634B
CN108879634B CN201810703843.6A CN201810703843A CN108879634B CN 108879634 B CN108879634 B CN 108879634B CN 201810703843 A CN201810703843 A CN 201810703843A CN 108879634 B CN108879634 B CN 108879634B
Authority
CN
China
Prior art keywords
nmos transistor
bonding pad
pad
input
transistor group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810703843.6A
Other languages
English (en)
Other versions
CN108879634A (zh
Inventor
李艳伟
林升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanchip Tianjin Electronic Technology Co Ltd
Original Assignee
Vanchip Tianjin Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanchip Tianjin Electronic Technology Co Ltd filed Critical Vanchip Tianjin Electronic Technology Co Ltd
Priority to CN201810703843.6A priority Critical patent/CN108879634B/zh
Publication of CN108879634A publication Critical patent/CN108879634A/zh
Priority to PCT/CN2019/093619 priority patent/WO2020001599A1/zh
Priority to EP19824669.6A priority patent/EP3817176A4/en
Priority to US17/138,550 priority patent/US11482857B2/en
Application granted granted Critical
Publication of CN108879634B publication Critical patent/CN108879634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种浪涌保护器件及其组成的芯片、通信终端。该浪涌保护器件包括输入焊盘与输出焊盘，输入焊盘连接电源电压，输出焊盘连接地线，输入焊盘与输出焊盘之间设置NMOS晶体管组，NMOS晶体管组通过金属走线分别与输入焊盘、输出焊盘连接；其中，改变NMOS晶体管组分别与输入焊盘和输出焊盘之间的金属走线结构和/或NMOS晶体管组的结构，以减小或抵消沿着电源电压走线方向上各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同而导致的NMOS晶体管组导通不均匀，从而增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。

Description

一种浪涌保护器件及其组成的芯片、通信终端
技术领域
本发明涉及一种浪涌保护器件，同时也涉及包括该浪涌保护器件的芯片及相应的通信终端，属于模拟集成电路技术领域。
背景技术
在集成电路设计中，浪涌是指电源刚开通的那一瞬间产生的强力脉冲。它很可能使芯片在浪涌的一瞬间烧坏，所以芯片在设计时需要优先考虑浪涌问题。在现有技术中，芯片一般采用多级防护、逐级消减的防护原理来解决浪涌问题。
如图1所示，该多级防护电路一般包括第一级保护电路和被保护芯片内部的电源钳位电路；其中，第一级保护电路可以采用瞬态抑制二极管(Transient VoltageSuppressor吸收一个瞬间大电流，并把其两端电压箝制在一个预定的数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击；电源钳位电路设置在电源电压与地线之间，并通过该电路中的多个NMOS晶体管实现泄放瞬时大电流，进而避免芯片因瞬时大电流而被烧坏。
由于电源钳位电路的NMOS晶体管的导通均匀性会影响其浪涌保护能力，因此，通常采用增大NMOS晶体管的漏极与栅极的间距来提高其导通均匀性。但是，这种做法会增加芯片面积，降低集成度；或者，在NMOS晶体管上增加硅化物保护层来提高其导通均匀性，但这种做法会显著增加成本。
发明内容
本发明所要解决的首要技术问题在于提供一种浪涌保护器件。
本发明所要解决的另一技术问题在于提供一种包括该浪涌保护器件的芯片及相应的通信终端。
为了实现上述目的，本发明采用下述的技术方案：
根据本发明实施例的第一方面，提供一种浪涌保护器件，包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
分别改变所述NMOS晶体管组与所述输入焊盘和所述输出焊盘之间的金属走线结构，以减小或抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀。
其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料及厚度的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组到所述输入焊盘和所述输出焊盘的金属走线的层数，使得各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。
其中较优地，当各所述NMOS晶体管组分别采用相同层数、厚度及材料的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线的宽度，使得各所述NMOS晶体管组到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。
其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线的厚度，使得各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。
其中较优地，当各所述NMOS晶体管组分别采用相同宽度、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次减小各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线所采用材料的电阻率，使得各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。
其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，所述输入焊盘与所述输出焊盘设置在所述浪涌保护器件的中间位置，以减小沿着所述电源电压走线方向各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀。
其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的相邻层金属走线的第一连接孔的数量，使得各所述NMOS晶体管组的连接孔的等效电阻、等效导通电阻及等效金属走线电阻之和相同。
其中较优地，每个所述NMOS晶体管组中，各NMOS晶体管分别连接所述输入焊盘和所述输出焊盘的金属走线中，相邻层金属走线通过相同个数的所述第一连接孔连接；每个所述NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
根据本发明实施例的第二方面，提供一种浪涌保护器件，包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
改变所述NMOS晶体管组的结构以抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀。
其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次减小各所述NMOS晶体管组的NMOS晶体管宽度，使得各所述NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同。
其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增大各所述NMOS晶体管组的NMOS晶体管长度，使得各所述NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同。
其中较优地，各所述NMOS晶体管组分别连接所述输入焊盘和所述输出焊盘的金属走线中，相邻层所述金属走线通过相同个数的第一连接孔连接；各所述NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
其中较优地，当各所述NMOS晶体管组分别采用相同宽度、材料、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组的NMOS晶体管的相邻层金属走线的第二连接孔的数量，使得各所述NMOS晶体管组的连接孔的等效电阻、等效导通电阻及等效金属走线电阻之和相同。
其中较优地，各所述NMOS晶体管组分别连接所述输入焊盘和所述输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个所述NMOS晶体管组中，各所述NMOS晶体管的相邻层金属走线的所述第二连接孔的数量相同。
其中较优地，所述输入焊盘与所述输出焊盘之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组；其中，每个所述NMOS晶体管组中的各NMOS晶体管的漏极通过金属走线连接所述输入焊盘，各所述NMOS晶体管的源极通过金属走线连接所述输出焊盘。
根据本发明实施例的第三方面，提供一种浪涌保护器件，包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
根据预设条件，分别改变所述NMOS晶体管组与所述输入焊盘和所述输出焊盘之间的金属走线结构和所述NMOS晶体管组的结构，以减小或抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀。
其中较优地，沿着所述电源电压走线方向依次减小各所述NMOS晶体管组的NMOS晶体管宽度，使得各所述NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同。
其中较优地，沿着所述电源电压走线方向依次增大各所述NMOS晶体管组的NMOS晶体管长度，使得各所述NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同。
其中较优地，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组的NMOS晶体管的相邻层金属走线的第二连接孔的数量，使得各所述NMOS晶体管组的连接孔的等效电阻、等效导通电阻及等效金属走线电阻之和相同。
根据本发明实施例的第四方面，提供一种芯片，包括上述的浪涌保护器件。
根据本发明实施例的第五方面，提供一种通信终端，包括上述的浪涌保护器件。
本发明所提供的浪涌保护器件，通过改变NMOS晶体管组分别与输入焊盘和输出焊盘之间的金属走线结构和/或NMOS晶体管组的结构，以减小或抵消沿着电源电压走线方向上各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同而导致的NMOS晶体管组导通不均匀，从而增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
附图说明
图1为现有的多级防护电路的原理图；
图2为现有的电源钳位电路的结构示意图；
图3为本发明实施例1所提供的浪涌保护器件的结构示意图；
图4为电源钳位电路或GGNMOS保护电路的电源电压走线(电流从电源电压VDD的焊盘开始到电源钳位电路或GGNMOS保护电路所经过的路径)方向的示意图；
图5为本发明实施例2所提供的浪涌保护器件的结构示意图；
图6为本发明实施例8所提供的浪涌保护器件的结构示意；
图7为本发明实施例7所提供的浪涌保护器件的结构示意1；
图8为本发明实施例7所提供的浪涌保护器件的结构示意2；
图9为本发明实施例6所提供的浪涌保护器件的结构示意；
图10为本发明所提供的浪涌保护器件所组成的GGNMOS保护电路的结构示意图；
图11为本发明所提供的浪涌保护器件所组成的GGNMOS保护电路的导通原理图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。
如图2所示，现有的电源钳位电路包括延时单元10、驱动单元11及泄放单元12，延时单元10包括电阻模块101和电容模块102，电阻模块101的一端连接电源电压VDD，电阻模块101的另一端分别连接电容模块102的一端和驱动单元11的输入端，电容模块102的另一端连接地线。电阻模块101包括至少一个电阻，当电阻为多个时，各电阻相互串联；电容模块102包括至少一个电容，当电容为多个时，各电容相互并联；驱动单元11由奇数个反相器110相互串联组成，并且，奇数个反相器110相互串联后，以第一个反相器的输入端作为驱动单元11的输入端，以最后一个反相器的输出端作为驱动单元11的输出端。因此，驱动单元11的输入端分别连接电阻模块10的另一端，驱动单元11的输出端连接泄放单元12。泄放单元12包括至少一个NMOS晶体管120，每个NMOS晶体管120的栅极分别连接驱动单元11的输出端，每个NMOS晶体管120的漏极分别连接电源电压VDD，每个NMOS晶体管120的源极分别连接地线。
当发生浪涌现象时，由于延时单元10中的电容两边的电压不会发生突变，使得延时单元10中电容与电阻连接点的电压为零电压，因此通过驱动单元11中的反相器可以使得泄放单元12中的NMOS晶体管的栅极电压为电源电压，从而使得泄放单元12中的NMOS晶体管导通，实现泄放浪涌发生时的大电流，以避免芯片因瞬时大电流而被烧坏。其中，泄放单元中的NMOS晶体管为防浪涌的主要保护器件，该浪涌保护器件的导通均匀性会影响其浪涌保护能力。
为此，本发明提供了一种能够提升导通均匀性的浪涌保护器件。该浪涌保护器件包括输入焊盘与输出焊盘，输入焊盘连接电源电压，输出焊盘连接地线，在输入焊盘与输出焊盘之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组；其中，每个NMOS晶体管组中的各NMOS晶体管的漏极通过金属走线连接输入焊盘，各NMOS晶体管的源极通过金属走线连接输出焊盘。
需要说明的是，输入焊盘与输出焊盘之间设置的由相同个数的NMOS晶体管组成的NMOS晶体管组包括以下几种情况：1)NMOS晶体管组的数量为一个，并且NMOS晶体管组由一个NMOS晶体管组成；2)NMOS晶体管组的数量为多个，每个NMOS晶体管组中NMOS晶体管的个数相同，并且每个NMOS晶体管组中NMOS晶体管的个数为一个或多个。另外，本发明中的输入焊盘、输出焊盘等各种焊盘(PAD)在特定工艺条件下，也可以采用其它方式实现，例如集成电路工艺中常用的过孔等，在此就不赘述了。
下面结合图3～图11，分别对本浪涌保护器件的具体结构进行详细说明。
实施例1
如图3所示，本实施例所提供的浪涌保护器件包括输入焊盘1与输出焊盘2，输入焊盘1连接电源电压VDD，输出焊盘2连接地线VSS，在输入焊盘1与输出焊盘2之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组，当NMOS晶体管组为多个时，多个NMOS晶体管组并列排布。其中，每个NMOS晶体管组中NMOS晶体管的漏极(如图3中示出的与各NMOS晶体管对应的漏极D1～D6)通过金属走线连接输入焊盘1，每个NMOS晶体管的源极(如图3中示出的与各NMOS晶体管对应的源极S1～S6)通过金属走线连接输出焊盘2，每个NMOS晶体管的栅极分别连接驱动单元11的输出端。
由于每个NMOS晶体管到电源电压的距离不同，因此每个NMOS晶体管到电源电压的金属走线长度也不同，根据如下公式：
Figure BDA0001715007310000071
其中，Rs表示各NMOS晶体管到电源电压的每一层金属走线的方块电阻值，L表示各NMOS晶体管到电源电压的每一层金属走线的长度，W表示NMOS晶体管到电源电压的每一层金属走线的宽度；根据公式(1)可以得到每一个NMOS晶体管到电源电压的金属走线电阻R不同。
因此，当浪涌保护器件中的各NMOS晶体管组采用相同宽度、材料及厚度的金属走线连接输入焊盘1与输出焊盘2时，可以通过沿着电源电压VDD走线方向依次增加每个NMOS晶体管组到输入焊盘1和输出焊盘2的金属走线的层数，并且每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
例如，如图3所示，在输入焊盘1与输出焊盘2之间设置第一NMOS晶体管组、第二NMOS晶体管组及第三NMOS晶体管组，每个NMOS晶体管组由2个NMOS晶体管组成，沿着电源电压VDD走线方向(如图4所示)依次增加每个NMOS晶体管组到输入焊盘1和输出焊盘2的金属走线的层数，使得第一NMOS晶体管组中的NMOS晶体管到输入焊盘1和输出焊盘2的金属走线的层数少于第二NMOS晶体管组中的NMOS晶体管到输入焊盘1和输出焊盘2的金属走线的层数，第二NMOS晶体管组中的NMOS晶体管到输入焊盘1和输出焊盘2的金属走线的层数少于第三NMOS晶体管组中的NMOS晶体管到输入焊盘1和输出焊盘2的金属走线的层数。由于，每个NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接，使得各层金属走线相互并联，因此，每个NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线的层数越多，NMOS晶体管组到输入焊盘1和输出焊盘2的等效金属走线电阻越小。
具体地说，由于各NMOS晶体管组中的NMOS晶体管的摆放位置固定，使得各NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度固定不变，且沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度依次增大；并且由于各NMOS晶体管组的连接孔的等效电阻(每个NMOS晶体管组中，多个相邻层金属走线的第一连接孔的电阻之和与各NMOS晶体管组的第二连接孔的电阻之和相加)与等效导通电阻相同，那么，由公式(1)可以得到各NMOS晶体管组分别到输入焊盘1和输出焊盘2的等效金属走线电阻(各NMOS晶体管组中的各NMOS晶体管到输入焊盘1的金属走线之和，或者各NMOS晶体管组中的各NMOS晶体管到输出焊盘2的金属走线之和)；由于每个NMOS晶体管组中的各NMOS晶体管到输入焊盘1的等效金属走线电阻等于NMOS晶体管到输入焊盘1的各层金属走线的并联电阻之和，每个NMOS晶体管组中的各NMOS晶体管到输出焊盘2的等效金属走线电阻等于NMOS晶体管到输出焊盘2的各层金属走线的并联电阻之和；因此，通过沿着电源电压VDD走线方向依次增加每个NMOS晶体管组到输入焊盘1和输出焊盘2的金属走线的层数，使得各NMOS晶体管组分别到输入焊盘1和输出焊盘2的等效金属走线电阻依次减小，以抵消沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘1和输出焊盘2的金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，从而增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
其中，每个NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线的层数根据NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度及位于该NMOS晶体管组前面的NMOS晶体管组分别到输入焊盘1和输出焊盘2的等效金属走线电阻决定，只要保证沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘1和输出焊盘2的等效金属走线电阻依次减小即可。
实施例2
如图5所示，本实施例所提供的浪涌保护器件包括输入焊盘1与输出焊盘2，输入焊盘1连接电源电压VDD，输出焊盘2连接地线VSS，在输入焊盘1与输出焊盘2之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组，当NMOS晶体管组为多个时，多个NMOS晶体管组并列排布。其中，每个NMOS晶体管组中NMOS晶体管的漏极(如图5中示出的与各NMOS晶体管对应的漏极D1～D6)通过金属走线连接输入焊盘1，每个NMOS晶体管的源极(如图5中示出的与各NMOS晶体管对应的源极S1～S6)通过金属走线连接输出焊盘2，每个NMOS晶体管的栅极分别连接驱动单元11的输出端。
当浪涌保护器件中的各NMOS晶体管组采用相同层数、厚度及材料的金属走线连接输入焊盘1与输出焊盘2时，可以通过沿着电源电压VDD走线方向依次增加每个NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线的宽度，并且每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
例如，如图5所示，在输入焊盘1与输出焊盘2之间设置第一NMOS晶体管组、第二NMOS晶体管组及第三NMOS晶体管组，每个NMOS晶体管组由2个NMOS晶体管组成，沿着电源电压VDD走线方向(如图4所示)依次增加每个NMOS晶体管组到输入焊盘1和输出焊盘2的金属走线的宽度，使得第一NMOS晶体管组中的NMOS晶体管到输入焊盘1和输出焊盘2的金属走线的宽度小于第二NMOS晶体管组中的NMOS晶体管到输入焊盘1和输出焊盘2的金属走线的宽度，第二NMOS晶体管组中的NMOS晶体管到输入焊盘1和输出焊盘2的金属走线的宽度小于第三NMOS晶体管组中的NMOS晶体管到输入焊盘1和输出焊盘2的金属走线的宽度。由于，每个NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线的层数、厚度和材料相同，并且各NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度固定不变，因此，每个NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线的宽度越大，NMOS晶体管组到输入焊盘1和输出焊盘2的等效金属走线电阻越小。
具体地说，由于各NMOS晶体管组中的NMOS晶体管的摆放位置固定，使得各NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度固定不变，且沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度依次增大；并且由于各NMOS晶体管组的连接孔的等效电阻与等效导通电阻相同，由公式(1)可以得到各NMOS晶体管组分别到输入焊盘1和输出焊盘2的等效金属走线电阻(各NMOS晶体管组中的各NMOS晶体管到输入焊盘1的金属走线之和，或者各NMOS晶体管组中的各NMOS晶体管到输出焊盘2的金属走线之和)；因此，通过沿着电源电压VDD走线方向依次增加每个NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线的宽度，使得各NMOS晶体管组分别到输入焊盘1和输出焊盘2的等效金属走线电阻依次减小，以抵消沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘1和输出焊盘2的等效金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，从而增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
其中，每个NMOS晶体管组到输入焊盘1和输出焊盘2的金属走线的宽度根据NMOS晶体管组分别到输入焊盘1和输出焊盘2的金属走线长度及位于该NMOS晶体管组前面的NMOS晶体管组分别到输入焊盘1和输出焊盘2的等效金属走线电阻决定，只要保证沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘1和输出焊盘2的等效金属走线电阻依次减小即可。
实施例3
本实施例所提供的浪涌保护器件包括输入焊盘与输出焊盘(图中未示出)，输入焊盘连接电源电压，输出焊盘连接地线，在输入焊盘与输出焊盘之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组，当NMOS晶体管组为多个时，多个NMOS晶体管组并列排布。其中，每个NMOS晶体管组中NMOS晶体管的漏极通过金属走线连接输入焊盘，每个NMOS晶体管的源极通过金属走线连接输出焊盘，每个NMOS晶体管的栅极分别连接驱动单元11的输出端。
当浪涌保护器件中的各NMOS晶体管组采用相同宽度、材料及层数的金属走线连接输入焊盘与输出焊盘时，可以通过沿着电源电压VDD走线方向依次增加每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线的厚度，并且每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
具体地说，由于各NMOS晶体管组中的NMOS晶体管的摆放位置固定，使得各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度固定不变，且沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度依次增大；由于各NMOS晶体管组的连接孔的等效电阻与等效导通电阻相同，而各NMOS晶体管组采用的金属走线中，由于工艺上不同可以使金属走线的厚度不同，因此根据如下公式可知，当各NMOS晶体管组采用相同材料的金属走线时，金属走线的厚度越厚，金属走线的方块电阻越小。
Figure BDA0001715007310000111
S＝B×H (3)
其中，Rs表示各NMOS晶体管到电源电压的每一层金属走线的方块电阻值，ρ表示金属走线所采用的材料的电阻率，L表示每一层金属走线的长度，S表示每一层金属走线的截面积，B表示每一层金属走线的宽度，H表示每一层金属走线的厚度。
将由公式(2)和公式(3)得到的各NMOS晶体管组的金属走线的方块电阻分别带入公式(1)，可以得到各NMOS晶体管组分别到输入焊盘和输出焊盘的等效金属走线电阻(各NMOS晶体管组中的各NMOS晶体管到输入焊盘的金属走线之和，或者各NMOS晶体管组中的各NMOS晶体管到输出焊盘的金属走线之和)；因此，通过沿着电源电压VDD走线方向依次增加每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线的厚度，使得各NMOS晶体管组分别到输入焊盘和输出焊盘的等效金属走线电阻依次减小，以抵消沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘和输出焊盘的等效金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，从而增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
其中，每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线的厚度根据NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度及位于该NMOS晶体管组前面的NMOS晶体管组分别到输入焊盘和输出焊盘的等效金属走线电阻决定，只要保证沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的等效金属走线电阻依次减小即可。
实施例4
本实施例所提供的浪涌保护器件包括输入焊盘与输出焊盘(图中未示出)，输入焊盘连接电源电压，输出焊盘连接地线，在输入焊盘与输出焊盘之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组，当NMOS晶体管组为多个时，多个NMOS晶体管组并列排布。其中，每个NMOS晶体管组中NMOS晶体管的漏极通过金属走线连接输入焊盘，每个NMOS晶体管的源极通过金属走线连接输出焊盘，每个NMOS晶体管的栅极分别连接驱动单元11的输出端。
当浪涌保护器件中的各NMOS晶体管组采用相同宽度、厚度及层数的金属走线连接输入焊盘与输出焊盘时，可以通过沿着电源电压VDD走线方向依次改变每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线的材料，使得沿着电源电压VDD走线方向每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线所采用材料的电阻率依次减小；并且每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
具体地说，由于各NMOS晶体管组中的NMOS晶体管的摆放位置固定，使得各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度固定不变，且沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度依次增大；由于各NMOS晶体管组的连接孔的等效电阻与等效导通电阻相同，而各NMOS晶体管组采用的金属走线中，由于工艺上不同可以使金属走线所采用的材料不同，即使金属走线所采用的材料的电阻率不同，因此根据公式(2)可知，当各NMOS晶体管组采用相同截面积的金属走线时，金属走线所采用材料的电阻率越小，金属走线的方块电阻越小。
将由公式(2)得到的各NMOS晶体管组的金属走线的方块电阻分别带入公式(1)，可以得到各NMOS晶体管组分别到输入焊盘和输出焊盘的等效金属走线电阻(各NMOS晶体管组中的各NMOS晶体管到输入焊盘的金属走线之和，或者各NMOS晶体管组中的各NMOS晶体管到输出焊盘的金属走线之和)；因此，通过沿着电源电压VDD走线方向依次减小每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线所采用材料的电阻率，使得各NMOS晶体管组分别到输入焊盘和输出焊盘的等效金属走线电阻依次减小，以抵消沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘和输出焊盘的等效金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，从而增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
其中，每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线所采用材料的电阻率根据NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度及位于该NMOS晶体管组前面的NMOS晶体管组分别到输入焊盘和输出焊盘的等效金属走线电阻决定，只要保证沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的等效金属走线电阻依次减小即可。
实施例5
本实施例所提供的浪涌保护器件包括输入焊盘与输出焊盘，输入焊盘连接电源电压，输出焊盘连接地线，在输入焊盘与输出焊盘之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组，当NMOS晶体管组为多个时，多个NMOS晶体管组并列排布。其中，每个NMOS晶体管组中NMOS晶体管的漏极通过金属走线连接输入焊盘，每个NMOS晶体管的源极通过金属走线连接输出焊盘，每个NMOS晶体管的栅极分别连接驱动单元11的输出端。
当浪涌保护器件中的各NMOS晶体管组采用相同宽度、材料、厚度及层数的金属走线连接输入焊盘与输出焊盘时，可以通过沿着电源电压VDD走线方向依次增加每个NMOS晶体管组分别到输入焊盘和输出焊盘的相邻层金属走线的第一连接孔的数量，并且每个NMOS晶体管组中，各NMOS晶体管分别连接输入焊盘和输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
具体地说，由于各NMOS晶体管组中的NMOS晶体管的摆放位置固定，使得各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度固定不变，且沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度依次增大；并且由于各NMOS晶体管组的第二连接孔的等效电阻(各NMOS晶体管组的NMOS晶体管的第二连接孔的等效电阻)与等效导通电阻(每个NMOS晶体管组中，各NMOS晶体管的导通电阻之和)相同，而各NMOS晶体管组采用的金属走线中，相邻层金属走线的第一连接孔的电阻之间为并联的关系(如多个第一连接孔的电阻相互并联)，因此，相邻层金属走线的第一连接孔的数量越多，使得相邻层金属走线的第一连接孔的电阻(多个第一连接孔的并联电阻之和)越小，还使得各NMOS晶体管组的连接孔的等效电阻(每个NMOS晶体管组中，多个相邻层金属走线的第一连接孔的电阻之和与各NMOS晶体管组的第二连接孔的电阻之和相加)、等效导通电阻及等效金属走线电阻(每个NMOS晶体管组到输入焊盘和输出焊盘的金属走线电阻)之和相同，从而使得对应的NMOS晶体管组中的各NMOS晶体管更容易导通，以抵消沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘和输出焊盘的等效金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
其中，每个NMOS晶体管组分别到输入焊盘和输出焊盘的相邻层金属走线的第一连接孔的数量根据NMOS晶体管组的等效金属走线电阻、等效导通电阻及连接孔的等效电阻之和决定，只要保证沿着电源电压VDD走线方向各NMOS晶体管组的连接孔(第一连接孔和第二连接孔)的等效电阻、等效导通电阻及等效金属走线电阻之和相同即可。
实施例6
如图9所示，本实施例所提供的浪涌保护器件包括输入焊盘1与输出焊盘2，输入焊盘1连接电源电压VDD，输出焊盘2连接地线VSS，在输入焊盘1与输出焊盘2之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组，当NMOS晶体管组为多个时，多个NMOS晶体管组并列排布。其中，每个NMOS晶体管组中NMOS晶体管的漏极(如图9中示出的与各NMOS晶体管对应的漏极D1～D6)通过金属走线连接输入焊盘1，每个NMOS晶体管的源极(如图9中示出的与各NMOS晶体管对应的源极S1～S6)通过金属走线连接输出焊盘2，每个NMOS晶体管的栅极分别连接驱动单元11的输出端。
当浪涌保护器件中的各NMOS晶体管组采用相同宽度、材料、厚度及层数的金属走线连接输入焊盘与输出焊盘时，由于各NMOS晶体管组的连接孔的等效电阻与等效导通电阻相同，可以通过将输入焊盘1与输出焊盘2设置在本浪涌保护器件的中间位置，以减小沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘和输出焊盘的金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。其中，每个NMOS晶体管组到输入焊盘和输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
实施例7
本实施例所提供的浪涌保护器件包括输入焊盘与输出焊盘，输入焊盘连接电源电压VDD，输出焊盘连接地线VSS，在输入焊盘与输出焊盘之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组，当NMOS晶体管组为多个时，多个NMOS晶体管组并列排布。其中，每个NMOS晶体管组中NMOS晶体管的漏极通过金属走线连接输入焊盘，每个NMOS晶体管的源极通过金属走线连接输出焊盘，每个NMOS晶体管的栅极分别连接驱动单元11的输出端。
当浪涌保护器件中的各NMOS晶体管组采用相同宽度、材料、厚度及层数的金属走线连接输入焊盘与输出焊盘时，由于各NMOS晶体管组的连接孔的等效电阻相同，可以通过沿着电源电压VDD走线方向依次减小每个NMOS晶体管组的NMOS晶体管宽度，或者沿着电源电压VDD走线方向依次增大每个NMOS晶体管组的NMOS管长度，并且每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个NMOS晶体管组中的NMOS晶体管的相邻层金属走线通过相同个数的第二连接孔连接。
例如，如图7所示，在输入焊盘1与输出焊盘2之间设置第一NMOS晶体管组、第二NMOS晶体管组及第三NMOS晶体管组，每个NMOS晶体管组由2个NMOS晶体管组成，沿着电源电压VDD走线方向依次减小每个NMOS晶体管组的NMOS晶体管宽度(指NMOS晶体管漏极和源极的宽度，NMOS晶体管沟道的宽度)，使得第一NMOS晶体管组的NMOS晶体管宽度大于第二NMOS晶体管组的NMOS晶体管宽度，第二NMOS晶体管组的NMOS晶体管宽度大于第三NMOS晶体管组的NMOS晶体管宽度；由于各NMOS晶体管组的NMOS晶体管宽度在一定范围内宽度越小NMOS晶体管的阈值电压越小，使得对应的NMOS晶体管组中的各NMOS晶体管更容易导通；因此，沿着电源电压VDD走线方向每个NMOS晶体管组的等效导通电阻依次减小，并且实现每个NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同。其中，每个NMOS晶体管组中，各NMOS晶体管的宽度相同。
另外，如图8所示，在输入焊盘1与输出焊盘2之间设置第一NMOS晶体管组、第二NMOS晶体管组、第三NMOS晶体管组及第四NMOS晶体管组，每个NMOS晶体管组由1个NMOS晶体管组成，沿着电源电压VDD走线方向依次增大每个NMOS晶体管组的NMOS晶体管长度(指NMOS晶体管栅极的长度，及NMOS晶体管沟道的长度)，使得第一NMOS晶体管组的NMOS晶体管长度小于第二NMOS晶体管组的NMOS晶体管长度，第二NMOS晶体管组的NMOS晶体管长度小于第三NMOS晶体管组的NMOS晶体管长度，第三NMOS晶体管组的NMOS晶体管长度小于第四NMOS晶体管组的NMOS晶体管长度；由于各NMOS晶体管组的NMOS晶体管长度在一定范围内长度越大NMOS晶体管的阈值电压越小，使得对应的NMOS晶体管组中的各NMOS晶体管更容易导通；因此，沿着电源电压VDD走线方向每个NMOS晶体管组的等效导通电阻依次减小，并且实现每个NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同。其中，每个NMOS晶体管组中，各NMOS晶体管的长度相同。
具体地说，由于各NMOS晶体管组中的NMOS晶体管的摆放位置固定，使得各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度固定不变，且沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度依次增大；因此，沿着电源电压VDD走线方向依次减小每个NMOS晶体管组的NMOS晶体管宽度，或者沿着电源电压VDD走线方向依次增大每个NMOS晶体管组的NMOS管长度，使得每个NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同，从而抵消沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘和输出焊盘的金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
其中，NMOS晶体管组的NMOS晶体管宽度或长度可以根据所使用工艺中NMOS晶体管的阈值电压与NMOS晶体管宽度和长度的roll-off曲线(衰减曲线)，及NMOS晶体管组的等效金属走线电阻、等效导通电阻及连接孔的等效电阻之和决定，只要保证沿着电源电压VDD走线方向各NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同即可。同时减小NMOS晶体管组的NMOS晶体管宽度所空出来的面积可以放置延时单元10，实现进一步节约成本。
实施例8
如图6所示，本实施例所提供的浪涌保护器件包括输入焊盘1与输出焊盘2，输入焊盘1连接电源电压VDD，输出焊盘2连接地线VSS，在输入焊盘1与输出焊盘2之间设置至少一个由相同个数的NMOS晶体管组成的NMOS晶体管组，当NMOS晶体管组为多个时，多个NMOS晶体管组并列排布。其中，每个NMOS晶体管组中NMOS晶体管的漏极(如图6中示出的与各NMOS晶体管对应的漏极D1～D4)通过金属走线连接输入焊盘1，每个NMOS晶体管的源极(如图3中示出的与各NMOS晶体管对应的源极S1～S4)通过金属走线连接输出焊盘2，每个NMOS晶体管的栅极分别连接驱动单元11的输出端。
当浪涌保护器件中的各NMOS晶体管组采用相同宽度、材料、厚度及层数的金属走线连接输入焊盘与输出焊盘时，可以通过沿着电源电压VDD走线方向依次增加每个NMOS晶体管组的NMOS晶体管的相邻层金属走线的第二连接孔的数量，并且每个NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线中，相邻层金属走线通过相同个数的第一连接孔连接；每个NMOS晶体管组中，各NMOS晶体管的相邻层金属走线的第二连接孔的数量相同。
具体地说，由于各NMOS晶体管组中的NMOS晶体管的摆放位置固定，使得各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度固定不变，且沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度依次增大；并且，由于各NMOS晶体管组的第一连接孔的等效电阻与等效导通电阻相同，而各NMOS晶体管组的NMOS晶体管的相邻层金属走线的第二连接孔的电阻之间为并联的关系(如多个第二连接孔的电阻相互并联)，因此，相邻层金属走线的第二连接孔的数量越多，使得相邻层金属走线的第二连接孔的电阻(多个第二连接孔的并联电阻之和)越小，还使得各NMOS晶体管组的连接孔的等效电阻(每个NMOS晶体管组中，多个相邻层金属走线的第一连接孔的电阻之和与各NMOS晶体管组的第二连接孔的电阻之和相加)、等效导通电阻及等效金属走线电阻(每个NMOS晶体管组到输入焊盘和输出焊盘的金属走线电阻)之和相同，以抵消沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘和输出焊盘的等效金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
其中，每个NMOS晶体管组NMOS晶体管的相邻层金属走线的第二连接孔的数量根据NMOS晶体管组的等效金属走线电阻、等效导通电阻及连接孔的等效电阻之和决定，只要保证沿着电源电压VDD走线方向各NMOS晶体管组的连接孔(第一连接孔和第二连接孔)的等效电阻、等效导通电阻及等效金属走线电阻之和相同即可。
需要强调的是，可以将本发明所提供的浪涌保护器件中的每个NMOS晶体管的栅极分别连接输出焊盘组成GGNMOS保护电路。例如，以由一个NMOS晶体管组成的浪涌保护器件为例，如图10所示，由该浪涌保护器件所组成的GGNMOS保护电路中，NMOS晶体管401的源极和栅极分别接地(与地线连接的输出焊盘)，NMOS晶体管401的漏极连接电源电压VDD(与电源电压连接的输入焊盘)。
如图11所示，当发生浪涌现象时，NMOS晶体管401形成的寄生NPN型三极管导通；因为当大量的正电荷聚集在漏极时，通过NMOS晶体管401的漏极端和P型衬底之间反偏的PN结转换到P型衬底，这部分正电荷聚集使得与NMOS晶体管401的源极端的PN结导通，由此导通寄生NPN型三极管。
为了提高GGNMOS保护电路中的浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力，可以采用实施例1～6、8所提供浪涌保护器件，在此不再一一赘述；还可以采用实施例7中的沿着电源电压VDD走线方向依次增大每个NMOS晶体管组的NMOS管长度的浪涌保护器件，具体地说，沿着电源电压VDD走线方向依次增大每个NMOS晶体管组的NMOS管长度，可以使得NMOS晶体管组中的NMOS晶体管形成的寄生NPN型三极管的基极区越宽，使得流过寄生NPN型三极管的基极区的电流越大，寄生NPN型三极管的基极也越容易导通，以抵消沿着电源电压VDD走线方向各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同导致的金属走线电阻(各NMOS晶体管组到输入焊盘和输出焊盘的金属走线电阻)不同而引起的NMOS晶体管组导通不均匀，增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
除此之外，本发明所提供的浪涌保护器件的结构还可以是实施例1～6所提供浪涌保护器件中的任意一个分别与实施例7或8所提供的浪涌保护器件的组合，从而保证本浪涌保护器件沿着电源电压VDD走线方向各NMOS晶体管组的连接孔(第一连接孔和第二连接孔)的等效电阻、等效导通电阻及等效金属走线电阻之和相同，在此不再一一赘述。
本发明所提供的浪涌保护器件包括输入焊盘与输出焊盘，输入焊盘连接电源电压，输出焊盘连接地线，输入焊盘与输出焊盘之间设置NMOS晶体管组，NMOS晶体管组通过金属走线分别与输入焊盘、输出焊盘连接；其中，根据预设条件，改变NMOS晶体管组分别与输入焊盘和输出焊盘之间的金属走线结构和/或NMOS晶体管组的结构，以减小或抵消沿着电源电压走线方向上各NMOS晶体管组分别到输入焊盘和输出焊盘的金属走线长度不同而导致的NMOS晶体管组导通不均匀，从而增强本浪涌保护器件的导通均匀性，提高本浪涌保护器件的防浪涌能力。
本发明所提供的浪涌保护器件可以被用在模拟芯片中。对于该模拟芯片中的浪涌保护器件的具体结构，在此就不再一一详述了。
另外，上述浪涌保护器件还可以被用在通信终端中，作为模拟集成电路的重要组成部分。这里所说的通信终端是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的计算机设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明所提供的技术方案也适用于其他模拟集成电路应用的场合，例如通信基站等。
以上对本发明所提供的浪涌保护器件及其组成的芯片、通信终端进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims (8)

1.一种浪涌保护器件，其特征在于包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
分别改变所述NMOS晶体管组与所述输入焊盘和所述输出焊盘之间的金属走线结构，以减小或抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀；
当各所述NMOS晶体管组分别采用相同宽度、材料及厚度的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组到所述输入焊盘和所述输出焊盘的金属走线的层数，使得各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。
2.一种浪涌保护器件，其特征在于包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
分别改变所述NMOS晶体管组与所述输入焊盘和所述输出焊盘之间的金属走线结构，以减小或抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀；
当各所述NMOS晶体管组分别采用相同层数、厚度及材料的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线的宽度，使得各所述NMOS晶体管组到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。
3.一种浪涌保护器件，其特征在于包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
分别改变所述NMOS晶体管组与所述输入焊盘和所述输出焊盘之间的金属走线结构，以减小或抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀；
当各所述NMOS晶体管组分别采用相同宽度、材料及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增加各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线的厚度，使得各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。
4.一种浪涌保护器件，其特征在于包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
分别改变所述NMOS晶体管组与所述输入焊盘和所述输出焊盘之间的金属走线结构，以减小或抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀；
当各所述NMOS晶体管组分别采用相同宽度、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次减小各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线所采用材料的电阻率，使得各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的等效金属走线电阻依次减小。
5.一种浪涌保护器件，其特征在于包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
改变所述NMOS晶体管组的结构以抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀；
当各所述NMOS晶体管组分别采用相同宽度、材料、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次减小各所述NMOS晶体管组的NMOS晶体管宽度，使得各所述NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同。
6.一种浪涌保护器件，其特征在于包括输入焊盘与输出焊盘，所述输入焊盘连接电源电压，所述输出焊盘连接地线，所述输入焊盘与所述输出焊盘之间设置NMOS晶体管组，所述NMOS晶体管组通过金属走线分别与所述输入焊盘、所述输出焊盘连接；其中，
改变所述NMOS晶体管组的结构以抵消沿着电源电压走线方向上各所述NMOS晶体管组分别到所述输入焊盘和所述输出焊盘的金属走线长度不同而导致的所述NMOS晶体管组导通不均匀；
当各所述NMOS晶体管组分别采用相同宽度、材料、厚度及层数的金属走线连接所述输入焊盘与所述输出焊盘时，沿着所述电源电压走线方向依次增大各所述NMOS晶体管组的NMOS晶体管长度，使得各所述NMOS晶体管组的等效导通电阻、连接孔的等效电阻及等效金属走线电阻之和相同。
7.一种芯片，其特征在于所述芯片中包括权利要求1～6中任意一项所述的浪涌保护器件。
8.一种通信终端，其特征在于所述通信终端中包括权利要求1～6中任意一项所述的浪涌保护器件。
CN201810703843.6A 2018-06-30 2018-06-30 一种浪涌保护器件及其组成的芯片、通信终端 Active CN108879634B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810703843.6A CN108879634B (zh) 2018-06-30 2018-06-30 一种浪涌保护器件及其组成的芯片、通信终端
PCT/CN2019/093619 WO2020001599A1 (zh) 2018-06-30 2019-06-28 一种浪涌保护器件及其组成的芯片、通信终端
EP19824669.6A EP3817176A4 (en) 2018-06-30 2019-06-28 SURGE PROTECTION DEVICE AND THE CHIP MANUFACTURED WITH IT AND COMMUNICATION TERMINAL DEVICE
US17/138,550 US11482857B2 (en) 2018-06-30 2020-12-30 Surge protection device and chip constituted by same, and communication terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810703843.6A CN108879634B (zh) 2018-06-30 2018-06-30 一种浪涌保护器件及其组成的芯片、通信终端

Publications (2)

Publication Number Publication Date
CN108879634A CN108879634A (zh) 2018-11-23
CN108879634B true CN108879634B (zh) 2022-03-04

Family

ID=64297813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810703843.6A Active CN108879634B (zh) 2018-06-30 2018-06-30 一种浪涌保护器件及其组成的芯片、通信终端

Country Status (4)

Country Link
US (1) US11482857B2 (zh)
EP (1) EP3817176A4 (zh)
CN (1) CN108879634B (zh)
WO (1) WO2020001599A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108879634B (zh) * 2018-06-30 2022-03-04 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542961A (zh) * 2003-04-29 2004-11-03 矽统科技股份有限公司 具有均匀导通设计的静电放电防护电路
CN1773704A (zh) * 2004-11-10 2006-05-17 台湾积体电路制造股份有限公司 静电放电防护用半导体结构
CN102024811A (zh) * 2009-09-17 2011-04-20 上海宏力半导体制造有限公司 一种静电放电保护电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
US6815775B2 (en) * 2001-02-02 2004-11-09 Industrial Technology Research Institute ESD protection design with turn-on restraining method and structures
JP4778811B2 (ja) * 2006-03-02 2011-09-21 パナソニック株式会社 半導体集積回路
JP2008034586A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置
KR100996174B1 (ko) * 2008-12-15 2010-11-24 주식회사 하이닉스반도체 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로
JP5603089B2 (ja) * 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
CN102034821B (zh) * 2009-09-28 2013-03-13 登丰微电子股份有限公司 金氧半场效晶体管布局结构及方法
CN104269440B (zh) * 2014-09-30 2017-10-17 武汉新芯集成电路制造有限公司 堆栈式n型晶体管以及静电保护电路
CN104578034A (zh) * 2015-01-06 2015-04-29 武汉新芯集成电路制造有限公司 静电保护电路
CN107851583B (zh) * 2015-08-21 2021-04-02 日立汽车系统株式会社 半导体装置、半导体集成电路以及负载驱动装置
JP2017212295A (ja) * 2016-05-24 2017-11-30 東芝メモリ株式会社 半導体装置
CN108879634B (zh) * 2018-06-30 2022-03-04 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542961A (zh) * 2003-04-29 2004-11-03 矽统科技股份有限公司 具有均匀导通设计的静电放电防护电路
CN1773704A (zh) * 2004-11-10 2006-05-17 台湾积体电路制造股份有限公司 静电放电防护用半导体结构
CN102024811A (zh) * 2009-09-17 2011-04-20 上海宏力半导体制造有限公司 一种静电放电保护电路

Also Published As

Publication number Publication date
EP3817176A4 (en) 2021-09-15
US20210119445A1 (en) 2021-04-22
WO2020001599A1 (zh) 2020-01-02
EP3817176A1 (en) 2021-05-05
US11482857B2 (en) 2022-10-25
CN108879634A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
CN108880212B (zh) 一种防浪涌的电源钳位电路、芯片及通信终端
US7750439B2 (en) ESD protection device
US6977425B2 (en) Semiconductor device having a lateral MOSFET and combined IC using the same
US6583972B2 (en) Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
JP2638462B2 (ja) 半導体装置
US20160013638A1 (en) Transient Voltage Protection Circuits and Devices
KR930011797B1 (ko) 반도체 집적회로장치
US20080135940A1 (en) Semiconductor Device
CN1716597B (zh) 半导体器件
CN1426108A (zh) 用于集成电路中的静电放电保护的电路和方法
US10270242B2 (en) Multi-channel transient voltage suppressor
CN108879634B (zh) 一种浪涌保护器件及其组成的芯片、通信终端
US6456474B2 (en) Semiconductor integrated circuit
JP5532566B2 (ja) 半導体装置
US9343457B2 (en) Semiconductor device
JP4942278B2 (ja) Ｅｓｄ−センシティブ回路のためマルチ・フィンガ電流バラスティングｅｓｄ保護回路及びインタリーブ配置されたバラスティング
KR100612945B1 (ko) 정전방전 보호회로
US11509133B2 (en) Transient voltage suppression device
US20120127617A1 (en) Electrostatic Discharge Circuit
US20020024045A1 (en) Semiconductor integrated circuit device and method for designing the same
KR20150109359A (ko) 반도체 장치
JP6099986B2 (ja) 半導体装置
JPH04171983A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant