CN101752349A - 包括多指状晶体管的esd保护电路 - Google Patents

包括多指状晶体管的esd保护电路 Download PDF

Info

Publication number
CN101752349A
CN101752349A CN200910254055A CN200910254055A CN101752349A CN 101752349 A CN101752349 A CN 101752349A CN 200910254055 A CN200910254055 A CN 200910254055A CN 200910254055 A CN200910254055 A CN 200910254055A CN 101752349 A CN101752349 A CN 101752349A
Authority
CN
China
Prior art keywords
patterns
finger
source electrode
contact patterns
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910254055A
Other languages
English (en)
Inventor
孙姬贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101752349A publication Critical patent/CN101752349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种包括多指状晶体管的静电放电(ESD)保护电路。该多指状晶体管包括平行地交替布置的多个漏极和多个源极，以及布置在漏极和源极之间的多个栅极电极。漏极通过多个第一指状图案电耦合至输入/输出垫，该多个第一指状图案与多个第一接触图案耦合。源极通过包括多个第二指状图案的通路电耦合至特定电压线，其中多个第二指状图案耦合至多个第二接触图案。对应于漏极的第一接触图案的数量随着至电压线的距离变得越短而逐渐减少。

Description

包括多指状晶体管的ESD保护电路
相关申请的交叉引用
本申请要求2008年12月15日提交的韩国专利申请10-2008-0127087的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及用于在半导体电路中使用的静电放电(ESD)保护电路，更具体地，涉及能够防止在ESD保护电路中使用的多指状晶体管的故障的电路结构。
背景技术
当半导体集成电路(IC)接触到带电的人体或机器时，该人体或机器中所带的静电可能通过半导体IC的外部管脚和输入/输出垫而向内部半导体电路放电。此时，具有高能量的瞬时电流可能导致内部半导体电路的严重损坏。在一些情况下，由于接触到机器，半导体电路内部所带的静电可能流过机器并导致对机器的损坏。
为了保护内部半导体电路不受这种损坏，大多数半导体IC具有ESD保护电路，该ESD保护电路耦合在输入/输出垫和内部半导体电路之间。
图1示出了包括多指状晶体管的典型的ESD保护电路。
参考图1，传统的ESD保护电路包括：输入/输出垫100，电压垫102，电压线104，对应于多个漏极的多个第一指状图案110、112、114和116，对应于多个源极的多个第二指状图案120、122、124、126和128，以及多个栅极电极130、131、132、133、134、135、136和137。
在图1的传统的多指状晶体管中，对应于漏极的第一指状图案110、112、114和116以及对应于源极的第二指状图案120、122、124、126和128被平行地交替布置。
栅极电极130、131、132、133、134、135、136和137分别被布置在第一指状图案110、112、114和116与第二指状图案120、122、124、126和128之间。
漏极经由第一指状图案110、112、114和116而耦合到输入/输出垫100，该第一指状图案110、112、114和116耦合至多个第一接触图案(图1中示出为在每个第一指状图案110、112、114和116中的多个小正方形)。源极经由多个第二接触图案(图1中示出为在每个第二指状图案120、122、124、126和128中的多个小正方形)而通过通路耦合至特定的电压线104，该通路包括第二指状图案120、122、124、126和128以及电压垫102。栅极电极130、131、132、133、134、135、136和137经由源极和电压垫102而耦合至电压线104。
当正静电被施加到输入/输出垫100时，从对应于漏极的第一指状图案110经由对应于源极的第二指状图案120至电压线104形成ESD通路R1。从对应于漏极的第一指状图案116经由对应于源极的第二指状图案126至电压线104形成ESD通路R4。
虽然图1中仅示出了两个ESD通路R1和R4，但是可以根据指状图案的数量而形成更多的ESD通路。
在多指状晶体管中，通过输入/输出垫100和电压线104之间的相应的指状图案来形成ESD通路。由于在设计步骤中已经确定了指状图案可以无故障地耐受的正常电流(IT2)，因此当大于正常电流(IT2)的ESD电流被传送通过指状图案时，多指状晶体管可能发生故障。
ESD通路R1是最短的ESD通路，这是因为该ESD通路R1最接近于电压线104。这样，ESD通路R1具有最低的电阻。另一方面，ESD通路R4是最长的ESD通路，因为该ESD通路R4离电压线104最远。因此，ESD通路R4具有最高的电阻。
因此，大部分ESD电流被传送通过具有最低的电阻的ESD通路R1而不是通过具有最高的电阻的ESD通路R4。由此，不同量的ESD电流被传送通过相应的ESD通路。换句话说，在所述ESD通路之中，最大量的ESD电流被传送通过ESD通路R1。
如果过多量的ESD电流被传送通过ESD通路R1，并且该ESD电流比正常电流(IT2)更大，则形成ESD通路R1的指状图案的接触图案可能被熔化，从而导致多指状晶体管的故障。
即使该故障发生在任一指状图案中，也不能再使用整个ESD保护电路。因此，如上所述，如果该故障是由特定指状图案的接触图案的熔化而导致的，则整个多指状晶体管不能作为ESD保护电路来正常工作。
用于防止这种故障的方法之一是增大多指状晶体管的单位指状图案的尺寸，以增大各指状图案能够耐受的传送的ESD电流量。但是在这种情况下，多指状晶体管的布局面积增大，这在制造高度集成的半导体器件方面得到关注。
发明内容
本发明的示例性实施例涉及ESD保护电路，该ESD保护电路被配置用于在多指状晶体管中通过为指状图案设置不同数量的接触图案以使该指状图案可以具有相同的通路电阻来经由指状图案传送均匀的ESD电流。
根据本发明的实施例，静电放电(ESD)保护电路包括：多指状晶体管，该多指状晶体管包括平行地交替布置的多个漏极和多个源极以及布置在漏极和源极之间的多个栅极电极，其中漏极经由多个第一指状图案而电耦合至输入/输出垫，该多个第一指状图案与多个第一接触图案相耦合，源极经由包括多个第二指状图案的通路而电耦合至特定的电压线，其中该多个第二指状图案耦合至多个第二接触图案，并且对应于漏极的第一接触图案的数量随着至电压线的距离变短而逐渐减少。
根据本发明的另一实施例，静电放电(ESD)保护电路包括：多指状晶体管，该多指状晶体管包括平行地交替布置的多个漏极和多个源极以及布置在漏极和源极之间的多个栅极电极，其中漏极通过多个第一指状图案电耦合至输入/输出垫，该多个第一指状图案与多个第一接触图案相耦合，源极通过包括多个第二指状图案的通路电耦合至特定电压线，其中多个第二指状图案耦合至多个第二接触图案，并且第二接触图案的数量随着至电压线的距离变短而逐渐减少。
根据本发明的又一个实施例，静电放电(ESD)保护电路包括：多指状晶体管，该多指状晶体管包括平行地交替布置的多个漏极和多个源极以及布置在漏极和源极之间的多个栅极电极，其中漏极通过多个第一指状图案电耦合至输入/输出垫，该多个第一指状图案与多个第一接触图案相耦合，源极通过包括多个第二指状图案的通路电耦合至特定电压线，其中多个第二指状图案耦合至多个第二接触图案，并且与相邻的漏极和源极的对相对应的第一接触图案和第二接触图案的数量随着至电压线的距离变短而逐渐减少。
根据本发明的再一实施例，静电放电(ESD)保护电路包括：多指状晶体管，该多指状晶体管包括平行地交替布置的多个漏极和多个源极以及布置在漏极和源极之间的多个栅极电极，其中漏极通过多个第一指状图案电耦合至输入/输出垫，该多个第一指状图案与多个第一接触图案相耦合，源极通过包括多个第二指状图案的通路电耦合至特定电压线，其中多个第二指状图案耦合至多个第二接触图案，并且第一接触图案的数量或第二接触图案的数量随着至电压线的距离变短而逐渐减少。
附图说明
图1示出了传统的具有多指状晶体管的ESD保护电路；
图2示出了根据本发明的第一实施例的ESD保护电路；
图3示出了根据本发明的第二实施例的ESD保护电路；
图4示出了根据本发明的第三实施例的ESD保护电路。
具体实施方式
下面将参考附图对本发明的示例性实施例进行更加详细的描述。然而，本发明可以体现为不同的形式，并且不应该被理解为限制于在此所阐述的实施例。而且，提供这些实施例使得本公开详尽和完整，并且能够向本领域技术人员充分地传达本发明的范围。在本公开中，在本发明的各附图和实施例中相似的附图标记始终指示相似的部分。
本发明的示例性实施例旨在提供ESD保护电路，该ESD保护电路能够通过在多指状晶体管中为指状图案提供不同数量的接触图案以使得可以传送均匀的ESD电流通过各指状图案来改善ESD能力(ESDcapability)并防止特定指状图案中的故障。
图2示出了根据本发明第一实施例的ESD保护电路。
参考图2，该ESD保护电路包括：输入/输出垫200，电压垫202，电压线204，对应于多个漏极的多个第一指状图案210、212、214和216，对应于多个源极的多个第二指状图案220、222、224、226和228，以及多个栅极电极230、231、232、233、234、235、236和237。
在半导体有源区域中，漏极和源极被平行地交替布置。
漏极经由第一指状图案210、212、214和216而电耦合至输入/输出垫200，该第一指状图案210、212、214和216耦合至多个第一接触图案(在图2中示出为在每个第一指状图案210、212、214和216中的多个小正方形)。
源极通过通路电耦合至特定电压线204，该通路包括电压垫202和耦合至多个第二接触图案(图2中示出为在每个第二指状图案220、222、224、226和228中的多个小正方形)的第二指状图案220、222、224、226和228。
栅极电极230、231、232、233、234、235、236和237分别被布置在第一指状图案210、212、214和216以及第二指状图案220、222、224、226和228之间。
对应于漏极的第一指状图案210、212、214和216以及对应于源极的第二指状图案220、222、224、226和228被平行地布置。
对应于漏极的第一指状图案210被布置成最接近于电压线204，其余的第一指状图案212、214和216被以恒定间隔来布置。
对应于源极的第二指状图案220被布置成最接近于电压线204，其余的第二指状图案222、224、226和228被以恒定间隔来布置。
第一接触图案将第一指状图案210、212、214和216耦合到漏极。随着至电压线204的距离变得越短而将越小数量的第一接触图案提供给第一指状图案。
第二接触图案将第二指状图案220、222、224、226和228连接到源极。相同数量的第二接触图案被提供给第二指状图案，而不管至电压线204的距离是多少。
下面将参考图2对ESD保护电路的操作原理进行描述。
当正静电被施加到输入/输出垫200时，从对应于漏极的第一指状图案210经由对应于源极的第二指状图案220至电压线204形成ESD通路R21。
另外，从对应于漏极的第一指状图案216经由对应于源极的第二指状图案226至电压线204形成ESD通路R24。
虽然图2中仅示出了两个ESD通路R21和R24，但是可以通过第一指状图案和第二指状图案来形成更多的ESD通路。然而，基于仅形成两个ESD通路的假设，根据图2的描述可以容易地理解根据本发明的第一实施例的ESD保护电路。
如果各指状图案被设计成具有相同数量的接触图案，则ESD通路R21因为其短而具有低电阻，而ESD通路R24因为其长而具有高电阻。
如果ESD通路的电阻低，则在相同的电压电平处传送更大量的电流。因此，通过由指状图案形成的ESD通路R21和R24传送不均匀的ESD电流。
为了防止图2中的不均匀的ESD电流的传送。可以增大ESD通路R21的电阻并降低ESD通路R24的电阻。因此，随着至电压线204的距离变得越短而为对应于漏极的第一指状图案210、212、214和216提供越小数量的第一接触图案。
因此，位置最接近于电压线204的第一指状图案210具有最小数量的第一接触图案，而位置离电压线204最远的第一指状图案216具有最大数量的第一接触图案，这可以在图2中分别通过第一指状图案210和216内的小正方形的数量的差别而看出。
有各种方法可以用于随着至电压线204的距离变得越短而为第一指状图案提供减小数量的第一接触图案。一种方法是基于漏极而将第一接触图案的数量减小预定的数量。另一种方法是基于漏极组而将第一接触图案的数量减小预定的数量。
这样，通过随着至电压线204的距离变得越短而为第一指状图案提供减小数量的第一接触图案，各ESD通路R21和R24可以被设计成具有相同的电阻。
如果各ESD通路R21和R24被设计成具有相同的电阻，则均匀ESD电流被传送通过该ESD通路，因此可以防止由于在过多的ESD电流被传送通过特定的指状图案时发生的该特定指状图案的接触图案的熔化而导致的多指状晶体管的故障。
图3示出了根据本发明的第二实施例的ESD保护电路。
参考图3，该ESD保护电路包括：输入/输出垫300，电压垫302，电压线304，对应于多个漏极的多个第一指状图案310、312、314和316，对应于多个源极的多个第二指状图案320、322、324、326和328，以及多个栅极电极330、331、332、333、334、335、336和337。
第一接触图案(在图3中通过在每个第一指状图案310、312、314和316中的多个小正方形示出)将第一指状图案310、312、314和316连接至漏极。相同数量的第一接触图案被提供给第一指状图案，而不管至电压线304的距离是多少。
第二接触图案(在图3中通过在每个第二指状图案320、322、324、326和328中的多个小正方形示出)将第二指状图案320、322、324、326和328连接至源极。随着至电压线304的距离变得越短而为第二指状图案提供越小数量的第二接触图案。
下面将参考图3对ESD保护电路的工作原理进行描述。
当正静电被施加到输入/输出垫300时，从对应于漏极的第一指状图案310经由对应于源极的第二指状图案320至电压线304形成ESD通路R31。
另外，从对应于漏极的第一指状图案316经由对应于源极的第二指状图案326至电压线304形成ESD通路R34。
虽然图3中仅示出了两个ESD通路R31和R34，但是可以通过第一指状图案和第二指状图案来形成各种ESD通路。然而，基于仅形成两个ESD通路的假设，根据图3的描述可以容易地理解根据本发明的第二实施例的ESD保护电路。
如果各指状图案被设计成具有相同数量的接触图案，则ESD通路R31因为其短而具有低电阻，而ESD通路R34因为其长而具有高电阻。
如果ESD通路的电阻低，则在相同的电压电平处传送更大量的电流。因此，通过由指状图案形成的ESD通路传送不均匀的ESD电流。
为了防止传送不均匀的ESD电流，可以增大ESD通路R31的电阻并减小ESD通路R34的电阻。因此，随着至电压线304的距离变得越短而为对应于源极的第二指状图案320、322、324、326和328提供越小数量的第二接触图案。
因此，位置最接近于电压线304的第二指状图案320具有最小数量的第二接触图案，而位置离电压线304最远的第二指状图案328具有最大数量的第二接触图案，这可以在图3中分别通过第二指状图案320和328中的小正方形的数量的差别而看出。
有各种方法可以用于随着至电压线204的距离变得越短而为第二指状图案提供减小数量的第二接触图案。一种方法是基于源极而将第二接触图案的数量减小预定的数量。另一种方法是基于源极组而将第二接触图案的数量减小预定的数量。
这样，通过在至电压线304的距离变得更短时为第二指状图案提供减小数量的第二接触图案，各ESD通路R31和R34可以被设计成具有相同的电阻。
如果各ESD通路R31和R34被设计成具有相同的电阻，则均匀的ESD电流被传送通过该ESD通路，因此可以防止由于在过多的ESD电流被传送通过特定指状图案时发生的该特定指状图案的接触图案的熔化而导致的多指状晶体管的故障。
图4示出了根据本发明第三实施例的ESD保护电路。
参考图4，该ESD保护电路包括：输入/输出垫400，电压垫402，电压线404，对应于多个漏极的多个第一指状图案410、412、414和416，对应于多个源极的多个第二指状图案420、422、424、426和428，以及多个栅极电极430、431、432、433、434、435、436和437。
第一接触图案(在图4中示出为在每个第一指状图案410、412、414和416中的多个小正方形)将第一指状图案410、412、414和416连接至漏极。随着至电压线404的距离变得越短而为第一指状图案提供越小数量的第一接触图案。
第二接触图案(在图4中示出为在每个第二指状图案420、422、426和428中的多个小正方形)将第二指状图案420、422、424、426和428连接至源极。随着至电压线404的距离变得越短而为第二指状图案提供越小数量的第二接触图案。
下面将参考图4对ESD保护电路的操作原理进行描述。
当正静电被施加到输入/输出垫400时，从对应于漏极的第一指状图案410经由对应于源极的第二指状图案420至电压线404形成ESD通路R41。
另外，从对应于漏极的第一指状图案416经由对应于源极的第二指状图案426至电压线404形成ESD通路R44。如果施加负静电，则形成与ESD通路R41和R44相反的ESD通路。
虽然图4中仅示出了两个ESD通路R41和R44，但是可以通过第一指状图案和第二指状图案来形成各种ESD通路。然而，基于仅形成两个ESD通路的假设，根据图4的描述可以容易地理解根据本发明的第三实施例的ESD保护电路。
如果各指状图案被设计成具有相同数量的接触图案，则ESD通路R41因为其短而具有低电阻，而ESD通路R44因为其长而具有高电阻。
如果ESD通路的电阻低，则在相同的电压电平处传送更大量的电流。因此，通过由指状图案形成的ESD通路传送不均匀的ESD电流。
为了防止不均匀的ESD电流的传送/流过，可以增大ESD通路R41的电阻并减小ESD通路R44的电阻。因此，随着至电压线404的距离变得越短而为对应于漏极的第一指状图案410、412、414和416提供越小数量的第一接触图案。此外，随着至电压线404的距离变得越短而为对应于源极的第二指状图案420、422、424、426和428提供越大数量的第二接触图案。
因此，位置最接近于电压线404的第一指状图案410具有最小数量的第一接触图案，而位置离电压线404最远的第一指状图案416具有最大数量的第一接触图案，这可以在图4中分别通过第一指状图案410和416中的小正方形的数量的差别而看出。此外，被布置成最接近于电压线404的第二指状图案420具有最小数量的第二接触图案，而被布置成离电压线404最远的第二指状图案426具有最大数量的第二接触图案，这可以在图4中分别通过第二指状图案420和428中的小正方形的数量的差别而看出。
有各种方法可以用于随着至电压线404的距离变得越短而为第一指状图案和第二指状图案提供减小数量的第一接触图案和第二接触图案。一种方法是基于源极和漏极的对而将第一接触图案和第二接触图案的数量减小预定的数量。另一种方法是基于若干漏极和源极的对的组而将第一接触图案和第二接触图案的数量减小预定的数量。
这样，通过随着至电压线404的距离变得越短而为第一指状图案和第二指状图案提供减小数量的第一接触图案和第二接触图案，各ESD通路R41和R44可以被设计成具有相同的电阻。
如果各ESD通路R41和R44被设计成具有相同的电阻，则均匀的ESD电流被传送通过ESD通路，因此可以防止由于在过多的ESD电流被传送通过特定指状图案时发生的该特定指状图案的接触图案的熔化而导致的多指状晶体管的故障。
在图4的第三实施例中，可以通过随着至电压线404的距离变得越短而为对应于漏极和源极的指状图案提供越小数量的接触图案来以更有效的方式将ESD通路设计成具有相同的电阻。
因此，通过为各指状图案提供不同数量的接触图案，可以实现均匀的ESD电流被传送通过相应的ESD通路。由此，没有过电流被传送通过特定的指状图案。因此，可以防止由于特定指状图案的熔化而导致的多指状晶体管的故障，并且改善ESD能力而不显著增加布局面积。
在在ESD保护电路中使用的多指状晶体管中，通过实现经由各指状图案的均匀的ESD电流的传送，可以改善ESD能力并防止特定指状图案中的损坏。
虽然已经结合特定实施例对本发明进行了描述，但是对于本领域技术人员来说明显的是，可以进行各种改变和修改而不脱离在所附权利要求中限定的本发明的精神和范围。

Claims (19)

1.一种静电放电(ESD)保护电路，包括：
多指状晶体管，包括平行地交替布置的多个漏极和多个源极，以及布置在漏极和源极之间的多个栅极电极；
其中所述漏极经由多个第一指状图案而电耦合至输入/输出垫，所述多个第一指状图案与多个第一接触图案相耦合；
所述源极经由包括多个第二指状图案的通路而电耦合至特定电压线，其中所述多个第二指状图案耦合至多个第二接触图案；以及
与漏极相对应的所述第一接触图案的数量随着至电压线的距离变得越短而逐渐减少。
2.根据权利要求1所述的静电放电保护电路，其中所述电压线是接地电压线。
3.根据权利要求1所述的静电放电保护电路，其中所述电压线是电源电压线。
4.根据权利要求1所述的静电放电保护电路，其中所述第一接触图案的数量基于漏极而减少。
5.根据权利要求1所述的静电放电保护电路，其中所述第一接触图案的数量基于包括预定数量的漏极的漏极组而减少。
6.根据权利要求5所述的静电放电保护电路，其中所述第一接触图案的数量被减少相等的数量。
7.一种静电放电(ESD)保护电路，包括：
多指状晶体管，包括平行地交替布置的多个漏极和多个源极，以及布置在漏极和源极之间的多个栅极电极；
其中所述漏极经由多个第一指状图案而电耦合至输入/输出垫，所述多个第一指状图案与多个第一接触图案耦合；
所述源极经由包括多个第二指状图案的通路而电耦合至特定电压线，其中所述多个第二指状图案耦合至多个第二接触图案；以及
所述第二接触图案的数量随着至电压线的距离变得越短而逐渐减少。
8.根据权利要求7所述的静电放电保护电路，其中所述电压线是接地电压线。
9.根据权利要求7所述的静电放电保护电路，其中所述电压线是电源电压线。
10.根据权利要求7所述的静电放电保护电路，其中所述第二接触图案的数量基于源极而减少。
11.根据权利要求7所述的静电放电保护电路，其中所述第二接触图案的数量基于包括预定数量的源极的源极组而减少。
12.根据权利要求11所述的静电放电保护电路，其中所述第二接触图案的数量被减少相等的数量。
13.一种静电放电(ESD)保护电路，包括：
多指状晶体管，包括平行地交替布置的多个漏极和多个源极，以及布置在漏极和源极之间的多个栅极电极；
其中所述漏极经由多个第一指状图案而电耦合至输入/输出垫，所述多个第一指状图案与多个第一接触图案相耦合；
所述源极经由包括多个第二指状图案的通路而电耦合至特定电压线，其中所述多个第二指状图案耦合至多个第二接触图案；以及
与相邻的漏极和源极的对相对应的第一接触图案和第二接触图案的数量随着至电压线的距离变得越短而逐渐减少。
14.根据权利要求13所述的静电放电保护电路，其中所述电压线是接地电压线。
15.根据权利要求13所述的静电放电保护电路，其中所述电压线是电源电压线。
16.根据权利要求13所述的静电放电保护电路，其中与相邻的漏极和源极的对相对应的第一接触图案和第二接触图案的数量基于漏极和源极对而减少。
17.根据权利要求13所述的静电放电保护电路，其中与漏极和源极的对相对应的第一接触图案和第二接触图案基于包括预定数量的漏极和源极对的漏极-源极组而减少。
18.根据权利要求17所述的静电放电保护电路，其中与漏极和源极的对相对应的第一接触图案和第二接触图案的数量基于漏极和源极的对而被减少相等的数量。
19.一种静电放电(ESD)保护电路，包括：
多指状晶体管，包括平行地交替布置的多个漏极和多个源极，以及布置在漏极和源极之间的多个栅极电极；
其中所述漏极经由多个第一指状图案而电耦合至输入/输出垫，所述多个第一指状图案与多个第一接触图案相耦合；
所述源极经由包括多个第二指状图案的通路而电耦合至特定电压线，其中所述多个第二指状图案耦合至多个第二接触图案；以及
所述第一接触图案的数量或所述第二接触图案的数量随着至电压线的距离变得越短而逐渐减少。
CN200910254055A 2008-12-15 2009-12-15 包括多指状晶体管的esd保护电路 Pending CN101752349A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080127087A KR100996174B1 (ko) 2008-12-15 2008-12-15 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로
KR10-2008-0127087 2008-12-15

Publications (1)

Publication Number Publication Date
CN101752349A true CN101752349A (zh) 2010-06-23

Family

ID=42240235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910254055A Pending CN101752349A (zh) 2008-12-15 2009-12-15 包括多指状晶体管的esd保护电路

Country Status (3)

Country Link
US (1) US8247872B2 (zh)
KR (1) KR100996174B1 (zh)
CN (1) CN101752349A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009264A (zh) * 2013-03-06 2015-10-28 精工电子有限公司 半导体装置
CN105576030A (zh) * 2014-11-03 2016-05-11 德州仪器公司 经分段功率晶体管

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991735B1 (ko) * 2011-05-19 2019-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
KR102098663B1 (ko) 2013-10-11 2020-04-08 삼성전자주식회사 정전기 방전 보호 소자
EP3163618A1 (en) * 2015-10-27 2017-05-03 Nexperia B.V. Electrostatic discharge protection device
CN108879634B (zh) * 2018-06-30 2022-03-04 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583972B2 (en) * 2000-06-15 2003-06-24 Sarnoff Corporation Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
KR100383003B1 (ko) 2000-12-30 2003-05-09 주식회사 하이닉스반도체 멀티-핑거구조의 ｅｓｄ 보호회로
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
US6630715B2 (en) * 2001-10-01 2003-10-07 International Business Machines Corporation Asymmetrical MOSFET layout for high currents and high speed operation
KR100772097B1 (ko) 2005-06-11 2007-11-01 주식회사 하이닉스반도체 반도체 회로용 정전기 보호소자
US7511345B2 (en) * 2005-06-21 2009-03-31 Sarnoff Corporation Bulk resistance control technique
KR20070074036A (ko) 2006-01-06 2007-07-12 삼성전자주식회사 균일하게 턴온되는 멀티 핑거 구조의 게이트가 접지된엔모스로 이루어진 정전기 방전 보호회로
KR20080061005A (ko) 2006-12-27 2008-07-02 주식회사 하이닉스반도체 정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법
JP5165967B2 (ja) * 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009264A (zh) * 2013-03-06 2015-10-28 精工电子有限公司 半导体装置
CN105576030A (zh) * 2014-11-03 2016-05-11 德州仪器公司 经分段功率晶体管
US11164969B2 (en) 2014-11-03 2021-11-02 Texas Instruments Incorporated Segmented power transistor

Also Published As

Publication number Publication date
KR20100068656A (ko) 2010-06-24
KR100996174B1 (ko) 2010-11-24
US20100149705A1 (en) 2010-06-17
US8247872B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
CN102738782B (zh) 半导体集成电路的esd保护电路
CN101752349A (zh) 包括多指状晶体管的esd保护电路
US10090829B2 (en) Semiconductor integrated circuit device
US20100165523A1 (en) Integrated circuit
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
CN101814525B (zh) 用于FinFET的ESD保护
TWI317533B (en) Semiconductor device
CN102122816B (zh) 半导体器件
US8008687B2 (en) Electrostatic discharge protection device
JP2010010419A (ja) 半導体装置
CN101938118B (zh) 具有多重电源区域集成电路的静电放电防护电路
EP2327098A2 (en) Method and apparatus for enhancing the triggering of an electrostatic discharge protection device
JP4857353B2 (ja) 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
KR100612945B1 (ko) 정전방전 보호회로
KR20130072090A (ko) 반도체 집적회로
KR100631955B1 (ko) 정전기 방전 보호 회로
CN101587889B (zh) 静电放电保护电路的晶体管布局
TWI574371B (zh) Semiconductor device
TWI481009B (zh) 靜電放電防護裝置及其中之靜電放電防護元件
CN102969703A (zh) 一种具有自我esd保护的输入输出电路
JP2011119415A (ja) 半導体集積装置
KR100631956B1 (ko) 정전기 방전 보호 회로
CN114678853B (zh) Cdm esd保护电路
KR101027348B1 (ko) 집적회로
KR20110088911A (ko) 반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100623